CN102956475B - 锗硅双极cmos跨多晶硅层的制备方法 - Google Patents

锗硅双极cmos跨多晶硅层的制备方法 Download PDF

Info

Publication number
CN102956475B
CN102956475B CN201110242329.5A CN201110242329A CN102956475B CN 102956475 B CN102956475 B CN 102956475B CN 201110242329 A CN201110242329 A CN 201110242329A CN 102956475 B CN102956475 B CN 102956475B
Authority
CN
China
Prior art keywords
photoresist layer
polysilicon layer
reflective material
inorganic anti
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110242329.5A
Other languages
English (en)
Other versions
CN102956475A (zh
Inventor
孟鸿林
郭晓波
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110242329.5A priority Critical patent/CN102956475B/zh
Publication of CN102956475A publication Critical patent/CN102956475A/zh
Application granted granted Critical
Publication of CN102956475B publication Critical patent/CN102956475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种锗硅双极CMOS跨多晶硅层的制备方法，跨多晶硅层的第一光刻胶层涂布前，在跨多晶硅层上形成一由无机抗反射材料和第二光刻胶层组成的一平坦结构，无机抗反射材料位于下地图形的台阶结构的正上方、第二光刻胶层位于下地图形的台阶结构外的其它区域；第一光刻胶层在涂布于平坦结构上；第一光刻胶层为正性光刻胶、第二光刻胶层为负性光刻胶。本发明能够改善光刻胶形貌，提高对关键尺寸的控制能力，有利于获得更小尺寸的光刻图形。

Description

锗硅双极CMOS跨多晶硅层的制备方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种锗硅双极CMOS跨多晶硅层的制备方法。
背景技术
在半导体双极((Bi-polar)或双极CMOS(Bi-CMOS)工艺中，为了提高器件的截止频率和速度特性，往往会引入锗硅(SiGe)工艺来制造三极管的基区(Base)。但是由于锗硅薄膜中应变能的存在，使得外延生长的锗硅薄膜表面变得非常粗糙，而锗硅薄膜的这种粗糙表面造成的光的漫反射会严重影响后续的光刻工艺，使光刻胶的形貌变差，进而使光刻特征尺寸变得难以控制且不利于关键尺寸的小型化。
同时在现有锗硅双极CMOS工艺还存在跨越下地图形(gate poly)的跨多晶硅层即飞线(runner poly)，一些工艺中所述下地图形的台阶结构的高度即台阶差d＞2700埃的，同时根据器件性能要求所述跨多晶硅层的线宽很小如小于0.13微米。如图1所示，为现有具有下地图形形貌的跨多晶硅层的结构俯视图；如图2所示，为沿图1中的A轴的剖面图。由图1和图2可知，在硅片1上形成有下地图形，所述下地图形由刻蚀后的栅极多晶硅2组成，在形成有所述栅极多晶硅2的位置处形成所述下地图形的台阶结构，该台阶结构的高度为d；在所述栅极多晶硅2的侧壁和顶部、以及所述栅极多晶硅2外部的其它所述硅片1的表面上形成有氧化层3。跨多晶硅层4形成于所述下地图形的上方且跨越所述下地图形的台阶结构。所述跨多晶硅层4的线宽小于0.13微米。
现有锗硅双极CMOS跨多晶硅层4的制备方法包括如下步骤：
步骤一、在硅片1上形成具有台阶结构的所述下地图形，形成所述下地图形时采用第一块光刻掩模版，所述第一块光刻掩模版为多晶硅栅层次光刻掩模版；所述下地图形由刻蚀后的栅极多晶硅2组成，在所述栅极多晶硅2的侧壁和顶部、以及所述栅极多晶硅2外部的其它所述硅片1的表面上形成有氧化层3。在形成有所述下地图形的所述硅片1表面形成所述跨多晶硅层4，这时所述跨多晶硅层4布满了整个硅片1的表面。
步骤二、在所述跨多晶硅层4的表面上依次旋涂底部抗反射涂层(Bottom Anti-Reflection Coating，BARC)和第一光刻胶层；所旋涂的所述BARC为一种有机抗反射涂层。
步骤三、采用跨多晶硅层层次光刻掩模版进行曝光显影。
步骤四、以显影后的所述第一光刻胶层为掩模对所述跨多晶硅层4进行刻蚀，形成所述跨多晶硅层4的图形结构，即形成线宽为0.13微米以下的线条形结构的所述跨多晶硅层4。
现有技术的缺陷是，步骤二中旋涂所述BARC和第一光刻胶层时，会因所述下地图形的台阶结构的巨大的台阶差不能实现平坦化，所述第一光刻胶层的走线会在步骤三中的显影后会倒塌。现有一种防止所述第一光刻胶层倒塌的方法是增加所述BARC厚度，但是这样会相应增加后续刻蚀工艺难度，而且光刻胶厚度的增加将直接影响整个光刻工艺的窗口及关键尺寸的控制能力。
发明内容
本发明所要解决的技术问题是提供一种锗硅双极CMOS跨多晶硅层的制备方法，能够改善光刻胶形貌，提高对关键尺寸的控制能力，有利于获得更小尺寸的光刻图形。
为解决上述技术问题，本发明提供一种锗硅双极CMOS跨多晶硅层的制备方法，跨多晶硅层的第一光刻胶层涂布前，在所述跨多晶硅层上形成一由无机抗反射材料(DARC)和第二光刻胶层组成的一平坦结构，所述无机抗反射材料位于下地图形的台阶结构的正上方、所述第二光刻胶层位于所述下地图形的台阶结构外的其它区域；所述第一光刻胶层在涂布于所述平坦结构上；所述第一光刻胶层为正性光刻胶、所述第二光刻胶层为负性光刻胶。
进一步的改进是，所述锗硅双极CMOS跨多晶硅层的制备方法包括如下步骤：
步骤一、在硅片上形成具有台阶结构的所述下地图形，形成所述下地图形时采用第一块光刻掩模版，所述第一块光刻掩模版为多晶硅栅层次光刻掩模版；在形成有所述下地图形的所述硅片表面形成跨多晶硅层。
步骤二、在所述跨多晶硅层上生长无机抗反射材料。
步骤三、在所述无机抗反射材料上涂布第三光刻胶层，所述第三光刻胶层为正性光刻胶；采用所述第一块光刻掩模版进行曝光显影。
步骤四、以显影后的所述第三光刻胶层为掩模对所述无机抗反射材料进行刻蚀；刻蚀后所述无机抗反射材料位于所述下地图形的台阶结构的正上方、所述下地图形的台阶结构外的其它区域的所述无机抗反射材料被去除；去除所述第三光刻胶层。
步骤五、涂布所述第二光刻胶层，并全面曝光显影；显影后，所述无机抗反射材料正上方的所述第二光刻胶层全部被去除；由所述无机抗反射材料和显影后的所述第二光刻胶层组成所述平坦结构。
步骤六、在所述平坦结构上涂布所述第一光刻胶层，采用第二块光刻掩模版进行曝光显影；所述第二块光刻掩模版为跨多晶硅层层次光刻掩模版。
步骤七、以显影后的所述第一光刻胶层为掩模对所述跨多晶硅层进行刻蚀，形成所述跨多晶硅层的图形结构。
进一步的改进是，所述无机抗反射材料的材料类型要和所述第一光刻胶层匹配、且所述无机抗反射材料的材料类型还满足在刻蚀所述跨多晶硅层时能作为所述下层图形的刻蚀阻挡物的要求。
进一步的改进是，所述下地图形由刻蚀后的栅极多晶硅组成，在形成有所述栅极多晶硅的位置处形成所述下地图形的台阶结构，所述无机抗反射材料位于所述栅极多晶硅的正上方，所述无机抗反射材料满足在刻蚀所述跨多晶硅层时能作为所述栅极多晶硅的刻蚀阻挡物的要求。
进一步的改进是，所述无机抗反射材料满足能够消除波长为436纳米、365纳米、248纳米和193纳米的光反射的要求。
进一步的改进是，步骤二、步骤三和步骤四的顺序能够互换。
进一步的改进是，所述无机抗反射材料厚度为50埃～10000埃。
进一步的改进是，步骤四中对所述无机抗反射材料的刻蚀为干法刻蚀、或湿法刻蚀；步骤七中对所述跨多晶硅层的刻蚀为干法刻蚀、或湿法刻蚀。
进一步的改进是，所述第二光刻胶层的厚度和所述下地图形的台阶结构的高度相同。更优选择为，所述第二光刻胶层的厚度为50埃～20000埃。
本发明利用一DARC来代替现有技术中的BARC来作为跨多晶硅层光刻时的抗反射材料，同时，利用DARC和负性光刻胶的组合能够使由于下地图形产生的台阶结构平坦化，从而能使跨多晶硅层光刻时的光刻胶即所述第一光刻胶层在显影后不会出现倒塌现象，从而能改善所述第一光刻胶层形貌，提高对关键尺寸的控制能力，有利于获得更小尺寸的光刻图形。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有具有下地图形形貌的跨多晶硅层的结构俯视图；
图2是沿图1中的A轴的剖面图；
图3是本发明实施例方法的流程图；
图4-图8是本发明实施例方法各步骤中的硅片的剖面图。
具体实施方式
如图3所示，是本发明方法的流程图；如图4至图8所示，是本发明实施例方法各步骤中的硅片的剖面图。本发明实施例方法包括如下步骤：
步骤一、如图2所示，在硅片1上形成具有台阶结构的所述下地图形，形成所述下地图形时采用第一块光刻掩模版，所述第一块光刻掩模版为多晶硅栅层次光刻掩模版；所述下地图形由刻蚀后的栅极多晶硅2组成，在所述栅极多晶硅2的侧壁和顶部、以及所述栅极多晶硅2外部的其它所述硅片1的表面上形成有氧化层3。在形成有所述下地图形的所述硅片1表面形成所述跨多晶硅层4，这时所述跨多晶硅层4布满了整个所述硅片1的表面。
步骤二、如图4所示，在所述跨多晶硅层4上生长无机抗反射材料(DARC)6。所述无机抗反射材料6的材料类型要和后续刻蚀所述跨多晶硅层4时所用到的第一光刻胶层匹配、且所述无机抗反射材料6的材料类型还满足在刻蚀所述跨多晶硅层4时能作为所述下层图形也即所述栅极多晶硅2的刻蚀阻挡物的要求。所述无机抗反射材料6还要满足能够消除波长为436纳米、365纳米、248纳米和193纳米的光反射的要求。所述无机抗反射材料6厚度为50埃～10000埃。
步骤三、如图5所示，在所述无机抗反射材料6上涂布第三光刻胶层7，所述第三光刻胶层7为正性光刻胶；采用所述第一块光刻掩模版进行曝光显影。
步骤四、如图6所示，以显影后的所述第三光刻胶层7为掩模对所述无机抗反射材料6进行刻蚀；刻蚀后所述无机抗反射材料6位于所述下地图形的台阶结构的正上方，在本实施例中刻蚀后所述无机抗反射材料6位于所述栅极多晶硅2的正上方。所述下地图形的台阶结构外的其它区域的所述无机抗反射材料6被去除；去除所述第三光刻胶层7。对所述无机抗反射材料6的刻蚀为干法刻蚀、或湿法刻蚀。
步骤五、如图7所示，涂布所述第二光刻胶层5，并全面曝光显影；所述第二光刻胶层5为负性光刻胶。由于负性光刻胶在遇到DARC薄膜时显影后负性光刻胶会全部去除，故本发明实施例中，显影后，所述无机抗反射材料6正上方的所述第二光刻胶层5全部被去除；由所述无机抗反射材料6和显影后的所述第二光刻胶层5组成所述平坦结构。所述第二光刻胶层5的厚度和所述下地图形的台阶结构的高度相同，所述第二光刻胶层5的厚度具体范围为50埃～20000埃。
步骤六、如图8所示，在所述平坦结构上涂布所述第一光刻胶层7，采用第二块光刻掩模版进行曝光显影；所述第二块光刻掩模版为跨多晶硅层层次光刻掩模版。
步骤七、以显影后的所述第一光刻胶层7为掩模对所述跨多晶硅层4进行刻蚀，形成所述跨多晶硅层4的图形结构；对所述跨多晶硅层的刻蚀为干法刻蚀、或湿法刻蚀。最后形成的所述跨多晶硅层4的图形的俯视图和剖面图分别如图1和图2所示。
由上可知，本发明实施例方法是利用DARC来代替现有技术中的BARC来作为跨多晶硅层光刻时的抗反射材料；同时，利用DARC6和第二光刻胶层5的组合形成一平坦结构，该平坦结构能够使由于下地图形产生的台阶结构平坦化。平坦化后的硅片1表面能使所述第一光刻胶层7涂布在一平坦的面上，从而使第一光刻胶层7在显影后不会出现由于存在台阶结构时的倒塌现象，从而能改善第一光刻胶层7形貌，提高对关键尺寸的控制能力，有利于获得更小尺寸的光刻图形。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种锗硅双极CMOS跨多晶硅层的制备方法，其特征在于：跨多晶硅层的第一光刻胶层涂布前，在所述跨多晶硅层上形成一由无机抗反射材料和第二光刻胶层组成的一平坦结构，所述无机抗反射材料位于下地图形的台阶结构的正上方、所述第二光刻胶层位于所述下地图形的台阶结构外的其它区域；所述第一光刻胶层涂布于所述平坦结构上；所述第一光刻胶层为正性光刻胶、所述第二光刻胶层为负性光刻胶。
2.如权利要求1所述的锗硅双极CMOS跨多晶硅层的制备方法，其特征在于，包括如下步骤：
步骤一、在硅片上形成具有台阶结构的所述下地图形，形成所述下地图形时采用第一块光刻掩模版，所述第一块光刻掩模版为多晶硅栅层次光刻掩模版；在形成有所述下地图形的所述硅片表面形成跨多晶硅层；
步骤二、在所述跨多晶硅层上生长无机抗反射材料；
步骤三、在所述无机抗反射材料上涂布第三光刻胶层，所述第三光刻胶层为正性光刻胶；采用所述第一块光刻掩模版进行曝光显影；
步骤四、以显影后的所述第三光刻胶层为掩模对所述无机抗反射材料进行刻蚀；刻蚀后所述无机抗反射材料位于所述下地图形的台阶结构的正上方、所述下地图形的台阶结构外的其它区域的所述无机抗反射材料被去除；去除所述第三光刻胶层；
步骤五、涂布所述第二光刻胶层，并全面曝光显影；显影后，所述无机抗反射材料正上方的所述第二光刻胶层全部被去除；由所述无机抗反射材料和显影后的所述第二光刻胶层组成所述平坦结构；
步骤六、在所述平坦结构上涂布所述第一光刻胶层，采用第二块光刻掩模版进行曝光显影；所述第二块光刻掩模版为跨多晶硅层层次光刻掩模版；
步骤七、以显影后的所述第一光刻胶层为掩模对所述跨多晶硅层进行刻蚀，形成所述跨多晶硅层的图形结构。
3.如权利要求1或2所述的锗硅双极CMOS跨多晶硅层的制备方法，其特征在于：所述无机抗反射材料的材料类型要和所述第一光刻胶层匹配、且所述无机抗反射材料的材料类型还满足在刻蚀所述跨多晶硅层时能作为所述下地图形的刻蚀阻挡物的要求。
4.如权利要求1或2所述的锗硅双极CMOS跨多晶硅层的制备方法，其特征在于：所述下地图形由刻蚀后的栅极多晶硅组成，在形成有所述栅极多晶硅的位置处形成所述下地图形的台阶结构，所述无机抗反射材料位于所述栅极多晶硅的正上方，所述无机抗反射材料满足在刻蚀所述跨多晶硅层时能作为所述栅极多晶硅的刻蚀阻挡物的要求。
5.如权利要求1或2所述的锗硅双极CMOS跨多晶硅层的制备方法，其特征在于：所述无机抗反射材料满足能够消除波长为436纳米、365纳米、248纳米和193纳米的光反射的要求。
6.如权利要求1或2所述的锗硅双极CMOS跨多晶硅层的制备方法，其特征在于：所述无机抗反射材料厚度为50埃～10000埃。
7.如权利要求2所述的锗硅双极CMOS跨多晶硅层的制备方法，其特征在于：步骤四中对所述无机抗反射材料的刻蚀为干法刻蚀、或湿法刻蚀；步骤七中对所述跨多晶硅层的刻蚀为干法刻蚀、或湿法刻蚀。
8.如权利要求1或2所述的锗硅双极CMOS跨多晶硅层的制备方法，其特征在于：所述第二光刻胶层的厚度和所述下地图形的台阶结构的高度相同。
9.如权利要求8所述的锗硅双极CMOS跨多晶硅层的制备方法，其特征在于：所述第二光刻胶层的厚度为50埃～20000埃。
CN201110242329.5A 2011-08-23 2011-08-23 锗硅双极cmos跨多晶硅层的制备方法 Active CN102956475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110242329.5A CN102956475B (zh) 2011-08-23 2011-08-23 锗硅双极cmos跨多晶硅层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110242329.5A CN102956475B (zh) 2011-08-23 2011-08-23 锗硅双极cmos跨多晶硅层的制备方法

Publications (2)

Publication Number Publication Date
CN102956475A CN102956475A (zh) 2013-03-06
CN102956475B true CN102956475B (zh) 2015-02-04

Family

ID=47765131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110242329.5A Active CN102956475B (zh) 2011-08-23 2011-08-23 锗硅双极cmos跨多晶硅层的制备方法

Country Status (1)

Country Link
CN (1) CN102956475B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154621A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 平坦化方法及顶层金属层隔离结构的形成方法
CN101937879A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 锗硅Bi-CMOS器件制备工艺
CN102054672A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 在表面起伏的衬底上形成小尺寸图形的工艺方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240748B4 (de) * 2002-08-29 2010-04-01 Qimonda Ag Verfahren zur Planarisierung einer Halbleiterprobe
US20070092810A1 (en) * 2005-10-24 2007-04-26 Shoaib Zaidi Mask-less method of forming aligned semiconductor wafer features

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154621A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 平坦化方法及顶层金属层隔离结构的形成方法
CN101937879A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 锗硅Bi-CMOS器件制备工艺
CN102054672A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 在表面起伏的衬底上形成小尺寸图形的工艺方法

Also Published As

Publication number Publication date
CN102956475A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
KR101145335B1 (ko) 반도체 장치의 콘택 홀 제조 방법
US7232732B2 (en) Semiconductor device with a toroidal-like junction
CN104157574B (zh) 双重图形化鳍式晶体管的鳍结构线顶端切断方法
US11309182B2 (en) Semiconductor structure and method for forming the same
US20120193762A1 (en) Reversal lithography approach by selective deposition of nanoparticles
US20120238097A1 (en) Method for fabricating fine line
CN109599336A (zh) 半导体结构及其形成方法
CN103094374B (zh) 太阳能电池
CN102087471A (zh) 用于沟槽工艺改善光刻关键尺寸的方法
CN109427552A (zh) 半导体装置的形成方法
CN103137441A (zh) 半导体工艺中制作细长型孤立线条图形的方法
CN103094401B (zh) 太阳能电池的制备方法
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
CN105334699B (zh) 通过重复曝光改进光刻胶形貌的方法
CN102956475B (zh) 锗硅双极cmos跨多晶硅层的制备方法
US10943784B2 (en) Method for optimizing a critical dimension for double patterning for NAND flash
CN111137845A (zh) 形成图案化金属层的方法
CN105161409B (zh) U形栅极的形成方法
US11557480B2 (en) Semiconductor structure and fabrication method thereof
CN103107067B (zh) 一种半导体双层保护层的制作工艺方法
CN104538360B (zh) 一种闪存的存储单元栅极制备方法
CN104517975B (zh) 一种半导体器件的制作方法
CN102842607B (zh) 一种锗硅三极管基区硬掩蔽膜层结构及其制作方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
US20170256396A1 (en) Novel Grafting Agent For Forming Spacer Layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant