CN101295663A - 小尺寸器件的浅沟隔离制作方法 - Google Patents
小尺寸器件的浅沟隔离制作方法 Download PDFInfo
- Publication number
- CN101295663A CN101295663A CNA2007100402029A CN200710040202A CN101295663A CN 101295663 A CN101295663 A CN 101295663A CN A2007100402029 A CNA2007100402029 A CN A2007100402029A CN 200710040202 A CN200710040202 A CN 200710040202A CN 101295663 A CN101295663 A CN 101295663A
- Authority
- CN
- China
- Prior art keywords
- ion
- silicon nitride
- isolation
- area
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及小尺寸器件的浅沟隔离的制作方法，该方法通过在硅衬底上依次形成氧化硅、氮化硅层后，形成器件区域和隔离区域的光刻胶图案，并刻蚀掉隔离区上的氮化硅层和氧化硅层后，以预定角度向隔离区域注入离子，然后进行浅沟隔离的刻蚀，填充硅氧化物形成浅沟隔离。这样形成的器件具有高阈值电压和低漏电流，可以满足小尺寸器件对低漏电流的要求。
Description
技术领域
本发明涉及半导体器件的制作方法，特别是涉及小尺寸或窄尺寸半导体器件的浅沟隔离(Shallow Trench Isolation，STI)的制作方法。
背景技术
小尺寸或窄尺寸器件用于高密度封装高密度存储(density packagingdensity memory)，需要额外的低漏电流来满足低功率器件设计。但是现有技术只能用额外的掩模和注入工艺步骤来特意地提高阈值电压(threshold voltage，Vt)，从而降低这些区域的漏电流。
现有技术是在衬底上完成浅沟隔离区域的刻蚀后，应用场注入的方式对隔离区域的硅衬底进行离子注入，这种方法会使注入的离子进入隔离区域的侧壁和底部，从而影响到浅沟隔离底部的衬底电阻。
现有技术的这种方法在降低窄器件电流方面没有适应性，但保持了长沟道器件的可以忽略的变化。
现有技术的缺点是在进行场注入时将引起阱区电阻的变化如上所述。如果应用场注入时，为了避免STI的底部受到影响，现有技术需要额外的掩模层来阻挡有源区域的注入。
发明内容
本发明的目的是提供一种隔离层的制作方法，特别是在小器件和窄尺寸器件的制作过程中，可满足降低的漏电流要求的浅沟隔离的制作方法。
为了实现上述目的，本发明采用自对准方法制作隔离。
本发明的浅沟隔离(STI)的制作方法，包括：
在硅衬底上形成氧化硅层、氮化硅层和光刻胶层；
用光刻、显影定义器件区域和隔离区域；
刻蚀去除要形成隔离区域的硅衬底上的氮化硅层；
刻蚀要形成隔离区域的硅衬底上的氧化硅层到预定厚度；
以氮化硅为掩模，在要形成隔离区域的硅衬底进行一定角度的离子注入；
以氮化硅为掩模，干式刻蚀硅衬底到预定深度以形成浅沟隔离(STI)；
在STI的侧壁上形成氧化硅薄衬膜；
用硅氧化物填充所述STI，并进行平坦化；
去除氮化硅膜，完成STI制作。
根据本发明，以氮化硅为掩模，在要隔离区域的硅衬底进行一定角度的离子注入，注入的离子为N型或P型离子，所述的离子注入角度为离子注入方向与硅衬底表面垂直的方向呈30～45°，优选注入深度为
优选地，在PMOS时注入的为N型离子，如磷或砷，其离子注入能量：在磷时为40kev～100kev(P)；在砷时为100kev～180kev(As)，离子注入计量为1E12～5E13个/cm2。
优选地，在NMOS时注入的为P型离子，如硼，其离子注入能量为10kev～50kev，离子注入计量为1E12～5E13个/cm2。
根据本发明，以氮化硅为掩模，干式刻蚀硅衬底到预定深度形成浅沟隔离区域以后，以热氧化法在所述的隔离区域中形成氧化硅薄衬。
根据本发明，用硅氧化物填充所述隔离区域，并以化学机械研磨法进行平坦化。
最后，用热磷酸去除所述的氮化硅。
本发明的浅沟隔离(STI)的制作方法，是在刻蚀形成浅沟隔离区域之前，对隔离区域硅衬底以斜角进行N型或P型离子注入，然后刻蚀出浅沟隔离区域，以及填充氧化硅形成浅沟隔离。由于本发明的方法可以将注入区域控制在特定区域和特定深度，因此不会对硅衬底的阱区及衬底电阻产生影响。
附图说明
下面通过结合附图说明本发明的具体实施例，可以进一步了解本发明的特征和效果，这些附图是本发明的代表实施例，构成本发明的一部分，但不构成对本发明的任何限制。
图1是根据本发明的一个实施例，在硅衬底上形成氧化硅、氮化硅以及定义器件和隔离的光刻胶图案后的截面示意图。
图2是根据本发明的一个实施例，在以光刻胶为掩模，刻蚀氮化硅和氧化硅后的截面示意图。
图3是根据本发明的一个实施例，去除光刻胶后的截面示意图。
图4是根据本发明的一个实施例，以30°进行硼离子注入后的截面示意图。
图5是根据本发明的一个实施例，硅衬底进行刻蚀，形成浅沟槽后的截面示意图。
图6是根据本发明的一个实施例，在浅沟槽中形成氧化硅衬后的截面示意图。
图7是根据本发明的一个实施例，在浅沟槽中填充氧化硅后的截面示意图。
图8是根据本发明的一个实施例，进行化学机械研磨平坦化后的截面示意图。
图9是根据本发明的一个实施例，去除氮化硅后的截面示意图。
图10是根据本发明的一个实施例得到的器件，与没有进行隔离区离子注入的现有技术的器件进行阈值电压(Vt)对比的结果。
图11是根据本发明的一个实施例得到的器件，与没有进行隔离区离子注入的现有技术的器件进行截止电流(Ioff)对比的结果。
图12是根据本发明的一个实施例得到的器件，与没有进行隔离区离子注入的现有技术的器件进行漏极饱和电流(Idsat)的对比结果。
附图标记说明
1 硅衬底
2 氧化硅层
3 氮化硅层
4 光刻胶层
41 器件区域
42 隔离区域
5 离子注入区
6 浅沟隔离槽
7 氧化硅薄衬膜
8 填充到浅沟隔离槽中的氧化硅
9 形成浅沟隔离(STI)
10 离子注入角度或方向
具体实施方式
下面通过具体实施例详细说明本发明。
实施例1
以PMOS为例，如器件尺寸(宽度/长度)为0.22μm/0.18μm。
根据本发明的第一实施例的具有PMOS结构的浅沟隔离(STI)的制作，通过如下步骤实现：
首先在P型硅衬底1上依次形成氧化硅层2，厚度为
氮化硅层3，厚度为
及光刻胶层4，厚度为
然后用常规的光刻、显影工艺，在光刻胶层4上定义出器件区域41和隔离区域42，如图1所示；
按照常规方法，刻蚀去除隔离区域42的氮化硅层，再刻蚀隔离区域42的氧化硅层到预定深度，如
(包括氮化硅层和氧化硅层)，如图2所示；
去除光刻胶层4，用常规的去胶机去除，得到如图3所示的结构；
接着，以氮化硅层3为掩模保护氧化硅层2和所覆盖的硅衬底1，以与硅衬底表面的垂直方向呈30°夹角，进行砷(As)离子注入，其注入能量为160KeV，砷(As)离子的注入计量为1E13个/cm2，如图4所示，得到离子注入区域5，其注入深度为
再以氮化硅层3为掩模，干式刻蚀硅衬底1到预定深度，如
形成浅沟隔离槽6，如图5所示；
在浅沟隔离槽6的侧壁上用热氧法形成氧化硅薄衬膜7，如图6所示；
用氧化硅填充所述浅沟隔离槽6中，如图8所示；
然后进行平坦化，可以采用化学机械研磨方法进行平坦化，形成浅沟隔离(STI)9，如图9所示；
用热磷酸去除氮化硅膜3，即完成了浅沟隔离9的制作。
图10～12是实施例1的进行砷(As)离子注入得到的器件与没有在浅沟隔离区进行离子注入的器件的阈值电压(Vt)、截止电流(Ioff)以及漏极饱和电流(Idsat)进行的比较结果图。
从图中可以看出在进行砷注入的分组中，阈值电压上升，截止电流和漏极饱和电流下降，从而降低器件再工作时的漏电流。由此看出砷的注入实现了预期的目的。
实施例2
以NMOS为例，如器件尺寸(宽度/长度)为0.22um/0.18um。
根据本发明的第二实施例的具有NMOS结构的浅沟隔离(STI)的制作，通过以下方法实现：
首先在N型硅衬底1上形成氧化硅层2和氮化硅层3及光刻胶层4，然后用常规的光刻、显影方法定义出器件区域41和隔离区域42，如图1所示；
刻蚀去除隔离区域42的硅衬底上的氮化硅层，以及刻蚀氧化硅层到预定深度，如
(包括氮化硅层和氧化硅层)，如图2所示；
去除器件区域41的光刻胶层4，用常规的去胶机去除，如图3所示；接着，以氮化硅层3为掩模保护氧化硅层2和所覆盖的硅衬底1，以与硅衬底表面的垂直方向呈45°夹角进行硼离子注入，注入能量为20KeV，硼离子注入计量为2E13个/cm2，如图4所示，得到离子注入区域5，其注入深度为
以氮化硅层3为掩模，干式刻蚀硅衬底1到预定深度，如
形成浅沟隔离槽6，如图5所示；
在浅沟隔离槽6的侧壁上用热氧化法形成氧化硅薄衬膜7，如图6所示；
用氧化硅填充所述浅沟隔离槽6中，如图8所示；
然后进行平坦化，可以采用化学机械研磨方法进行平坦化，形成浅沟隔离(STI)9，如图9所示；
用热磷酸去除氮化硅膜3，即完成了浅沟隔离9的制作。
本实施例也达到了与实施例1类似的结果。
虽然列举了30度和45度的例子，本领域的技术人员都了解，通过在注入时将粒子束以与垂直衬底方向成规定的角度注入即可达到所需的位置。
以上通过实施例对本发明进行了较详细的说明，但不限于这些实施例，本领域的技术人员应了解，在不脱离本发明的构思的情况下，还可以有更多其他等效的实施例，而本发明的范围由所附的权利要求的范围决定。
Claims (13)
1.小尺寸器件的浅沟隔离制作方法，包括：
在硅衬底上依次形成氧化硅层、氮化硅层和光刻胶层；
依次用光刻、显影，定义器件区域和隔离区域；
刻蚀去除要形成隔离区域的硅衬底上的氮化硅层；
刻蚀要形成隔离区域的硅衬底上的氧化硅层到预定厚度；
以氮化硅为掩模，在要形成隔离区域的硅衬底以一预定角度进行离子注入；
以氮化硅为掩模，干式刻蚀硅衬底到预定深度以形成浅沟隔离区域；
在浅沟隔离区域的侧壁上形成氧化硅薄衬膜；
用硅氧化物填充浅沟隔离区域，并进行平坦化；
去除氮化硅膜，完成浅沟隔离的制作。
2.根据权利要求1所述的方法，其特征在于，所述的离子注入为N型或P型离子注入。
3.根据权利要求1或2所述的方法，其特征在于，所述的离子注入的预定角度为30～45°。
4.根据权利要求1或2所述的方法，其特征在于，离子注入深度为700
5.根据权利要求2所述的方法，其特征在于，所述的离子注入，在PMOS时为N型离子。
6.根据权利要求5所述的方法，其特征在于，所述的N型离子为磷、砷。
7.根据权利要求5或6所述的方法，其特征在于，所述的离子注入能量为40kev～100kev(磷)，100kev～180kev(砷)，离子注入计量为1E12～5E13个/cm2。
8.根据权利要求2所述的方法，其特征在于，所述的离子注入，在NMOS时为P型离子。
9.根据权利要求8所述的方法，其特征在于，所述的P型离子为硼。
10.根据权利要求8或9所述的方法，其特征在于，所述的离子注入能量为10kev～50kev，离子注入计量为1E12～5E13个/cm2。
11.根据权利要求1所述的方法，其特征在于，所述的氧化硅薄衬膜是通过热氧化法形成。
12.根据权利要求1所述的方法，其特征在于，所述的平坦化采用化学机械研磨法。
13.根据权利要求1所述的方法，其特征在于，所述的氮化硅是用热磷酸去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100402029A CN101295663A (zh) | 2007-04-28 | 2007-04-28 | 小尺寸器件的浅沟隔离制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100402029A CN101295663A (zh) | 2007-04-28 | 2007-04-28 | 小尺寸器件的浅沟隔离制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101295663A true CN101295663A (zh) | 2008-10-29 |
Family
ID=40065828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100402029A Pending CN101295663A (zh) | 2007-04-28 | 2007-04-28 | 小尺寸器件的浅沟隔离制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101295663A (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958268B (zh) * | 2009-07-21 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的制作方法 |
| CN102054672B (zh) * | 2009-11-05 | 2012-10-03 | 上海华虹Nec电子有限公司 | 在表面起伏的衬底上形成小尺寸图形的工艺方法 |
| CN104465384A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| CN105336660A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105390379A (zh) * | 2009-02-05 | 2016-03-09 | 台湾积体电路制造股份有限公司 | 隔离区域注入和结构 |
| CN106505107A (zh) * | 2016-11-03 | 2017-03-15 | 中航（重庆）微电子有限公司 | 一种半导体结构及改善nmos双峰效应的方法 |
| CN107785372A (zh) * | 2016-08-24 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
| CN108336014A (zh) * | 2018-04-12 | 2018-07-27 | 德淮半导体有限公司 | 在半导体材料层中形成沟槽隔离结构的方法 |
| US10269616B2 (en) | 2007-06-05 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating semiconductor device isolation structure |
| US10910304B2 (en) | 2019-01-24 | 2021-02-02 | Globalfoundries U.S. Inc. | Tight pitch wirings and capacitor(s) |
| CN113345804A (zh) * | 2021-05-24 | 2021-09-03 | 中国电子科技集团公司第五十八研究所 | 一种具有抗总剂量能力的低阈值电压nmos管的制作方法 |
| WO2022028163A1 (zh) * | 2020-08-06 | 2022-02-10 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2023207328A1 (zh) * | 2022-04-28 | 2023-11-02 | 华为技术有限公司 | 半导体结构及其制备方法、电子设备 |
| CN117747535A (zh) * | 2024-02-21 | 2024-03-22 | 合肥晶合集成电路股份有限公司 | 浅沟槽隔离结构、半导体结构及制备方法 |
| US12002707B2 (en) | 2020-08-06 | 2024-06-04 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
-
2007
- 2007-04-28 CN CNA2007100402029A patent/CN101295663A/zh active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10269616B2 (en) | 2007-06-05 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating semiconductor device isolation structure |
| CN105390379B (zh) * | 2009-02-05 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 隔离区域注入和结构 |
| CN105390379A (zh) * | 2009-02-05 | 2016-03-09 | 台湾积体电路制造股份有限公司 | 隔离区域注入和结构 |
| CN101958268B (zh) * | 2009-07-21 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的制作方法 |
| CN102054672B (zh) * | 2009-11-05 | 2012-10-03 | 上海华虹Nec电子有限公司 | 在表面起伏的衬底上形成小尺寸图形的工艺方法 |
| CN104465384A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| CN105336660A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105336660B (zh) * | 2014-07-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN107785372A (zh) * | 2016-08-24 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
| CN106505107A (zh) * | 2016-11-03 | 2017-03-15 | 中航（重庆）微电子有限公司 | 一种半导体结构及改善nmos双峰效应的方法 |
| CN108336014A (zh) * | 2018-04-12 | 2018-07-27 | 德淮半导体有限公司 | 在半导体材料层中形成沟槽隔离结构的方法 |
| US10910304B2 (en) | 2019-01-24 | 2021-02-02 | Globalfoundries U.S. Inc. | Tight pitch wirings and capacitor(s) |
| US11380615B2 (en) | 2019-01-24 | 2022-07-05 | Globalfoundries Inc. | Tight pitch wirings and capacitor(s) |
| WO2022028163A1 (zh) * | 2020-08-06 | 2022-02-10 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| US12002707B2 (en) | 2020-08-06 | 2024-06-04 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| CN113345804A (zh) * | 2021-05-24 | 2021-09-03 | 中国电子科技集团公司第五十八研究所 | 一种具有抗总剂量能力的低阈值电压nmos管的制作方法 |
| WO2023207328A1 (zh) * | 2022-04-28 | 2023-11-02 | 华为技术有限公司 | 半导体结构及其制备方法、电子设备 |
| CN117747535A (zh) * | 2024-02-21 | 2024-03-22 | 合肥晶合集成电路股份有限公司 | 浅沟槽隔离结构、半导体结构及制备方法 |
| CN117747535B (zh) * | 2024-02-21 | 2024-05-28 | 合肥晶合集成电路股份有限公司 | 浅沟槽隔离结构、半导体结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101295663A (zh) | 小尺寸器件的浅沟隔离制作方法 | |
| CN104752227B (zh) | 使用离子注入降低蚀刻偏差的方法 | |
| CN101164158B (zh) | 在电子器件中形成sti区的方法 | |
| CN103456673B (zh) | 浅沟槽隔离的制造方法和cmos的制造方法 | |
| KR100810411B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| EP3176816B1 (en) | Well implantation process for finfet device | |
| JP5821174B2 (ja) | 半導体装置の製造方法 | |
| CN101246837A (zh) | 半导体隔离结构及其形成方法 | |
| CN106856190A (zh) | 半导体结构的形成方法 | |
| KR20120010004A (ko) | 반도체 소자 및 그 형성방법 | |
| CN105336588B (zh) | 半导体器件的形成方法 | |
| CN109545674B (zh) | 半导体器件的形成方法及半导体器件 | |
| US6812149B1 (en) | Method of forming junction isolation to isolate active elements | |
| KR100845102B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100764390B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100743736B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| CN110858545B (zh) | 半导体结构及其形成方法 | |
| CN101246839A (zh) | 半导体隔离结构及其形成方法 | |
| CN102543823A (zh) | 一种浅沟槽隔离制作方法 | |
| KR100835780B1 (ko) | 반도체 장치의 소자분리막 형성 방법 | |
| KR100665398B1 (ko) | 반도체 소자의 제조 방법 | |
| CN114284210A (zh) | 半导体器件、制作方法、三维存储器及存储系统 | |
| KR100668734B1 (ko) | 반도체 소자의 제조방법 | |
| KR100567076B1 (ko) | 트랜지스터 제조방법 | |
| KR20080050772A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081029 |