CN107492484A - Sab层图形结构的制造方法 - Google Patents
Sab层图形结构的制造方法 Download PDFInfo
- Publication number
- CN107492484A CN107492484A CN201710695103.8A CN201710695103A CN107492484A CN 107492484 A CN107492484 A CN 107492484A CN 201710695103 A CN201710695103 A CN 201710695103A CN 107492484 A CN107492484 A CN 107492484A
- Authority
- CN
- China
- Prior art keywords
- sab
- layers
- metal silicide
- manufacture method
- forming region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Abstract
本发明公开了一种SAB层图形结构的制造方法,包括步骤:步骤一、在硅衬底表面形成SAB层。步骤二、在SAB层表面涂布光刻胶。步骤三、光刻形成光刻胶图形定义出金属硅化物形成区域。步骤四、以光刻胶图形为掩模对SAB层进行干法刻蚀,干法刻蚀不将金属硅化物形成区域的SAB层完全去除而保留部分厚度。步骤五、在金属硅化物形成区域保留有部分厚度的SAB层的条件下去除光刻胶图形。步骤六、采用湿法刻蚀工艺将金属硅化物形成区域保留的SAB层完全去除并形成SAB层图形结构。本发明能降低工艺成本,防止光刻胶剥离以及能满足应用需求。
Description
技术领域
本发明涉及一种半导体集成电路制造方法,特别是涉及一种金属硅化物阻挡层(Salicide Block,SAB)层图形结构的制造方法。
背景技术
在半导体制造过程中,SAB的做法有两种:一种通过干加湿进行刻蚀,一种使用纯湿法刻蚀,两者共同点都是使用i线(i-line)的光刻胶,且都是采用带胶刻蚀oxide;其中,i线光对应于的波长为365nm。
而对于小尺寸工艺,必须使用KRF胶作业,KRF表示为波长为248nm的氟化氪准分子激光,KrF胶即为和248nm激光对应的光刻胶,光刻的光源的波长越小,光刻精度越高,能制形成更小的光刻尺寸。为了防止光刻胶剥离(peeling),采用去胶并增加硬质掩模层(Hardmask)来保护下层SAB层,SAB层通常采用氧化层(oxide)。
如图1A至图1C所示,是现有SAB层图形结构的制造方法各步骤中的器件剖面结构图,即对应于小尺寸工艺中的SAB层图形结构的形成,光刻光源采用KrF准分子激光。现有SAB层图形结构的制造方法包括如下步骤:
步骤一、如图1A所示,在硅衬底101表面形成SAB层102;在所述SAB层102的表面形成硬质掩模层103。
通常,所述SAB层102的材料为氧化硅,硬质掩模层103采用氮化硅材料。
步骤二、如图1A所示,在所述SAB层102表面涂布光刻胶104。
步骤三、如图1B所示,经过光刻工艺形成光刻胶104图形定义出金属硅化物形成区域105。光刻工艺采用KrF光刻,即采用KrF准分子激光作为光刻光源。步骤二中的光刻胶104采用KrF光源对应的光刻胶104。
步骤四、如图1B所示,以所述光刻胶104图形为掩模依次对硬质掩模层103和所述SAB层102进行干法刻蚀,该干法刻蚀不将所述金属硅化物形成区域105的所述SAB层102完全去除而保留部分厚度;所保留的所述SAB层单独用标记102a标出。
所述干法刻蚀为等离子体干法刻蚀。
步骤五、如图1C所示,去除所述光刻胶104图形,以防止光刻胶104剥离。
步骤六、如图1C所示,采用湿法刻蚀工艺将所述金属硅化物形成区域105保留的所述SAB层102完全去除并形成SAB层102图形结构;所述湿法刻蚀工艺中所述硬质掩模层103用于保护所述SAB层102,使得在湿法刻蚀工艺中所述金属硅化物形成区域105外的所述SAB层102不被损耗。
由上可知,现有方法中需要采用到硬质掩模层103,这会增加工艺成本。
发明内容
本发明所要解决的技术问题是提供一种SAB层图形结构的制造方法,能减少工艺成本。
为解决上述技术问题,本发明提供的SAB层图形结构的制造方法包括如下步骤:
步骤一、在硅衬底表面形成SAB层;所述SAB层的厚度根据后续步骤六中的损耗的厚度进行设计且是在满足作为金属硅化物自对准掩模的厚度的基础上增加步骤六中的损耗的厚度。
步骤二、在所述SAB层表面涂布光刻胶。
步骤三、经过光刻工艺形成光刻胶图形定义出金属硅化物形成区域。
步骤四、以所述光刻胶图形为掩模对所述SAB层进行干法刻蚀,该干法刻蚀不将所述金属硅化物形成区域的所述SAB层完全去除而保留部分厚度,防止离子轰击损伤硅衬底
步骤五、在所述金属硅化物形成区域保留有部分厚度的所述SAB层的条件下去除所述光刻胶图形,以防止步骤六湿法刻蚀过程中光刻胶剥离。
步骤六、采用湿法刻蚀工艺将所述金属硅化物形成区域保留的所述SAB层完全去除并形成SAB层图形结构;所述湿法刻蚀工艺同时对所述金属硅化物形成区域外的所述SAB层进行刻蚀并损耗一定的厚度;由所述湿法刻蚀工艺后的所述SAB层作为后续形成金属硅化物的自对准掩模。
进一步的改进是,步骤三中的光刻工艺采用KrF光刻,步骤二中的光刻胶采用KrF光源对应的光刻胶。
进一步的改进是,所述SAB层的材料为氧化硅。
进一步的改进是,步骤六之后在形成有所述SAB层图形结构的所述硅衬底表面形成金属层,在所述SAB层的打开区域中所述金属层直接和硅接触,在所述SAB层的打开区域外所述金属层和所述SAB层接触。
之后进行热处理使所述SAB层的打开区域的金属层和硅进行反应形成金属硅化物,所述SAB层打开区域外所述金属层不金属硅化反应。
进一步的改进是,步骤四中的所述干法刻蚀为等离子体干法刻蚀。
进一步的改进是,步骤五中采用灰化处理去除所述光刻胶图形。
进一步的改进是,步骤六中的所述湿法刻蚀工艺采用氢氟酸腐蚀。
本发明提供的SAB层图形结构的形成过程中,通过根据后续湿法刻蚀工艺中的损耗预先增加SAB层的厚度,这样,SAB层能够在不采用硬质掩模层的条件下采用干法刻蚀加湿法刻蚀工艺形成SAB层图形结构,由于本发明不需要采用硬质掩模层,故能够降低工艺成本;同时由于预先增加了SAB层的厚度,故能够使后续形成的SAB层图形结构满足应用需求;由于,本发明是在金属硅化物形成区域保留有部分厚度的SAB层的条件下先去除光刻胶图形后进行湿法刻蚀,所以能防止在湿法刻蚀过程中造成光刻胶剥离。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1A-图1C是现有SAB层图形结构的制造方法各步骤中的器件剖面结构图;
图2是本发明实施例SAB层图形结构的制造方法的流程图;
图3A-图3C是本发明实施例SAB层图形结构的制造方法各步骤中的器件剖面结构图。
具体实施方式
如图2所示,是本发明实施例SAB层图形结构的制造方法的流程图;如图3A至图3C所示,是本发明实施例SAB层图形结构的制造方法各步骤中的器件剖面结构图,本发明实施例SAB层图形结构的制造方法包括如下步骤:
步骤一、如图3A所示,在硅衬底1表面形成SAB层2;所述SAB层2的厚度根据后续步骤六中的损耗的厚度进行设计且是在满足作为金属硅化物自对准掩模的厚度的基础上增加步骤六中的损耗的厚度。
较佳为,所述SAB层2的材料为氧化硅。
步骤二、如图3A所示,在所述SAB层2表面涂布光刻胶3。
步骤三、如图3B所示,经过光刻工艺形成光刻胶3图形定义出金属硅化物形成区域4。光刻工艺采用KrF光刻,即采用KrF准分子激光作为光刻光源。步骤二中的光刻胶3采用KrF光源对应的光刻胶3。
步骤四、如图3B所示,以所述光刻胶3图形为掩模对所述SAB层2进行干法刻蚀,该干法刻蚀不将所述金属硅化物形成区域4的所述SAB层2完全去除而保留部分厚度,防止离子轰击损伤硅衬底;所保留的所述SAB层单独用标记2a标出。
所述干法刻蚀为等离子体干法刻蚀。
步骤五、如图3C所示,在所述金属硅化物形成区域4保留有部分厚度的所述SAB层2的条件下去除所述光刻胶3图形,以防止步骤六湿法刻蚀过程中光刻胶3剥离。较佳为,采用灰化处理去除所述光刻胶3图形。
步骤六、如图3C所示,采用湿法刻蚀工艺将所述金属硅化物形成区域4保留的所述SAB层2完全去除并形成SAB层2图形结构;所述湿法刻蚀工艺同时对所述金属硅化物形成区域4外的所述SAB层2进行刻蚀并损耗一定的厚度;由所述湿法刻蚀工艺后的所述SAB层2作为后续形成金属硅化物的自对准掩模。
较佳为,所述湿法刻蚀工艺采用氢氟酸腐蚀。
步骤六之后的步骤为:在形成有所述SAB层2图形结构的所述硅衬底1表面形成金属层,在所述SAB层2的打开区域中所述金属层直接和硅接触,在所述SAB层2的打开区域外所述金属层和所述SAB层2接触;
之后进行热处理使所述SAB层2的打开区域的金属层和硅进行反应形成金属硅化物,所述SAB层2打开区域外所述金属层不金属硅化反应。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (7)
1.一种SAB层图形结构的制造方法,其特征在于,包括如下步骤:
步骤一、在硅衬底表面形成SAB层;所述SAB层的厚度根据后续步骤六中的损耗的厚度进行设计且是在满足作为金属硅化物自对准掩模的厚度的基础上增加步骤六中的损耗的厚度;
步骤二、在所述SAB层表面涂布光刻胶;
步骤三、经过光刻工艺形成光刻胶图形定义出金属硅化物形成区域;
步骤四、以所述光刻胶图形为掩模对所述SAB层进行干法刻蚀,该干法刻蚀不将所述金属硅化物形成区域的所述SAB层完全去除而保留部分厚度,防止离子轰击损伤硅衬底;
步骤五、在所述金属硅化物形成区域保留有部分厚度的所述SAB层的条件下去除所述光刻胶图形,以防止步骤六湿法刻蚀过程中光刻胶剥离;
步骤六、采用湿法刻蚀工艺将所述金属硅化物形成区域保留的所述SAB层完全去除并形成SAB层图形结构;所述湿法刻蚀工艺同时对所述金属硅化物形成区域外的所述SAB层进行刻蚀并损耗一定的厚度;由所述湿法刻蚀工艺后的所述SAB层作为后续形成金属硅化物的自对准掩模。
2.如权利要求1所述的SAB层图形结构的制造方法,其特征在于:步骤三中的光刻工艺采用KrF光刻,步骤二中的光刻胶采用KrF光源对应的光刻胶。
3.如权利要求1所述的SAB层图形结构的制造方法,其特征在于:所述SAB层的材料为氧化硅。
4.如权利要求1所述的SAB层图形结构的制造方法,其特征在于:步骤六之后在形成有所述SAB层图形结构的所述硅衬底表面形成金属层,在所述SAB层的打开区域中所述金属层直接和硅接触,在所述SAB层的打开区域外所述金属层和所述SAB层接触;
之后进行热处理使所述SAB层的打开区域的金属层和硅进行反应形成金属硅化物,所述SAB层打开区域外所述金属层不会发生金属硅化反应。
5.如权利要求1所述的SAB层图形结构的制造方法,其特征在于:步骤四中的所述干法刻蚀为等离子体干法刻蚀。
6.如权利要求1所述的SAB层图形结构的制造方法,其特征在于:步骤五中采用灰化处理去除所述光刻胶图形。
7.如权利要求3所述的SAB层图形结构的制造方法,其特征在于:步骤六中的所述湿法刻蚀工艺采用氢氟酸腐蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710695103.8A CN107492484A (zh) | 2017-08-15 | 2017-08-15 | Sab层图形结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710695103.8A CN107492484A (zh) | 2017-08-15 | 2017-08-15 | Sab层图形结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107492484A true CN107492484A (zh) | 2017-12-19 |
Family
ID=60645587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710695103.8A Pending CN107492484A (zh) | 2017-08-15 | 2017-08-15 | Sab层图形结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107492484A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112908850A (zh) * | 2021-03-09 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 稳压二极管的制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007013006A (ja) * | 2005-07-01 | 2007-01-18 | Sony Corp | 半導体装置の製造方法 |
CN101286476A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法 |
CN101894752A (zh) * | 2009-05-19 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体制造方法 |
CN102054672A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 在表面起伏的衬底上形成小尺寸图形的工艺方法 |
CN103646860A (zh) * | 2013-11-26 | 2014-03-19 | 上海华力微电子有限公司 | 多晶硅栅极刻蚀工艺 |
WO2016151829A1 (ja) * | 2015-03-26 | 2016-09-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
CN106024622A (zh) * | 2016-07-27 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 自对准硅化物阻挡层的制造方法 |
-
2017
- 2017-08-15 CN CN201710695103.8A patent/CN107492484A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007013006A (ja) * | 2005-07-01 | 2007-01-18 | Sony Corp | 半導体装置の製造方法 |
CN101286476A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法 |
CN101894752A (zh) * | 2009-05-19 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体制造方法 |
CN102054672A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 在表面起伏的衬底上形成小尺寸图形的工艺方法 |
CN103646860A (zh) * | 2013-11-26 | 2014-03-19 | 上海华力微电子有限公司 | 多晶硅栅极刻蚀工艺 |
WO2016151829A1 (ja) * | 2015-03-26 | 2016-09-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
CN106024622A (zh) * | 2016-07-27 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 自对准硅化物阻挡层的制造方法 |
Non-Patent Citations (2)
Title |
---|
周清军: "《嵌入式RAM的优化设计及前后端关键技术研究》", 31 July 2016 * |
张亚非等: "《半导体集成电路制造技术》", 30 June 2006 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112908850A (zh) * | 2021-03-09 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 稳压二极管的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104733291A (zh) | 用于集成电路图案化的方法 | |
US10916568B2 (en) | Manufacturing method of display substrate, array substrate and display device | |
TWI264065B (en) | Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region | |
CN106847704B (zh) | 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法 | |
CN102810472A (zh) | 降低凹槽侧壁上的条痕的方法 | |
JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
KR100388591B1 (ko) | 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법 | |
JP2002535847A5 (zh) | ||
CN107492484A (zh) | Sab层图形结构的制造方法 | |
WO2004034442A2 (en) | Method for semiconductor gate width reduction | |
WO2019104837A1 (zh) | Tft基板制作方法 | |
JP3585039B2 (ja) | ホール形成方法 | |
KR100596893B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
JP2002319573A (ja) | 半導体装置の製造方法 | |
CN103199016A (zh) | 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法 | |
KR100520153B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
US20030073041A1 (en) | Partial photoresist etching | |
US6784056B2 (en) | Flash memory cell process using a hardmask | |
CN104658896B (zh) | 蚀刻方法、半导体器件 | |
JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
KR20060015949A (ko) | 금속 패턴 형성 방법 | |
JPH03205846A (ja) | 半導体装置の製造方法 | |
KR100489350B1 (ko) | 반도체소자의 게이트 형성방법 | |
US20050020019A1 (en) | Method for semiconductor gate line dimension reduction | |
KR100516771B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171219 |
|
WD01 | Invention patent application deemed withdrawn after publication |