CN102810463A - 接触孔刻蚀方法 - Google Patents

接触孔刻蚀方法 Download PDF

Info

Publication number
CN102810463A
CN102810463A CN2011101467417A CN201110146741A CN102810463A CN 102810463 A CN102810463 A CN 102810463A CN 2011101467417 A CN2011101467417 A CN 2011101467417A CN 201110146741 A CN201110146741 A CN 201110146741A CN 102810463 A CN102810463 A CN 102810463A
Authority
CN
China
Prior art keywords
layer
contact hole
silicon nitride
silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101467417A
Other languages
English (en)
Other versions
CN102810463B (zh
Inventor
陈广龙
张可钢
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110146741.7A priority Critical patent/CN102810463B/zh
Publication of CN102810463A publication Critical patent/CN102810463A/zh
Application granted granted Critical
Publication of CN102810463B publication Critical patent/CN102810463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种接触孔刻蚀方法，与现有的接触孔刻蚀方法相比，本发明的主要区别如下：其一，去除需要连接接触孔的多晶硅栅极上的氮化硅。其二，将现有方法的一次光刻将有源区上的接触孔和多晶硅栅极上的接触孔同时刻出改为两次光刻；第一次是有源区上的接触孔光刻和刻蚀，第二次是多晶硅栅极上的接触孔光刻和刻蚀。本发明可以精确控制光刻工艺的关键尺寸，从而对多晶硅栅极上的接触孔的尺寸就可以精确控制。还可以缩小接触孔的最小设计尺寸，从而减小半导体器件的面积。

Description

接触孔刻蚀方法
技术领域
本发明涉及一种半导体集成电路制造工艺，特别是涉及一种接触孔的刻蚀方法。
背景技术
在半导体制造工艺中，接触孔通常有两种：一种是有源区上的接触孔，另一种是多晶硅栅极上的接触孔。接触孔的制作目前采用自对准接触孔刻蚀(Self Aligned Contact Etch)方法，如图1所示，具体包括如下步骤：
第1步，请参阅图2a，在硅衬底10表面自下而上分别有栅氧化层(二氧化硅)11、多晶硅层12和氮化硅层13，采用光刻和刻蚀工艺对氮化硅层13、多晶硅层12和栅氧化层11进行刻蚀，形成顶部覆盖有氮化硅13的多晶硅栅极12。氮化硅13的厚度在
Figure BDA0000065599700000011
之间。
第2步，请参阅图2b，在多晶硅栅极12两侧下方的硅衬底10中以离子注入工艺进行轻掺杂漏注入，形成轻掺杂区14。
第3步，请参阅图2c，在硅片表面淀积一层氮化硅15，厚度为
Figure BDA0000065599700000012
Figure BDA0000065599700000013
第4步，请参阅图2d，在栅氧化层11、多晶硅栅极12和氮化硅层13的两侧形成氮化硅侧墙15。例如可采用干法刻蚀工艺反刻氮化硅层15，直至刻蚀到硅衬底10时停止，此时便在凸出结构的两侧形成氮化硅侧墙15。氮化硅侧墙15的宽度在
Figure BDA0000065599700000014
之间。
第5步，请参阅图2e，采用光刻和刻蚀工艺将需要连接接触孔的多晶硅栅极12上方的氮化硅去除掉。
第6步，请参阅图2f，在硅片表面淀积一层二氧化硅16，作为牺牲层。
第7步，请参阅图2g，在氮化硅侧墙15之外的硅衬底10中以离子注入工艺进行源漏注入，形成重掺杂区17。
第8步，请参阅图2h，去除牺牲层16，例如采用湿法腐蚀工艺。
第9步，请参阅图2i，在硅片表面淀积一层磷硅玻璃(PSG)18作为层间介质(ILD)。
第10步，请参阅图2j，采用化学机械抛光工艺对磷硅玻璃18进行平坦化处理。
第11步，请参阅图2k，在磷硅玻璃层18之上淀积一层非掺杂的二氧化硅19。
第12步，请参阅图2l，采用光刻和刻蚀工艺对非掺杂的二氧化硅层19和磷硅玻璃层18进行刻蚀，同时形成两个接触孔201、202。接触孔201属于有源区上的接触孔，该接触孔201到多晶硅栅极12的最小距离a小于多晶硅侧墙15的厚度b。接触孔202属于多晶硅栅极上的接触孔。这两个接触孔201、202的周边都具有氮化硅侧墙15和氮化硅13作为刻蚀时的遮蔽，因此称为“自对准”工艺。
上述方法第5步中，首先在硅片表面旋涂光刻胶进行光刻，此时由于硅片表面是不平坦的(多晶硅栅极凸出于硅衬底之上)，因此很难控制光刻工艺中的关键尺寸(CD)。而光刻工艺中的关键尺寸决定了其后形成的多晶硅栅极上的接触孔的尺寸。
发明内容
本发明所要解决的技术问题是提供一种接触孔刻蚀方法，该方法可以减小接触孔的最小设计尺寸。
为解决上述技术问题，本发明接触孔刻蚀方法包括如下步骤：
第1步，在硅衬底表面自下而上分别有栅氧化层、多晶硅层和第一氮化硅层，采用光刻和刻蚀工艺对第一氮化硅层、多晶硅层和栅氧化层进行刻蚀，形成顶部覆盖有第一氮化硅层的多晶硅栅极；
第2步，在多晶硅栅极两侧下方的硅衬底中以离子注入工艺进行轻掺杂漏注入，形成轻掺杂区；
第3步，在硅片表面淀积第二氮化硅层；
第4步，在栅氧化层、多晶硅栅极和第一氮化硅层的两侧形成第二氮化硅层残留的侧墙；
第5步，在硅片表面淀积一层二氧化硅牺牲层；
第6步，在第二氮化硅侧墙之外的硅衬底中以离子注入工艺进行源漏注入，形成重掺杂区；
第7步，去除二氧化硅牺牲层；
第8步，在硅片表面淀积一层层间介质；
第9步，采用化学机械抛光工艺对层间介质进行平坦化处理；
第10步，在层间介质层之上淀积一层非掺杂的二氧化硅层；
第11步，采用光刻和刻蚀工艺对非掺杂的二氧化硅层和层间介质层进行刻蚀，形成有源区上的接触孔；
第12步，采用光刻和刻蚀工艺对非掺杂的二氧化硅、层间介质层和氮化硅层进行刻蚀，形成多晶硅栅极上的接触孔。
本发明所述的接触孔刻蚀方法第12步中，由于光刻胶旋涂在平坦的非掺杂的二氧化硅层19表面，因此可以精确控制光刻工艺的关键尺寸，从而对多晶硅栅极上的接触孔的尺寸就可以精确控制。第11步和第12步分别对有源区上的接触孔、多晶硅栅极上的接触孔进行光刻和刻蚀，可以缩小这两个接触孔的最小设计尺寸，从而减小半导体器件的面积。
附图说明
图1是现有的接触孔刻蚀方法的流程图；
图2a～图2l是现有的接触孔刻蚀方法的各步骤的硅片剖面示意图；
图3是本发明接触孔刻蚀方法的流程图；
图4a～图4h是本发明接触孔刻蚀方法的部分步骤的硅片剖面示意图。
图中附图标记说明：
10为硅衬底；11为栅氧化层；12为多晶硅(栅极)；13为氮化硅；14为轻掺杂区；15为氮化硅(侧墙)；16为牺牲层；17为重掺杂区；18为磷硅玻璃；19为非掺杂的二氧化硅；201为有源区上的接触孔；202为多晶硅栅极上的接触孔。
具体实施方式
本发明接触孔刻蚀方法如图3所示，具体包括如下步骤：
第1步，请参阅图2a，在硅衬底10表面自下而上分别有栅氧化层(二氧化硅)11、多晶硅层12和第一氮化硅层13，采用光刻和刻蚀工艺对第一氮化硅层13、多晶硅层12和栅氧化层11进行刻蚀，形成顶部覆盖有第一氮化硅13的多晶硅栅极12。多晶硅栅极12的厚度例如为
Figure BDA0000065599700000051
第一氮化硅13的厚度例如为
Figure BDA0000065599700000052
优选为
第2步，请参阅图2b，在多晶硅栅极12两侧下方的硅衬底10中以离子注入工艺进行轻掺杂漏注入，形成轻掺杂区14。
第3步，请参阅图2c，在硅片表面淀积一层第二氮化硅15，厚度例如为
Figure BDA0000065599700000054
优选为
Figure BDA0000065599700000055
第4步，请参阅图2d，在栅氧化层11、多晶硅栅极12和氮化硅层13的两侧形成氮化硅侧墙15，例如可采用干法刻蚀工艺反刻氮化硅层15，直至刻蚀到硅衬底10时停止，此时便在凸出结构的两侧形成氮化硅侧墙15。
第5步，请参阅图4a，在硅片表面淀积一层二氧化硅16，作为牺牲层。二氧化硅层16的厚度例如为优选为
Figure BDA0000065599700000057
第6步，请参阅图4b，在氮化硅侧墙15之外的硅衬底10中以离子注入工艺进行源漏注入，形成重掺杂区17。
第7步，请参阅图4c，去除牺牲层16，例如采用湿法腐蚀工艺。
第8步，请参阅图4d，在硅片表面淀积一层层间介质(ILD)18，例如可采用磷硅玻璃(PSG)，磷硅玻璃层18的厚度例如为
Figure BDA0000065599700000058
优选为
Figure BDA0000065599700000059
第9步，请参阅图4e，采用化学机械抛光工艺对层间介质18进行平坦化处理，剩余的层间介质18的厚度例如为优选为
Figure BDA00000655997000000511
(从硅衬底10的表面算起)。
第10步，请参阅图4f，在层间介质层18之上淀积一层非掺杂的二氧化硅19，非掺杂的二氧化硅层19的厚度例如为
Figure BDA0000065599700000061
优选为
Figure BDA0000065599700000062
第11步，请参阅图4g，采用光刻和刻蚀工艺对非掺杂的二氧化硅层19和层间介质层18进行刻蚀，形成有源区上的接触孔201。氮化硅侧墙15和第一氮化硅13作为刻蚀时的遮蔽，因此这是“自对准”工艺。
第12步，请参阅图4h，采用光刻和刻蚀工艺对非掺杂的二氧化硅19、层间介质层18和第一氮化硅层13进行刻蚀，形成多晶硅栅极上的接触孔202。氮化硅侧墙15作为刻蚀时的遮蔽，因此这也是“自对准”工艺。
与现有的接触孔刻蚀方法相比，本发明的主要区别如下：
其一，删除了现有方法第5步，即去除需要连接接触孔的多晶硅栅极12上的氮化硅13。
其二，将现有方法第12步分拆为两步，即将一次光刻将有源区上的接触孔和多晶硅栅极上的接触孔同时刻出改为两次光刻；第一次是有源区上的接触孔光刻和刻蚀，第二次是多晶硅栅极上的接触孔光刻和刻蚀(第二次同时刻蚀非掺杂的二氧化硅层19、层间介质18以及第一氮化硅13)。由于第二次光刻时光刻胶旋涂在平坦的非掺杂的二氧化硅层19表面，因此可以精确控制光刻工艺的关键尺寸，从而对多晶硅栅极上的接触孔202的尺寸就可以精确控制。
实验证明，采用利用本申请的技术方案制造0.13μm的嵌入式非挥发性存储器时，静态随机存储器的面积比现有工艺制造的缩小3％左右。

Claims (7)

1.一种接触孔刻蚀方法，其特征是，包括如下步骤：
第1步，在硅衬底表面自下而上分别有栅氧化层、多晶硅层和第一氮化硅层，采用光刻和刻蚀工艺对第一氮化硅层、多晶硅层和栅氧化层进行刻蚀，形成顶部覆盖有第一氮化硅层的多晶硅栅极；
第2步，在多晶硅栅极两侧下方的硅衬底中以离子注入工艺进行轻掺杂漏注入，形成轻掺杂区；
第3步，在硅片表面淀积第二氮化硅层；
第4步，在栅氧化层、多晶硅栅极和第一氮化硅层的两侧形成第二氮化硅层残留的侧墙；
第5步，在硅片表面淀积一层二氧化硅牺牲层；
第6步，在第二氮化硅侧墙之外的硅衬底中以离子注入工艺进行源漏注入，形成重掺杂区；
第7步，去除二氧化硅牺牲层；
第8步，在硅片表面淀积一层层间介质；
第9步，采用化学机械抛光工艺对层间介质进行平坦化处理；
第10步，在层间介质层之上淀积一层非掺杂的二氧化硅层；
第11步，采用光刻和刻蚀工艺对非掺杂的二氧化硅层和层间介质层进行刻蚀，形成有源区上的接触孔；
第12步，采用光刻和刻蚀工艺对非掺杂的二氧化硅、层间介质层和氮化硅层进行刻蚀，形成多晶硅栅极上的接触孔。
2.根据权利要求1所述的接触孔刻蚀方法，其特征是，所述方法第1步中，多晶硅层厚度为
Figure FDA0000065599690000021
第一氮化硅层厚度为
Figure FDA0000065599690000022
3.根据权利要求1所述的接触孔刻蚀方法，其特征是，所述方法第3步中，第二氮化硅层厚度为
Figure FDA0000065599690000023
4.根据权利要求1所述的接触孔刻蚀方法，其特征是，所述方法第5步中，二氧化硅牺牲层的厚度为
Figure FDA0000065599690000024
5.根据权利要求1所述的接触孔刻蚀方法，其特征是，所述方法第8步中，层间介质为磷硅玻璃，的厚度为
Figure FDA0000065599690000025
6.根据权利要求1所述的接触孔刻蚀方法，其特征是，所述方法第9步中，剩余的层间介质的厚度为
Figure FDA0000065599690000026
7.根据权利要求1所述的接触孔刻蚀方法，其特征是，所述方法第10步中，非掺杂的二氧化硅层的厚度为
Figure FDA0000065599690000027
CN201110146741.7A 2011-06-01 2011-06-01 接触孔刻蚀方法 Active CN102810463B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110146741.7A CN102810463B (zh) 2011-06-01 2011-06-01 接触孔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110146741.7A CN102810463B (zh) 2011-06-01 2011-06-01 接触孔刻蚀方法

Publications (2)

Publication Number Publication Date
CN102810463A true CN102810463A (zh) 2012-12-05
CN102810463B CN102810463B (zh) 2016-02-10

Family

ID=47234146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110146741.7A Active CN102810463B (zh) 2011-06-01 2011-06-01 接触孔刻蚀方法

Country Status (1)

Country Link
CN (1) CN102810463B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576510A (zh) * 2013-10-24 2015-04-29 上海华虹宏力半导体制造有限公司 自对准接触孔刻蚀方法
CN107093577A (zh) * 2017-04-17 2017-08-25 上海华虹宏力半导体制造有限公司 接触孔的制造方法
CN111725247A (zh) * 2020-07-23 2020-09-29 华虹半导体(无锡)有限公司 Cis芯片漏源接触孔的自对准刻蚀方法
WO2022142334A1 (zh) * 2021-01-04 2022-07-07 长鑫存储技术有限公司 存储器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548394B1 (en) * 2001-10-26 2003-04-15 Promos Technologies, Inc. Method of forming contact plugs
CN1469434A (zh) * 2002-07-17 2004-01-21 茂德科技股份有限公司 接触孔的形成方法
CN101452905A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法
US20110062502A1 (en) * 2009-09-16 2011-03-17 The Institute of Microelectronics Chinese Academy of Science Semiconductor device and method for manufacturing the same
CN102064131A (zh) * 2009-11-18 2011-05-18 上海华虹Nec电子有限公司 用无掺杂氧化硅作为多晶硅帽层制作自对准接触孔的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548394B1 (en) * 2001-10-26 2003-04-15 Promos Technologies, Inc. Method of forming contact plugs
CN1469434A (zh) * 2002-07-17 2004-01-21 茂德科技股份有限公司 接触孔的形成方法
CN101452905A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法
US20110062502A1 (en) * 2009-09-16 2011-03-17 The Institute of Microelectronics Chinese Academy of Science Semiconductor device and method for manufacturing the same
CN102064131A (zh) * 2009-11-18 2011-05-18 上海华虹Nec电子有限公司 用无掺杂氧化硅作为多晶硅帽层制作自对准接触孔的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576510A (zh) * 2013-10-24 2015-04-29 上海华虹宏力半导体制造有限公司 自对准接触孔刻蚀方法
CN104576510B (zh) * 2013-10-24 2017-08-08 上海华虹宏力半导体制造有限公司 自对准接触孔刻蚀方法
CN107093577A (zh) * 2017-04-17 2017-08-25 上海华虹宏力半导体制造有限公司 接触孔的制造方法
CN111725247A (zh) * 2020-07-23 2020-09-29 华虹半导体(无锡)有限公司 Cis芯片漏源接触孔的自对准刻蚀方法
WO2022142334A1 (zh) * 2021-01-04 2022-07-07 长鑫存储技术有限公司 存储器及其制备方法

Also Published As

Publication number Publication date
CN102810463B (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
CN102569050B (zh) 一种金属栅极的形成方法
CN104425366B (zh) 半导体结构的形成方法
CN107833891B (zh) 半导体器件及其制造方法
US20070122952A1 (en) Semiconductor device with a dummy gate and a method of manufacturing a semiconductor device with a dummy gate
KR20070002312A (ko) 플래쉬 메모리 소자 및 그의 제조방법
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN104851886A (zh) 分栅式存储器件及其制造方法
CN102254867B (zh) 快闪存储器的制作方法
CN102810463A (zh) 接触孔刻蚀方法
CN101656212B (zh) T型金属栅极的mos晶体管制作工艺方法
US9978846B2 (en) Method for forming stepped oxide on a substrate
CN107452787B (zh) 沟槽栅极引出结构及其制造方法
CN102543840A (zh) 自对准接触孔刻蚀的方法
CN102054672B (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
CN103022036A (zh) 单边存取器件及其制造方法
CN104064469A (zh) 半导体器件制造方法
CN103367261B (zh) 半导体结构的形成方法
CN102263055A (zh) 接触孔的形成方法、半导体结构
CN103187254B (zh) 一种双多晶硅栅的制造方法
CN102403264B (zh) 金属栅mos器件的接触孔刻蚀方法
CN102157435B (zh) 接触孔形成方法
CN103151270A (zh) 沟槽式金属氧化物半导体肖特基势垒器件制造方法
CN103000634B (zh) Nor快闪存储器及其形成方法和接触孔的形成方法
CN102332432B (zh) 半导体集成器件制造方法
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant