CN102263055A - 接触孔的形成方法、半导体结构 - Google Patents
接触孔的形成方法、半导体结构 Download PDFInfo
- Publication number
- CN102263055A CN102263055A CN201010187418XA CN201010187418A CN102263055A CN 102263055 A CN102263055 A CN 102263055A CN 201010187418X A CN201010187418X A CN 201010187418XA CN 201010187418 A CN201010187418 A CN 201010187418A CN 102263055 A CN102263055 A CN 102263055A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- interlayer dielectric
- etching
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种接触孔的形成方法以及半导体结构,所述形成方法包括:提供半导体结构,所述半导体结构包括相邻的有源区以及隔离区,所述有源区以及隔离区的表面形成有层间介质层;在所述层间介质层的表面形成掩膜层;刻蚀所述掩膜层形成开口,所述开口在垂直界面上横跨有源区以及隔离区,底部露出层间介质层;在所述开口的竖直内壁上形成侧墙;以所述掩膜层以及侧墙为掩膜,刻蚀层间介质层形成接触孔,所述接触孔的底部露出有源区以及隔离区。本发明适于制作无边界接触孔,易于控制接触孔的宽度,进一步避免隔离区的刻蚀深度过深的问题。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及无边界接触孔的形成方法以及一种半导体结构。
背景技术
在半导体制造工艺中,逻辑芯片上静态随机存储器(SRAM)相对于其他存储器虽然具有较高的性能,但集成度较低,同等容量的SRAM需要占用大量的设计面积,为了提高上述SRAM区域的面积利用率,在实际的器件制造时,通常接触孔并不完全接触到有源区,而是部分地接触到浅沟槽隔离区(STI)。这种接触孔位于有源区的边界,在设计上能节省有源区的面积,又被称为无边界接触孔(Borderless Contact)。图1至图,为现有的无边界接触孔的形成方法。
如图1所示,假设提供一待制作接触孔的半导体结构,包括有源区I以及隔离区II,所述有源区I包括半导体衬底100以及位于衬底100表面部分的源/漏区101,其中衬底100以及源/漏区101均在侧面与隔离区II相邻。所述隔离区II包括浅沟槽隔离200。所述有源区I以及隔离区II的表面依次叠加形成有刻蚀停止层300以及层间介质层301(ILD)。其中需要贯穿层间介质层301以及刻蚀停止层300形成接触孔,所述接触孔的底部应当暴露出源/漏区101,以便于将源/漏区101通过接触孔引出,从而与上一层互连线电连接。
如图2所示,在层间介质层300的表面形成掩膜层400,所述掩膜层400通常为光刻胶。并图形化所述掩膜层400,形成开口401。所述开口401即定义形成接触孔的位置。为制作无边界接触孔,通常所述开口401在垂直界面上同时覆盖部分浅沟槽隔离200以及源/漏区101,即横跨于有源区I以及隔离区II的边界。理想状态下的无边界接触孔,在垂直界面上应当尽可能的位于源/漏区101表面,然而由于掩膜工艺的精度限制,总是会有部分与浅沟槽隔离200相交叠。
如图3所示,以掩膜层400为掩膜,依次刻蚀层间介质层301以及刻蚀阻挡层,直至底部暴露出源/漏区101。
在上述步骤中,为了保证形成的接触孔的接触电阻良好,必须完全刻蚀掉刻蚀阻挡层300,所以要留有一定的额外刻蚀时间。这样就不可避免的产生过刻蚀的效果。通常刻蚀阻挡层300的材质为氮化硅,而层间介质层301以及浅沟槽隔离200内的绝缘材质通常为氧化硅,源/漏区101的材质为单质硅。因此相对于源/漏区101,浅沟槽隔离200的选择刻蚀比与刻蚀阻挡层300接近。所以当产生过刻蚀效果后,接触孔底部暴露的部分浅沟槽隔离200,将被刻蚀的更多,从而暴露出有源区II的侧面。
再如图3所示,假设定义接触孔底部暴露的部分浅沟槽隔离200,被刻蚀掉的深度为H,而源/漏区101的注入深度为h。当过刻蚀效果使得,浅沟槽隔离200被刻蚀掉的深度H小于源/漏区101的注入深度h,则在后续填充互连金属后,接触孔底部仅接触源/漏区101,对器件性能并无影响。然而,当过刻蚀效果使得,浅沟槽隔离200被刻蚀掉的深度H大于源/漏区101的注入深度h,使得源/漏区101底部的衬底部分(通常为阱区)的侧面被暴露,则后续填充互连金属后,接触孔底部还接触到阱区,从而产生漏电,将大大影响器件的性能。因此后种情况应当被杜绝。
现有的无边界接触孔形成工艺中,为防止刻蚀浅沟槽隔离的深度大于源/漏区注入深度的情况发生,可以减小接触孔底部的宽度,以减少接触孔横跨至浅沟槽隔离上的面积,进一步减少刻蚀掉的浅沟槽隔离的深度。为实现上述方案,通常有以下两种做法:
一是直接减小光刻时掩膜层上的开口宽度,使得刻蚀后接触孔的宽度也自然减小。二是控制刻蚀工艺,使得接触孔的内侧壁呈倾斜状,进而使得接触孔的底部宽度小于顶部的开口宽度。然而上述两种方法存在如下问题:
减小光刻时掩膜层的开口宽度,必然要减小掩膜层的厚度,通常掩膜层为光刻胶为软掩膜,势必导致刻蚀过程中对层间介质层其余部分的保护不足。工艺难以控制。而在刻蚀过程中控制接触孔的内侧壁的倾斜角要求更高,既需要避免侧向的刻蚀中止又要通过增加聚合物使得侧壁倾斜,难以找到平衡点,工艺窗口极小,不易实现。
发明内容
本发明的目的在于提供一种接触孔的形成方法,解决现有的无边界接触孔形成工艺难以解决隔离区的刻蚀深度过深的问题。
本发明所提供的一种接触孔的形成方法,包括:
提供半导体结构,所述半导体结构包括相邻的有源区以及隔离区,所述有源区以及隔离区的表面形成有层间介质层;在所述层间介质层的表面形成掩膜层;刻蚀所述掩膜层形成开口,所述开口在垂直界面上横跨有源区以及隔离区,底部露出层间介质层;在所述开口的竖直内壁上形成侧墙;以所述掩膜层以及侧墙为掩膜,刻蚀层间介质层形成接触孔,所述接触孔的底部露出有源区以及隔离区。
所述形成方法还包括去除掩膜层以及侧墙,在接触孔内填充互连金属的步骤。
可选的,所述层间介质层的材质为氧化硅。所述掩膜层的材质为多晶硅。
可选的,所述刻蚀掩膜层形成开口的步骤,具体包括:在掩膜层的表面形成无机抗反射层;采用光刻工艺刻蚀部分所述掩膜层直至露出层间介质层;去除所述无机抗反射层。
可选的,所述无机抗反射层为氮氧化硅。所述去除无机抗反射层采用选择性湿法刻蚀工艺。
可选的,所述在开口的竖直内壁形成侧墙的步骤,具体包括:
在掩膜层以及开口的内壁表面形成薄膜介质层;采用等离子干法刻蚀工艺刻蚀所述薄膜介质层,在开口的竖直内壁形成侧墙;去除开口底部的薄膜介质层;
可选的,所述薄膜介质层的材质为多晶硅。上述形成侧墙工艺还包括采用湿法清洗,去除等离子干法刻蚀所产生的聚合物的步骤。
可选的,所述有源区以及隔离区与层间介质层之间还包括刻蚀阻挡层。所述刻蚀阻挡层的材质为氮氧化硅。
本发明还提供了一种半导体结构,其特征在于,包括:
相邻的第一区以及第二区;位于所述第一区以及第二区表面的层间介质层;位于所述层间介质层表面的掩膜层,所述掩膜层上形成有开口,所述开口在垂直界面上横跨第一区以及第二区,底部露出层间介质层;位于所述开口竖直内壁上的侧墙。
可选的,所述层间介质层的材质为氧化硅。所述掩膜层的材质为多晶硅。所述侧墙的材质为多晶硅。
可选的,所述半导体结构还包括位于第一区、第二区与层间介质层之间的刻蚀阻挡层。所述刻蚀阻挡层的材质为氮氧化硅。
本发明所述的接触孔形成方法,适用于无边界接触孔的制作,在层间介质层的表面形成具有开口的硬掩膜,所述开口的竖直内壁上形成有侧墙,以所述硬掩膜以及侧墙为掩膜刻蚀层间介质层形成接触孔,由于侧墙的存在,使得接触孔的宽度等于开口底部的宽度而小于光刻开口的宽度。实现在不改变掩膜层厚度的前提下,减小接触孔宽度,进一步避免隔离区的刻蚀深度过深的问题。
附图说明
图1至图3为现有的无边界接触孔的形成方法示意图;
图4为本发明所述接触孔形成方法的流程示意图;
图5至图12本发明所述接触孔形成方法的具体实施例示意图;
图13为本发明所提供的一种半导体结构的示意图。
具体实施方式
根据背景技术可知,在接触孔制造中,直接减小光刻开口的宽度,将减小掩膜层厚度,从而带来刻蚀接触孔时掩膜层保护不足的问题。本发明通过在掩膜层的开口中形成侧墙,使得开口底部的宽度小于光刻开口的宽度,实现减小无边界接触孔的宽度,进而避免隔离区的刻蚀深度过深的问题。
基于上述思想,图4为本发明所述接触孔形成方法的流程示意图,基本步骤包括:
S1、提供半导体结构,所述半导体结构包括相邻的有源区以及隔离区,所述有源区以及隔离区的表面形成有层间介质层;
其中,通常在有源区以及隔离区与层间介质层之间还形成有刻蚀阻挡层,起到刻蚀停止的作用。且层间介质层以及刻蚀阻挡层对于有源区具有较大的选择刻蚀比。
S2、在所述层间介质层的表面形成掩膜层;
所述掩膜层优选为硬掩膜,以便于后续工艺能够在其竖直界面形成侧墙。
S3、刻蚀所述掩膜层形成开口,所述开口在垂直界面上横跨有源区以及隔离区,底部露出层间介质层;
所述开口将定义接触孔形成位置,因此为了制作无边界接触孔,开口在垂直界面上应当更靠近有源区,既大部分面积投影在有源区内。在该步骤中,所述开口的宽度,可以采用常规的光刻开口尺寸。
S4、在所述开口的竖直内壁上形成侧墙;
由于所述侧墙在后续接触孔的刻蚀过程中也起到掩膜作用,且为了形成侧墙刻蚀工艺的简便,其材质应当选择硬掩膜材质,优选与掩膜层相同。
S5、以所述掩膜层以及侧墙为掩膜,刻蚀层间介质层形成接触孔,所述接触孔的底部露出有源区以及隔离区。
其中,所述接触孔的宽度应当等于开口的底部宽度,也即光刻开口时的宽度减去两侧侧墙的底部厚度。因此上述接触孔的宽度将由掩膜层以及侧墙的尺寸决定,可以通过调整掩膜层厚度以及侧墙刻蚀工艺进行控制。
进一步的,接触孔的底部露出有源区以及隔离区后,由于过刻蚀的需要,将在隔离区上形成一定深度的过刻蚀,该深度不应超过有源区中待连接区域例如源/漏区的注入深度。而所述隔离区被刻蚀的深度又取决于接触孔的宽度的影响。接触孔的宽度越小,上述深度也越浅。应当根据需要进行调整。
再进行完上述步骤后,还包括去除层间介质层表面的掩膜层以及侧墙,并在接触孔中填充互连金属的步骤,从而通过接触孔将有源区中待连接区域引出,连接至上一层互连金属。
下面结合具体实施例,对本发明做进一步介绍。图5至图12本发明所述接触孔形成方法的具体实施例示意图。
如图5所示,首先提供待制作无边界接触孔的半导体结构,包括相邻的有源区I、隔离区II以及位于有源区I、隔离区II表面的层间介质层301。
其中,所述有源区I包括半导体衬底100以及位于衬底100表面部分的源/漏区101,所述衬底100以及源/漏区101均在侧面与隔离区II相邻。所述隔离区II为浅沟槽隔离200,浅沟槽隔离200内填充的绝缘介质为氧化硅。所述层间介质层301的材质为氧化硅。
作为常规选择,本实施例中,在有源区I以及隔离区II与层间介质层301之间还形成有刻蚀停止层300,所述刻蚀停止层300的材质为氮氧化硅。
因此本实施例需要贯穿所述层间介质层301以及刻蚀停止层300形成无边界接触孔,底部应当暴露出源/漏区101,以便于将源/漏区101通过接触孔引出,从而与上一层互连线电连接,且所述无边界接触孔将横跨于源/漏区101以及浅沟槽隔离200的界面。
如图6所示,在层间介质层301的表面依次叠加形成掩膜层500以及无机抗反射层501。
其中,所述掩膜层500为硬掩膜,本实施例中,所述掩膜层500的材质可以为多晶硅,通过化学气相沉积形成。而无机抗反射层501用于对掩膜层500的光刻,本实施例中,所述无机抗反射层501的材质可以为氮氧化硅,也通过化学气相沉积形成。
如图7所示,在所述无机抗反射层501的表面涂覆光刻胶502,并进行光刻显影,然后刻蚀掉部分掩膜层500形成开口,所述开口的底部露出层间介质层301。
上述开口即定义了后续形成接触孔的位置,因此根据形成无边界接触孔的需要,所述开口在垂直界面上应当横跨于有源区I以及隔离区II,且更靠近有源区I,大部分投影面积落在有源区I内。而开口的宽度尺寸可以采用常规的尺寸无需进行精确调整。
如图8所示,去除光刻胶502以及无机抗反射层501。
其中,掩膜层500材质为多晶硅,而无机抗反射层501的材质氮氧化硅,因此本实施例中,可以采用热磷酸等酸性溶液进行选择性湿法刻蚀,去除掩膜层500表面的无机抗反射层501。
如图9所示,在掩膜层500以及上述形成的开口内壁表面形成薄膜介质层600。
所述薄膜介质层600用于形成侧墙,而侧墙将作为掩膜使用,因此应当采用硬掩膜材料,本实施例中,为简化工艺所述薄膜介质层600与掩膜层500相同材质,也采用多晶硅,并通过化学气相沉积形成。此外,其厚度将决定后续侧墙底部的宽度,因此根据需要进行选择。
如图10所示,采用等离子干法刻蚀工艺刻蚀薄膜介质层600,在前述开口的竖直内壁上形成侧墙601,然后去除开口底部残留的薄膜介质层600。
所述等离子干法刻蚀工艺,即传统的侧墙刻蚀方法,本发明不再赘述,其工艺参数同样决定侧墙601底部的厚度,此外需要将开口底部残留的薄膜介质层600清除,因此在上述侧墙刻蚀中,可以采用过刻蚀的方法去除。而位于掩膜层500表面的残留薄膜介质层600,由于材质相同而无需去除。
再进行完上述等离子干法刻蚀后,还应当用湿法清洗去除刻蚀过程中所产生的聚合物。
此时,开口的底部宽度将小于顶部的宽度,具体为前述光刻开口的宽度减去两侧所形成的侧墙601的底部厚度。因此上述侧墙刻蚀工艺即用于调整开口底部的实际宽度,进而调整后续形成的接触孔宽度。
如图11所示,以掩膜层500以及侧墙601为掩膜,依次刻蚀层间介质层301以及刻蚀阻挡层300直至露出源/漏区101,形成接触孔。
由于所述侧墙601的存在,因此接触孔的宽度小于光刻开口的宽度,同时掩膜层500的厚度并未发生变化。与现有技术相比,掩膜层500以及侧墙601为硬掩膜,而非光刻胶,减少了接触孔刻蚀工艺中对光刻胶选择比的要求,因而可以扩大工艺窗口,降低工艺难度。
此外,由于接触孔刻蚀中贯穿底部刻蚀停止层300的过刻蚀需要,接触孔底部对浅沟槽隔离200内的氧化硅,也存在一定的刻蚀作用,其刻蚀深度取决于接触孔刻蚀的宽度,而所述接触孔宽度可以通过前述一系列沉积掩膜层500、形成开口侧壁600等工艺控制,以满足上述刻蚀深度小于源/漏区101的注入深度的要求。因此本发明在实现同等目的的前提下,并未提高工艺难度,而更易于实施。
如图12所示,去除层间介质层301表面的掩膜层500以及开口的侧墙601,并在接触孔内填充互连金属。
其中,层间介质层301的材质为氧化硅,而掩膜层500以及侧墙601的材质均为多晶硅,因此可以采用选择性湿法刻蚀去除所述掩膜层500以及侧墙601。此外还需湿法清洗去除接触孔内因为刻蚀所形成的聚合物。最后在接触孔沉积或者电镀互连金属,将源/漏区101引出。
基于上述接触孔的形成方法,本发明还提供了一种半导体结构,如图13所示,包括:
相邻的第一区I以及第二区II;位于所述第一区I以及第二区II表面的层间介质层301;位于所述层间介质层301表面的掩膜层500,所述掩膜层500上形成有开口,所述开口在垂直界面上横跨第一区I以及第二区II,底部露出层间介质层301;位于所述开口竖直内壁上的侧墙601。
其中,层间介质层301的材质为氧化硅;作为常规选择,在第一区I以及第二区II与层间介质层301之间还形成有刻蚀阻挡层300,所述刻蚀阻挡层的材质为氮氧化硅。所述掩膜层500以及侧墙601为硬掩膜,优选材质为多晶硅。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (18)
1.一种接触孔的形成方法,其特征在于,包括:
提供半导体结构,所述半导体结构包括相邻的有源区以及隔离区,所述有源区以及隔离区的表面形成有层间介质层;
在所述层间介质层的表面形成掩膜层;
刻蚀所述掩膜层形成开口,所述开口在垂直界面上横跨有源区以及隔离区,底部露出层间介质层;
在所述开口的竖直内壁上形成侧墙;
以所述掩膜层以及侧墙为掩膜,刻蚀层间介质层形成接触孔,所述接触孔的底部露出有源区以及隔离区。
2.如权利要求1所述的接触孔形成方法,其特征在于,还包括去除掩膜层以及侧墙,在接触孔内填充互连金属的步骤。
3.如权利要求1所述的接触孔形成方法,其特征在于,所述层间介质层的材质为氧化硅。
4.如权利要求1所述的接触孔形成方法,其特征在于,所述掩膜层的材质为多晶硅。
5.如权利要求4所述的接触孔形成方法,其特征在于,所述刻蚀掩膜层形成开口的步骤,具体包括:
在掩膜层的表面形成无机抗反射层;
采用光刻工艺刻蚀部分所述掩膜层直至露出层间介质层;
去除所述无机抗反射层。
6.如权利要求5所述的形成方法,其特征在于,所述无机抗反射层为氮氧化硅。
7.如权利要求6所述的形成方法,其特征在于,所述去除无机抗反射层采用选择性湿法刻蚀工艺。
8.如权利要求1所述的形成方法,其特征在于,所述在开口的竖直内壁形成侧墙的步骤,具体包括:
在掩膜层以及开口的内壁表面形成薄膜介质层;
采用等离子干法刻蚀工艺刻蚀所述薄膜介质层,在开口的竖直内壁形成侧墙;
去除开口底部的薄膜介质层。
9.如权利要求8所述的形成方法,其特征在于,所述薄膜介质层的材质为多晶硅。
10.如权利要求8所述的形成方法,其特征在于,还包括采用湿法清洗,去除等离子干法刻蚀所产生的聚合物的步骤。
11.如权利要求1所述的形成方法,其特征在于,所述有源区以及隔离区与层间介质层之间还包括刻蚀阻挡层。
12.如权利要求11所述的形成方法,其特征在于,所述刻蚀阻挡层的材质为氮氧化硅。
13.一种半导体结构,其特征在于,包括:
相邻的第一区以及第二区;
位于所述第一区以及第二区表面的层间介质层;
位于所述层间介质层表面的掩膜层,所述掩膜层上形成有开口,所述开口在垂直界面上横跨第一区以及第二区,底部露出层间介质层;
位于所述开口竖直内壁上的侧墙。
14.如权利要求13所述的半导体结构,其特征在于,所述层间介质层的材质为氧化硅。
15.如权利要求13所述的半导体结构,其特征在于,所述掩膜层的材质为多晶硅。
16.如权利要求13所述的半导体结构,其特征在于,所述侧墙的材质为多晶硅。
17.如权利要求13所述的半导体结构,其特征在于,还包括位于第一区、第二区与层间介质层之间的刻蚀阻挡层。
18.如权利要求17所述的半导体结构,其特征在于,所述刻蚀阻挡层的材质为氮氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010187418XA CN102263055A (zh) | 2010-05-28 | 2010-05-28 | 接触孔的形成方法、半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010187418XA CN102263055A (zh) | 2010-05-28 | 2010-05-28 | 接触孔的形成方法、半导体结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102263055A true CN102263055A (zh) | 2011-11-30 |
Family
ID=45009640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010187418XA Pending CN102263055A (zh) | 2010-05-28 | 2010-05-28 | 接触孔的形成方法、半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102263055A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543857A (zh) * | 2012-02-28 | 2012-07-04 | 上海华力微电子有限公司 | Sram共享接触孔的形成方法 |
CN110729232A (zh) * | 2018-07-17 | 2020-01-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件、其制作方法及电子设备 |
CN113611660A (zh) * | 2021-07-30 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
WO2023000393A1 (zh) * | 2021-07-21 | 2023-01-26 | 长鑫存储技术有限公司 | 一种接触结构的形成方法、接触结构及半导体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010054168A (ko) * | 1999-12-03 | 2001-07-02 | 박종섭 | 반도체소자의 콘택홀 및 그 형성방법 |
CN1464528A (zh) * | 2002-06-12 | 2003-12-31 | 旺宏电子股份有限公司 | 在半导体装置中形成无边界接触窗的方法 |
-
2010
- 2010-05-28 CN CN201010187418XA patent/CN102263055A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010054168A (ko) * | 1999-12-03 | 2001-07-02 | 박종섭 | 반도체소자의 콘택홀 및 그 형성방법 |
CN1464528A (zh) * | 2002-06-12 | 2003-12-31 | 旺宏电子股份有限公司 | 在半导体装置中形成无边界接触窗的方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543857A (zh) * | 2012-02-28 | 2012-07-04 | 上海华力微电子有限公司 | Sram共享接触孔的形成方法 |
CN110729232A (zh) * | 2018-07-17 | 2020-01-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件、其制作方法及电子设备 |
WO2023000393A1 (zh) * | 2021-07-21 | 2023-01-26 | 长鑫存储技术有限公司 | 一种接触结构的形成方法、接触结构及半导体装置 |
CN113611660A (zh) * | 2021-07-30 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
CN113611660B (zh) * | 2021-07-30 | 2024-03-22 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10714343B1 (en) | Semiconductor structure and method for forming same | |
US7125769B2 (en) | Method of fabricating flash memory device | |
KR100842908B1 (ko) | 리세스 게이트를 갖는 반도체 소자 및 그의 제조방법 | |
CN112885782B (zh) | 半导体结构及其制作方法 | |
CN102263055A (zh) | 接触孔的形成方法、半导体结构 | |
KR100885786B1 (ko) | 반도체 메모리 소자의 비트라인 형성 방법 | |
CN107492521A (zh) | 半导体结构及形成方法 | |
KR100487657B1 (ko) | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 | |
CN111106106A (zh) | 半导体器件制造方法与半导体器件 | |
CN104037082A (zh) | 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法 | |
CN106960794B (zh) | 鳍部的形成方法和鳍式场效应管的形成方法 | |
CN102810463A (zh) | 接触孔刻蚀方法 | |
CN109950203A (zh) | 半导体器件的集成制造方法 | |
CN110943032B (zh) | 半导体器件形成方法 | |
CN103000634B (zh) | Nor快闪存储器及其形成方法和接触孔的形成方法 | |
KR20080000980A (ko) | 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법 | |
TWI821754B (zh) | 半導體結構及其形成方法 | |
KR100958632B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
CN104733377B (zh) | 实现沟槽场效应晶体管源极接触槽自对准结构的方法 | |
US20090298271A1 (en) | Method for manufacturing a semiconductor device | |
KR100799153B1 (ko) | 토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법 | |
KR20100005609A (ko) | 리세스 게이트를 갖는 반도체 장치 제조 방법 | |
US20120220120A1 (en) | Method for fabricating buried bit line in semiconductor device | |
TWI546900B (zh) | 埋入式字元線及其隔離結構的製造方法 | |
KR100909635B1 (ko) | 반도체 소자의 트랜지스터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111130 |