KR100799153B1 - 토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법 - Google Patents

토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100799153B1
KR100799153B1 KR1020060096530A KR20060096530A KR100799153B1 KR 100799153 B1 KR100799153 B1 KR 100799153B1 KR 1020060096530 A KR1020060096530 A KR 1020060096530A KR 20060096530 A KR20060096530 A KR 20060096530A KR 100799153 B1 KR100799153 B1 KR 100799153B1
Authority
KR
South Korea
Prior art keywords
storage node
node contact
hard mask
forming
etching
Prior art date
Application number
KR1020060096530A
Other languages
English (en)
Inventor
이정석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096530A priority Critical patent/KR100799153B1/ko
Application granted granted Critical
Publication of KR100799153B1 publication Critical patent/KR100799153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 스토리지노드콘택식각시 사용된 하드마스크에 의한 토폴로지 단차를 최소화하므로써 식각정지막의 펀치 현상을 방지하여 스토리지노드와 비트라인간의 숏트를 방지할 수 있는 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 실리콘 함량이 서로 다른 질화막의 적층으로 된 하드마스크(실리콘질화막과 실리콘이 다량 함유된 실리콘산화질화막의 적층)를 식각장벽으로 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계; 스토리지노드콘택홀의 내부에 스토리지노드콘택을 매립시키는 단계; 스토리지노드콘택을 포함한 전면에 희생절연막을 형성하는 단계; 하드마스크에서 식각이 정지되도록 희생절연막을 식각하여 스토리지노드콘택을 오픈시키는 오픈영역을 형성하는 단계를 포함하고, 상술한 본 발명은 본 발명은 스토리지노드콘택 식각시 사용된 하드마스크를 후속 오픈영역 형성을 위한 식각공정시 식각정지막으로 겸용하므로써 식각정지막의 두께 불균일에 의해 발생하는 펀치 현상을 방지하여 스토리지노드와 비트라인간 숏트를 방지할 수 있는 효과가 있다.
스토리지노드콘택식각, 하드마스크, 토폴로지, 실리콘이 다량 함유된 실리콘산화질화막

Description

토폴로지가 완화된 스토리지노드콘택을 구비한 반도체소자의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE HAVING STORAGE NDOE CONTACT REDUCED TOPOLOGY}
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 제조 방법을 간략히 도시한 도면.
도 2는 종래기술에 따른 스토리지노드와 비트라인간의 숏트를 나타낸 사진.
도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도.
도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 층간절연막
23 : 하드마스크 24 : 스토리지노드콘택마스크
25 : 스토리지노드콘택홀 26 : 콘택스페이서
27 : 스토리지노드콘택 28 : 희생절연막
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 스토리지노드콘택의 토폴로지(Topology)를 완화시킨 반도체소자의 제조 방법에 관한 것이다.
DRAM 소자의 경우 스토리지노드(SN)를 트랜지스터 상부에 구성하기 위하여 LPC(Landing Plug Contact) 공정과 스토리지노드콘택(SNC)이 필요하며, 스토리지노드콘택을 위해서는 스토리지노드콘택 식각이 필요하다.
그리고, 최근에 스토리지노드와 스토리지노드콘택은 웨이퍼 내의 소자 구성의 최적화를 위해 오버레이(Overlay)를 정중앙이 아닌 스토리지노드콘택의 한쪽에 오버레이되어 소자를 구성한다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 제조 방법을 간략히 도시한 도면이다.
도 1a에 도시된 바와 같이, 트랜지스터, 랜딩플러그 및 비트라인(BL) 등이 형성된 반도체기판(11) 상부에 층간절연막(12)을 형성한다.
이어서, 하드마스크(13)를 이용하여 층간절연막(12)을 식각하는 스토리지노드콘택식각을 진행하여 스토리지노드콘택홀(14)을 형성한다.
이어서, 스페이서질화막 증착 및 스페이서식각을 진행하여 스토리지노드콘택홀(14)의 측벽에 콘택스페이서(15)를 형성한다.
이어서, 스토리지노드콘택홀(14)을 채울때까지 폴리실리콘을 증착한 후 폴리 실리콘의 에치백을 진행하여 스토리지노드콘택홀(14) 내부에 매립되는 스토리지노드콘택(16)을 형성한다.
도 1b에 도시된 바와 같이, 하드마스크(13)를 제거한다. 이후, 식각정지막(17)과 희생절연막(18)을 형성한 후, 희생절연막(18)을 순차적으로 식각하여 스토리지노드가 형성될 오픈영역(19)을 형성한다.
도 1c에 도시된 바와 같이, 식각정지막(17)을 식각한 후, 오픈영역(19)의 내부에 스토리지노드(20)를 형성한다.
종래기술은, 스토리지노드콘택 식각시 소자의 집적화에 의한 콘택 크기 감소로 ArF PR을 사용한 마스크 작업을 실시하는데, ArF PR은 스토리지노드콘택 식각시 선택비가 부족하므로 하드마스크(Hard Mask, 13)를 사용한다.
그러나, 스토리지노드 콘택 식각후 잔류하는 하드마스크(Hard Mask, 13)는 스페이서식각(Spacer Etch)과 스토리지노드콘택 형성을 위한 폴리실리콘 에치백후에 600∼1000Å 정도의 토폴로지 단차(도 1a의 'T')를 발생시키는 문제가 있다.
이와 같이 하드마스크(13)에 의한 토폴로지 단차는 하드마스크 제거후에 그 깊이가 더욱 깊어져 후속 식각정지막(17) 증착시 스토리지노드콘택 상부에서의 두께와 스토리지노드콘택홀 경계부분에서의 두께가 달라지는 두께 불균일을 초래한다.
이는 후속 오픈영역(19) 형성시 캐패시턴스(Cs) 확보 및 오픈영역의 하부선폭(Bottom CD) 확보를 위해 과도식각(Over Etch)을 충분히 실시할 때 두께가 얇은 식각정지막(17)이 제거되는 펀치(Punch, 도 1b의 'P' 참조)를 유발하여 하부의 층 간절연막(12)이 식각되는 것을 피할 수 없다.
결국, 후속 식각정지막(17)의 식각 과정에서 스토리지노드콘택(16) 및 층간절연막(12)이 더 식각되어 비트라인이 노출되는 것을 피할 수 없고, 이는 스토리지노드와 비트라인간의 숏트(SN to Bitline SAC Short)를 초래하게 된다(도 1c 참조).
도 2는 종래기술에 따른 스토리지노드와 비트라인간의 숏트를 나타낸 사진이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 스토리지노드콘택식각시 사용된 하드마스크에 의한 토폴로지 단차를 최소화하므로써 식각정지막의 펀치 현상을 방지하여 스토리지노드와 비트라인간의 숏트를 방지할 수 있는 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 반도체기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 콘택마스크 형태로 패터닝된 하드마스크를 형성하는 단계; 상기 하드마스크를 식각장벽으로 상기 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계; 상기 스토리지노드콘택홀의 측벽에 콘택스페이서를 형성하는 단계; 상기 스토리지노드콘택홀의 내부에 스토리지노드콘택을 매립시키는 단계; 상기 스토리지노드콘택을 포함한 전면에 희생절연막을 형성하는 단계; 상기 하드마스크에서 식각이 정지되도록 상기 희생절연막을 식각하여 상기 스토리지노드콘택을 오픈시키는 오픈영역을 형성하는 단계; 및 상기 오픈영역 내부에 스토리지노드를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 제조 방법은 반도체기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 콘택 마스크 형태로 패터닝되며 실리콘 함량이 서로 다른 질화막의 적층으로 된 하드마스크를 형성하는 단계; 상기 하드마스크를 식각장벽으로 상기 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계; 상기 스토리지노드콘택홀의 측벽에 콘택스페이서를 형성하는 단계; 상기 스토리지노드콘택홀의 내부에 스토리지노드콘택을 매립시키는 단계; 상기 스토리지노드콘택을 포함한 전면에 희생절연막을 형성하는 단계; 상기 하드마스크에서 식각이 정지되도록 상기 희생절연막을 식각하여 상기 스토리지노드콘택을 오픈시키는 오픈영역을 형성하는 단계; 및 상기 오픈영역 내부에 스토리지노드를 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 하드마스크는 실리콘질화막과 실리콘이 다량 함유된 실리콘산화질화막의 적층인 것을 특징으로 하며, 상기 실리콘질화막은 700∼900Å 두께로 형성하고, 상기 실리콘산화질화막은 1200∼1500Å 두께로 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 하드마스크 사용에 의한 토폴로지 단차에 의해 발생하는 식각정지막의 두께 불균일 및 식각정지막의 펀치 현상을 방지하기 위하여, 스토리지노드콘택 식각시 사용하는 하드마스크를 식각정지막 겸용으로 사용함으로써, 공정 단순화 및 식각정지막 두께 불균일에 의해 발생하는 펀치 현상을 방지하여 스토리지노드와 비트라인간 숏트를 개선시킬수 있다.
도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 트랜지스터, 랜딩플러그 및 비트라인(BL) 등이 형성된 반도체기판(21) 상부에 층간절연막(22)을 형성한다. 여기서, 층간절연막(22)은 반도체기판(21) 상부에 랜딩플러그 및 비트라인이 형성되므로 다층 구조일 수 있고, HDP 방식에 의한 산화막 또는 BPSG일 수 있다.
이어서, 층간절연막(22) 상에 하드마스크(23)를 형성한다. 예컨대, 하드마스크(23)는 질화막 계열로 형성하며, 바람직하게는 실리콘질화막(Si3N4) 또는 실리콘이 다량 함유된 실리콘산화질화막(Si-Rich SiON; 'SRON'이라 칭함)으로 형성한다.
상기 하드마스크(23)는 스토리지노드콘택식각시 하드마스크로 사용하기 위한 두께와 후속 오픈영역 식각시 식각정지막으로 사용하기 위한 두께를 고려하여 1500∼2500Å 두께로 형성한다. 즉, 하드마스크(23)는 하드마스크와 식각정지막을 겸한다.
이어서, 하드마스크(23) 상에 감광막을 이용한 스토리지노드콘택마스크(24)를 형성한다. 여기서, 스토리지노드콘택마스크(24)는 ArF 감광막을 사용한다.
이어서, 스토리지노드콘택마스크(24)를 식각장벽으로 하여 하드마스크(23)를 식각한다.
도 3b에 도시된 바와 같이, 스토리지노드콘택 식각을 진행하여 스토리지노드콘택홀(25)을 형성한다. 예컨대, 스토리지노드콘택마스크(24)와 하드마스크(23)를 식각장벽으로 하여 층간절연막(22)을 식각하여 비트라인(BL) 사이의 반도체기판(21) 노출시키는 스토리지노드콘택홀(25)을 형성한다. 이때, 스토리지노드콘택마스크(24)는 모두 소모되어 잔류하지 않을 수 있으며, 하드마스크(23)가 식각장벽 역할을 한다. 그리고, 스토리지노드콘택식각 이후에 하드마스크(23)도 일부 소모되어 800∼1000Å 두께(d1)의 하드마스크(23A)가 잔류한다.
도 3c에 도시된 바와 같이, 잔류하는 하드마스크(23A)을 제거하지 않고 연속해서 전면에 스페이서질화막(26)을 증착한다. 이때, 스페이서질화막(26)은 실리콘질화막(Si3N4)으로 형성한다.
이어서, 에치백을 이용한 스페이서식각을 진행하여 스토리지노드콘택홀(24)의 측벽 및 하드마스크(23A)의 측벽에 스페이서질화막(26)을 잔류시킨다. 이와 같은 스페이서식각시에 하드마스크(23A)의 상부가 일부 식각될 수 있다.
이어서, 스페이서질화막(26)이 측벽에 형성된 구조의 전면에 스토리지노드콘택홀(25)을 채울때까지 폴리실리콘을 증착한 후, 폴리실리콘의 에치백을 진행하여 스토리지노드콘택홀(25) 내부에 매립되는 스토리지노드콘택(27)을 형성한다. 이때, 폴리실리콘의 에치백시에도 하드마스크(23A)의 상부가 일부 식각된다.
참고로, 스토리지노드콘택식각후에 하드마스크(23A)는 800∼1000Å 두께(d1)로 잔류하고, 스페이서식각 및 폴리실리콘 에치백후에 잔류하는 하드마스크(23B)는 600∼800Å 두께(d2)로 잔류한다.
한편, 위와 같은 일련의 공정시 하드마스크(23B)를 사용함에 따라 토폴로지 단차가 발생한다.
도 3d에 도시된 바와 같이, 하드마스크(23B)을 제거하지 않고 연속해서 전면에 희생절연막(28)을 형성한다. 여기서, 희생절연막(28)은 USG, BPSG, HDP, PETEOS, PSG와 같은 산화막이다.
이어서, 하드마스크(23B)에서 식각이 정지할 때까지 희생절연막(28)을 식각하여 스토리지노드콘택(27)의 표면을 개방시키는 오픈영역(29)을 형성한다. 여기서, 오픈영역(29)은 스토리지노드콘택(27)의 어느 한 쪽에 오버레이되어 고집적화소자에 대응한다.
상기 오픈영역(29) 형성을 위한 식각시, 폴리실리콘으로 형성된 스토리지노드콘택(27)이 노출되는데, 폴리실리콘은 산화막 식각에 대해 식각선택비가 높으므로 스토리지노드콘택(27)의 손실은 발생하지 않는다.
위와 같이 제1실시예는 종래 식각정지막으로 사용된 질화막을 증착하지 않고 스토리지노드콘택식각시 사용된 하드마스크(23B)를 식각정지막으로 사용한다. 따라서, 하드마스크(23B)를 제거하지 않으므로 토폴로지 단차가 더욱 깊어지는 것을 방 지하여 토폴로지 단차를 완화시키고, 동시에 추가로 식각정지막을 증착하지 않아도 되므로 식각정지막 증착에 의한 토폴로지가 발생하지 않는다.
결국, 제1실시예는 식각정지막을 별도로 도입하지 않으므로, 후속 식각정지막의 식각과정이 생략됨에 따라 펀치 현상을 방지함과 동시에 공정을 단순화시킬 수 있다.
도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 트랜지스터, 랜딩플러그 및 비트라인(BL) 등이 형성된 반도체기판(31) 상부에 층간절연막(32)을 형성한다. 여기서, 층간절연막(32)은 반도체기판(31) 상부에 랜딩플러그 및 비트라인이 형성되므로 다층 구조일 수 있고, HDP 방식에 의한 산화막 또는 BPSG일 수 있다.
이어서, 층간절연막(32) 상에 실리콘 함량이 다른 제1질화막(33A)과 제2질화막(33B)을 적층하여 하드마스크(100)를 형성한다. 예컨대, 제1질화막(33A)은 실리콘질화막(Si3N4)이고, 제2질화막(33B)은 실리콘이 다량 함유된 실리콘산화질화막(Si-Rich SiON; 'SRON'이라 칭함)이다. 실리콘이 다량 함유된 실리콘산화질화막은 산화막 또는 실리콘질화막(Si3N4)보다 실리콘이 다량 함유됨에 따라 자기정렬콘택 식각 특성(SNC Self Aligned Contact Etch)이 더 우수하다. 그리고, 실리콘질화막은 텐실(Tensile) 특성이 강하여 후속 열(Thermal) 공정에 의해 패턴 흔들림(Pattern Lifting)을 초래하지만, 실리콘이 다량 함유된 실리콘산화질화막은 텐 실 특성이 약하여 패턴흔들림이 방지된다.
위와 같이 제2실시예에서는 하드마스크(100)를 실리콘질화막의 제1질화막(33A)과 실리콘이 다량 함유된 실리콘산화질화막의 제2질화막(33B)의 적층으로 형성한다. 이때, 제1질화막(33A)은 700∼900Å 두께로 형성하고, 제2질화막(33B)은 1200∼1500Å 두께로 형성한다. 그리고, 제1질화막(33A)은 후속 스토리지노드콘택 매립후에 제1질화막(33A)만 잔류되도록 그 두께를 조절한다.
이와 같이, 하드마스크(100)를 제1 및 제2질화막(33A, 33B)의 적층으로 하여 다층(Multi-Layer) 구조를 사용하면 스토리지노드콘택 식각을 위한 하드마스크 역할을 하면서 막흔들림(Film Lifting) 등의 문제가 없다. 여기서, 막흔들림은 실리콘질화막을 단독으로 사용하는 경우에 주로 발생하는 것으로 알려져 있다.
이어서, 하드마스크(100) 상에 감광막을 이용한 스토리지노드콘택마스크(34)를 형성한다. 여기서, 스토리지노드콘택마스크(34)는 ArF 감광막을 사용한다.
이어서, 스토리지노드콘택마스크(34)를 식각장벽으로 하여 하드마스크(100)를 식각한다.
도 4b에 도시된 바와 같이, 스토리지노드콘택 식각을 진행하여 스토리지노드콘택홀(35)을 형성한다. 예컨대, 스토리지노드콘택마스크(34)와 하드마스크(100)를 식각장벽으로 하여 층간절연막(32)을 식각하여 비트라인(BL) 사이의 반도체기판(31) 표면을 노출시키는 스토리지노드콘택홀(35)을 형성한다. 이때, 스토리지노드콘택마스크(34)는 모두 소모되어 잔류하지 않을 수 있으며, 하드마스크(100)가 식각장벽 역할을 한다. 그리고, 스토리지노드콘택식각 이후에 하드마스크(100)도 일부 소모되어 800∼1000Å 두께의 하드마스크(101)가 잔류한다. 여기서, 800∼1000Å 두께로 잔류하므로 하드마스크(101)는 '제1질화막(33A)과 제2질화막(33B)의 일부'로 볼 수 있다.
도 4c에 도시된 바와 같이, 잔류하는 하드마스크(101)을 제거하지 않고 연속해서 전면에 스페이서질화막(36)을 증착한다. 이때, 스페이서질화막(36)은 실리콘질화막(Si3N4)으로 형성한다.
이어서, 에치백을 이용한 스페이서식각을 진행하여 스토리지노드콘택홀(35)의 측벽 및 하드마스크(101)의 측벽에 스페이서질화막(36)을 잔류시킨다. 이와 같은 스페이서식각시에 하드마스크(101)의 상부가 일부 식각된다.
이어서, 스페이서질화막(36)이 측벽에 형성된 구조의 전면에 스토리지노드콘택홀(35)을 채울때까지 폴리실리콘을 증착한 후, 폴리실리콘의 에치백을 진행하여 스토리지노드콘택홀(35) 내부에 매립되는 스토리지노드콘택(37)을 형성한다. 이때, 폴리실리콘의 에치백시에도 하드마스크(101)의 상부가 일부 식각된다.
참고로, 스토리지노드콘택식각후에 하드마스크(101)는 800∼1000Å 두께(d1)로 잔류하고, 스페이서식각 및 폴리실리콘 에치백후에 잔류하는 하드마스크는 600∼800Å 두께의 제1질화막(33A)이다. 그리고, 폴리실리콘 에치백후에 실리콘이 다량 함유된 실리콘산화질화막으로 형성된 제2질화막(33B)이 잔류하면 절연성에 문제가 있어 이웃하는 스토리지노드간 누설(SN to SN Leakage)을 초래하기 때문에, 실리콘질화막으로 형성된 제1질화막(33A)만 잔류시키는 것이 바람직하다.
한편, 위와 같은 일련의 공정시 하드마스크(100, 101)를 사용함에 따라 토폴로지 단차가 발생한다.
도 4d에 도시된 바와 같이, 잔류하는 제1질화막(33A)을 제거하지 않고 연속해서 전면에 희생절연막(38)을 형성한다. 여기서, 희생절연막(38)은 USG, BPSG, HDP, PETEOS, PSG와 같은 산화막이다.
이어서, 제1질화막(33A)에서 식각이 정지할 때까지 희생절연막(38)을 식각하여 스토리지노드콘택(37)의 표면을 개방시키는 오픈영역(39)을 형성한다. 여기서, 오픈영역(39)은 스토리지노드콘택(37)의 어느 한 쪽에 오버레이되어 고집적화소자에 대응한다.
상기 오픈영역(39) 형성을 위한 식각시, 폴리실리콘으로 형성된 스토리지노드콘택(37)이 노출되는데, 폴리실리콘은 산화막 식각에 대해 식각선택비가 높으므로 스토리지노드콘택(37)의 손실은 발생하지 않는다.
위와 같이 제2실시예는 종래 식각정지막으로 사용된 질화막을 증착하지 않고 스토리지노드콘택식각시 사용된 하드마스크인 제1질화막(33A)를 식각정지막으로 사용한다. 따라서, 제1질화막(33A)를 제거하지 않으므로 토폴로지 단차가 더욱 깊어지는 것을 방지하고, 동시에 추가로 식각정지막을 증착하지 않아도 되므로 식각정지막 증착에 의한 토폴로지가 발생하지 않는다.
결국, 제2실시예는 식각정지막을 별도로 도입하지 않으므로, 후속 식각정지막의 식각과정이 생략됨에 따라 펀치 현상을 방지함과 동시에 공정을 단순화시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 본 발명은 스토리지노드콘택 식각시 사용된 하드마스크를 후속 오픈영역 형성을 위한 식각공정시 식각정지막으로 겸용하므로써 식각정지막의 두께 불균일에 의해 발생하는 펀치 현상을 방지하여 스토리지노드와 비트라인간 숏트를 방지할 수 있는 효과가 있다.
또한, 본 발명은 스토리지노드콘택 식각시 사용된 하드마스크를 식각정지막으로 겸용하므로써 식각정지막을 별도로 도입하지 않아도 되므로, 식각정지막의 식각과정을 생략할 수 있어 공정을 단순화시킬 수 있는 효과가 있다.

Claims (13)

  1. 반도체기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 콘택마스크 형태로 패터닝된 하드마스크를 형성하는 단계;
    상기 하드마스크를 식각장벽으로 상기 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계;
    상기 스토리지노드콘택홀의 측벽에 콘택스페이서를 형성하는 단계;
    상기 스토리지노드콘택홀의 내부에 스토리지노드콘택을 매립시키는 단계;
    상기 스토리지노드콘택을 포함한 전면에 희생절연막을 형성하는 단계;
    상기 하드마스크에서 식각이 정지되도록 상기 희생절연막을 식각하여 상기 스토리지노드콘택을 오픈시키는 오픈영역을 형성하는 단계; 및
    상기 오픈영역 내부에 스토리지노드를 형성하는 단계
    를 포함하는 반도체소자의 제조 방법.
  2. 제1항에 있어서,
    상기 하드마스크는, 질화막 계열로 형성하는 반도체소자의 제조 방법.
  3. 제2항에 있어서,
    상기 하드마스크는,
    실리콘질화막 또는 실리콘이 다량 함유된 실리콘산화질화막으로 형성하는 반도체소자의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 하드마스크는, 1500∼2500Å 두께로 형성하는 반도체소자의 제조 방법.
  5. 반도체기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 콘택 마스크 형태로 패터닝되며 실리콘 함량이 서로 다른 질화막의 적층으로 된 하드마스크를 형성하는 단계;
    상기 하드마스크를 식각장벽으로 상기 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계;
    상기 스토리지노드콘택홀의 측벽에 콘택스페이서를 형성하는 단계;
    상기 스토리지노드콘택홀의 내부에 스토리지노드콘택을 매립시키는 단계;
    상기 스토리지노드콘택을 포함한 전면에 희생절연막을 형성하는 단계;
    상기 하드마스크에서 식각이 정지되도록 상기 희생절연막을 식각하여 상기 스토리지노드콘택을 오픈시키는 오픈영역을 형성하는 단계; 및
    상기 오픈영역 내부에 스토리지노드를 형성하는 단계
    를 포함하는 반도체소자의 제조 방법.
  6. 제5항에 있어서,
    상기 하드마스크는,
    실리콘질화막과 실리콘이 다량 함유된 실리콘산화질화막의 적층인 반도체소자의 제조 방법.
  7. 제6항에 있어서,
    상기 실리콘질화막은 700∼900Å 두께로 형성하고, 상기 실리콘산화질화막은 1200∼1500Å 두께로 형성하는 반도체소자의 제조 방법.
  8. 제7항에 있어서,
    상기 스토리지노드콘택 매립후에 상기 실리콘질화막만 잔류시키도록 두께를 조절하는 반도체소자의 제조 방법.
  9. 제8항에 있어서,
    상기 스토리지노드콘택 매립후에 잔류하는 상기 실리콘질화막의 두께는 600∼800Å 두께인 반도체소자의 제조 방법.
  10. 제5항 내지 제9항 중 어느 한 항에 있어서,
    상기 콘택스페이서는,
    질화막 증착후 에치백을 진행하여 형성하는 반도체소자의 제조 방법.
  11. 제5항 내지 제9항 중 어느 한 항에 있어서,
    상기 스토리지노드콘택은,
    폴리실리콘 증착 후 에치백을 진행하여 형성하는 반도체소자의 제조 방법.
  12. 제5항 내지 제9항 중 어느 한 항에 있어서,
    상기 오픈영역은 상기 스토리지노드콘택의 어느 한 쪽에 오버레이되는 반도체소자의 제조 방법.
  13. 제5항 내지 제9항 중 어느 한 항에 있어서,
    상기 희생절연막은, 산화막으로 형성하는 반도체소자의 제조 방법.
KR1020060096530A 2006-09-29 2006-09-29 토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법 KR100799153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096530A KR100799153B1 (ko) 2006-09-29 2006-09-29 토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096530A KR100799153B1 (ko) 2006-09-29 2006-09-29 토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100799153B1 true KR100799153B1 (ko) 2008-01-29

Family

ID=39219660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096530A KR100799153B1 (ko) 2006-09-29 2006-09-29 토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100799153B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101178573B1 (ko) 2008-05-21 2012-08-31 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040015437A (ko) * 2002-08-13 2004-02-19 삼성전자주식회사 하드 마스크를 이용한 반도체 소자의 제조 방법
KR20060029006A (ko) * 2004-09-30 2006-04-04 주식회사 하이닉스반도체 반도체 소자 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040015437A (ko) * 2002-08-13 2004-02-19 삼성전자주식회사 하드 마스크를 이용한 반도체 소자의 제조 방법
KR20060029006A (ko) * 2004-09-30 2006-04-04 주식회사 하이닉스반도체 반도체 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101178573B1 (ko) 2008-05-21 2012-08-31 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 형성 방법

Similar Documents

Publication Publication Date Title
JP4953740B2 (ja) 半導体素子のストレージノードコンタクトプラグの形成方法
JP4134199B2 (ja) 半導体装置の製造方法
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
KR100359163B1 (ko) 반도체소자의 캐패시터 형성방법
KR100875654B1 (ko) 반도체 소자의 스토리지노드콘택 형성 방법
KR100799153B1 (ko) 토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법
KR20080045960A (ko) 반도체 소자의 랜딩플러그 형성방법
KR20050106865A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR20090110568A (ko) 반도체장치의 콘택홀 형성 방법 및 그를 이용한비트라인콘택홀 형성 방법
KR20080089029A (ko) 반도체소자의 콘택홀 형성 방법
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
KR100832018B1 (ko) 반도체 소자 및 그 제조 방법
KR100875656B1 (ko) 반도체 소자 및 그 제조 방법
KR20070003019A (ko) 리세스게이트 공정을 이용한 반도체소자의 제조 방법
KR100537187B1 (ko) 반도체소자 제조 방법
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR100611779B1 (ko) 반도체소자의 제조 방법
KR100924005B1 (ko) 랜딩플러그를 구비하는 반도체 소자의 제조 방법
KR100726146B1 (ko) 단채널효과를 억제한 반도체소자의 제조 방법
KR101010121B1 (ko) 반도체 소자의 제조방법
KR100841051B1 (ko) 케미컬어택을 방지한 반도체 소자 및 그의 제조 방법
KR20050002479A (ko) 랜딩플러그 형성 방법
JP2000124420A (ja) 半導体装置及びその製造方法
KR20070082674A (ko) 반도체 소자의 제조방법
KR20060109053A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee