CN102543857A

CN102543857A - Sram共享接触孔的形成方法

Info

Publication number: CN102543857A
Application number: CN2012100473824A
Authority: CN
Inventors: 俞柳江
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2012-02-28
Filing date: 2012-02-28
Publication date: 2012-07-04

Abstract

本发明提供了一种SRAM共享接触孔的形成方法，以及一种减小SRAM单元漏电流的方法，并在此基础上，提供了一种SRAM单元，在沉积接触孔刻蚀停止层之前，先沉积一层刻蚀阻挡层，在共享接触孔刻蚀过程中，采用高沉积接触孔刻蚀停止层/第一刻蚀阻挡层选择比的刻蚀方法，使得共享接触孔刻蚀首先停在碳化硅薄膜之上，然后采用高第一刻蚀阻挡层/硅选择比的刻蚀方法，去除碳化硅薄膜，完成共享接触孔刻蚀。刻蚀后共享接触孔之下的侧墙仍然保留，共享接触孔不会直接停在轻掺杂区域之上，从而减小了SRAM的漏电。

Description

SRAM共享接触孔的形成方法

技术领域

本发明涉及一种半导体器件的制备方法，尤其涉及一种静态随机存储器（SRAM）共享接触孔的形成方法、以及所述方法制备的SRAM器件。

背景技术

随着微电子技术的不断发展，存储器呈现出高集成度、快速、低功耗的发展趋势。相比于DRAM，静态随机读写存储器（SRAM）不需要刷新电路即能保存内标存储的数据，而且，不像DRAM那样每隔一段时间需要固定刷洗充电，否则内部数据会消失，因此，SRAM具有更好的性能。作为存储器大家庭中的一员，SRAM近年来得到了长足的发展，作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。

但是SRAM集成度较低，与相同容量的DRAM相比，需要很大的体积，因此，SRAM的一个重要指标就是其面积。为了节约面积，目前90nm以下工艺代中，基本都采用如图1所示的SRAM的结构。图1为SRAM单元的版图，包括有源区1、多晶硅栅2、和接触孔这三个层次，为了节约面积，90nm以下工艺代中，都采用了共享接触孔这一技术，通过缩短连线以达到节约面积的目的。共享接触孔31与普通接触孔32的大小不同，且为长方形，把多晶硅栅2和有源区1直接相连。

共享接触孔虽然可以节省SRAM的面积，但会带来工艺上的问题。沿图1中切线（箭头）做截面图对所带来的问题进行解释，截面如图2所示。图2A为接触孔刻蚀前的截面图，在多晶硅栅2两侧的部分有源区上，覆盖有侧墙6，侧墙6通常为氮化硅；侧墙6外侧有源区由注入形成重掺杂区域7；侧墙6下面的有源区由注入形成轻掺杂区域8；多晶硅栅2、侧墙6、以及有源区1之上覆盖有接触孔刻蚀停止层9和层间介质10，接触孔刻蚀停止层9通常为氮化硅薄膜；接下来进行接触孔刻蚀，以及钨填充和钨平坦化工艺，形成共享接触孔31，其截面如图2B所示。如果工艺未进行优化，则侧墙6会被完全刻蚀掉，共享接触孔31会停在轻掺杂区域8之上，由于轻掺杂区域8结深较浅，从而很容易引起漏电的问题。

目前集成电路设计中，50%以上的SOC芯片面积是由SRAM占据，存储器功耗占整个SOC芯片的25%~50%，随着工艺的不断进步，这个比例还将越来越大，因此，SRAM功耗问题越来越引起人们的关注，其中，漏电流功耗占SRAM总功耗的比重随着CMOS工艺的进步越来越大，因此，减小SRAM的漏电非常重要。

发明内容

针对目前漏电问题，本发明提出了一种新的SRAM共享接触孔的形成方法，该方法可以减小静态随机存储器的漏电流。

本发明的第一个方面是提供一种SRAM共享接触孔的形成方法，步骤包括：

步骤1，提供衬底，衬底中包括有源区、浅沟槽和掺杂区，浅沟槽与掺杂区不接触；在衬底上形成有多晶硅栅极，多晶硅栅极两侧形成侧墙；

掺杂区包括重掺杂区和侧墙下方的轻掺杂区；

步骤2，在衬底、多晶硅栅极以及侧墙上方沉积第一刻蚀阻挡层；

步骤3，在第一刻蚀阻挡层上方依次沉积第二刻蚀阻挡层（作为沉积接触孔刻蚀停止层）和层间介质；

步骤4，在多晶硅栅极和掺杂区上方进行接触孔刻蚀工艺，形成共享接触孔，刻蚀过程中，第二刻蚀阻挡层与第一刻蚀阻挡层刻蚀速度比大于1（高第二刻蚀阻挡层/第一刻蚀阻挡层选择比），使共享接触孔刻蚀停止在第一刻蚀阻挡层；

步骤5，进一步刻蚀，刻蚀过程中，第一刻蚀阻挡层与硅刻蚀速度比大于1（高第一刻蚀阻挡层/硅选择比），去除共享接触孔下方的第一刻蚀阻挡层，使共享接触孔刻蚀停止在多晶硅栅极、侧墙和掺杂区上表面。

其中：

所述第一刻蚀阻挡层优选为碳化硅。

所述第二刻蚀阻挡层优选为氮化硅。

所述侧墙优选为氮化硅。

本发明的第二个方面是提供一种SRAM单元，包括衬底，衬底中包括有源区、浅沟槽和掺杂区，浅沟槽与掺杂区不接触；在衬底上形成有多晶硅栅极，多晶硅栅极两侧形成侧墙；掺杂区包括重掺杂区和侧墙下方的轻掺杂区。

在多晶硅栅极、侧墙和掺杂区上方有共享接触孔，在共享接触孔两侧的衬底以及多晶硅栅极和侧墙上方依次沉积有第一刻蚀阻挡层、第二刻蚀阻挡层、和层间介质。

其中：

所述第一刻蚀阻挡层优选为碳化硅。

所述第二刻蚀阻挡层优选为氮化硅。

所述侧墙优选为氮化硅。

本发明的第三个方面是提供一种减小SRAM漏电流的方法，采用上述SRAM共享接触孔的形成方法在衬底、多晶硅栅极和侧墙上方形成共享接触孔，并保留共享接触孔下方的侧墙，使共享接触孔不与轻掺杂区接触。

本发明SRAM接触孔形成方法，在沉积接触孔刻蚀停止层之前，先沉积一层刻蚀阻挡层，在共享接触孔刻蚀过程中，采用高沉积接触孔刻蚀停止层/第一刻蚀阻挡层选择比的刻蚀方法，使得共享接触孔刻蚀首先停在碳化硅薄膜之上，然后采用高第一刻蚀阻挡层/硅选择比的刻蚀方法，去除碳化硅薄膜，完成共享接触孔刻蚀。刻蚀后共享接触孔之下的侧墙仍然保留，共享接触孔不会直接停在轻掺杂区域之上，从而减小了SRAM的漏电。

附图说明

图1为现有技术SRAM单元版图；

图2A为现有技术SRAM单元接触孔刻蚀前的截面图；

图2B为现有技术SRAM单元接触孔刻蚀后的截面图；

图3为本发明SRAM接触孔形成方法中，在衬底上沉积第一刻蚀阻挡层、第二刻蚀阻挡层以及层间介质后的截面图；

图4为本发明SRAM接触孔形成方法中，接触孔刻蚀停止在第一刻蚀阻挡层的截面图；

图5为本发明SRAM接触孔形成方法中，去除第一刻蚀阻挡层后完成接触孔刻蚀的截面图。

具体实施方式

本发明提供了一种SRAM共享接触孔的形成方法，以及一种减小SRAM单元漏电流的方法，在沉积接触孔刻蚀停止层之前，先沉积一层刻蚀阻挡层，在共享接触孔刻蚀过程中，采用高沉积接触孔刻蚀停止层/第一刻蚀阻挡层选择比的刻蚀方法，使得共享接触孔刻蚀首先停在碳化硅薄膜之上，然后采用高第一刻蚀阻挡层/硅选择比的刻蚀方法，去除碳化硅薄膜，完成共享接触孔刻蚀。刻蚀后共享接触孔之下的侧墙仍然保留，共享接触孔不会直接停在轻掺杂区域之上，从而减小了SRAM的漏电。

在此基础上，本发明还提供了一种上述方法制备的SRAM单元。

下面参照附图，通过具体实施例对本发明SRAM共享接触孔的形成方法、减小SRAM单元漏电流的方法以及所述方法制备的SRAM单元进行详细的介绍和描述，以使更好的理解本发明内容，但是应当理解的是，下述实施例并不限制本发明范围。

步骤1

参照图3，提供衬底，衬底中包括有源区1、浅沟槽5和掺杂区，浅沟槽5与掺杂区不接触；在衬底上形成有多晶硅栅极2，多晶硅栅极2两侧形成侧墙6；

掺杂区包括重掺杂区7和侧墙下方的轻掺杂区8。

步骤2，

参照图3，在衬底、多晶硅栅极以及侧墙上方沉积碳化硅薄膜11。

步骤3，

参照图3，在碳化硅薄膜11上方依次沉积氮化硅层（作为沉积接触孔刻蚀停止层9）和层间介质10。

步骤4，

参照图4，在多晶硅栅极1和掺杂区上方进行接触孔刻蚀工艺，形成共享接触孔31，刻蚀过程中，采用高氮化硅/碳化硅选择比的刻蚀方法，使共享接触孔31刻蚀停止在碳化硅薄膜11上。

步骤5，

参照图5，进一步刻蚀，刻蚀过程中，采用高碳化硅/硅选择比的刻蚀方法，去除共享接触孔31下方的碳化硅薄膜11，使共享接触孔31的刻蚀停止在多晶硅栅极2、侧墙6和重掺杂区7上表面。

如图5所示，本实施例制备的SRAM单元中，包括衬底，衬底中包括有源区1、浅沟槽5和掺杂区，浅沟槽5与掺杂区不接触；在衬底上形成有多晶硅栅极2，多晶硅栅极2两侧形成侧墙6；掺杂区包括重掺杂区7和侧墙下方的轻掺杂区8。

在多晶硅栅极2、侧墙6和掺杂区上方有共享接触孔31，在共享接触孔31两侧的衬底以及多晶硅栅极2和侧墙6的上方依次沉积有碳化硅11、氮化硅9、和层间介质10。

由于共享接触孔31之下的侧墙6仍然保留，共享接触孔31不会直接停在轻掺杂区域8之上，从而减小了SRAM的漏电。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims

1.一种SRAM共享接触孔的形成方法，其特征在于，步骤包括：

掺杂区包括重掺杂区和侧墙下方的轻掺杂区；

步骤3，在第一刻蚀阻挡层上方依次沉积第二刻蚀阻挡层和层间介质；

步骤4，在多晶硅栅极和掺杂区上方进行接触孔刻蚀工艺，形成共享接触孔，刻蚀过程中，第二刻蚀阻挡层与第一刻蚀阻挡层刻蚀速度比大于1，使共享接触孔刻蚀停止在第一刻蚀阻挡层；

步骤5，进一步刻蚀，刻蚀过程中，第一刻蚀阻挡层与硅刻蚀速度比大于1，去除共享接触孔下方的第一刻蚀阻挡层，使共享接触孔刻蚀停止在多晶硅栅极、侧墙和掺杂区上表面。

2.根据权利要求1所述的方法，其特征在于，第二刻蚀阻挡层为氮化硅。

3.根据权利要求1或2所述的方法，其特征在于，第一刻蚀阻挡层为碳化硅。

4.根据权利要求1所述的方法，其特征在于，所述侧墙为氮化硅。

5.一种根据权利要求1所述方法制备的SRAM单元，其特征在于，包括衬底，衬底中包括有源区、浅沟槽和掺杂区，浅沟槽与掺杂区不接触；在衬底上形成有多晶硅栅极，多晶硅栅极两侧形成侧墙；掺杂区包括重掺杂区和侧墙下方的轻掺杂区；

6.根据权利要求5所述的SRAM单元，其特征在于，第二刻蚀阻挡层为氮化硅。

7.根据权利要求5所述的SRAM单元，其特征在于，第一刻蚀阻挡层为碳化硅。

8.根据权利要求5所述的SRAM单元，其特征在于，所述侧墙为氮化硅。

9.一种减小SRAM漏电流的方法，其特征在于，采用权利要求1所述的SRAM共享接触孔的形成方法在衬底、多晶硅栅极和侧墙上方形成共享接触孔，并保留共享接触孔下方的侧墙，使共享接触孔不与轻掺杂区接触。