CN101248529B - 具有侧栅控和顶栅控读出晶体管的双端口增益单元 - Google Patents

具有侧栅控和顶栅控读出晶体管的双端口增益单元 Download PDF

Info

Publication number
CN101248529B
CN101248529B CN2006800307121A CN200680030712A CN101248529B CN 101248529 B CN101248529 B CN 101248529B CN 2006800307121 A CN2006800307121 A CN 2006800307121A CN 200680030712 A CN200680030712 A CN 200680030712A CN 101248529 B CN101248529 B CN 101248529B
Authority
CN
China
Prior art keywords
word line
layer
grid
oxide
soi layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800307121A
Other languages
English (en)
Other versions
CN101248529A (zh
Inventor
J·曼德尔曼
程慷果
R·迪瓦卡鲁尼
C·拉登斯
王耕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101248529A publication Critical patent/CN101248529A/zh
Application granted granted Critical
Publication of CN101248529B publication Critical patent/CN101248529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种DRAM存储器单元和用于利用绝缘体上硅(SOI)CMOS技术制作密集(20或18方)布局的工序。具体而言，本发明提供一种与现有SOI CMOS技术兼容的密集且高性能的SRAM单元配置。本领域中已知各种增益单元布局。本发明通过提供利用SOI CMOS制作的密集布局而改进了现有技术。广义上说，存储器单元包括分别设置有栅极、源极和漏极的第一晶体管；分别具有第一栅极、第二栅极、源极和漏极的第二晶体管；以及具有第一端子的电容器；其中，所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。

Description

具有侧栅控和顶栅控读出晶体管的双端口增益单元
技术领域
本发明涉及一种半导体存储器单元及其制作方法。更具体而言，本发明涉及一种与现有的互补型金属氧化物半导体(CMOS)技术兼容的密集且高性能的动态随机存取存储器(DRAM)单元。
背景技术
现有的微处理器性能的发展超过了DRAM的性能。因为该速度的不同，为了满足当前应用的存储器带宽需求，在微处理器芯片上提供越来越大量的高速缓存存储器也越来越重要。因为静态随机存取存储器(SRAM)相对简单的工艺集成，其过去也用于处理器芯片上的高速缓存存储器。然而，因为需要更大量的片上存储器，SRAM单元的尺寸使其使用不再具有吸引力。由于SRAM存储器占用了越来越多的芯片面积，其成为芯片尺寸、成品率和每个芯片的成本的主要限定因素。因此，由于动态随机存取存储器(DRAM)的高密度和低成本，将动态随机存取存储器(DRAM)用于片上高速缓存存储器也越来越引起人们的兴趣。然而，因为竞争要求高性能低阈值电压(Vt)的逻辑器件以及低泄漏的DRAM阵列器件，DRAM与CMOS逻辑的集成涉及更多的工艺复杂性。另外，DRAM单元要求大存储容量的电容器，而这种大存储容量的电容器是无法通过标准CMOS逻辑工艺提供的。此外，在CMOS逻辑工艺中提供这些大DRAM存储容量电容器的成本对某些应用而言是非常昂贵的。随着最小特征尺寸逐代减小，获得用于DRAM单元的高存储容量电容也变得越来越困难和不经济。
考虑到上述问题，在半导体工业中需要提供一种用于与高性能逻辑集成的SRAM高速缓存的密集且成本有效的配置。
发明内容
本发明提供了一种DRAM存储器单元以及用于利用绝缘体上半导体(SOI)CMOS技术来制作密集(20或18方(square))布局的工序。具体而言，本发明提供了一种与现有SOI CMOS技术兼容的密集并且高性能的DRAM单元配置。在本领域中已知各种增益单元布局。本发明通过提供利用SOI CMOS制作的密集布局而改进了现有技术。
广义上讲，本发明提供了一种存储器单元，该存储器单元包括：第一晶体管，分别具有栅极、源极和漏极；第二晶体管，分别具有第一栅极、第二栅极、源极和漏极；以及电容器，具有第一端子，其中所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。
在本发明的第一实施例中，提供了一种密集(20方)单端口存储器单元布局。在本发明的第二实施例中，提供了一种密集(18方)双端口存储器单元布局。
由于利用所有的增益单元，相对于传统DRAM单元，存储电容器需要得到了很大的放宽。在本发明的第一实施例中，提供了一种单端口单元布局，其中利用在顶表面上的读出字线栅极和作为存储电容器的节点的侧栅极对读出金属氧化物半导体场效应晶体管(MOSFET)进行双栅控。通过存储电容器的侧栅控调整读出MOSFET的阈值电压(Vt)。
当存储“1”时，读出晶体管的Vt为低。当存储“0”时，读出晶体管的Vt为高。当对读出字线(RWL)进行升压时，通过读出MOSFET的电阻将“1”和“0”进行区分。由此，由于在单元和位线之间不需要电荷转移，所以低电压感测是可行的。本发明第一实施例的单元采用三个地址线，即写入字线(WWL)、读出字线(RWL)和位线(BL)。本发明第一实施例的结构允许读出和写入操作共享位线。这相对于需要四个地址线：WWL、RWL、写入位线(WBL)和读出位线(RBL)的现有增益单元呈现出了优势。
具体而言，且广义上说，本发明第一实施例的存储器单元包括：第一晶体管，具有分别耦合到存储器阵列的写入字线、第一节点和所述存储器阵列的位线的栅极、源极和漏极；第二晶体管，具有分别耦合到读出字线、所述第一节点、电压源和所述位线的第一栅极、第二栅极、源极和漏极；以及电容器，具有连接到所述第一节点的第一端子和连接到电压源的第二端子，其中所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。
在本发明的第二实施例中，提供了一种单元布局，其中也利用在顶表面上的读出字线栅极和作为存储电容器的实际节点导体并直接耦合到读出MOSFET的侧栅极对读出MOSFET进行双栅控。通过本实施例中存储电容器的侧栅控也调整了读出MOSFET的阈值电压(Vt)。
当存储“1”时，读出晶体管的Vt为低。当存储“0”时，读出晶体管的Vt为高。当对读出字线(RWL)进行升压时，通过读出MOSFET的电阻将“1”和“0”进行区分。由此，由于在单元和位线之间不需要电荷转移，低电压感测是可行的。本发明第二实施例的单元是双端口设计，允许同时从单元中写入和读出数据。可以看出，本发明第二实施例的单元与第一实施例的单元的区别仅在于，在第一实施例中采用了单端口增益单元。
具体而言，且广义上说，本发明第二实施例的存储器单元包括：第一晶体管，具有分别耦合到存储器阵列的写入字线、第一节点和所述存储器阵列的写入位线的栅极、源极和漏极；第二晶体管，具有分别耦合到读出字线、所述第一节点、电压源和读出位线的第一栅极、第二栅极、源极和漏极；以及电容器，具有连接到所述第一节点的第一端子和连接到电压源的第二端子，其中所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。
根据本发明并且在任意上述实施例中，第二晶体管包括第一表面和第二表面，其中第二晶体管的第一表面在水平取向，且第二晶体管的第二表面在垂直取向。此外，根据本发明，第一表面的近端在第二表面的近端附近，且第一表面的远端在第二表面的远端附近。本发明的存储器单元的第二晶体管进一步包括位于近端或远端中的一个上的源极以及位于近端或远端中的另一个上的漏极。
进一步根据本发明，第二晶体管的第一栅极设置在第一表面上，且第二晶体管的第二栅极设置在第二表面上。注意到，在本发明的存储器单元中，单个实体是位于SOI衬底内的存储节点电容器的电容器电极。
本发明还涉及一种用作DRAM单元的读出元件的双栅控晶体管，包括：读出字线栅极，位于存储电容器的表面上，所述存储电容器位于绝缘体上半导体衬底内；以及侧栅极，位于所述绝缘体上半导体衬底内，所述侧栅极包括存储电容器的节点导体。
本发明还涉及用于制作上述第一和第二实施例的各个半导体结构以及制作双栅控读出字线晶体管的方法。
广义上讲，本发明的方法包括：提供绝缘体上半导体衬底，其包括至少一个过孔接触和至少一个存储电容器，所述至少一个过孔接触延伸通过所述绝缘体上半导体衬底的SOI层和掩埋绝缘层，以及所述一个存储电容器包括节点导体；在所述节点导体的一部分上提供氧化物帽层，同时使所述节点导体的另一部分暴露；使节点导体的暴露部分凹陷并在所述凹陷中形成导电带；去除氧化物帽层并在所述导电带和所述节点导体的一部分上形成顶部沟槽氧化物；以及在顶部沟槽氧化物上形成读出字线，并在所述SOI层的暴露表面上形成写入字线，其中所述读出字线包括侧栅极和顶栅极。
附图说明
图1是示出具有根据本发明第一实施例的双栅控读出器件的两个晶体管(2T)/一个电容器(1C)的增益单元的示意图；
图2是示出根据本发明第一实施例的存储器单元的一部分的布局的俯视图；
图3-图19是示出形成具有根据本发明第一实施例所述的双栅控读出器件的2T/1C增益单元的基本工艺步骤的图示(通过不同的视图)；
图20是示出具有根据本发明第二实施例的双栅控读出器件的两个晶体管(2T)/一个电容器(1C)的双端口增益单元的示意图；
图21是示出根据本发明第二实施例的存储器单元的一部分的布局的俯视图；
图22A-图22C是在SOI层和衬底层之间限定了过孔接触之后且在利用薄电介质对存储沟槽加衬并利用节点导体填充之后，在第二实施例中使用的初始结构的各种视图。使用阻挡掩膜来注入围绕过孔接触的掺杂区域。使用这些掺杂区域来在经过的WWL下方形成用于读出电流路径的连接。
具体实施方式
通过结合辅助说明本申请的附图，参考以下的讨论来更为详细地描述本发明。注意到，为了说明的目的提供了本申请的附图，且因此它们并非按比例地绘制。
首先参考图1，图1示出了具有根据本发明第一实施例的双栅控读出器件的2T/1C增益单元的示意图。需要强调的是，在所示增益单元中，使用了具有两个栅极的晶体管T2。具体而言，T2包括连接到电容器(STG CAP)的存储节点的侧栅极和连接到读出字线(RWL)的顶栅极。除了T2以外，还示出了T1，T1是单元的写入晶体管。注意到，T1是传统的平面MOSFET。在附图中，BL指的是与T1和T2都相连的公共位线，且WWL指的是与T1的栅极相连的写入字线。
在图1所示的单元中，通过对写入字线(WWL)进行升压并对位线(BL)和存储电容器之间的电荷进行转移来写入“1”或“0”到存储电容器STG CAP。存储电容器的节点用作读出MOSFET即T2的两个栅极中的一个。如上所述，读出晶体管T2由两个栅极组成：连接到读出字线的顶栅极和连接到存储节点的侧栅极。在此实施例中，对T2的侧壁进行栅控的节点与存储电容器集成，且该节点自身形成一种新颖的紧凑结构。这样使得能够形成密集单元布局。
由于通过T2来感测从位线到地的读出电流，所以图1中所示的单元只需要单个位线(BL)。现有技术的增益单元需要两个位线(读出位线和写入位线)且因此相对于图1所示的本发明的单元，现有技术的增益单元在布局方面是不利的。
具体而言，图1包括具有节点N1和N2的单个位线(BL)。N1是将T2耦合到BL的节点，而N2是将T1耦合到BL的节点。图1中还示出了垂直于BL的写入字线(WWL)和读出字线(RWL)。如图所示，T1通过N4耦合到WWL，且T2通过N3耦合到RWL。N5被用于将T2耦合到T1。进一步注意到，在图1中，T1被设置成与SOI衬底的表面上的存储电容器(STG CAP)相邻，且T2具有通过N5连接到STGCAP的侧栅极。
图2示出根据本发明第一实施例的存储器单元的一部分的布局的俯视图(注意到，为了清楚省略了位线导体)。在图2中，示出了八(8)个单元M1...M8。在此布局中，通过穿过SOI衬底的背部掩埋绝缘层形成的过孔接触(VC)在SOI层和衬底之间提供了接地接触。每个VC由4个单元共享，且每个VC为读出电流提供了接地的路径。在布局上垂直延伸的位线(没有示出)和有源区(RX)之间的接触通过X来表示。读出字线(RWL)和写入字线(WWL)在布局上水平延伸。注意，读出MOSFET的侧栅极(通过一系列垂直点表示)具有在顶栅控表面上方延伸的RWL。
下面将更为详细地描述图2中所示的元件。在附图中，示出了切割线A-A、B-B和C-C。切割线A-A示出了沿着与位线之一平行的方向的第一实施例的半导体结构。切割线B-B示出了沿着与读出字线之一平行的方向的本发明第一实施例的半导体结构。切割线C-C示出了在与字线垂直的方向中通过过孔接触(VC)的本发明第一实施例的结构。
本发明第一实施例中的每个存储器单元包括：第一晶体管T1，其设置有分别耦合到存储器阵列的写入字线(WWL)、第一节点和所述存储器阵列的位线(BL)的栅极、源极和漏极；第二晶体管T2，其具有分别耦合到读出字线(RWL)、所述第一节点、电压源和所述位线(BL)的第一栅极、第二栅极、源极和漏极；以及电容器(STGCAP)，其具有连接到所述第一节点的第一端子和连接到电压源的第二端子，其中所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。
现在将参考图3至图19来更为详细地描述用于制作图2中所示的布局的工艺流程。具体而言，首先通过提供图3和图4中所示的结构来制备图2所示的布局；图4是通过图3所示C-C获得的横截面，图3示出了过孔接触和围绕的掺杂SOI区14。具体而言，图3和4示出了具有过孔接触16的SOI衬底的SOI层14，过孔接触16通过掩埋绝缘层12将SOI层14连接到衬底层10。该结构还包括在SOI层内形成第一导电型注入区时使用的阻挡掩膜18。
首先通过提供SOI(绝缘体上半导体)衬底来形成图3和图4所示结构。顶部和底部半导体层可以包括任意的半导体材料，例如包括：Si、SiGe、SiC、SiGeC、Ge等。优选地，SOI衬底的顶部和底部半导体层包括Si。掩埋绝缘层12可以包括晶态或非晶态氧化物或氮化物，其中以晶态氧化物较为优选。
包括底部衬底层10、掩埋绝缘层12和SOI层14的SOI衬底利用本领域技术人员熟知的常规技术来形成。例如，SOI衬底可以利用至少包括晶片键合工艺的层转移工艺来形成。可选地，SOI衬底可以通过被称为SIMOX(氧注入隔离)的工艺来形成，其中氧离子首先被注入到Si衬底中，且此后使用退火步骤来使注入的氧离子沉淀到掩埋氧化物区中。
不管在形成SOI衬底时可以使用的技术，SOI层14典型地具有从约20nm至约200nm的厚度，以从约40到约120nm的厚度更为典型。SOI层14的厚度可以直接通过其形成技术获得，或者可选地，可以使用例如化学机械抛光、研磨或氧化和刻蚀的减薄工艺来提供厚度在上述范围内的SOI层14。掩埋绝缘层12典型地具有从约20nm到约400nm的厚度，以从约40nm到约150nm的厚度更为典型。衬底层10的厚度对本发明的工艺而言是不重要的。
在提供SOI衬底之后，使用本领域技术人员熟知的技术将诸如氧化物或氮化物(没有示出)的硬掩膜形成在SOI层14的上表面上。例如，可以通过常规沉积工艺来形成硬掩膜，包括但不限于：化学气相沉积(CVD)、等离子体增强化学气相沉积(PCVD)、蒸发、化学溶液沉积、溅射或原子层沉积。可选地，可以通过常规的氧化或氮化工艺来形成硬掩膜。
接着，将光刻胶(没有示出)涂敷到硬掩膜的上表面，且然后使用常规光刻对光刻胶进行构图。光刻工艺包括：将光刻胶暴露到辐射图形的步骤(在此为过孔图形)以及使用常规的光刻胶显影剂对暴露的光刻胶进行显影的步骤。首先使用刻蚀工艺将光刻胶中的图形转移到硬掩膜中，且此后使用常规的剥离工艺将构图的光刻胶剥离。用于将过孔图形转移到硬掩膜中的刻蚀步骤包括：例如反应离子刻蚀、离子束刻蚀或等离子体刻蚀的干法刻蚀工艺。然后刻蚀通过SOI层14的暴露部分以及下方的掩埋绝缘层12、停止在衬底层10的表面上而形成过孔接触16。在本发明此步骤中使用的刻蚀工艺可以包括上述干法刻蚀工艺和化学湿法刻蚀工艺中的一个。干法刻蚀、湿法刻蚀或这两种类型的刻蚀工艺的组合也包括在本发明的范围内。
在过孔形成之后，可选地，利用本领域中熟知的诸如CVD或PECVD的技术，将利用导电阻挡物(未示出)对过孔加衬(line)。可以用来对过孔加衬的一些导电阻挡物的示例性例子包括但不限于：氮化钛、氮化钽、氮化钽硅或其它可以防止出现导电材料从过孔外扩散到衬底中的类似材料。导电阻挡物用来阻止晶体缺陷从过孔传播到单晶衬底中。
然后利用具有第一导电类型的多晶硅即n型掺杂多晶硅或p型掺杂多晶硅来填充具有或不具有任选扩散阻挡物的过孔。优选地，使用n型掺杂多晶硅来填充过孔。利用掺杂多晶硅来填充过孔可以包括原位掺杂沉积工艺或可以使用沉积之后离子注入。在填充步骤后，通过诸如化学机械抛光(CMP)的常规平坦化工艺来平坦化掺杂多晶硅，并通过诸如反应离子刻蚀的定时刻蚀工艺来使掺杂多晶硅凹陷，使得掺杂多晶硅的上表面基本上与SOI层14的上表面共面。除了掺杂多晶硅以外，本发明还包括使用可以代替掺杂多晶硅或与掺杂多晶硅结合使用的导电金属、导电金属合金、导电金属硅化物或导电金属氮化物。
如图3所示，在将过孔接触16形成到SOI衬底中后，涂敷光刻胶层，并通过阻挡掩膜18进行构图。然后将优选为n型掺杂剂的第一导电性掺杂剂注入到SOI层14不包括阻挡掩膜18的区域中。使用常规的离子注入工艺来执行此注入步骤。图5中所示的注入区域19围绕过孔接触16，并在WWL下形成桥用于连接到过孔接触16。
接着，形成图5、图6和图7中的结构。图5示出此结构的俯视图，图6是通过切割线A-A获得的横截面视图，图7是通过切割线C-C获得的横截面视图。通过首先在包括过孔接触16的SOI衬底上提供焊盘叠层20来形成这些不同视图中示出的结构。焊盘叠层20包括下氧化物层和上氮化物层。焊盘叠层20的下氧化物层典型地为SiO2，上氮化物层典型地为Si3N4。
相对于上氮化物层，焊盘叠层20的下氧化物层通常为厚度典型地从约1nm到约10nm的薄层，其中以从约3nm到约7nm的厚度更为典型。焊盘叠层20的下氧化物层可以通过例如CVD或PECVD的沉积工艺来形成。可替选地，焊盘叠层20的下氧化物层可以通过热氧化工艺形成。一般比下氧化物层更厚的上氮化物层，典型地具有从约50nm到约500nm的厚度，且从约100nm到约300nm的厚度更为典型。焊盘叠层20的上氮化物层可以通过例如CVD或PECVD的常规沉积工艺来形成。注意到，随后在本发明中将焊盘叠层20用于形成存储沟槽和隔离区域。可选地，可以在焊盘氮化物层的顶部上形成沉积的氧化硅的附加焊盘层。可选的氧化硅焊盘层用于在存储沟槽的刻蚀期间保护焊盘氮化物。
然后使用标准的熟知工艺来形成存储沟槽22，包括例如刻蚀通过SOI层14、掩埋绝缘层12、衬底层10的一部分到期望的深度。每个存储沟槽22的期望深度通过若干因素来确定，包括例如掩埋绝缘层和SOI层的深度、以及增益单元的一般存储电容要求。本发明在此处形成的存储沟槽22的典型深度是从约0.50m到约8.0m，以从约1.0m到约3.0m的深度更为典型。注意到，存储沟槽22的深度远小于在常规沟槽存储DRAM中通常使用的深度。
然后，利用本领域熟知的技术，将例如存储电介质的第一电介质24形成在存储沟槽22的内表面上。例如，第一电介质24可以通过CVD、PECVD或其它类似的沉积工艺来形成。可替选地，第一电介质24可以通过热生长来形成。第一电介质24可以是诸如SiO2、Al2O3、Ta2O3、TiO2或者任意其它的金属氧化物或者混合金属氧化物的氧化物。可以用作第一电介质24的混合金属氧化物的例子包括钙钛矿型氧化物。也可以使用多层的上述电介质材料作为第一电介质24。在优选实施例中，第一电介质24是SiO2。
第一电介质24的厚度可以根据第一电介质24的形成工艺、材料和层数而变化。典型地，第一电介质24具有从约0.5nm到约3nm的厚度，以从约1nm到约2nm的厚度更为典型。第一电介质24用作存储节点电介质。其也可以作为侧栅控MOSFET即T2的侧壁电介质。第一电介质24还可以包括诸如氮化硅的其它绝缘体、或者上述绝缘体的层。
接着，利用典型地为掺杂多晶硅的节点导体26来填充包括第一电介质24的存储沟槽22。也可以使用诸如金属导体和硅化物的其它类型的节点导体，以代替多晶硅或者与本发明中的多晶硅结合使用。使用诸如CVD或PECVD的常规沉积工艺将节点导体26形成到存储沟槽中。当使用掺杂多晶硅时，可以使用原位掺杂沉积工艺。可替选地，当使用掺杂多晶硅作为节点导体26时，可以通过沉积和离子注入来形成掺杂多晶硅。
在沉积工艺之后，通过常规手段使节点导体26平坦化并凹陷到与SOI层14的上表面基本齐平的深度。
使用本领域中熟知的技术将氧化物帽层28形成在存储节点导体26的顶部。典型地，沉积TEOS(正硅酸乙酯)或高密度等离子体(HDP)氧化物并将其平坦化至焊盘叠层20的上氮化物层的顶部。
现在将隔离区30形成到图5、图6和图7所示的结构中。这样在随后要形成MOSFET的有源区中留下了岛。利用本领域中熟知的技术来形成隔离区30。具体而言，通过将光刻胶涂敷到焊盘叠层20的顶部、将光刻胶曝光成沟槽图形、显影光刻胶中的沟槽图形、刻蚀焊盘叠层20的暴露部分以暴露SOI层14的一部分、以及刻蚀通过SOI层14的暴露部分并停止在掩埋绝缘层12上，形成隔离区30。典型地在将沟槽图形转移到焊盘叠层20中后去除光刻胶。在提供沟槽图形到SOI衬底中时，可以使用包括例如干法刻蚀、化学湿法刻蚀或其任意组合的各种刻蚀工艺。可选地，可以利用诸如SiO2、Si3N4或这些电介质的多层之类的沟槽衬垫对沟槽加衬。然后，利用诸如氧化物的沟槽电介质来填充具有或不具有沟槽衬垫的沟槽。典型地，沟槽电介质是TEOS或HPD氧化物。在利用沟槽电介质填充沟槽后，可以利用诸如CMP的可选平坦化工艺来提供其中每个隔离区30的上表面基本上与焊盘叠层20的上氮化物层共面的结构。包括沟槽隔离区30的结构如图8、图9、图10和图11所示。
在形成沟槽隔离区30后，形成用来将存储节点导体26连接到(随后要形成的)写入MOSFET T1的导电带34。具体而言，首先通过在与将使用带掩膜36形成写入MOSFET T1的区域相邻的存储沟槽22的氧化物帽层28中形成窗口然后进行刻蚀，形成导电带34。典型地通过诸如RIE的干法刻蚀工艺来进行刻蚀。此刻蚀步骤暴露了下方的节点导体26的一部分。由氧化物帽层28中的窗口暴露的节点导体26的一部分通过刻蚀被凹陷到大约在SOI层14的背部界面的深度。在存储沟槽22内的第一电介质24的暴露部分利用对去除第一电介质24具有选择性的刻蚀工艺来去除。此刻蚀步骤暴露了SOI衬底的侧壁，具体而言，包括SOI层14的侧壁。利用常规沉积工艺将典型地包括多晶硅或其它导电材料的导电塞形成在凹陷区域中。在导电塞的沉积之后，典型地执行平坦化工艺，由此提供一种结构，其中导电塞的上表面基本上与焊盘叠层20的上氮化物层的上表面共面。接着，通过刻蚀到大约SOI层14的顶表面，将平坦化的导电塞凹陷。该导电塞形成了在存储节点导体26和写入MOSFET T1之间的导电带34。图8、图9、图10和图11也示出了包括导电带34的结构。这些附图包括在上述步骤后的两个俯视图(一个在隔离区之后，图8；且另一个在带形成之后，图9)、通过A-A获得的截面图(图10)以及通过C-C获得的截面图(图11)。
在一个实施例中(没有示出)，使用本领域技术人员熟知的工艺技术，将在存储沟槽22的顶部处的凹陷利用氧化物再次填充、使之平坦化和使之凹陷。这些工艺步骤在每个存储沟槽22中形成了顶部沟槽氧化物38。典型地利用常规沉积工艺来形成顶部沟槽氧化物38，且顶部沟槽氧化物38典型地具有从约20nm到约50nm的厚度。注意到，顶部沟槽氧化物38提供了在节点导体和上方的读出晶体管T2的字线导体之间的隔离。
可选地，可以完全去除氧化物塞的剩余部分，并且可以通过常规沉积工艺将薄氮化物层(具有约20nm或更少的厚度)形成在存储节点导体26的顶部。该可选步骤在本发明中为优选的，该可选步骤如图12所示，其中附图标记40用来表示薄氮化物层。在顶部沟槽氧化物(TTO)38和在存储节点导体26的顶部之间的薄氮化物层40的目的在于确保在后面的工艺之后使绝缘体保留在存储节点导体26的顶部上。在没有该可选的氮化物层40的情况下，TTO 38有可能受后面的工艺步骤的严重侵蚀。由此，可选的氮化物层40确保了在存储节点导体26和随后要形成的上方的通路字线之间没有短路。通过平坦化工艺从隔离区30的顶部去除该可选的氮化物层40。
以标准的方式，使用本领域技术人员熟知的许多常规清洗技术中的一种，去除焊盘叠层20的上氮化物层，并清洗SOI衬底层14的上表面。在该清洗工艺中，典型地去除了焊盘叠层20的上氧化物层。然后利用诸如氧化的常规热生长工艺在SOI层14的清洗表面上形成转移栅极氧化物。转移栅极氧化物典型地为SiO2。转移栅极氧化物的厚度可以变化，但典型地转移栅极氧化物可以具有从约1.5nm到约7nm的厚度，以从约2nm到约5nm的厚度更为典型。包括转移栅极氧化物的结构如图13所示，其中附图标记42用来表示转移栅极氧化物。注意到，转移栅极氧化物42用作写入字线T1的栅极电介质。
接着，使用诸如CVD或PECVD的常规沉积工艺将字线导体44形成在顶部沟槽氧化物38和转移栅极氧化物42的表面的顶部。字线导体包括导电材料，诸如掺杂多晶硅、导电金属、导电金属合金、导电金属硅化物、导电金属氮化物或上述材料的多层。典型地，字线导体44包括n型掺杂多晶硅。在其中采用多晶硅栅极导体的实施例中，可以采用常规的硅化工艺在多晶硅栅极导体的顶部形成硅化物层(没有具体示出)，该硅化工艺包括例如硅化物金属(例如，Ti、W或Ni)的沉积、在第一温度下进行退火以形成金属硅化物、通过选择性刻蚀工艺去除不与多晶硅反应的过量金属、以及可选地在第二温度下执行第二退火。
然后，包括SiN或其它类似电介质材料的字线帽层46典型地沉积在字线导体44的顶部。字线帽层46用作字线上方的保护帽层，以便形成无边界扩散接触。然后使用本领域中熟知的工艺技术，对包括层44或46的栅极叠层进行构图并进行刻蚀。这些步骤形成了本发明结构中的写入字线(WWL)和读出字线(RWL)。注意到，RWL位于存储沟槽22的上方，WWL位于SOI层14的顶部。例如，如图14所示。
利用共形沉积工艺以及之后进行反应离子刻蚀或其它类似的刻蚀工艺，形成包括优选为氮化物的至少一个绝缘体的栅极间隔物48。可以在栅极间隔物48形成之前，通过热氧化工艺来形成仁选的栅极侧壁氧化物(没有示出)。栅极间隔物48可以包括单个绝缘体材料或多于一种的绝缘体材料的组合。从位于SOI层或存储沟槽之上的底表面处测量，栅极间隔物48具有从约1nm到约20nm的宽度，其中以从约4nm到约10nm的宽度更为典型。
然后，使用常规的离子注入和退火，将源极/漏极区域50形成到在写入字线覆盖区域(footprint)处的SOI层14中。当字线导体为n型时，源极/漏极区域50优选为n型，当字线导体为p型时，源极/漏极区域50优选为p型。例如，图14示出了在字线形成、栅极间隔物形成和源极/漏极形成后所形成的生成结构。
然后，通过本领域中熟知的常规技术，在该结构上方沉积诸如氧化物的层间电介质52并对其进行平坦化。然后，通过层间电介质52和其它留在源极/漏极区域50上方的任意转移栅极氧化物42形成位线(BL)接触开口。BL接触开口通过光刻和刻蚀而形成。图15示出了在BL接触开口之后的俯视图。注意到，BL接触开口对以上形成的字线没有边界。在附图中，通过一系列垂直点示出了包括读出字线MOSFET T2的第一电介质24的侧壁栅极电介质。图19中的区域54示出了无边界的位线接触。
为了清楚地示出读出MOSFET T2的结构，在图16中示出了通过B-B获得的截面图。注意到，从存储节点导体26直接对读出通道进行侧栅控。这是本发明的一个关键特征。进一步注意到，读出MOSFETT2被双栅控：1)通过存储节点导体26在侧壁上被栅控；2)通过RWL栅极导体在其顶表面上被栅控。因而，T2的两个栅极电介质包括电介质24和转移栅极氧化物42。如图所示，TTO 38将沟槽存储节点导体26与RWL隔离。图17示出通过过孔接触16区域中的SOI层14上方的字线。在包括过孔接触16的区域中的字线下方的SOI层14提供了读出晶体管与地之间的连接。
然后，如图18和图19所示，形成包括W或其它类似导体的位线56。位线56通过包括金属的接触53而与区域54相连。使用本领域技术人员熟知的技术形成位线56，且因而在此不作描述。由虚线框区域58内的面积示出了20F2单位单元。注意到，可以支持容易地将MOSFET(没有示出)集成到这里所述的工艺流程中。
结合图1-图19的上述描述说明了本发明的第一实施例。下面参考图20、图21和图22A-图22C所做的描述说明了本发明的第二实施例。在本发明的第二实施例中，提供了这样的单元布局：其中利用顶表面上的读出字线栅极和作为存储电容器的存储节点导体的实际节点导体并直接耦合到读出MOSFET的侧栅极，对读出MOSFET晶体管T2进行双栅控。
通过存储电容器的侧栅控调整读出MOSFET的阈值电压。当存储“1”时，读出晶体管的Vt为低。当存储“0”时，读出晶体管的Vt为高。当对读出字线进行升压时，通过读出MOSFET的电阻来区分“1”和“0”。由此，由于在存储电容器和写入位线之间不需要电荷转移，所以低电压感测是可行的。
本发明第二实施例的单元是双端口设计，允许从单元同时读出和写入数据。上述第一实施例的单元是单端口的。
图20是本发明第二实施例的增益单元的示意图。注意到，在图20所示的本发明的增益单元中，也使用了双栅控晶体管T2。如上所述，T2包括两个栅极：连接到存储沟槽电容器STG CAP的存储节点的侧栅极和连接到RWL的顶栅极。由于利用WWL和WBL的写入操作可以与使用RWL和RBL的读出操作同时进行存取，所以该设计是双端口的。图20中也示出了N1...N5。
T1是写入晶体管并且是常规MOSFET。通过对写入字线(WWL)进行升压以及在写入位线(WBL)和存储电容器之间进行电荷转移，将“1”或“0”写入到存储电容器。存储电容器的节点用作读出MOSFETT2的两个栅极中的一个。在本发明的这个实施例中，对T2的侧壁进行栅控的节点N5与存储电容器(STG CAP)集成，并且其自身形成了一种紧凑结构。这样实现了本发明的第二实施例中公开的密集单元布局。还注意到，图20中所示的单元是双端口的。
图21是示出十六个存储单元M1...M16的存储器阵列的一部分的布局(俯视图)。为了清楚，没有示出位线。在该布局中，由通过掩埋绝缘体12的过孔接触16在SOI层14和衬底10之间提供接地接触。每个过孔接触16由四个单元共享，且为读出电流提供用于接地的路径。在布局上垂直延伸的位线(未示出)和有源区之间的接触以’X’来表示。读出字线(RWL)和写入字线(WWL)在布局上水平延伸。注意到，读出MOSFET T2的侧栅极(以一系列垂直点表示)具有在顶栅控表面上方延伸的RWL。注意到，图21所示其它元件的附图标记与本发明第一实施例中所用的附图标记一致。
本发明第二实施例的每个存储器单元包括：第一晶体管T1，其设置有分别耦合到存储器阵列的写入字线(WWL)、第一节点和所述存储器阵列的写入位线的栅极、源极和漏极；第二晶体管(T2)，其具有分别耦合到读出字线、所述第一节点、电压源和读出位线的第一栅极、第二栅极、源极和漏极；以及电容器(STG CAP)，其具有连接到所述第一节点的第一端子和连接到电压源的第二端子，其中所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。
在形成图21中所示布局时使用的工艺流程与在第一实施例中所示的工艺流程相似，除了用图22A-图22C中所示的初始结构来代替图2中所示的结构以外。图3-图19中所述的本发明第一实施例中的其它步骤可以应用，并用来提供最终的结构。图22A-图22C示出了在形成包括存储沟槽22、第一电介质24和节点导体26的存储沟槽电容器之后、在SOI层14和衬底10之间形成过孔接触16之后的初始结构。使用注入阻挡掩膜来形成围绕过孔接触16的掺杂区域100。优选为n型掺杂区域的掺杂区域100在后面将在经过的写入字线(WWL)下方形成用于读出电流路径的连接。
图22A-图22C中所示结构如下地形成：首先，使用过孔掩膜(没有示出)来对光刻胶层和下方的硬掩膜进行构图，以便限定过孔接触16的位置。使用本领域中熟知的技术(如上所述)，通过SOI层14和掩埋绝缘层12来刻蚀过孔接触16，且停止在半导体衬底10上。利用上述的掺杂多晶硅来填充过孔、将过孔平坦化并凹陷到大约与原始SOI层14齐平的深度。可选地，可以在利用掺杂多晶硅填充之前，将导电阻挡物形成到过孔开口中。
接着，通过阻挡掩膜来对光刻胶层进行构图，且将优选为n型掺杂剂的掺杂剂注入到形成掺杂剂区域100的开口窗口区域中。剥离光刻胶并去除硬掩膜。
然后利用以上在本发明第一实施例中描述的工艺步骤来形成存储电容器。继续执行以上在本发明第一实施例的图3-图19中所述的工艺。
尽管已经结合本发明的优选实施例具体描述和示出了本发明，但本领域技术人员可以理解，在不脱离本发明的精神和范围的情况下可以进行各种形式和细节上的上述和其它变化。因此，本发明不限于这里所描述和示出的精确形式和细节，而是落入所附权利要求的范围内。

Claims (7)

1.一种形成半导体结构的方法，包括：
提供绝缘体上半导体衬底，其包括至少一个过孔接触和至少一个存储电容器，所述至少一个过孔接触延伸通过所述绝缘体上半导体衬底的SOI层和掩埋绝缘层，以及所述至少一个存储电容器包括填充于存储沟槽内的节点导体；
在所述节点导体的一部分的顶部上提供氧化物帽层，同时使所述节点导体的另一部分暴露；
在所述节点导体的暴露部分中形成凹陷并在所述凹陷中形成导电带；
去除所述氧化物帽层并在所述导电带和所述节点导体的一部分的顶部上形成顶部沟槽氧化物；以及
在所述顶部沟槽氧化物的顶部上形成读出字线，并在所述SOI层的暴露表面的顶部上形成写入字线，其中所述读出字线是包括侧栅极和顶栅极的晶体管的一个组件，所述侧栅极连接到所述节点导体，所述顶栅极连接到所述读出字线。
2.根据权利要求1的方法，进一步包括：在围绕所述过孔接触的所述SOI层中形成掺杂剂区域。
3.根据权利要求1的方法，进一步包括：在去除所述氧化物帽层之后且在形成所述顶部沟槽氧化物之前，形成氮化物层。
4.根据权利要求1的方法，其中形成位于所述存储沟槽内的电介质材料且将其用作所述侧栅极的栅极电介质。
5.根据权利要求1的方法，进一步包括至少一个写入字线，所述写入字线在所述SOI层的表面上的所述读出字线附近，所述SOI层的表面包括位于所述SOI层的表面上的转移栅极氧化物。
6.根据权利要求1的方法，进一步包括：至少在向下延伸到所述SOI层中的所述读出字线附近形成无边界位线接触。
7.根据权利要求6的方法，进一步包括：在垂直于所述读出字线延伸的所述无边界位线接触的顶部上形成位线导体。
CN2006800307121A 2005-08-24 2006-06-27 具有侧栅控和顶栅控读出晶体管的双端口增益单元 Active CN101248529B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/161,962 2005-08-24
US11/161,962 US7459743B2 (en) 2005-08-24 2005-08-24 Dual port gain cell with side and top gated read transistor
PCT/EP2006/063581 WO2007023011A2 (en) 2005-08-24 2006-06-27 Dual port gain cell with side and top gated read transistor

Publications (2)

Publication Number Publication Date
CN101248529A CN101248529A (zh) 2008-08-20
CN101248529B true CN101248529B (zh) 2010-05-19

Family

ID=37771966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800307121A Active CN101248529B (zh) 2005-08-24 2006-06-27 具有侧栅控和顶栅控读出晶体管的双端口增益单元

Country Status (7)

Country Link
US (2) US7459743B2 (zh)
EP (1) EP1938378B1 (zh)
JP (1) JP5102767B2 (zh)
KR (1) KR101013302B1 (zh)
CN (1) CN101248529B (zh)
TW (1) TWI413983B (zh)
WO (1) WO2007023011A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101541319B (zh) 2006-10-31 2013-09-18 托莱多大学 Src和Src家族激酶的Na+/K+-ATP酶特异性肽抑制剂/激活剂
JP4524699B2 (ja) * 2007-10-17 2010-08-18 ソニー株式会社 表示装置
EP2477494B1 (en) 2009-09-16 2015-11-11 The University of Toledo Na/k-atpase ligands, ouabain antagonists, assays and uses thereof
EP2494599B1 (en) * 2009-10-30 2020-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101894400B1 (ko) 2009-12-28 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
WO2011088210A1 (en) 2010-01-13 2011-07-21 The University Of Toledo Materials and methods related to sodium/potassium adenosine triphosphatase and src
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8792284B2 (en) * 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
US8743590B2 (en) * 2011-04-08 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device using the same
US9111634B2 (en) 2012-07-13 2015-08-18 Freescale Semiconductor, Inc. Methods and structures for multiport memory devices
KR20140092537A (ko) 2013-01-16 2014-07-24 삼성전자주식회사 메모리 셀 및 이를 포함하는 메모리 장치
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
US9646972B2 (en) * 2013-09-25 2017-05-09 Intel Corporation Methods of forming buried vertical capacitors and structures formed thereby
KR102168652B1 (ko) 2013-12-16 2020-10-23 삼성전자주식회사 감지 증폭기, 그것을 포함하는 반도체 메모리 장치 및 그것의 읽기 방법
US10878889B2 (en) * 2015-12-23 2020-12-29 Intel Corporation High retention time memory element with dual gate devices
EP3602559A4 (en) * 2017-03-22 2021-02-17 INTEL Corporation BUILT-IN MEMORY USING SELF-ALIGNED TOP GRID THIN FILM TRANSISTORS

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763181A (en) * 1986-12-08 1988-08-09 Motorola, Inc. High density non-charge-sensing DRAM cell
US5220530A (en) * 1990-08-07 1993-06-15 Oki Electric Industry Co., Ltd. Semiconductor memory element and method of fabricating the same
US5675160A (en) * 1995-03-15 1997-10-07 Nec Corporation Semiconductor memory device having an internal amplification function
CN1202012A (zh) * 1997-06-11 1998-12-16 西门子公司 纵向晶体管
CN1222767A (zh) * 1997-11-28 1999-07-14 西门子公司 存储单元装置及其制作方法
CN1457101A (zh) * 2002-05-08 2003-11-19 因芬尼昂技术股份公司 动态记忆胞元

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370557A (ja) * 1986-09-12 1988-03-30 Nec Corp 半導体メモリセル
JPH01307256A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd 半導体記憶装置
JP3227917B2 (ja) 1993-07-26 2001-11-12 ソニー株式会社 増幅型ｄｒａｍ用メモリセルおよびその製造方法
EP0766312B1 (de) * 1995-09-26 2002-01-16 Infineon Technologies AG Selbstverstärkende DRAM-Speicherzellenanordnung
US5732014A (en) 1997-02-20 1998-03-24 Micron Technology, Inc. Merged transistor structure for gain memory cell
JP2001093988A (ja) * 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
JP2001230329A (ja) 2000-02-16 2001-08-24 Sony Corp 半導体記憶装置
JP2002118240A (ja) * 2000-10-05 2002-04-19 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
US6750097B2 (en) * 2002-07-30 2004-06-15 International Business Machines Corporation Method of fabricating a patterened SOI embedded DRAM/eDRAM having a vertical device cell and device formed thereby
DE10248722A1 (de) * 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
US6804142B2 (en) * 2002-11-12 2004-10-12 Micron Technology, Inc. 6F2 3-transistor DRAM gain cell
US6964897B2 (en) * 2003-06-09 2005-11-15 International Business Machines Corporation SOI trench capacitor cell incorporating a low-leakage floating body array transistor
US7232719B2 (en) * 2005-03-28 2007-06-19 Promos Technologies Inc. Memories having a charge storage node at least partially located in a trench in a semiconductor substrate and electrically coupled to a source/drain region formed in the substrate
US20070045698A1 (en) * 2005-08-31 2007-03-01 International Business Machines Corporation Semiconductor structures with body contacts and fabrication methods thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763181A (en) * 1986-12-08 1988-08-09 Motorola, Inc. High density non-charge-sensing DRAM cell
US5220530A (en) * 1990-08-07 1993-06-15 Oki Electric Industry Co., Ltd. Semiconductor memory element and method of fabricating the same
US5675160A (en) * 1995-03-15 1997-10-07 Nec Corporation Semiconductor memory device having an internal amplification function
CN1202012A (zh) * 1997-06-11 1998-12-16 西门子公司 纵向晶体管
CN1222767A (zh) * 1997-11-28 1999-07-14 西门子公司 存储单元装置及其制作方法
CN1457101A (zh) * 2002-05-08 2003-11-19 因芬尼昂技术股份公司 动态记忆胞元

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-230329A 2001.08.24

Also Published As

Publication number Publication date
US20070047293A1 (en) 2007-03-01
JP5102767B2 (ja) 2012-12-19
TWI413983B (zh) 2013-11-01
CN101248529A (zh) 2008-08-20
TW200725617A (en) 2007-07-01
WO2007023011A3 (en) 2007-06-21
US7790530B2 (en) 2010-09-07
EP1938378A2 (en) 2008-07-02
EP1938378B1 (en) 2013-03-20
KR20080036202A (ko) 2008-04-25
US20090047756A1 (en) 2009-02-19
WO2007023011A2 (en) 2007-03-01
JP2009506526A (ja) 2009-02-12
WO2007023011B1 (en) 2007-07-12
US7459743B2 (en) 2008-12-02
KR101013302B1 (ko) 2011-02-09

Similar Documents

Publication Publication Date Title
CN101248529B (zh) 具有侧栅控和顶栅控读出晶体管的双端口增益单元
JP4074451B2 (ja) 半導体装置の製造方法
CN105702568B (zh) 静态随机存取存储器的制造方法与半导体装置的制造方法
TWI271862B (en) Memory cell
GB2341724A (en) Method for fabricating a high-density semiconductor memory device
KR19990030194A (ko) 반도체 소자에서의 감소된 기생 누설
US7449382B2 (en) Memory device and fabrication method thereof
US20050017285A1 (en) Novel embedded dual-port DRAM process
JP2008504685A (ja) Ａｌ２Ｏ３誘電体を用いるメモリ・セルの絶縁構造
US7304342B2 (en) Semiconductor memory cell and associated fabrication method
JPH11312794A (ja) 埋め込み層の形成方法
TWI792136B (zh) 半導體裝置結構
WO2023020072A1 (zh) 半导体结构及其制备方法
US6593610B2 (en) Memory cell arrays
US20190348419A1 (en) Integrated Assemblies Which Include Carbon-Doped Oxide, and Methods of Forming Integrated Assemblies
JPH04233272A (ja) ダブルトレンチ半導体メモリ及びその製造方法
JP3887267B2 (ja) Ｄｒａｍデバイス及びｄｒａｍデバイスのトランジスタ・ゲートとセル・キャパシタ・デバイスを同時に製造する方法
US7173302B2 (en) Integrated circuit arrangement having capacitors and having planar transistors and fabrication method
JP5132120B2 (ja) ゲイン・セル、及びそれを製造し、用いる方法
CN114975446A (zh) 基于平场晶体管的动态随机存取存储器
JP2000058674A (ja) 半導体記憶装置及びその製造方法
TW201243919A (en) Method for preparing contact plug structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171121

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171121

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.