CN1222767A - 存储单元装置及其制作方法 - Google Patents

存储单元装置及其制作方法 Download PDF

Info

Publication number
CN1222767A
CN1222767A CN98122939A CN98122939A CN1222767A CN 1222767 A CN1222767 A CN 1222767A CN 98122939 A CN98122939 A CN 98122939A CN 98122939 A CN98122939 A CN 98122939A CN 1222767 A CN1222767 A CN 1222767A
Authority
CN
China
Prior art keywords
monocrystalline
island
semiconductor region
polycrystalline
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98122939A
Other languages
English (en)
Other versions
CN1146049C (zh
Inventor
E·贝尔塔诺里
G·贝克曼
H·克罗瑟
M·比安科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1222767A publication Critical patent/CN1222767A/zh
Application granted granted Critical
Publication of CN1146049C publication Critical patent/CN1146049C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Abstract

在一个具有存储单元的存储单元装置中,在其存储单元中,在电容器极板(14)的多晶的半导体材料和单晶的半导体区(19)之间存在电气连接,由非晶形的材料构成的小岛(13)设在多晶的半导体材料和单晶的半导体区之间的电气连接的范围内。小岛(13)特别是通过割裂通过热氧化形成的非晶形层被建立的。该存储单元装置特别是具有槽电容器的动态存储器装置。

Description

存储单元装置及其制作方法
在存储单元装置中，特别是在动态存储器装置中，信息以电荷的形式被存储在各个存储单元中。其中，电荷大多被存储在存储电容器中。其中，电荷只有在有限的时间内保留在存储电容器中。在现今的动态存储器装置中，在存储电容器中的保持时间为约2至3秒。为了更长时间地保留存储的信息，这些存储的信号应被定期刷新。
实践表明，存储单元装置中的各个存储单元具有波动很大的保持时间。这就是说，在这些存储单元中的保持时间在很短的数值之间，譬如在10毫秒和一般的2至3秒之间波动，这种又称为可变的滞留时间故障是不可预见的。
发明的任务在于提供一种存储单元装置，在该存储单元中，存储的电荷的保持时间的波动有所减少。此外，发明的任务还在于提供一种用于制作这种存储单元装置的方法。
按照发明，解决以上任务的技术方案在于权利要求1所述的存储单元装置以及权利要求6所述的、用于制作这种存储单元装置的方法。其它的权利要求描述了发明的其它实施形式。
在具有其中在电容器极板的多晶的半导体材料和单晶的半导体区之间存在电气连接的存储单元的存储单元装置中，在多晶的半导体材料和单晶的半导体区之间的电气连接的范围内设有非晶形的材料构成的小岛。这些由非晶形的材料构成的小岛稳定单晶的半导体区和电容器极板的多晶的半导体材料之间的界面。据此，使如下情况得以避免，即在制作过程中，特别是在热处理步骤中，多晶的半导体材料和单晶的半导体区之间的界面因如下原因发生变化，即一方面出现从单晶的半导体区的表面向多晶的半导体材料中的外延生长和另一方面出现从多晶的半导体材料向单晶的半导体区中的晶粒生长。
这些小岛最好以不规则的点阵形式呈面地设在电气连接的范围内。
这些小岛的形状可以是多种多样的。这些小岛特别是为球形、椭圆形、旋转椭圆形或不规则的形状。各个小岛特别是可为不同的形状。
发明从如下考虑出发：可变的滞留时间故障效应在存储单元中被观察，在这些存储单元中，在单晶的半导体区和电容器极板的多晶的半导体材料之间存在电气连接。可变的滞留时间故障效应特别是在这样的存储单元中被观察，在这些存储单元中，在单晶的半导体区中设有一个选择晶体管，该选择晶体管的源/漏区与一个设在一个槽内的、由多晶的半导体材料构成的电容器极板电气连接。该可变的滞留时间故障效应也出现在具有多层式电容器的存储单元中。
试验表明，有可变的滞留时间故障效应的存储单元在单晶的半导体区中显示出晶体缺陷，该晶体缺陷出自单晶的半导体区和多晶的半导体材料之间的界面。这些缺陷被视为多晶的半导体材料和单晶的半导体区之间的不稳定的界面的结果。
按照发明，在多晶的半导体材料和单晶的半导体区之间设有由非晶形的材料构成的小岛。这些小岛既对单晶的半导体区的表面又对多晶的半导体材料的表面造成机械压力。该对所述的表面造成的机械压力在热处理过程中可防止出自单晶的半导体区的表面的外延生长和出自多晶的半导体材料的晶粒生长。通过出自多晶的半导体材料的晶粒生长，在多晶的半导体材料中存在的晶格缺陷被传递到单晶的半导体区中。从单晶的半导体区的表面到多晶的半导体材料中外延生长在单晶的半导体区中也造成晶体缺陷。在发明的存储单元装置中，这些可导致位错的缺陷通过设置由非晶形的材料构成的小岛被避免。
同时，由非晶形的材料构成的小岛可确保多晶的半导体材料和单晶的半导体区之间的电气接触，因为载流子可穿过由非晶形的材料构成的小岛之间从多晶的半导体材料达到单晶的半导体区中。此外，掺杂物可在多晶的半导体材料和单晶的半导体区之间扩散。
绝缘的材料，特别是SiO2或Si3N4和导电的材料，特别是钨或其它的高熔点的金属均适于用作由非晶形的材料构成的小岛。
单晶的半导体区特别是半导体衬底的构成部分，该半导体衬底至少在电气连接的范围内具有单晶硅。单晶的硅片或SOI-衬底的多晶的硅层适用作半导体衬底。
由非晶形的材料构成的小岛最好由氧化硅构成。
在制作存储单元装置时，最好把一层具有预先给定的厚度的非晶形的层镀敷到电气连接范围内的单晶的半导体区的表面上。在该镀敷层上再镀敷上多晶的半导体材料。其中，非晶形层确保多晶的半导体材料多晶地生长。为了形成由非晶形的材料构成的小岛，最好进行届时非晶形层分解到小岛中的热处理步骤。
在与双极性晶体管相关的情况下，通过热处理过程由事先贯通的氧化物层形成氧化物小岛这种方法已被H.Schaber等人在IEDM1987，第170～173页中公开。其中，采用这种热处理步骤的目的在于割裂所谓的原氧化物层或储存氧化物层，该原氧化物层或储存氧化物层在暴露的硅表面上不可控地形成并在双极性的晶体管中，在发射极的表面上导致发射极和发射极引线之间的电阻值增大。通过在双极性晶体管中对层间氧化物层的热割裂，发射极电阻被改善。可是，H.Schaber等人在IEDM1987，第170～173页中代表的文献没有指出由非晶形的材料构成的小岛对在单晶的半导体区中形成缺陷的影响。
单晶的半导体区特别是选择晶体管的一个源/漏区。电容器极板特别是设在一个蚀刻入一个半导体衬底中的槽中并且是一个所谓的槽电容器的构成部分，该槽电容器除具有电容器极板外，还具有电容器介质和半导体衬底的一个与槽相邻的部分作为反电极。电容器极板也可设在其内设有选择晶体管的半导体衬底的表面上并且可以是多层式电容器的构成部分。
小岛最好是如此设置的，即相邻的小岛之间的距离与小岛的直径之比为至多10∶1，最好为至多2∶1和1∶1之间。这种设置可确保通过小岛造成的压力均匀地分布到电气连接范围内的单晶的半导体区的表面上并据此沿整个范围防止缺陷的形成。
平行于单晶的半导体区的表面，小岛最好具有0.5纳米至50纳米的尺寸范围。相邻的小岛之间的距离也为0.5纳米至50纳米。垂直于单晶的半导体区的表面，小岛的厚度为0.5纳米至15纳米。其中，其上设有小岛的表面分别被视为单晶的半导体区的表面。该表面特别是可处在其中设有电容器极板的槽的墙的上部范围内，并且是垂直于半导体衬底的主面伸展的。
按照一个优选的实施形状，平行于单晶的半导体区的表面，小岛具有8纳米至约12纳米的尺寸范围。相邻的小岛之间的距离为约12纳米。垂直于单晶的半导体区的表面，小岛的厚度为约8纳米。
在制作存储单元装置时，非晶形的层最好通过热氧化被建立。为了确保可控地制作具有预先给定厚度的非晶形层，在制作时，在氧化的气氛中，遵守预定温度和时间。其中，氧化的气氛可通过残余气体中的氧、大气中的氧、特别是空气中的氧，或通过有目的地加入的、具有氧的反应气体被实现。在较低的温度下，特别是在500℃至625℃的温度下进行热氧化对非晶形层的层厚的可控制性是有利的。
用于建立小岛的热处理最好在450℃和1150℃之间的范围内进行。其中，如下情况被利用，即在如此高的温度时，小岛自发地被形成，这些上岛的直径和间距是可通过非晶形层的厚度预先给定的。
由非晶形的材料构成的小岛也可以其它的方式，譬如通过非晶形层的淀积被形成，其中，淀积借助统计形成的掩膜或借助电子束蚀刻被建立。
下面详细说明在附图中所示的实施例。附图中的示图不是成比例的。附图所示为：
图1具有一层非晶形层和一层多晶的半导体层的单晶半导体区，
图2在通过热处理建立小岛之后，具有多晶的半导体层的单晶半导体区，
图3具有分别有一个选择晶体管和一个槽电容器的存储单元的存储单元装置的截面图。
一层非晶形的层2被镀敷到单晶的半导体区1的表面上(该单晶的半导体区1是一个单晶的硅片的或一层单晶的硅层的构成部分，该单晶的硅层或单晶的硅片设在SOI-衬底的一层被掩盖的隔离层的表面上)并且一层多晶硅层3被镀敷到非晶形层2上(见图1)。非晶形层2在控制其厚度0.5纳米的情况下由SiO2形成。
为了建立非晶形层2，单晶的半导体区1的表面先通过用氢氟酸蚀刻被净化。届时，在暴露的半导体表面上偶然和不受控制地生长出的原氧化物(又称储存氧化物)被完全消除。随后，具有经蚀刻暴露的表面的、单晶的半导体区1被装入炉内。在装入炉中时，暴露的半导体表面处于大气之中，届时重新发生原氧化物。发生的原氧化物的厚度与单晶的半导体区1的掺杂浓度、与晶体走向和与装炉过程的持续时间有关。如果单晶的半导体区的掺杂浓度为1017cm-3砷并且装炉的持续时间为1小时，则在单晶的半导体区1的晶体走向为<100>的情况下形成其厚度为0.3纳米的原氧化物层。进炉是在尽可能低的温度时，即500℃时进行的。
在装炉后，炉子被关闭并且通过具有最终厚度的非晶形层2通过对加热温度和氧化持续时间的精确控制被形成。在温度为500℃和氧化持续时间为6分钟的情况下，形成其最终层厚为0.5纳米的非晶形层2。在装炉时形成的原氧化物也是非晶形层2的一部分。
在炉子被关闭后残余的和含氧的大气用作形成非晶形层2时的炉内氧化气氛。
在形成具有预定厚度的非晶形层2之后，炉内的氧化气氛被抽走。炉内温度被升高到随后淀积多晶硅层3所需的淀积温度625℃。该淀积是在应用含硅的过程气体，譬如硅烷的情况下进行的。淀积时的过程气体不含氧，据此，非晶形层2的厚度保持不变。多晶硅层3以300纳米的厚度被淀积。
通过在950℃和1150℃之间的温度范围内的热处理，到此时连续的非晶形层2被割裂并且由此形成由非晶形的材料构成的小岛2′。这些小岛2′呈面地位于单晶的半导体区1的表面和多晶硅层3之间。各个小岛2′是球形的、椭圆形的或不规则形状的。此外，布局是不均匀覆盖的。
如果非晶形层以0.5纳米的层厚被形成并且热处理步骤在1100℃的温度下进行5秒钟，则产生基本上椭圆形的小岛2′并且其平行于单晶的半导体区1的尺寸为8纳米至20纳米，相邻的小岛2′间的距离为12纳米。小岛2′的垂直于单晶的半导体区1的表面的厚度为8纳米。如此地设置小岛2′一方面可保证在单晶的半导体区1和多晶硅层3之间具有热力学稳定的界面，另一方面可使多晶硅层3和单晶的半导体区1之间以确定的电触点进行电气连接。
在淀积多晶硅层3和用以建立小岛2′的热处理步骤之间一般还进行许多其它的过程步骤。用于建立小岛2′的热处理步骤譬如可与用于使掺杂物活化和/或扩散的热处理步骤同时进行。
用于建立非晶形层2的氧化气氛也可通过有目标的供氧被形成。为此，譬如可采用一座有真空闸门的热处理炉，在把单晶的半导体区置入之后，向炉内供氧气。此外，也可采用一座在其内为3去除不受控制地生长出的原氧化物单晶的半导体区1被净化蚀刻的炉子。通过有目标地供氧，非晶形层2随后受到控制地被延生。不仅在其内非晶形层2和多晶硅层3在同一室内被形成的炉子适用作热处理炉，而且多室式炉也适用作热处理炉。非晶形层2也可在多晶硅层3被淀积时所用的同一温度下被形成。可是，在这种情况下，须很精确地控制氧化的持续时间和供氧量。
为了制作具有分别有一个沟道电容器和一个选择晶体管的存储单元的存储单元装置，在P型掺杂的、具有<100>走向的硅衬底10中，深度为8微米的槽11通过掩蔽的、各向异性的蚀刻被形成。
电容器介质12在槽11的表面上被形成。该电容器介质12作为由第一SiO2层、Si3N4层和第二SiO2层构成的、总厚度为5纳米的三重叠层被形成。
电容器介质12分别在槽11的侧面11′的上部范围内被去除，据此，单晶的硅衬底10的表面在侧面11′的上部范围内被剥露。如借助图1和2所说明的那样，在侧面11′的上部范围内，在单晶的硅衬底10的剥露的表面上，一层由SiO2构成的、其厚度为0.5纳米的非晶形层受到控制地被建立，在后步过程步骤中，由该非晶形层形成由非晶形的材料构成的小岛13。结合关系到图1和2所进行的描述也适用于由SiO2构成的非晶形层的建立。
通过淀积有掺杂的多晶硅层，由多晶硅构成的电容器极板14被建立，这些电容器极板14基本上充满槽11。在由多晶硅构成的电容器极板14和单晶的硅衬底10之间，以受控制的厚度生长的、非晶形的层设在侧面11′的上部，据此，构成电容器极板14的多晶硅层受控制地、多晶地生长。
随后，在硅的局部氧化(LOCOS)过程或在浅的槽隔离(STI)过程中建立隔离结构15，隔离结构15分别罩住两个相邻的槽11的侧面11′的上部。
随后，在单晶的硅衬底10的主面上敷上栅极介质16，该栅极介质16通过热氧化被建立，其层厚为12.5纳米。
字线17随后被建立，其中，在两个相邻的槽11之间设有两条字线17。字线17被譬如由SiO2构成的字线绝缘18包围。
通过注入磷和/或砷，一个源/漏区19在字线17和相邻的槽11之间被建立并且一个共同的源/漏区20在两条字线之间被建立。
随后，在1100℃的温度下进行热处理步骤，处理时间为5秒钟，在该热处理步骤中，一方面，源/漏区19、20的掺杂物被活化和被扩散，另一方面，由非晶形的材料构成的小岛13通过割裂设在侧面11′上的非晶形层被建立。由非晶形的材料构成的小岛13基本上是椭圆形的，并且其平行于侧面11′的尺寸为8纳米至20纳米。其垂直于侧面11′的厚度为约8纳米。相邻的小岛13之间的距离为约12纳米。小岛13可使电容器极板14和硅衬底10中的单晶的源/漏区19之间的界面变得稳定并且特别是防止出自该界面进入源/漏区19、20和硅衬底10的任何缺陷(在图3中的小岛13的示图是示意性的并且是被大大地放大了的。实际上，在图示的截面上有许多小岛13)。
随后以公开的方式制作存储单元装置，特别是钝化层21被淀积，在该钝化层21中，接往共同的源/漏区20的位线接点22被建立。
存储单元装置中的每个存储单元具有一个槽电容器和一个选择晶体管。槽电容器分别由电容器极板14、电容器介质12和周围的、P型掺杂的衬底材料构成。选择晶体管分别由源/漏区19、20。位于19、20之间的栅极介质16和相应的字线17构成。电容器极板14与源/漏区19之一电气连接，由非晶形的材料构成的小岛13设在该电气连接的范围内。

Claims (12)

1．具有存储单元的存储单元装置，在这些存储单元之中，在电容器极板(14)的多晶的半导体材料和单晶的半导体区(19)之间存在电气连接，其中，由非晶形的材料构成的小岛(13)设在多晶的半导体材料(14)和单晶的半导体区(19)的电气连接的范围内。
2．按照权利要求1所述的存储单元装置，其中，小岛(13)的设置准则在于，相邻的小岛(13)之间的距离与小岛(13)的直径之比为至多10∶1。
3．按照权利要求1或2所述的存储单元装置，
-其中，电容器极板(14)是存储电容器的一部分，该存储电容器为槽电容器结构，
-其中，单晶的半导体区(19)是选择晶体管的一个源/漏区，该选择晶体管设在半导体衬底(10)中。
4．按照权利要求1至3之一所述的存储单元装置，
-其中，单晶的半导体区(19)至少在电气连接的范围内具有单晶的硅，
-其中，电容器极板(14)至少在电气连接的范围内具有多晶的硅，
-其中，小岛(13)具有SiO2。
5．按照权利要求1至4之一所述存储单元装置，
其中，平行于单晶的半导体区(19)的表面，小岛(13)具有0.5至50纳米的尺寸范围并且相邻的小岛(13)之间的距离为0.5纳米至50纳米，并且垂直于单晶的半导体区(19)的表面，小岛(13)具有0.5纳米至15纳米的厚度。
6．用于制作具有存储单元的存储单元装置的方法，在存储单元中，电气连接在电容器极板的多晶的半导体材料和单晶的半导体区之间被建立，
-其中，在电气连接的范围内，一非晶形的层(2)在单晶的半导体区(1)的表面上以预定的厚度被建立，
-其中，电容器极板的多晶的半导体材料(3)被镀敷到非晶形的层(2)上，
-其中，热处理步骤被进行，在该步骤中，从非晶形的层(2)中建立由非晶形的材料构成的小岛(2′)。
7．按照权利要求6所述的方法，
其中，小岛的建立准则在于，相邻的小岛(2′)之间的距离与小岛(2′)的直径之比为至多10∶1。
8．按照权利要求6或7所述的方法，
-其中，单晶的半导体区(1)的表面通过蚀刻被剥落，
-其中，非晶形的层(2)在氧化的气氛中，在预定的温度和氧化时间中通过热氧化被建立，
-其中，多晶的半导体材料(3)在一个炉中被淀积，在该炉中，热氧化事先至少部分地被进行。
9．按照权利要求8所述的方法，
其中，热氧化在低于淀积多晶的半导体材料(3)时所用的温度下被进行。
10．按照权利要求8或9所述的方法，
-其中，单晶的半导体区(1)至少在电气连接的范围内具有硅，
-其中，电容器极板至少在电气连接的范围内具有多晶的硅，
-其中，非晶形的层由SiO2形成，
-其中，非晶形的层在500至625时和经过4至8分钟的氧化时间通过热氧化被建立，
-其中，用于建立小岛(2′)的热处理是在950至1150℃时进行的。
11．按照权利要求6至10之一所述的方法，
其中，平行于单晶的半导体区(1)的表面，小岛(2′)具有0.5至50纳米的尺寸并且相邻的小岛(2′)之间的距离为0.5至50纳米，并且垂直于单晶的半导体区(1)的表面，小岛(2′)具有0.5至15纳米的厚度。
12．按照权利要求6至11之一所述的方法制作的、具有存储单元的存储单元装置，在存储单元中，在电容器极板的多晶的半导体材料和单晶的半导体区之间存在电气连接。
CNB981229395A 1997-11-28 1998-11-27 存储单元装置及其制作方法 Expired - Fee Related CN1146049C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19752968.2 1997-11-28
DE19752968A DE19752968C1 (de) 1997-11-28 1997-11-28 Speicherzellenanordnung und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
CN1222767A true CN1222767A (zh) 1999-07-14
CN1146049C CN1146049C (zh) 2004-04-14

Family

ID=7850210

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981229395A Expired - Fee Related CN1146049C (zh) 1997-11-28 1998-11-27 存储单元装置及其制作方法

Country Status (7)

Country Link
US (1) US6583464B1 (zh)
EP (1) EP0920059A3 (zh)
JP (1) JP3676596B2 (zh)
KR (1) KR100443547B1 (zh)
CN (1) CN1146049C (zh)
DE (1) DE19752968C1 (zh)
TW (1) TW409413B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248529B (zh) * 2005-08-24 2010-05-19 国际商业机器公司 具有侧栅控和顶栅控读出晶体管的双端口增益单元

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795869B1 (fr) * 1999-07-01 2005-05-20 Ibm Procedes ameliores de formation de la connexion enterree et de sa barriere quantique dans des condensateurs de cellules a tranchee profonde
US6066527A (en) * 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process
DE19957123B4 (de) * 1999-11-26 2006-11-16 Infineon Technologies Ag Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher
US6486024B1 (en) * 2000-05-24 2002-11-26 Infineon Technologies Ag Integrated circuit trench device with a dielectric collar stack, and method of forming thereof
DE10119873A1 (de) * 2001-04-24 2002-10-31 Infineon Technologies Ag Verfahren zur Herstellung von Metall/Halbleiter-Kontakten
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
DE10240106A1 (de) * 2002-08-30 2004-03-11 Infineon Technologies Ag Ausbildung einer elektrischen Verbindung zwischen Strkturen in einem Halbleitersubstrat
KR100505418B1 (ko) * 2003-04-14 2005-08-05 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
US20040228168A1 (en) 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US7335934B2 (en) 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
CN1307722C (zh) * 2003-09-01 2007-03-28 茂德科技股份有限公司 具有沟槽电容器的动态随机存取存储器及其制造方法
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7933142B2 (en) 2006-05-02 2011-04-26 Micron Technology, Inc. Semiconductor memory cell and array using punch-through to program and read same
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
US8264041B2 (en) 2007-01-26 2012-09-11 Micron Technology, Inc. Semiconductor device with electrically floating body
US8518774B2 (en) 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
KR101397598B1 (ko) * 2007-07-16 2014-05-23 삼성전자 주식회사 반도체 집적 회로 장치 및 그 제조 방법
US8194487B2 (en) 2007-09-17 2012-06-05 Micron Technology, Inc. Refreshing data of memory cells with electrically floating body transistors
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
WO2010102106A2 (en) 2009-03-04 2010-09-10 Innovative Silicon Isi Sa Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
KR20120006516A (ko) 2009-03-31 2012-01-18 마이크론 테크놀로지, 인크. 반도체 메모리 디바이스를 제공하기 위한 기술들
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
KR20130007609A (ko) 2010-03-15 2013-01-18 마이크론 테크놀로지, 인크. 반도체 메모리 장치를 제공하기 위한 기술들
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8829585B2 (en) * 2011-05-31 2014-09-09 International Business Machines Corporation High density memory cells using lateral epitaxy
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258468A (ja) * 1985-05-13 1986-11-15 Hitachi Ltd 半導体記憶装置およびその製造方法
US4801988A (en) * 1986-10-31 1989-01-31 International Business Machines Corporation Semiconductor trench capacitor cell with merged isolation and node trench construction
JPS63158869A (ja) * 1986-12-23 1988-07-01 Oki Electric Ind Co Ltd 半導体メモリ装置
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
KR940007391B1 (ko) * 1991-08-23 1994-08-16 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
US5631184A (en) * 1992-03-13 1997-05-20 Fujitsu Limited Method of producing a semiconductor device having a fin type capacitor
JP2838337B2 (ja) * 1992-03-27 1998-12-16 三菱電機株式会社 半導体装置
US5330928A (en) * 1992-09-28 1994-07-19 Industrial Technology Research Institute Method for fabricating stacked capacitors with increased capacitance in a DRAM cell
US5422294A (en) * 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US5364813A (en) * 1993-09-01 1994-11-15 Industrial Technology Research Institute Stacked DRAM poly plate capacitor
US5360758A (en) * 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5395786A (en) * 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
SG71683A1 (en) * 1995-09-15 2000-04-18 Chartered Semiconductor Mfg Three-dimensional polysilicon capacitor for high density integrated circuit applications
JP2795313B2 (ja) * 1996-05-08 1998-09-10 日本電気株式会社 容量素子及びその製造方法
US5830532A (en) * 1996-05-18 1998-11-03 Texas Instruments Corporated Method to produce ultrathin porous silicon-oxide layer
US5793075A (en) * 1996-07-30 1998-08-11 International Business Machines Corporation Deep trench cell capacitor with inverting counter electrode
JP3132435B2 (ja) * 1997-09-22 2001-02-05 日本電気株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248529B (zh) * 2005-08-24 2010-05-19 国际商业机器公司 具有侧栅控和顶栅控读出晶体管的双端口增益单元

Also Published As

Publication number Publication date
US6583464B1 (en) 2003-06-24
CN1146049C (zh) 2004-04-14
JPH11220100A (ja) 1999-08-10
JP3676596B2 (ja) 2005-07-27
TW409413B (en) 2000-10-21
EP0920059A3 (de) 2001-09-26
KR19990045513A (ko) 1999-06-25
EP0920059A2 (de) 1999-06-02
DE19752968C1 (de) 1999-06-24
KR100443547B1 (ko) 2004-11-16

Similar Documents

Publication Publication Date Title
CN1146049C (zh) 存储单元装置及其制作方法
US5464791A (en) Method of fabricating a micro-trench storage capacitor
US5043049A (en) Methods of forming ferroelectric thin films
US4479831A (en) Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment
KR100234228B1 (ko) 초대규모 집적회로용의, 비소로 도핑된 매끄러운 다결정 실리콘층의 제조방법
US6255159B1 (en) Method to form hemispherical grained polysilicon
EP0051249A2 (en) Process for forming epitaxially extended polycrystalline structures
KR900007607B1 (ko) 격리 기층을 가진 반도체 기억장치 및 그 제조방법
CN109449160A (zh) 半导体装置
JPH07302887A (ja) 二重制御ゲートを有するｓｏｉ上の半導体ランダム・アクセス・メモリ・セル
KR19990072884A (ko) 다결정실리콘구조물의제조방법
US6287915B1 (en) Semiconductor device and manufacturing method therefor
US5854095A (en) Dual source gas methods for forming integrated circuit capacitor electrodes
CN1415113A (zh) 通过形成带有半球状硅的硅电极来制造电容器的方法
JPH11150249A (ja) 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス
US6448157B1 (en) Fabrication process for a semiconductor device
KR100230363B1 (ko) 반도체장치의 커패시터 제조방법
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
US5858853A (en) Method for forming capacitor electrode having jagged surface
US5237196A (en) Semiconductor device and method for manufacturing the same
JPH10275902A (ja) 半導体素子の電荷貯蔵電極形成方法及びフラッシュメモリ素子の電極形成方法
JPH10335607A (ja) 半導体装置の製造方法
US7157371B2 (en) Barrier layer and a method for suppressing diffusion processes during the production of semiconductor devices
US6069060A (en) Method of manufacturing a semiconductor device having a single crystal silicon electrode
KR100350588B1 (ko) Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040414

Termination date: 20091228