CN102593058A - Sram单元的制备法 - Google Patents
Sram单元的制备法 Download PDFInfo
- Publication number
- CN102593058A CN102593058A CN2012100473896A CN201210047389A CN102593058A CN 102593058 A CN102593058 A CN 102593058A CN 2012100473896 A CN2012100473896 A CN 2012100473896A CN 201210047389 A CN201210047389 A CN 201210047389A CN 102593058 A CN102593058 A CN 102593058A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- polysilicon gate
- doped region
- barrier layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000003068 static effect Effects 0.000 title abstract description 5
- 238000004519 manufacturing process Methods 0.000 title abstract 4
- 238000005530 etching Methods 0.000 claims abstract description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229920005591 polysilicon Polymers 0.000 claims abstract description 64
- 230000008021 deposition Effects 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 31
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000002360 preparation method Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 abstract description 11
- 230000005611 electricity Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000427 thin-film deposition Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种SRAM单元的制备方法，以及一种减小SRAM单元漏电流的方法，在此基础上，本发明还提供了一种上述方法制备的SRAM单元。在侧墙薄膜沉积之前，先沉积一层特殊接触孔刻蚀停止层，然后再进行通常的侧墙薄膜沉积，使得形成侧墙后，在侧墙底部以及侧墙与多晶硅栅侧壁之间仍然保留有特殊接触孔刻蚀停止层。在之后进行的接触孔刻蚀工艺过程中，由于有特殊接触孔刻蚀停止层的存在，共享接触孔不会直接停在轻掺杂区域之上，从而减小了SRAM的漏电。
Description
技术领域
本发明涉及一种半导体器件的制备方法，尤其涉及一种静态随机存储器（SRAM）单元的形成方法、以及所述方法制备的SRAM器件。
背景技术
随着微电子技术的不断发展，存储器呈现出高集成度、快速、低功耗的发展趋势。相比于DRAM，静态随机读写存储器（SRAM）不需要刷新电路即能保存内标存储的数据，而且，不像DRAM那样每隔一段时间需要固定刷洗充电，否则内部数据会消失，因此，SRAM具有更好的性能。作为存储器大家庭中的一员，SRAM近年来得到了长足的发展，作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。
但是SRAM集成度较低，与相同容量的DRAM相比，需要很大的体积，因此，SRAM的一个重要指标就是其面积。为了节约面积，目前90nm以下工艺代中，基本都采用如图1所示的SRAM的结构。图1为SRAM单元的版图，包括有源区1、多晶硅栅2、和接触孔这三个层次，为了节约面积，90nm以下工艺代中，都采用了共享接触孔这一技术，通过缩短连线以达到节约面积的目的。共享接触孔31与普通接触孔32的大小不同，且为长方形，把多晶硅栅2和有源区1直接相连。
共享接触孔虽然可以节省SRAM的面积，但会带来工艺上的问题。沿图1中切线（箭头）做截面图对所带来的问题进行解释，截面如图2所示。图2A为接触孔刻蚀前的截面图，在多晶硅栅2两侧的部分有源区上，覆盖有侧墙6，侧墙6通常为氮化硅；侧墙6外侧有源区由注入形成重掺杂区域7；侧墙6下面的有源区由注入形成轻掺杂区域8；多晶硅栅2、侧墙6、以及有源区1之上覆盖有接触孔刻蚀停止层9和层间介质10，接触孔刻蚀停止层9通常为氮化硅薄膜；接下来进行接触孔刻蚀，以及钨填充和钨平坦化工艺，形成共享接触孔31，其截面如图2B所示。如果工艺未进行优化，则侧墙6会被完全刻蚀掉，共享接触孔31会停在轻掺杂区域8之上，由于轻掺杂区域8结深较浅，从而很容易引起漏电的问题。
目前集成电路设计中，50%以上的SOC芯片面积是由SRAM占据，存储器功耗占整个SOC芯片的25%~50%，随着工艺的不断进步，这个比例还将越来越大，因此，SRAM功耗问题越来越引起人们的关注，其中，漏电流功耗占SRAM总功耗的比重随着CMOS工艺的进步越来越大，因此，减小SRAM的漏电非常重要。
发明内容
针对目前漏电问题，本发明提出了一种新的SRAM单元的制备方法，该方法可以减小静态随机存储器的漏电流。
本发明的第一个方面是提供一种SRAM单元的制备方法，步骤包括：
步骤1，提供衬底，衬底中包括有源区、浅沟槽和掺杂区，浅沟槽与掺杂区不接触；在衬底上形成有多晶硅栅极；掺杂区包括重掺杂区和靠近多晶硅栅极的轻掺杂区；
在多晶硅栅极的至少靠近掺杂区的一侧沉积一层第一刻蚀阻挡层（作为沉积接触孔刻蚀停止层），使所述第一刻蚀阻挡层覆盖轻掺杂区上方；
多晶硅栅极两侧形成侧墙；
步骤2，在衬底、多晶硅栅极以及侧墙上方依次沉积第二刻蚀阻挡层和层间介质；
步骤3，在多晶硅栅极和掺杂区上方进行接触孔刻蚀工艺，形成共享接触孔，刻蚀过程中，第二刻蚀阻挡层与第一刻蚀阻挡层刻蚀速度比大于1（高第二刻蚀阻挡层/第一刻蚀阻挡层选择比），使共享接触孔刻蚀停止在第一刻蚀阻挡层、多晶硅栅极、和掺杂区上表面。
其中：
所述第一刻蚀阻挡层优选为碳化硅。
所述第二刻蚀阻挡层优选为氮化硅。
所述侧墙优选为氮化硅。
本发明的第二个方面是提供一种SRAM单元，包括衬底，衬底中包括有源区、浅沟槽和掺杂区，浅沟槽与掺杂区不接触；在衬底上形成有多晶硅栅极，掺杂区包括重掺杂区和靠近多晶硅栅极的轻掺杂区。
在多晶硅栅极和掺杂区上方有共享接触孔，在共享接触孔与轻掺杂区之间有第一刻蚀阻挡层。
多晶硅栅极不与共享接触孔接触的一侧形成有侧墙，侧墙与多晶硅栅极之间可以有第一刻蚀阻挡层，也可以没有第一刻蚀阻挡层。
在共享接触孔两侧的衬底以及多晶硅栅极和侧墙上方依次沉积有第二刻蚀阻挡层、和层间介质。
在共享接触孔下方可以没有侧墙，但是也可以有侧墙存在。
第一刻蚀阻挡层还可以覆盖多晶硅栅极接触共享接触孔的一侧。
其中：
所述第一刻蚀阻挡层优选为碳化硅。
所述第二刻蚀阻挡层优选为氮化硅。
所述侧墙优选为氮化硅。
本发明的第三个方面是提供一种减小SRAM漏电流的方法，采用上述SRAM单元的制备方法在掺杂区、多晶硅栅极上方形成共享接触孔，并且享接触孔下方通过第一刻蚀阻挡层与轻掺杂区隔开，使共享接触孔不与轻掺杂区接触。
本发明SRAM单元的制备方法，在侧墙薄膜沉积之前，先沉积一层特殊接触孔刻蚀停止层（如碳化硅薄膜），然后再进行通常的侧墙薄膜沉积，使得形成侧墙后，在侧墙底部以及侧墙与多晶硅栅侧壁之间仍然保留有特殊接触孔刻蚀停止层。在之后进行的接触孔刻蚀工艺过程中，由于有特殊接触孔刻蚀停止层的存在，共享接触孔不会直接停在轻掺杂区域之上，从而减小了SRAM的漏电。
附图说明
图1为现有技术SRAM单元版图；
图2A为现有技术SRAM单元接触孔刻蚀前的截面图；
图2B为现有技术SRAM单元接触孔刻蚀后的截面图；
图3为本发明SRAM单元制备方法中，共享接触孔刻蚀前的截面图；
图4为本发明SRAM接触孔形成方法中，共享接触孔刻蚀后的SRAM单元截面图。
具体实施方式
本发明提供了一种SRAM单元的制备方法，以及一种减小SRAM单元漏电流的方法，在侧墙薄膜沉积之前，先沉积一层特殊接触孔刻蚀停止层（如碳化硅薄膜），然后再进行通常的侧墙薄膜沉积，使得形成侧墙后，在侧墙底部以及侧墙与多晶硅栅侧壁之间仍然保留有特殊接触孔刻蚀停止层。在之后进行的接触孔刻蚀工艺过程中，由于有特殊接触孔刻蚀停止层的存在，共享接触孔不会直接停在轻掺杂区域之上，从而减小了SRAM的漏电。
在此基础上，本发明还提供了一种上述方法制备的SRAM单元。
下面参照附图，通过具体实施例对本发明SRAM单元的制备方法、减小SRAM单元漏电流的方法以及所述方法制备的SRAM单元进行详细的介绍和描述，以使更好的理解本发明内容，但是应当理解的是，下述实施例并不限制本发明范围。
实施例1
步骤1
参照图3，提供衬底，衬底中包括有源区1、浅沟槽5和掺杂区，浅沟槽5与掺杂区不接触；在衬底上形成有多晶硅栅极2；掺杂区包括重掺杂区7和靠近多晶硅栅极的轻掺杂区8。
在多晶硅栅极的两侧分别沉积一层碳化硅薄膜11（作为沉积接触孔刻蚀停止层），碳化硅薄膜11为L型，覆盖在轻掺杂区8的上方以及多晶硅栅极2的侧壁。
多晶硅栅极2的两侧形成侧墙6；侧墙6与多晶硅栅极2之间有碳化硅薄膜11。
步骤2
参照图3，在衬底、多晶硅栅极2以及侧墙6的上方依次沉积碳化硅层9和层间介质10。
步骤3
参照图4，在多晶硅栅极2和掺杂区8上方进行接触孔刻蚀工艺，形成共享接触孔31，刻蚀过程中，采用高碳化硅/氮化硅选择比的刻蚀方法，使共享接触孔刻蚀停止在碳化硅薄膜11、多晶硅栅极2、和重掺杂区7的上表面。
如图4所示，本实施例制备的SRAM单元中，包括衬底，衬底中包括有源区1、浅沟槽5和掺杂区，浅沟槽5与掺杂区不接触；在衬底上形成有多晶硅栅极2，掺杂区包括重掺杂区7和靠近多晶硅栅极的轻掺杂区8。
在多晶硅栅极2和掺杂区上方有共享接触孔31，在共享接触孔31与轻掺杂区8之间有碳化硅薄膜11。
多晶硅栅极2不与共享接触孔31接触的一侧形成有侧墙6，侧墙6与多晶硅栅极2之间也有碳化硅薄膜11。在共享接触孔31下方没有侧墙，而是通过氮化硅薄膜11与轻掺杂区隔开。
在共享接触孔31两侧的衬底以及多晶硅栅极和侧墙上方依次沉积有氮化硅9、和层间介质10。
由于有特殊接触孔刻蚀停止层11的存在，共享接触孔31不会直接停在轻掺杂区域8之上，从而减小了SRAM的漏电。
实施例2
步骤1
参照图3，提供衬底，衬底中包括有源区1、浅沟槽5和掺杂区，浅沟槽5与掺杂区不接触；在衬底上形成有多晶硅栅极2；掺杂区包括重掺杂区7和靠近多晶硅栅极的轻掺杂区8。
在多晶硅栅极的靠近掺杂区的一侧沉积一层碳化硅薄膜11（作为沉积接触孔刻蚀停止层），碳化硅薄膜11为L型，覆盖在轻掺杂区8的上方以及多晶硅栅极2的侧壁。
多晶硅栅极2的两侧形成侧墙6；靠近掺杂区的侧墙与多晶硅栅极2之间有碳化硅薄膜11。
步骤2
参照图3，在衬底、多晶硅栅极2以及侧墙6的上方依次沉积碳化硅层9和层间介质10。
步骤3
参照图4，在多晶硅栅极2和掺杂区8上方进行接触孔刻蚀工艺，形成共享接触孔31，刻蚀过程中，采用高碳化硅/氮化硅选择比的刻蚀方法，使共享接触孔刻蚀停止在碳化硅薄膜11、多晶硅栅极2、和重掺杂区7的上表面。
如图4所示，本实施例制备的SRAM单元中，包括衬底，衬底中包括有源区1、浅沟槽5和掺杂区，浅沟槽5与掺杂区不接触；在衬底上形成有多晶硅栅极2，掺杂区包括重掺杂区7和靠近多晶硅栅极的轻掺杂区8。
在多晶硅栅极2和掺杂区上方有共享接触孔31，在共享接触孔31与轻掺杂区8之间有碳化硅薄膜11。
多晶硅栅极2不与共享接触孔31接触的一侧形成有侧墙6，在共享接触孔31下方没有侧墙，而是通过氮化硅薄膜11与轻掺杂区隔开。
在共享接触孔31两侧的衬底以及多晶硅栅极和侧墙上方依次沉积有氮化硅9、和层间介质10。
由于有特殊接触孔刻蚀停止层11的存在，共享接触孔31不会直接停在轻掺杂区域8之上，从而减小了SRAM的漏电。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (9)
1.一种SRAM单元的制备方法，其特征在于，步骤包括：
步骤1，提供衬底，衬底中包括有源区、浅沟槽和掺杂区，浅沟槽与掺杂区不接触；在衬底上形成有多晶硅栅极；掺杂区包括重掺杂区和靠近多晶硅栅极的轻掺杂区；
在多晶硅栅极的至少靠近掺杂区的一侧沉积一层第一刻蚀阻挡层（作为沉积接触孔刻蚀停止层），使所述第一刻蚀阻挡层覆盖轻掺杂区上方；
多晶硅栅极两侧形成侧墙；
步骤2，在衬底、多晶硅栅极以及侧墙上方依次沉积第二刻蚀阻挡层和层间介质；
步骤3，在多晶硅栅极和掺杂区上方进行接触孔刻蚀工艺，形成共享接触孔，刻蚀过程中，第二刻蚀阻挡层与第一刻蚀阻挡层刻蚀速度比大于1（高第二刻蚀阻挡层/第一刻蚀阻挡层选择比），使共享接触孔刻蚀停止在第一刻蚀阻挡层、多晶硅栅极、和掺杂区上表面。
2.根据权利要求1所述的方法，其特征在于，第二刻蚀阻挡层为氮化硅。
3.根据权利要求1或2所述的方法，其特征在于，第一刻蚀阻挡层为碳化硅。
4.根据权利要求1所述的方法，其特征在于，所述侧墙为氮化硅。
5.一种根据权利要求1所述方法制备的SRAM单元，其特征在于，衬底中包括有源区、浅沟槽和掺杂区，浅沟槽与掺杂区不接触；在衬底上形成有多晶硅栅极，掺杂区包括重掺杂区和靠近多晶硅栅极的轻掺杂区；
在多晶硅栅极和掺杂区上方有共享接触孔，在共享接触孔与轻掺杂区之间有第一刻蚀阻挡层；
多晶硅栅极不与共享接触孔接触的一侧形成有侧墙，在共享接触孔两侧的衬底以及多晶硅栅极和侧墙上方依次沉积有第二刻蚀阻挡层、和层间介质。
6.根据权利要求5所述的SRAM单元，其特征在于，第二刻蚀阻挡层为氮化硅。
7.根据权利要求5所述的SRAM单元，其特征在于，第一刻蚀阻挡层为碳化硅。
8.根据权利要求5所述的SRAM单元，其特征在于，所述侧墙为氮化硅。
9.一种减小SRAM漏电流的方法，其特征在于，采用权利要求1所述的SRAM单元的制备方法在掺杂区、多晶硅栅极上方形成共享接触孔，并且享接触孔下方通过第一刻蚀阻挡层与轻掺杂区隔开，使共享接触孔不与轻掺杂区接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100473896A CN102593058A (zh) | 2012-02-28 | 2012-02-28 | Sram单元的制备法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100473896A CN102593058A (zh) | 2012-02-28 | 2012-02-28 | Sram单元的制备法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102593058A true CN102593058A (zh) | 2012-07-18 |
Family
ID=46481514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100473896A Pending CN102593058A (zh) | 2012-02-28 | 2012-02-28 | Sram单元的制备法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102593058A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112582410A (zh) * | 2019-09-30 | 2021-03-30 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018254A1 (en) * | 2005-07-25 | 2007-01-25 | Samsung Electronics Co., Ltd. | Shared contact structure, semiconductor device and method of fabricating the semiconductor device |
-
2012
- 2012-02-28 CN CN2012100473896A patent/CN102593058A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018254A1 (en) * | 2005-07-25 | 2007-01-25 | Samsung Electronics Co., Ltd. | Shared contact structure, semiconductor device and method of fabricating the semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112582410A (zh) * | 2019-09-30 | 2021-03-30 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8492818B2 (en) | High capacitance trench capacitor | |
| JP4074451B2 (ja) | 半導体装置の製造方法 | |
| CN101248529B (zh) | 具有侧栅控和顶栅控读出晶体管的双端口增益单元 | |
| CN108389837B (zh) | 晶体管结构、存储器结构及其制备方法 | |
| US7951666B2 (en) | Deep trench capacitor and method | |
| CN1794457A (zh) | 低成本的深沟槽去耦电容器器件及其制造方法 | |
| CN102543857A (zh) | Sram共享接触孔的形成方法 | |
| CN108878424A (zh) | 一种采用埋入式位线的晶体管结构及其制造方法 | |
| CN208189569U (zh) | 晶体管结构及存储器结构 | |
| KR101479153B1 (ko) | 반도체 구조 및 그 형성 방법, ｓｒａｍ 메모리 유닛, 및 ｓｒａｍ 메모리 | |
| US20150162337A1 (en) | Pattern factor dependency alleviation for edram and logic devices with disposable fill to ease deep trench integration with fins | |
| CN102184927B (zh) | 具有贯穿隐埋绝缘层的区域间触点的器件及其制造方法 | |
| US20150214234A1 (en) | Semiconductor device and method for fabricating the same | |
| CN106158868B (zh) | 掩膜式只读存储阵列、其制作方法以及存储器的制作方法 | |
| CN102593058A (zh) | Sram单元的制备法 | |
| KR20030020284A (ko) | 유전체 칼라 스택을 구비한 집적회로 트렌치 디바이스 및그 제조방법 | |
| CN103208495B (zh) | 半导体装置及其制造方法 | |
| CN208336228U (zh) | 一种采用埋入式位线的晶体管结构 | |
| US8703575B2 (en) | Method of forming isolation area and structure thereof | |
| CN113497042B (zh) | 半导体结构及其形成方法 | |
| CN103187351B (zh) | 集成电路的制作方法 | |
| US20230292483A1 (en) | Semiconductor structure and fabrication method thereof | |
| US20240221827A1 (en) | Cmos sram structure with bulk nmos transistors and fully insulated pmos transistors in one bulk wafer | |
| CN110349957B (zh) | 半导体结构及形成方法、静态随机存取存储器及形成方法 | |
| CN110400804A (zh) | 双端口sram的制造方法和双端口sram |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120718 |