CN111863818B - Sram器件及其形成方法 - Google Patents

Sram器件及其形成方法 Download PDF

Info

Publication number
CN111863818B
CN111863818B CN202010998495.7A CN202010998495A CN111863818B CN 111863818 B CN111863818 B CN 111863818B CN 202010998495 A CN202010998495 A CN 202010998495A CN 111863818 B CN111863818 B CN 111863818B
Authority
CN
China
Prior art keywords
layer
protective layer
forming
side wall
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010998495.7A
Other languages
English (en)
Other versions
CN111863818A (zh
Inventor
周儒领
蔡君正
詹奕鹏
许宗能
吴佳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202010998495.7A priority Critical patent/CN111863818B/zh
Publication of CN111863818A publication Critical patent/CN111863818A/zh
Application granted granted Critical
Publication of CN111863818B publication Critical patent/CN111863818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种本发明提供的SRAM器件及其形成方法，有选择性的刻蚀所述刻蚀阻挡层和保护层，使保护层在形成开孔的刻蚀过程中能很好的保留，保护层具有高致密性，在形成开孔的过程中可对侧墙起到很好的保护作用。形成共享接触孔后，共享接触孔下方的侧墙依然保留，侧墙能很好的保护轻掺杂区，避免形成漏电通道，从而提升SRAM器件器件的可靠性和电性能。形成仅覆盖侧墙的保护层；保护层覆盖所述侧墙起到保护侧墙的作用，侧墙以外的其他区域没有保护层覆盖，特别是源极（或漏极），如此一来，刻蚀阻挡层与源极（或漏极）直接接触，高拉伸张力的刻蚀阻挡层可提升晶体管载流子的迁移率。

Description

SRAM器件及其形成方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种SRAM器件及其形成方法。
背景技术
SRAM器件(Static Random Access Memory)即静态随机存储器，不用刷新电路，速度快，常用于各种集成电路的存储器。
图1为一个6T SRAM器件的存储单元的示意图，例如Q1和Q2为PMOS，Q3和Q4为NMOS，T1和T2为两个传输管。其中Q3、Q1的输入端和Q4、Q2的输出端连在一起，Q4、Q2的输入端和Q3、Q1的输出端连在一起，组成一个锁存器。
图2为图1中的6T SRAM器件存储单元的局部版图，其中，Q1为第一上拉晶体管，Q2为第二上拉晶体管，01为Q1的多晶硅栅极，02为Q2的多晶硅栅极。随着集成电路线宽的减小，集成度的提高，通常为了缩小SRAM器件版图面积，引入共享接触孔A将Q1的输入端多晶硅栅极01和Q2的输出端源极连在一起。
共享接触孔虽然可以节省SRAM器件的面积，但会带来工艺上的问题。在形成共享接触孔刻蚀开孔过程中，覆盖Q2的轻掺杂区的侧墙在刻蚀中易受损伤，很大一部分被刻蚀掉，由于Q2的轻掺杂区域的结深较浅，易引起漏电问题，影响SRAM器件器件的可靠性和电性能。
发明内容
本发明的目的在于提供一种SRAM器件的形成方法，在形成共享接触孔的过程中，保护位于轻掺杂区上方的侧墙，避免形成漏电通道，从而提升SRAM器件器件的可靠性和电性能。
本发明提供一种SRAM器件的形成方法，包括：
提供衬底，所述衬底上形成有相邻的两晶体管，所述两晶体管均包括多晶硅栅极和位于所述多晶硅栅极两侧的侧墙；其中一个所述晶体管的所述多晶硅栅极和另一个所述晶体管的源极或漏极相邻；所述侧墙下方形成有轻掺杂区；
形成仅覆盖所述侧墙的保护层；
形成覆盖所述衬底、所述多晶硅栅极和所述保护层的刻蚀阻挡层；
形成覆盖所述刻蚀阻挡层的层间介质层；
刻蚀位于其中一个所述晶体管的多晶硅栅极和侧墙上方以及位于另一个所述晶体管的源极或漏极上方的所述层间介质层和所述刻蚀阻挡层形成开孔；刻蚀过程中，所述刻蚀阻挡层与所述保护层刻蚀速率选择比大于1，使所述开孔停止在所述保护层；
刻蚀去除所述开孔暴露出的所述保护层形成共享接触孔，所述共享接触孔停止在其中一个所述晶体管的多晶硅栅极和侧墙上表面以及另一个所述晶体管的源极或漏极上表面。
进一步的，所述保护层包括：等离子体增强氧化层、富硅二氧化硅层和正硅酸乙酯二氧化硅层中的任意一种或两种以上的组合。
进一步的，形成所述正硅酸乙酯二氧化硅层的工艺包括：
对正硅酸乙酯液体进行气化处理，产生正硅酸乙酯气体；
将氧气和所述正硅酸乙酯气体通入反应腔室反应；
对所述氧气和所述正硅酸乙酯气体进行解离后反应，生成所述正硅酸乙酯二氧化硅层。
进一步的，形成所述富硅二氧化硅层的工艺包括：工艺气体为O2和SiH4，所述O2 的流量为15 ~ 35sccm ，所述SiH4的流量为20 ~45sccm，反应腔室的功率为2500 ~ 5000W。
进一步的，所述保护层的厚度为50~100Å。
进一步的，所述多晶硅栅极和所述源极（或漏极）上各自形成有金属硅化物。
进一步的，还包括：形成互连层，所述互连层填充在所述共享接触孔中，且所述互连层将所述其中一个所述晶体管的多晶硅栅极和另一个所述晶体管的源极或漏极电连接。
进一步的，所述侧墙包括至少一层氧化物层和/或至少一层氮化物层。
进一步的，所述刻蚀阻挡层包括氮化硅层。
本发明还提供一种SRAM器件，包括：
衬底，所述衬底上形成有相邻的两晶体管，所述两晶体管均包括多晶硅栅极和位于所述多晶硅栅极两侧的侧墙；其中一个所述晶体管的所述多晶硅栅极和另一个所述晶体管的源极或漏极相邻；所述侧墙下方形成有轻掺杂区；
其中一个所述晶体管的多晶硅栅极和侧墙上方以及另一个所述晶体管的源极或漏极上方形成有共享接触孔，在所述共享接触孔两侧的所述侧墙上方依次形成有保护层、刻蚀阻挡层和层间介质层；
其中，所述保护层仅覆盖所述侧墙。
与现有技术相比，本发明具有如下有益效果：
本发明提供的SRAM器件及其形成方法，包括：提供衬底；形成仅覆盖所述侧墙的保护层；形成覆盖所述衬底、所述多晶硅栅极和所述保护层的刻蚀阻挡层；刻蚀位于其中一个所述晶体管的多晶硅栅极和侧墙上方以及位于另一个所述晶体管的源极或漏极上方的所述层间介质层和所述刻蚀阻挡层形成开孔；刻蚀过程中，所述刻蚀阻挡层与所述保护层刻蚀速率选择比大于1，使所述开孔停止在所述保护层；刻蚀去除所述开孔暴露出的所述保护层形成共享接触孔。本发明有选择性的刻蚀所述刻蚀阻挡层和保护层，使所述保护层在形成开孔的刻蚀过程中能很好的保留，所述保护层具有高致密性，在形成开孔的过程中可对侧墙起到很好的保护作用。形成共享接触孔后，共享接触孔下方的侧墙依然保留，侧墙能很好的保护轻掺杂区，避免形成漏电通道，从而提升SRAM器件器件的可靠性和电性能。
形成仅覆盖所述侧墙的保护层；保护层覆盖所述侧墙可以起到保护侧墙的作用，侧墙以外的其他区域没有保护层覆盖，特别是源极或漏极，如此一来，刻蚀阻挡层与源极或漏极直接接触，高拉伸张力的刻蚀阻挡层可提升晶体管载流子的迁移率。
附图说明
图1为一种SRAM器件的结构示意图。
图2为图1所示SRAM器件的局部版图。
图3为本发明实施例的SRAM器件的形成方法流程示意图。
图4为本发明实施例的SRAM器件的局部版图。
图5至图8为本发明实施例的SRAM器件的形成方法各步骤示意图。
其中，附图标记如下：
11-衬底；12-源极（或漏极）；13-金属硅化物；14-轻掺杂区；15-栅氧化层；16-多晶硅栅极；17-金属硅化物；18-侧墙；19-保护层；20-刻蚀阻挡层；21-层间介质层；22-互连层；V1-开孔；V2-共享接触孔。
具体实施方式
基于上述研究，本发明实施例提供了一种SRAM器件及其形成方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种SRAM器件的形成方法，如图3所示，包括：
提供衬底，所述衬底上形成有相邻的两晶体管，所述两晶体管均包括多晶硅栅极和位于所述多晶硅栅极两侧的侧墙；其中一个所述晶体管的所述多晶硅栅极和另一个所述晶体管的源极或漏极相邻；所述侧墙下方形成有轻掺杂区；
形成仅覆盖所述侧墙的保护层；
形成覆盖所述衬底、所述多晶硅栅极和所述保护层的刻蚀阻挡层；
形成覆盖所述刻蚀阻挡层的层间介质层；
刻蚀位于其中一个所述晶体管的多晶硅栅极和侧墙上方以及位于另一个所述晶体管的源极或漏极上方的所述层间介质层和所述刻蚀阻挡层形成开孔；刻蚀过程中，所述刻蚀阻挡层与所述保护层刻蚀速率选择比大于1，使所述开孔停止在所述保护层；
刻蚀去除所述开孔暴露出的所述保护层形成共享接触孔，所述共享接触孔停止在其中一个所述晶体管的多晶硅栅极和侧墙上表面以及另一个所述晶体管的源极或漏极上表面。
下面结合图4至图8介绍本发明实施例的SRAM器件的形成方法的各步骤。图4为本实施例的SRAM器件版图局部示意图。图5至图8为图4中从CC’处剖面示意图。
如图4和图5所示，提供衬底11，所述衬底11上形成有相邻的两晶体管（T1和T2），所述两晶体管均包括多晶硅栅极和位于所述多晶硅栅极两侧的侧墙。其中一个所述晶体管T1的所述多晶硅栅极16a和另一个所述晶体管T2的源极12（或漏极）相邻；所述侧墙（18a、18b）下方形成有轻掺杂区14。在衬底11和多晶硅栅极（16a、16b）之间形成有栅极氧化层15。栅极氧化层15的材质可以是二氧化硅，其可利用热氧化的方式形成，利用氧原子与衬底中的硅发生反应，从而生成硅的氧化物。栅极氧化层15可作为后续进行的离子注入工艺的遮蔽层，同时其可防止污染物沾污到所述衬底11上，以防止所述半导体衬底11 的表面被污染。栅极氧化层15的厚度例如为100~160Å。
多晶硅栅极（16a、16b）的形成工艺可以采用化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。多晶硅栅极（16a、16b）的厚度例如为800~3200Å。
多晶硅栅极（16a、16b）的形成方法可选用低压化学气相淀积(LPCVD) 工艺。形成所述多晶硅层的工艺条件包括:反应气体为硅烷(SiH4)时，所述硅烷的流量范围可为100~200立方厘米/分钟(sccm) ，反应腔内温度范围可为700~750摄氏度，反应腔内压力可为250~350毫米示柱(mTorr) ，所述反应气体中还可包括缓冲气体，所述缓冲气体可为氮气(He)或氮气。然后进行图案化，以在所述衬底上形成多晶硅栅极。
侧墙（18a、18b）的材料例如是氮化硅、氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，间隙壁的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极两侧形成侧墙的工艺例如化学气相沉积，所述侧墙（18a、18b）可通过沉积和刻蚀形成的。所述侧墙（18a、18b）结构可以包括至少一层氧化物层（O）和/或至少一层氮化物层（N），例如可以为ONO或NON结构；其用于在后续进行蚀刻或离子注入时保护栅极16的侧壁不受损伤。
具体的，所述多晶硅栅极（16a、16b）上方形成有金属硅化物17，后续工艺需要在金属硅化物17上方形成接触孔，在接触孔中填充金属层与金属硅化物17接触并电连接，以将多晶硅栅极16的电信号引出，金属硅化物17用以降低接触电阻。所述源极（或漏极）12上方形成有金属硅化物13，后续工艺需要在金属硅化物13上方形成接触孔，在接触孔中填充金属层与金属硅化物13接触并电连接，以将源极12（或漏极）的电信号引出，金属硅化物13用以降低接触电阻。
形成仅覆盖所述侧墙的保护层19；保护层19覆盖所述侧墙可以起到保护侧墙的作用，侧墙以外的其他区域没有保护层覆盖，特别是源极12（或漏极），如此一来，刻蚀阻挡层（例如为氮化硅层）与源极12（或漏极）直接接触，高拉伸张力的氮化硅层可提升晶体管载流子的迁移率。所述保护层的厚度例如为50~100Å。
所述保护层包括：等离子体增强氧化层（PEOX）、富硅二氧化硅层（SRO）和正硅酸乙酯二氧化硅层中的任意一种或两种以上的组合。
等离子体增强氧化层（PEOX）可利用等离子体增强化学气相沉积(PECVD) 工艺形成。反应源SiH4 的能量范围例如为100W~300W。等离子体增强氧化层（PEOX）具有高致密性，可对侧墙起到很好的保护作用。
富硅二氧化硅层（SRO）的形成工艺包括：在注入O2 的同时，从位于高密度等离子体反应腔顶部的硅烷阀继续注入SiH4，从而沉积形成富硅二氧化硅层（SRO）。所述O2 的流量例如为15 ~ 35sccm ，所述SiH4的流量例如为20 ~ 45sccm。在此阶段中，由于所注入的气体中硅的含量相对较大，因此所沉积的保护层的主要成分将为富硅二氧化硅层SRO。高密度等离子体反应腔的功率的大小可以为2500 ~ 5000W。本步骤中的富硅二氧化硅保护层沉积工艺的持续时间一般为5s~20s。由于富硅二氧化硅层（SRO）的致密度比较大，因此可以有效地阻止后续刻蚀工艺中等离子体对侧墙的轰击。
本实施例提供采用TEOS工艺制备二氧化硅薄膜的方法，所述制备方法包括：
对TEOS(正硅酸乙酯)液体进行气化处理，产生TEOS气体，气化的温度例如为80℃～120℃。
将氧气(O2)和所述TEOS雾滴通入反应腔室，其中，所述氧气的气体流量与所述TEOS的液体流量的比值不小于3.2。进一步的，所述氧气的气体流量与所述TEOS的液体流量的比值大于等于 3.8，小于等于4.3，以使得TEOS气体与所述氧气进行充分反应，完全消耗掉TEOS中的C2H5离子，使其以副产物的形式排出，避免残留在二氧化硅薄膜表面的C2H5离子在后续高温过程中产生碳硅化合物，影响二氧化硅性能的同时，还能避免氧气过多造成浪费。
所述TEOS气体通过惰性气体作为载体进入所述反应腔室，其中，所述惰性气体包括但不限于氦气(He)。示例性的，所述氦气(He)的气体流量与所述TEOS的液体流量的比值为1。
对所述氧气和所述TEOS气体进行解离后反应，生成正硅酸乙酯二氧化硅层。本实施例制备的正硅酸乙酯二氧化硅层具有更好的致密性，可以有效地阻止后续刻蚀工艺中等离子体对侧墙的轰击。
形成覆盖所述衬底11和所述保护层19的刻蚀阻挡层20，所述刻蚀阻挡层的材质例如为氮化硅层。
形成覆盖所述刻蚀阻挡层20的层间介质层21，所述层间介质层21例如为氧化硅层。
如图6所示，刻蚀位于其中一个所述晶体管T1的多晶硅栅极16a和侧墙18a上方以及位于另一个所述晶体管T2的源极12（或漏极）上方的所述层间介质层21和所述刻蚀阻挡层20形成开孔V1。刻蚀过程中所述刻蚀阻挡层20与所述保护层19具有高刻蚀速率选择比，示例性的，所述刻蚀阻挡层20与所述保护层19刻蚀速率选择比大于1，如此一来，开孔V1中的刻蚀阻挡层20被刻蚀去除，使所述开孔V1刻蚀停止在保护层19。保护层19能很好的保留，用于有效保护侧墙18a。
如图6和图7所示，进一步刻蚀，刻蚀去除所述开孔V1暴露出的所述保护层19形成共享接触孔V2，使所述共享接触孔V2刻蚀停止在其中一个所述晶体管T1的多晶硅栅极16a和侧墙18a上表面以及另一个所述晶体管T2的源极12（或漏极）上表面。进一步的，为减小接触电阻，所述多晶硅栅极（16a、16b）和所述源极（或漏极）12上各自形成有金属硅化物（13、17）。所述共享接触孔V2刻蚀停止在所述多晶硅栅极16a上方的金属硅化物17上表面、所述侧墙18a上表面和所述源极12（或漏极）上方的金属硅化物13上表面。
图8为本实施例形成互连层22后的示意图；形成互连层22，所述互连层22填充在所述共享接触孔V2中，且所述互连层将所述其中一个所述晶体管T1的多晶硅栅极16a和另一个所述晶体管T2的源极12（或漏极）电连接。具体的，所述互连层22将位于所述多晶硅栅极上方的金属硅化物17和位于所述源极（或漏极）12上方的金属硅化物13电连接。本实施例给出了相邻的两晶体管共享接触孔的形成方法。
本实施例还提供一种SRAM器件，如图7所示，包括：
衬底11，所述衬底11上形成有相邻的两晶体管（T1和T2），所述两晶体管均包括多晶硅栅极和位于所述多晶硅栅极两侧的侧墙；其中一个所述晶体管T1的所述多晶硅栅极16a和另一个所述晶体管T2的源极或漏极相邻；所述侧墙（18a、18b）下方形成有轻掺杂区14；
其中一个所述晶体管T1的多晶硅栅极16a和侧墙18a上方以及另一个所述晶体管T2的源极12（或漏极）上方形成有共享接触孔V2，在所述共享接触孔V2两侧的所述侧墙上方依次形成有保护层19、刻蚀阻挡层20和层间介质层21；
其中，所述保护层19仅覆盖所述侧墙。
综上所述，本发明提供的SRAM器件及其形成方法，包括：提供衬底；形成仅覆盖所述侧墙的保护层；形成覆盖所述衬底、所述多晶硅栅极和所述保护层的刻蚀阻挡层；刻蚀位于其中一个所述晶体管的多晶硅栅极和侧墙上方以及位于另一个所述晶体管的源极或漏极上方的所述层间介质层和所述刻蚀阻挡层形成开孔；刻蚀过程中，所述刻蚀阻挡层与所述保护层刻蚀速率选择比大于1，使所述开孔停止在所述保护层；刻蚀去除所述开孔暴露出的所述保护层形成共享接触孔。本发明有选择性的刻蚀所述刻蚀阻挡层和保护层，使所述保护层在形成开孔的刻蚀过程中能很好的保留，所述保护层具有高致密性，在形成开孔的过程中可对侧墙起到很好的保护作用。形成共享接触孔后，共享接触孔下方的侧墙依然保留，侧墙能很好的保护轻掺杂区，避免形成漏电通道，从而提升SRAM器件器件的可靠性和电性能。
形成仅覆盖所述侧墙的保护层；保护层覆盖所述侧墙可以起到保护侧墙的作用，侧墙以外的其他区域没有保护层覆盖，特别是源极或漏极，如此一来，刻蚀阻挡层与源极或漏极直接接触，高拉伸张力的刻蚀阻挡层可提升晶体管载流子的迁移率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种SRAM器件的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有相邻的两晶体管，所述两晶体管均包括多晶硅栅极和位于所述多晶硅栅极两侧的侧墙；其中一个所述晶体管的所述多晶硅栅极和另一个所述晶体管的源极或漏极相邻；所述侧墙下方形成有轻掺杂区；
形成仅覆盖所述侧墙的保护层；
形成覆盖所述衬底、所述多晶硅栅极和所述保护层的刻蚀阻挡层；所述刻蚀阻挡层包括氮化硅层；所述刻蚀阻挡层与所述源极直接接触，高拉伸张力的所述氮化硅层提升晶体管载流子的迁移率；
形成覆盖所述刻蚀阻挡层的层间介质层；
刻蚀位于其中一个所述晶体管的多晶硅栅极和侧墙上方以及位于另一个所述晶体管的源极或漏极上方的所述层间介质层和所述刻蚀阻挡层形成开孔；刻蚀过程中，所述刻蚀阻挡层与所述保护层刻蚀速率选择比大于1，使所述开孔停止在所述保护层；
刻蚀去除所述开孔暴露出的所述保护层形成共享接触孔，所述共享接触孔停止在其中一个所述晶体管的多晶硅栅极和侧墙上表面以及另一个所述晶体管的源极或漏极上表面；
所述保护层包括：富硅二氧化硅层；形成所述富硅二氧化硅层的工艺包括：工艺气体为O2和SiH4，所述O2 的流量为15 ~ 35sccm ，所述SiH4的流量为20 ~45sccm，反应腔室的功率为2500 ~ 5000W。
2.如权利要求1所述的SRAM器件的形成方法，其特征在于，所述保护层包括：等离子体增强氧化层和正硅酸乙酯二氧化硅层中的任意一种或两种以上的组合。
3.如权利要求2所述的SRAM器件的形成方法，其特征在于，形成所述正硅酸乙酯二氧化硅层的工艺包括：
对正硅酸乙酯液体进行气化处理，产生正硅酸乙酯气体；
将氧气和所述正硅酸乙酯气体通入反应腔室反应；
对所述氧气和所述正硅酸乙酯气体进行解离后反应，生成所述正硅酸乙酯二氧化硅层。
4.如权利要求1所述的SRAM器件的形成方法，其特征在于，所述保护层的厚度为50~100Å。
5.如权利要求1至4任意一项所述的SRAM器件的形成方法，其特征在于，所述多晶硅栅极和所述源极或漏极上各自形成有金属硅化物。
6.如权利要求1至4任意一项所述的SRAM器件的形成方法，其特征在于，还包括：形成互连层，所述互连层填充在所述共享接触孔中，且所述互连层将所述其中一个所述晶体管的多晶硅栅极和另一个所述晶体管的源极或漏极电连接。
7.如权利要求1至4任意一项所述的SRAM器件的形成方法，其特征在于，所述侧墙包括至少一层氧化物层和/或至少一层氮化物层。
8.一种SRAM器件，其特征在于，包括：
衬底，所述衬底上形成有相邻的两晶体管，所述两晶体管均包括多晶硅栅极和位于所述多晶硅栅极两侧的侧墙；其中一个所述晶体管的所述多晶硅栅极和另一个所述晶体管的源极或漏极相邻；所述侧墙下方形成有轻掺杂区；其中一个所述晶体管的多晶硅栅极和侧墙上方以及另一个所述晶体管的源极或漏极上方形成有共享接触孔，在所述共享接触孔两侧的所述侧墙上方依次形成有保护层、刻蚀阻挡层和层间介质层；
其中，所述保护层仅覆盖所述侧墙，所述刻蚀阻挡层包括氮化硅层；所述刻蚀阻挡层与所述源极直接接触，高拉伸张力的所述氮化硅层提升晶体管载流子的迁移率；所述保护层包括：富硅二氧化硅层。
CN202010998495.7A 2020-09-22 2020-09-22 Sram器件及其形成方法 Active CN111863818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010998495.7A CN111863818B (zh) 2020-09-22 2020-09-22 Sram器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010998495.7A CN111863818B (zh) 2020-09-22 2020-09-22 Sram器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111863818A CN111863818A (zh) 2020-10-30
CN111863818B true CN111863818B (zh) 2021-01-29

Family

ID=72968509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010998495.7A Active CN111863818B (zh) 2020-09-22 2020-09-22 Sram器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111863818B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783947B (zh) * 2022-06-20 2022-10-11 晶芯成(北京)科技有限公司 半导体器件及其制备方法
CN115083918B (zh) * 2022-07-19 2022-11-04 合肥晶合集成电路股份有限公司 晶体管及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449586A (zh) * 2001-01-30 2003-10-15 株式会社日立制作所 半导体集成电路器件及其制造方法
CN102479789A (zh) * 2010-11-22 2012-05-30 台湾积体电路制造股份有限公司 用于半导体器件的间隔元件
CN102543857A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 Sram共享接触孔的形成方法
CN107068757A (zh) * 2016-01-29 2017-08-18 台湾积体电路制造股份有限公司 Finfet器件及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299076A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN102637644A (zh) * 2012-05-04 2012-08-15 上海华力微电子有限公司 提高静态随机存储器写入冗余度的方法
US8951876B2 (en) * 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449586A (zh) * 2001-01-30 2003-10-15 株式会社日立制作所 半导体集成电路器件及其制造方法
CN102479789A (zh) * 2010-11-22 2012-05-30 台湾积体电路制造股份有限公司 用于半导体器件的间隔元件
CN102543857A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 Sram共享接触孔的形成方法
CN107068757A (zh) * 2016-01-29 2017-08-18 台湾积体电路制造股份有限公司 Finfet器件及其形成方法

Also Published As

Publication number Publication date
CN111863818A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US6495424B2 (en) Semiconductor device
US6440817B2 (en) Methods of forming integrated circuitry
US7453116B2 (en) Semiconductor memory device and method of fabricating the same
US6632739B2 (en) Method for fabricating a semiconductor device
US20100072522A1 (en) Semiconductor device and fabrication method thereof
CN108573927B (zh) 半导体结构及其形成方法
CN111863818B (zh) Sram器件及其形成方法
JPH11251457A (ja) 半導体デバイス，メモリ・セル，およびその形成方法
KR20000006444A (ko) Ｍｏｓ트랜지스터의제조방법
KR100345432B1 (ko) 집적 회로 구조물
US6699746B2 (en) Method for manufacturing semiconductor device
US6261891B1 (en) Method of forming a passivation layer of a DRAM
US6376324B1 (en) Collar process for reduced deep trench edge bias
CN102496573A (zh) 沟槽绝缘栅型双极晶体管的制作方法
KR100295382B1 (ko) 반도체기억장치및그제조방법
US20230238449A1 (en) Semiconductor structure and forming method therefor
JP4322150B2 (ja) 半導体装置の製造方法
US20050062113A1 (en) Semiconductor device with an insulating layer including deuterium and a manufacturing method thereof
JPH11330067A (ja) 半導体装置およびその製造方法
CN112635328B (zh) 提高闪存的数据保持力的制造方法
US20060258115A1 (en) Semiconductor device and method of manufacturing the same
WO2024066167A1 (zh) 一种半导体结构的制备方法以及半导体结构
WO2024040698A1 (zh) 一种半导体结构的制作方法及其结构
KR100573484B1 (ko) 반도체 소자 및 그 제조 방법
KR100875039B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant