CN102637644A - 提高静态随机存储器写入冗余度的方法 - Google Patents
提高静态随机存储器写入冗余度的方法 Download PDFInfo
- Publication number
- CN102637644A CN102637644A CN2012101379637A CN201210137963A CN102637644A CN 102637644 A CN102637644 A CN 102637644A CN 2012101379637 A CN2012101379637 A CN 2012101379637A CN 201210137963 A CN201210137963 A CN 201210137963A CN 102637644 A CN102637644 A CN 102637644A
- Authority
- CN
- China
- Prior art keywords
- via etch
- random access
- access memory
- static random
- trombone slide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种提高静态随机存储器写入冗余度的方法。根据本发明的提高静态随机存储器写入冗余度的方法包括：当采用双重应力通孔刻蚀停止层应力处理时，所有NMOS器件的区域覆盖了张应力通孔刻蚀停止层，上拉管区域之外的其它所有PMOS器件区域覆盖了压应力通孔刻蚀停止层，上拉管区域的覆盖了张应力通孔刻蚀停止层；由此使上拉管区域与NMOS器件区域保留张应力。本发明在静态随机存储器制备工艺过程中，当采用双重应力通孔刻蚀停止层应力工程时，在上拉管区域使用可以在沟道中产生张应力的通孔刻蚀停止层，从而降低了上拉管空穴迁移率，增大了上拉管的等效电阻，提高了随机存储器写入冗余度。
Description
技术领域
本发明涉及半导体制备技术领域，更确切的说，本发明涉及一种提高静态随机存储器写入冗余度的方法、以及采用了该提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法。
背景技术
静态随机存储器（SRAM）作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。图1所示的是一个90纳米以下的通常的静态随机存储器单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域1所标示出来的为控制管（Pass Gate），该器件为一NMOS器件，区域2所标示出来的为下拉管（Pull Down MOS），该器件同样为一NMOS器件，区域3所标示出来的为上拉管（Pull Up MOS），该器件为一PMOS器件。
写入冗余度（Write Margin）是衡量静态随机存储器单元写入性能的一个重要参数，图2是一个静态随机存储器器件在写入时的工作示意图，图中4为控制管，5为下拉管，6为上拉管，假设节点7存储数据为低电位（即存储数据为“0”），相应的，节点8存储数据为高电位（即存储数据为“1”）。现在以向节点7写入高电位而节点8写入低电位为例，在写入动作前，位线9会被预充到高电位，位线10会被预充电到低电位，写入动作开始时，字线11打开，由于节点7初始存储的数据为低电位，所以初始状态时，上拉管6打开而下拉管5关闭。由于上拉管6和控制管4都是打开的，所以节点8的电位不再是“1”，而是位于某一中间电位。该中间电位由上拉管6和控制管4的等效电阻所决定。为了完成写入动作，节点8的中间电位必须小于一定数值，即控制管4和上拉管6的等效电阻的比例必须要小于一定数值，中间电位值越低，静态随机存储器单元的写入冗余度就越大。如果增大上拉管6的等效电阻，就可以降低节点8的中间电位，从而增大静态随机存储器单元的写入冗余度。
随着工艺代的进步，特别是在65纳米以下工艺代中，会采用通孔刻蚀停止层应力工程来提高CMOS器件性能。对于NMOS器件，沟道中的张应力，会对提高NMOS器件的电子迁移率有益，因此可以采用产生张应力的通孔刻蚀停止层的应力工程来提高NMOS器件的性能。而对于PMOS器件，沟道中的压应力，会对提高PMOS器件的空穴迁移率有益，因此可以采用产生压应力的通孔刻蚀停止层的应力工程来提高PMOS器件的性能。为了同时提高NMOS和PMOS器件的性能，双重通孔刻蚀停止层应力工程应运而生。双重通孔刻蚀停止层应力工程，其在NMOS器件区域会采用产生张应力的通孔刻蚀停止层，而在PMOS器件区域会采用产生压应力的通孔刻蚀停止层，从而达到同时提高NMOS和PMOS器件性能的目的。特别的，对于SRAM中的上拉管，由于其为一PMOS器件，所以通常工艺中会对其采用产生压应力的通孔刻蚀停止层应力工程。
但是，根据现有技术的静态随机存储器制造方法所制造的静态随机存储器的写入冗余度并不是特别理想，所以，希望能够提供一种可有效提高静态随机存储器写入冗余度的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种可有效提高静态随机存储器写入冗余度的方法、以及采用了该提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法。
根据本发明的第一方面，提供了一种提高静态随机存储器写入冗余度的方法，其包括：当采用双重应力通孔刻蚀停止层应力处理时，所有NMOS器件的区域覆盖了张应力通孔刻蚀停止层，上拉管区域之外的其它所有PMOS器件区域覆盖了压应力通孔刻蚀停止层，上拉管区域的覆盖了张应力通孔刻蚀停止层；由此使上拉管区域与NMOS器件区域保留张应力。
优选地，当采用双重应力通孔刻蚀停止层应力处理时，在移除PMOS器件区域的产生张应力通孔刻蚀停止层时，使得上拉管区域被光刻胶所覆盖，由此上拉管区域的产生张应力通孔刻蚀停止层得以保留；接下来沉积产生压应力的通孔刻蚀停止层，其中在上拉管区域上保留的张应力通孔刻蚀停止层上沉积了压应力通孔刻蚀停止层；在之后的移除NMOS区域的压应力通孔刻蚀停止层时，使得上拉管区域同NMOS器件一样被打开，上拉管区域的压应力通孔刻蚀停止层得以移除，最终上拉管区域留下的是张应力通孔刻蚀停止层。
优选地，所述提高静态随机存储器写入冗余度的方法用于45nm及以下静态随机存储器制备处理。
优选地，所述提高静态随机存储器写入冗余度的方法是通过逻辑运算实现的。
根据本发明的第二方面，提供了一种静态随机存储器制造方法，其采用了根据本发明的第一方面所述的提高静态随机存储器写入冗余度的方法。
本发明在静态随机存储器制备工艺过程中，当采用双重应力通孔刻蚀停止层应力工程时，在上拉管区域使用可以在沟道中产生张应力的通孔刻蚀停止层，从而降低了上拉管空穴迁移率，增大了上拉管的等效电阻，提高了随机存储器写入冗余度。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了通常的静态随机存储器单元的版图结构。
图2示意性地示出了静态随机存储器单元的电路结构。
图3是现有技术的工艺中采用双重应力通孔刻蚀停止层应力工程后，NMOS器件、PMOS器件和上拉管区域的通孔刻蚀停止层示意图。
图4示意性地示出了采用了根据本发明优选实施例的提高静态随机存储器写入冗余度的方法的上拉管区域采用张应力通孔刻蚀停止层的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
具体地说，参考图3来先描述现有技术。图3为现有技术的工艺中采用的示意图，在双重应力通孔刻蚀停止层应力工程处理之后，所有NMOS器件的区域NMOS1覆盖了第一张应力通孔刻蚀停止层L11，上拉管6区域之外的其它所有PMOS器件（以下称为“其它所有PMOS器件”）的区域PMOS2和上拉管6区域的覆盖了第一压应力通孔刻蚀停止层L21。
如图3所示，其中NMOS器件区域采用产生张应力的通孔刻蚀停止层（第一张应力通孔刻蚀停止层L11）覆盖，其沟道中产生的应力为张应力（第一沟道内张应力F11）。所有的PMOS器件区域和上拉管区域采用产生压应力的通孔刻蚀停止层（第一压应力通孔刻蚀停止层L21）覆盖，其沟道中产生的应力均为压应力（其它所有PMOS器件的第一沟道内压应力F21以及上拉管6的第二沟道内压应力F12）。
现在，参考图4来描述本发明的实施例。图4为本发明中上拉管区域采用张应力通孔刻蚀停止层的示意图。
如图4所示，在双重应力通孔刻蚀停止层应力工程处理之后，所有NMOS器件的区域NMOS1覆盖了第一张应力通孔刻蚀停止层L11，上拉管6区域之外的其它所有PMOS器件（即，“其它所有PMOS器件”）的区域PMOS2覆盖了压应力通孔刻蚀停止层（第二压应力通孔刻蚀停止层L22），上拉管6区域的覆盖了张应力通孔刻蚀停止层（第二张应力通孔刻蚀停止层L12）。
由此，在本发明实施例的最终结果中，上拉管6区域与NMOS器件区域NMOS1一样，会保留产生张应力的通孔刻蚀停止层（第二张应力通孔刻蚀停止层L12），从而上拉管6区域存在张应力（第二沟道内张应力F22）。由此，上拉管6的空穴迁移率得到降低，从而增大了上拉管的有效电阻，提高了随机存储器的写入冗余度。
更具体地说，上述各个通孔刻蚀停止层的覆盖可以通过下述方式实现：当采用双重应力通孔刻蚀停止层应力处理时，在移除PMOS器件区域的产生张应力通孔刻蚀停止层时，使得上拉管区域被光刻胶所覆盖，由此上拉管区域的产生张应力通孔刻蚀停止层得以保留；接下来沉积产生压应力的通孔刻蚀停止层，其中在上拉管区域上保留的张应力通孔刻蚀停止层上沉积了压应力通孔刻蚀停止层；在之后的移除NMOS区域的压应力通孔刻蚀停止层时，使得上拉管区域同NMOS器件一样被打开，上拉管区域的压应力通孔刻蚀停止层得以移除，最终上拉管区域留下的是张应力通孔刻蚀停止层。
根据本发明实施例，由于上拉管区域留下的是张应力通孔刻蚀停止层，从而降低了上拉管器件的载流子迁移率，增大了上拉管的等效电阻，在写入过程中，降低了节点8的电位，从而提高了随机存储器的写入冗余度。
此外，根据本发明的另一优选实施例，本发明还提供了一种采用了上述提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法。
例如，优选地，本发明的上述实施例可应用在45nm及以下静态随机存储器制备工艺中，以提高其写入冗余度。
总体上来说，根据本发明的提高静态随机存储器写入冗余度的方法以及采用了该提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法至少还具有如下技术效果：
1.不增加现有工艺步骤。
2.当采用双重应力通孔刻蚀停止层应力处理时，由于上拉管区域留下的是张应力通孔刻蚀停止层，从而降低了上拉管器件的载流子迁移率，增大了上拉管的等效电阻，在写入过程中，降低了节点8的电位，从而提高了随机存储器的写入冗余度。
3.当采用双重应力通孔刻蚀停止层应力处理时，在移除PMOS器件区域的产生张应力通孔刻蚀停止层时，使得上拉管区域被光刻胶所覆盖，由此上拉管区域的产生张应力通孔刻蚀停止层得以保留；接下来沉积产生压应力的通孔刻蚀停止层，其中在上拉管区域上保留的张应力通孔刻蚀停止层上沉积了压应力通孔刻蚀停止层；在之后的移除NMOS区域的压应力通孔刻蚀停止层时，使得上拉管区域同NMOS器件一样被打开，上拉管区域的压应力通孔刻蚀停止层得以移除，最终上拉管区域留下的是张应力通孔刻蚀停止层。这样的方法降低了上拉管器件的载流子迁移率，增大了上拉管的等效电阻；并且，上述方法可逻辑运算来实现。
4.在写入过程中，降低了节点8的电位，从而提高了随机存储器的写入冗余度。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种提高静态随机存储器写入冗余度的方法，其特征在于包括：当采用双重应力通孔刻蚀停止层应力处理时，所有NMOS器件的区域覆盖了张应力通孔刻蚀停止层，上拉管区域之外的其它所有PMOS器件区域覆盖了压应力通孔刻蚀停止层，上拉管区域的覆盖了张应力通孔刻蚀停止层；由此使上拉管区域与NMOS器件区域保留张应力。
2.根据权利要求1所述的提高静态随机存储器写入冗余度的方法，其特征在于，当采用双重应力通孔刻蚀停止层应力处理时，在移除PMOS器件区域的产生张应力通孔刻蚀停止层时，使得上拉管区域被光刻胶所覆盖，由此上拉管区域的产生张应力通孔刻蚀停止层得以保留；接下来沉积产生压应力的通孔刻蚀停止层，其中在上拉管区域上保留的张应力通孔刻蚀停止层上沉积了压应力通孔刻蚀停止层；在之后的移除NMOS区域的压应力通孔刻蚀停止层时，使得上拉管区域同NMOS器件一样被打开，上拉管区域的压应力通孔刻蚀停止层得以移除，最终上拉管区域留下的是张应力通孔刻蚀停止层。
3.根据权利要求1或2所述的提高静态随机存储器写入冗余度的方法，其特征在于，所述提高静态随机存储器写入冗余度的方法用于45nm及以下静态随机存储器制备处理。
4.根据权利要求1或2所述的提高静态随机存储器写入冗余度的方法，其特征在于，所述提高静态随机存储器写入冗余度的方法是通过逻辑运算实现的。
5.一种静态随机存储器制造方法，其特征在于采用了根据权利要求1至4之一所述的提高静态随机存储器写入冗余度的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101379637A CN102637644A (zh) | 2012-05-04 | 2012-05-04 | 提高静态随机存储器写入冗余度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101379637A CN102637644A (zh) | 2012-05-04 | 2012-05-04 | 提高静态随机存储器写入冗余度的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102637644A true CN102637644A (zh) | 2012-08-15 |
Family
ID=46621992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101379637A Pending CN102637644A (zh) | 2012-05-04 | 2012-05-04 | 提高静态随机存储器写入冗余度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102637644A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863818A (zh) * | 2020-09-22 | 2020-10-30 | 晶芯成(北京)科技有限公司 | Sram器件及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1825568A (zh) * | 2005-02-22 | 2006-08-30 | 索尼株式会社 | 制造半导体集成电路的方法 |
| US20060226490A1 (en) * | 2005-04-06 | 2006-10-12 | Burnett James D | Interlayer dielectric under stress for an integrated circuit |
| CN1949540A (zh) * | 2005-10-14 | 2007-04-18 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN101213668A (zh) * | 2005-07-01 | 2008-07-02 | 先进微装置公司 | 使用张应力应变膜的sram器件 |
-
2012
- 2012-05-04 CN CN2012101379637A patent/CN102637644A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1825568A (zh) * | 2005-02-22 | 2006-08-30 | 索尼株式会社 | 制造半导体集成电路的方法 |
| US20060226490A1 (en) * | 2005-04-06 | 2006-10-12 | Burnett James D | Interlayer dielectric under stress for an integrated circuit |
| CN101213668A (zh) * | 2005-07-01 | 2008-07-02 | 先进微装置公司 | 使用张应力应变膜的sram器件 |
| CN1949540A (zh) * | 2005-10-14 | 2007-04-18 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863818A (zh) * | 2020-09-22 | 2020-10-30 | 晶芯成(北京)科技有限公司 | Sram器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017197108A1 (en) | Dram architecture to reduce row activation circuitry power and peripheral leakage and related methods | |
| Zhang et al. | Leakage power reduction techniques of 55 nm SRAM cells | |
| CN101064188A (zh) | 半导体架构及静态随机存取存储器存储单元 | |
| CN102420231A (zh) | 基于赝通孔刻蚀停止层技术的sram单元结构及其制备方法 | |
| US20110159684A1 (en) | Sram cell with t-shaped contact | |
| CN102738084A (zh) | 一种提高静态随机存储器写入冗余度的方法 | |
| CN102637644A (zh) | 提高静态随机存储器写入冗余度的方法 | |
| CN102655122A (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| US11114548B2 (en) | Semiconductor device having source and drain in active region and manufacturing method for same | |
| CN102610574B (zh) | 提高静态随机存储器写入冗余度的方法 | |
| CN102646641A (zh) | 提高静态随机存储器写入冗余度的方法 | |
| CN102664167A (zh) | 提高静态随机存储器写入冗余度的方法 | |
| CN102709252B (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| CN102683289B (zh) | 一种提高静态随机存储器写入冗余度的方法 | |
| CN102683188A (zh) | 提高静态随机存储器写入冗余度的方法 | |
| CN102637691A (zh) | 提高静态随机存储器读出冗余度的方法 | |
| CN102683287B (zh) | 一种提高静态随机存储器写入冗余度的方法 | |
| CN102693944A (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| CN102832110B (zh) | 一种提高静态随机储存器读出冗余度的方法 | |
| CN102723313A (zh) | 一种sram工艺制备方法 | |
| CN102655124A (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| TWI614748B (zh) | 用於減少列啟動電路功率及周邊漏洩之動態隨機存取記憶體架構及其相關方法 | |
| CN102655123B (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| CN102610503A (zh) | 一种提高随机存储器读出冗余度的方法 | |
| CN103606536B (zh) | 提高静态随机存储器之写入冗余度的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120815 |