CN102655123B - 一种提高静态随机存储器读出冗余度的方法 - Google Patents
一种提高静态随机存储器读出冗余度的方法 Download PDFInfo
- Publication number
- CN102655123B CN102655123B CN201210109589.XA CN201210109589A CN102655123B CN 102655123 B CN102655123 B CN 102655123B CN 201210109589 A CN201210109589 A CN 201210109589A CN 102655123 B CN102655123 B CN 102655123B
- Authority
- CN
- China
- Prior art keywords
- control valve
- redundancy
- random access
- access memory
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明公开了一种提高静态随机存储器读出冗余度的方法，其中，包括下列步骤：提供一包括NMOS晶体管、PMOS晶体管和控制管的半导体衬底；在所述PMOS区域和所述控制管区域的源极和漏极分别进行选择性刻蚀，去除掉所述源极和漏极的硅，在所述PMOS区域的源极和漏极形成第一凹进区，在所述控制管区域的源极和漏极形成第二凹进区；在所述第一凹进区和所述第二凹进区内分别淀积锗化硅。本发明在不增加现有工艺步骤的同时，降低了控制管器件的载流子迁移率，从而增大了控制管的等效电阻，进而在读取过程中，降低了节点的电位，从而提高了随机存储器的读出冗余度。
Description
技术领域
本发明涉及微电子领域，尤其涉及一种提高静态随机存储器读出冗余度的方法。
背景技术
静态随机存储器（SRAM）作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。
如图1中所示，图1是一个90纳米以下的通常的SRAM单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域1所标示出来的为控制管（Pass Gate），该器件为一NMOS器件，区域21所标示出来的为下拉管（Pull Down MOS），该器件同样为一NMOS器件，区域22所标示出来的为上拉管（Pull Up MOS），该器件为一PMOS器件。
读出冗余度是衡量SRAM单元读出性能的一个重要参数，图2是一个SRAM器件在读取时的工作示意图，如图2所示，包括控制管1，下拉管21，上拉管22，假设第一节点31存储数据为高电位（即存储数据为“1”），而相应地，第二节点32存储数据为低电位（即存储数据为“0”），在读取动作前，位线41和位线42会被预充电到高电位，读取动作开始时，字线43打开，由于第一节点31存储的数据为高电位，所以位线41上的电压保持不变，而由于第二节点32存储的数据为低电位，位线42上的电压会被向下拉，通过感知位线41和位线42上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线43打开后，位线42上的电压被下拉的同时，第二节点32的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，第二节点32的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低第二节点32的中间电位，从而增加SRAM单元的读出冗余度。
随着工艺代的进步，特别是在45纳米以下工艺代中，会采用嵌入式锗硅（embedded SiGe）工艺对PMOS的源漏进行锗硅的嵌入，以增加PMOS器件沟道中的压应力，从而达到提高PMOS器件空穴迁移率的效果。但由于沟道中的压应力会对NMOS器件电子迁移率有负面效应，所以通常来说，嵌入式锗硅工艺不会对NMOS器件的源漏进行锗硅的嵌入。
发明内容
针对上述存在的问题，本发明的目的是提供一种提高静态随机存储器读出冗余度的方法。在嵌入式锗硅（embedded SiGe）工艺过程中，除了在PMOS器件的源漏中嵌入嵌入式锗硅以外，同时在控制管（Pass Gate）的源漏中同样嵌入嵌入式锗硅，使得控制管在沟道方向上产生压应力，降低了控制管器件的载流子迁移率，增大了控制管的等效电阻，提高了随机存储器读出冗余度。
本发明的目的是通过下述技术方案实现的：
一种提高静态随机存储器读出冗余度的方法，其中，包括下列步骤：
在硅衬底上制作半导体器件，所述半导体器件包括NMOS区域、PMOS区域以及控制管区域；
在所述PMOS区域和所述控制管区域的源极和漏极分别进行选择性刻蚀，去除掉所述源极和漏极的硅，在所述PMOS区域的源极和漏极形成第一凹进区，在所述控制管区域的源极和漏极形成第二凹进区；
在所述第一凹进区和所述第二凹进区内分别淀积锗化硅。
上述的提高随机存储器读出冗余度的方法，其中，在硅基底上制作半导体器件的步骤中，包括以下步骤：
在所述硅衬底进行浅槽隔离工艺，制作浅槽隔离；
在所述硅衬底上注入相应的阱离子，形成阱底；
在所述硅衬底上制作多晶硅栅极、侧墙形成；
上述的提高静态随机存储器读出冗余度的方法，其中，所述控制管为NMOS器件。
上述的提高静态随机存储器读出冗余度的方法，其中，所述半导体器件为静态随机存储器。
上述的提高静态随机存储器读出冗余度的方法，其中，在进行源极和漏极选择性刻蚀工艺步骤中，通过逻辑运算，打开控制管区域和PMOS器件区域。
与已有技术相比，本发明的有益效果在于：
不增加现有工艺步骤，通过逻辑运算（Logic Operation），在产生嵌入式锗硅工艺光刻版时，使得光刻版在控制管区域与PMOS器件区域一样被打开，使得在嵌入式锗硅工艺过程中，控制管的源漏同样会进行锗硅的嵌入，使得控制管在沟道方向上产生压应力，降低了控制管器件的载流子迁移率，从而增大了控制管的等效电阻，进而在读取过程中，降低了内部节点的电位，从而提高了随机存储器的读出冗余度。
附图说明
图1是一种静态随机存储器单元的版图结构示意图；
图2是一种静态随机存储器的读取工作示意图；
图3是本发明的一种提高静态随机存储器读出冗余度的方法的流程示意框图。
具体实施方式
下面结合原理图和具体操作实施例对本发明作进一步说明。
参看图3所示，本发明的一种提高静态随机存储器读出冗余度的方法，具体包括下列步骤：
步骤S1：在硅衬底进行浅槽隔离工艺(STI)，制作浅槽隔离；
步骤S2：在硅衬底上注入阱离子，形成阱底；
在此步骤中，根据所需要形成的半导体器件类型的不同，所述形成的阱也不同，例如，制作PMOS类型的器件，需要向硅衬底中注入硼离子形成P阱，相对地，在制作NMOS类型的器件，需要向硅衬底中注入磷离子形成N阱。
步骤S3：在硅衬底上分别进行多晶硅栅极制作、侧墙形成。
通过该步骤，在硅衬底上形成多晶硅栅极，并且在多晶硅栅极旁边形成侧墙。
步骤S4：通过上述步骤，提供了一个包括NMOS晶体管、PMOS晶体管以及控制管的半导体衬底，其中，该控制管可以为NMOS器件。
步骤S5：在所述PMOS晶体管和所述控制管的源极和漏极分别进行选择性刻蚀，去除掉所述源极和漏极的硅，在所述PMOS区域的源极和漏极形成第一凹进区，在所述控制管区域的源极和漏极形成第二凹进区；
步骤S6：在所述第一凹进区和所述第二凹进区内分别淀积锗化硅。
在进行步骤5和步骤6中，通过逻辑运算（Logic Operation），将光刻版在控制管区域与PMOS器件区域一样被打开，使得在嵌入式锗硅工艺过程中，控制管的源漏同样会进行锗硅的嵌入，使得控制管在沟道方向上产生压应力，降低了控制管器件的载流子迁移率，增大了控制管的等效电阻，在读取过程中，降低了节点32的电位，从而提高了随机存储器的读出冗余度。
以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。
Claims (4)
1.一种提高静态随机存储器读出冗余度的方法，其特征在于，包括下列步骤：
提供一包括NMOS晶体管、PMOS晶体管和控制管的半导体衬底；
在所述PMOS晶体管和所述控制管的源极和漏极分别进行选择性刻蚀，去除掉所述源极和漏极的硅，在所述PMOS晶体管的源极和漏极形成第一凹进区，在所述控制管的源极和漏极形成第二凹进区；
在所述第一凹进区和所述第二凹进区内分别淀积锗化硅。
2.根据权利要求1所述的提高随机存储器读出冗余度的方法，其特征在于，在提供一包括NMOS晶体管、PMOS晶体管和控制管的半导体衬底的步骤中，包括以下步骤：
在硅衬底进行浅槽隔离工艺，制作浅槽隔离；
在硅衬底上注入阱离子，形成阱底；
在硅衬底上制作多晶硅栅极、侧墙形成。
3.如权利要求1所述的提高静态随机存储器读出冗余度的方法，其特征在于，所述控制管为NMOS器件。
4.如权利要求1所述的提高静态随机存储器读出冗余度的方法，其特征在于，在进行源极和漏极选择性刻蚀工艺步骤中，通过逻辑运算，打开控制管区域和PMOS器件区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210109589.XA CN102655123B (zh) | 2012-04-16 | 2012-04-16 | 一种提高静态随机存储器读出冗余度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210109589.XA CN102655123B (zh) | 2012-04-16 | 2012-04-16 | 一种提高静态随机存储器读出冗余度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102655123A CN102655123A (zh) | 2012-09-05 |
| CN102655123B true CN102655123B (zh) | 2014-05-28 |
Family
ID=46730725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210109589.XA Active CN102655123B (zh) | 2012-04-16 | 2012-04-16 | 一种提高静态随机存储器读出冗余度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102655123B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7238990B2 (en) * | 2005-04-06 | 2007-07-03 | Freescale Semiconductor, Inc. | Interlayer dielectric under stress for an integrated circuit |
| US7449753B2 (en) * | 2006-04-10 | 2008-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Write margin improvement for SRAM cells with SiGe stressors |
| US7381623B1 (en) * | 2007-01-17 | 2008-06-03 | International Business Machines Corporation | Pre-epitaxial disposable spacer integration scheme with very low temperature selective epitaxy for enhanced device performance |
| US8624295B2 (en) * | 2008-03-20 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM devices utilizing strained-channel transistors and methods of manufacture |
-
2012
- 2012-04-16 CN CN201210109589.XA patent/CN102655123B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102655123A (zh) | 2012-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103515435B (zh) | Mos晶体管及其形成方法、sram存储单元电路 | |
| CN103515434B (zh) | Mos晶体管及其形成方法、sram存储单元电路 | |
| CN102779837A (zh) | 一种六晶体管静态随机存储器单元及其制作方法 | |
| Han et al. | Surround gate transistor with epitaxially grown Si pillar and simulation study on soft error and rowhammer tolerance for DRAM | |
| Lin et al. | A new electron bridge channel 1T-DRAM employing underlap region charge storage | |
| CN102655122A (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| CN103325788B (zh) | 一种八晶体管静态随机存储器单元 | |
| CN102738084B (zh) | 一种提高静态随机存储器写入冗余度的方法 | |
| CN103515433B (zh) | Nmos晶体管及其形成方法、sram存储单元电路 | |
| CN102655123B (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| CN102709252B (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| CN102683289B (zh) | 一种提高静态随机存储器写入冗余度的方法 | |
| Cao et al. | A novel 1T-1D DRAM cell for embedded application | |
| CN102683287B (zh) | 一种提高静态随机存储器写入冗余度的方法 | |
| CN102693944A (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| CN102683288B (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| CN102610574B (zh) | 提高静态随机存储器写入冗余度的方法 | |
| CN102832174B (zh) | 一种提高静态随机储存器读出冗余度的方法 | |
| CN102655124A (zh) | 一种提高静态随机存储器读出冗余度的方法 | |
| CN102832110B (zh) | 一种提高静态随机储存器读出冗余度的方法 | |
| CN103311250A (zh) | 一种六晶体管静态随机存储器单元 | |
| CN103579118B (zh) | 静态随机存储器之写入冗余度改善的方法 | |
| CN103579243B (zh) | 嵌入式锗硅工艺中静态随机存储器及写入冗余度改善方法 | |
| US9397106B2 (en) | Method for producing MROM memory based on OTP memory | |
| CN102881691B (zh) | P型otp器件及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |