CN102779837A - 一种六晶体管静态随机存储器单元及其制作方法 - Google Patents
一种六晶体管静态随机存储器单元及其制作方法 Download PDFInfo
- Publication number
- CN102779837A CN102779837A CN2012102896575A CN201210289657A CN102779837A CN 102779837 A CN102779837 A CN 102779837A CN 2012102896575 A CN2012102896575 A CN 2012102896575A CN 201210289657 A CN201210289657 A CN 201210289657A CN 102779837 A CN102779837 A CN 102779837A
- Authority
- CN
- China
- Prior art keywords
- transistor
- nmos pass
- pass transistor
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000015654 memory Effects 0.000 claims abstract description 30
- 230000005540 biological transmission Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000002347 injection Methods 0.000 claims description 48
- 239000007924 injection Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 32
- 238000003860 storage Methods 0.000 claims description 26
- 238000005516 engineering process Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 2
- 150000004706 metal oxides Chemical class 0.000 abstract 2
- 238000009776 industrial production Methods 0.000 abstract 1
- 230000008859 change Effects 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种六晶体管静态随机存储器单元及其制作方法，属于存储器设计及制造技术领域，所述存储器单元包括两个反相器及传输门，所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成，所述传输门由两个源漏结构非对称的NMOS晶体管组成，所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管，通过去掉漏极的浅掺杂延伸区（LDD）和袋区（Pocket）引入的非对称，不改变器件加工工艺，不额外增加版图，不破坏器件使用寿命，且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单，有利于降低成本，适用于工业生产。
Description
技术领域
本发明属于存储器设计及制造技术领域，特别是涉及一种六晶体管静态随机存储器单元及其制作方法。
背景技术
存储器分为闪存（Flash）、动态随机存储器（DRAM）和静态随机存储器（SRAM），其中静态随机存储器以其快速读写及不需要周期性刷新，成为关键性系统存储模块的首选，如CPU与主存之间的高速缓存等。虽然静态存储器在相同存储容量时，占用面积比其他存储器要大，但是在快速读写的情形中仍然无法被其他新型存储器替代。
目前常用的静态随机存储器单元主要采用六晶体管类型，由两个上拉P型晶体管、两个下拉N型晶体管和两个传输门N型晶体管构成。字线控制两个传输门N型晶体管的开关，通过位线写入或读出存储数据。在设计六晶体管静态随机存储器单元时，需要同时考虑存储器的存储信号强弱（即读电流的大小）和读写稳定性两个方面。在亚100nm工艺以后，写操作失效成为静态存储器失效的主要原因。因此，如何增强静态随机存储器单元的写操作稳定性一直是存储器设计者主要考虑的因素。
在静态随机存储器单元读和写操作时，对两个传输门N型晶体管的导电能力要求不同。在读操作时，电流由漏极流向源极，为了不破坏信号，需要两个传输门N型晶体管的导电能力相对较弱；而在写操作时，电流则由源极流向漏极，为了保证稳定写入信号，需要两个传输门N型晶体管的导电能力相对较强。因此，从器件本身来讲，传输门N型晶体管需要做成源漏非对称的结构。目前已有一些非对称结构被提出，包括非对称Halo工艺、斜注入Halo工艺，非对称Spacer工艺和电应力导致非对称等，这些方案或改变工艺，或造成的非对称程度不够，或对器件本身的使用寿命有影响。鉴于此，本发明为了增强六晶体管静态随机存储器单元的写操作稳定性，提出了一种采用新型非对称传输门N型晶体管的新型存储器结构，在保证不改变现有工艺、不影响器件使用寿命的前提下，尽可能造成明显的非对称，从而有效达到增强静态随机存储器单元写操作稳定性的目的。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种六晶体管静态随机存储器单元及其制作方法，用于解决现有技术中六晶体管静态随机存储器单元非对称程度不高导致读写不稳定，或为了增加器件的非对称程度而导致器件寿命缩短的问题。
为实现上述目的及其他相关目的，本发明提供一种六晶体管静态随机存储器单元，所述存储器单元至少包括：
第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；
第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；
传输门，由第三NMOS晶体管及第四NMOS晶体管组成；
其中，所述第三NMOS晶体管的源极同时连接所述第一反相器的输出端及所述第二反相器的输入端，栅极连接存储器的字线，漏极连接存储器的位线；
所述第四NMOS晶体管的源极同时连接所述第一反相器的输入端及所述第二反相器的输出端，栅极连接存储器的字线，漏极连接存储器的位线非；
所述第三NMOS晶体管及第四NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，漏极结构没有袋区及浅掺杂延伸区。
在本发明的六晶体管静态随机存储器单元中，在相同的电压下，所述第三NMOS晶体管及第四NMOS晶体管从漏极往源极流出的电流小于从源极往漏极流出的电流。
在本发明的六晶体管静态随机存储器单元中，所述第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管均为源漏结构对称的晶体管。
在本发明的六晶体管静态随机存储器单元中，所述六晶体管静态随机存储器单元的制作衬底为体硅衬底或者绝缘体上硅衬底。
本发明还提供一种六晶体管静态随机存储器单元的制作方法，所述制作方法至少包括以下步骤：
1）提供一半导体衬底，并在所述半导体衬底中定义出有源区，于所述有源区四周形成浅沟道隔离槽；
2）依据有源区的位置采用离子注入工艺于所述半导体衬底中形成N型阱注入区，并在所述N型阱注入区两侧分别形成第一P型阱注入区及第二P型阱注入区；
3）于所述第一P型阱注入区内制作第一NMOS晶体管及第三NMOS晶体管，于所述N型阱注入区内制作第一PMOS晶体管及第二PMOS晶体管，于所述第二P型阱注入区内制作第二NMOS晶体管及第四NMOS晶体管，其中，所述第一、第二NMOS晶体管、第一、第二PMOS晶体管的源漏极结构均具有袋区及浅掺杂延伸区，所述第三、第四NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，漏极结构不具有袋区及浅掺杂延伸区；
4）制作金属连线，以完成所述存储单元的制作。
在本发明的的六晶体管静态随机存储器单元的制作方法中，所述步骤3）包括步骤：3-1）形成横跨所述第一P型阱注入区及N型阱注入区的第一栅极、以及横跨所述N型阱注入区及第二P型阱注入区的第二栅极，并于所述第一P型阱注入区及第二P型阱注入区的预设位置形成第三栅极及第四栅极；3-2）制作掩膜版并进行第一次离子注入，形成第一、第二NMOS晶体管、第一、第二PMOS晶体管源漏极结构的袋区及浅掺杂延伸区，并形成第三、第四NMOS晶体管的源极结构的袋区及浅掺杂延伸区；3-3）分别于所述第一、第二、第三、第四栅极形成侧墙结构，然后采用自对准工艺形成第一、第二、第三、第四NMOS晶体管及第一、第二PMOS晶体管的源极及漏极，其中，所述第一NMOS晶体管及所述第一PMOS晶体管共用第一栅极，所述第二NMOS晶体管及所述第二PMOS晶体管共用第二栅极。
在本发明的六晶体管静态随机存储器单元的制作方法中，所述第一NMOS晶体管的漏极与所述第三NMOS晶体管的源极共用，所述第二NMOS晶体管的漏极与所述第四NMOS晶体管的源极共用。
在本发明的六晶体管静态随机存储器单元的制作方法所述步骤4）中，所述第一NMOS晶体管与所述第一PMOS晶体管互连形成第一反相器，所述第二NMOS晶体管与所述第二PMOS晶体管互连形成第二反相器，所述第三NMOS晶体管的源极同时连接所述第一反相器的输出端及所述第二反相器的输入端，栅极连接存储器的字线，漏极连接存储器的位线，所述第四NMOS晶体管的源极同时连接所述第一反相器的输入端及所述第二反相器的输出端，栅极连接存储器的字线，漏极连接存储器的位线非。
在本发明的六晶体管静态随机存储器单元的制作方法中，所述半导体衬底为体硅衬底或绝缘体上硅衬底。
如上所述，本发明的六晶体管静态随机存储器单元及其制作方法，具有以下有益效果：所述存储器单元包括两个反相器及传输门，所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成，所述传输门由两个源漏结构非对称的NMOS晶体管组成，所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管，通过去掉漏极的浅掺杂延伸区（LDD）和袋区（Pocket）引入的非对称，不改变器件加工工艺，不额外增加版图，不破坏器件使用寿命，且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单，有利于降低成本，适用于工业生产。
附图说明
图1显示为本发明的六晶体管静态随机存储器单元电路原理示意图。
图2显示为本发明的六晶体管静态随机存储器单元对称结构MOS晶体管结构示意图。
图3显示为本发明的六晶体管静态随机存储器单元源漏结构非对称的NMOS晶体管结构示意图。
图4显示为本发明的六晶体管静态随机存储器单元的制作方法步骤1）所呈现的结构示意图。
图5显示为本发明的六晶体管静态随机存储器单元的制作方法步骤2）所呈现的结构示意图。
图6~7显示为本发明的六晶体管静态随机存储器单元的制作方法步骤3）所呈现的结构示意图。
图8为本发明的六晶体管静态随机存储器单元的电学特性图。
元件标号说明
10 第一反相器
101 第一PMOS晶体管
102 第一NMOS晶体管
11 第二反相器
111 第PMOS晶体管
112 第NMOS晶体管
12 第三NMOS晶体管
13 第四NMOS晶体管
141 存储节点Q
142 存储节点Q_Bar
20a、20b、20c及20d 有源区
21 第一P型阱注入区
22 N型阱注入区
23 第二P型阱注入区
103 第一栅极
113 第二栅极
121 第三栅极
131 第四栅极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1~图3所示，本发明提供一种六晶体管静态随机存储器单元，所述存储器单元至少包括：
第一反相器10，由第一PMOS晶体管101及第一NMOS晶体管102组成；
第二反相器11，由第二PMOS晶体管111及第二NMOS晶体管112组成；
传输门，由第三NMOS晶体管12及第四NMOS晶体管13组成；
其中，所述第三NMOS晶体管12的源极同时连接所述第一反相器10的输出端及所述第二反相器11的输入端，栅极连接存储器的字线，漏极连接存储器的位线；
所述第四NMOS晶体管13的源极同时连接所述第一反相器10的输入端及所述第二反相器11的输出端，栅极连接存储器的字线，漏极连接存储器的位线非；
所述第三NMOS晶体管12及第四NMOS晶体管13的源极结构具有袋区及浅掺杂延伸区，漏极结构没有袋区及浅掺杂延伸区。即所述第三NMOS晶体管12及第四NMOS晶体管13具有源漏非对称结构，其效果是，在相同的电压下，所述第三NMOS晶体管12及第四NMOS晶体管13从漏极往源极流出的电流小于从源极往漏极流出的电流。
在本实施例中，所述第一PMOS晶体管101及第二PMOS晶体管111的源极连接电源VDD，漏极分别与所述第一NMOS晶体管102及第二NMOS晶体管112的漏极相连，作为反相器的输出端，所述第一PMOS晶体管101及第二PMOS晶体管111的栅极分别所述第一NMOS晶体管102及第二NMOS晶体管112的栅极相连，作为反相器的输入端，所述第一NMOS晶体管102及第二NMOS晶体管112的源极接地，以实现第一反相器10及第二反相器11的功能。
在本实施例中，所述第一PMOS晶体管101、第二PMOS晶体管111、第一NMOS晶体管102、第二NMOS晶体管112均为源漏结构对称的晶体管；当然，在其它的实施例中，所述第一PMOS晶体管101、第二PMOS晶体管111、第一NMOS晶体管102、第二NMOS晶体管112的结构可以按需求做任何的改变，只需保证反相器的正常工作即可。
在本实施例中，所述六晶体管静态随机存储器单元的制作衬底为体硅衬底或者绝缘体上硅衬底。当然，在其它的实施例中，所述六晶体管静态随机存储器单元的制作衬底也可以是锗衬底，硅锗衬底或碳化硅衬底等一切预期的衬底。
现以本发明的六晶体管静态随机存储器单元的写入数据“0”为例来描述数据的写入阶段：当字线WL处于高电平有效时，传输门的第三NMOS晶体管12（下面省略为PG1）和第四NMOS晶体管13（下面省略为PG2）均处于开启状态，写入数据“0”通过写入电路变成“0”和“1”分别加载到位线（BL）和位线非（BL_bar）上，最终使得存储节点Q141和Q_Bar142处于状态“0”和状态“1”。由于传输门晶体管反向导通能力较强，其两端分压也较小，使得存储节点Q141的状态“0”电位能够足够低而不引起存储器单元状态翻转，即保证了写入状态的稳定性；
现以本发明的六晶体管静态随机存储器单元的读出数据“0”为例来描述数据的读出阶段：位线（BL）和位线非（BL_bar）首先被预冲到高电位，然后使字线WL处于高电平有效，传输门NMOS晶体管PG1和PG2均处于开启状态，由于存储节点Q141此时处于低电位，位线（BL）通过开启的PG1往存储节点Q141充电，Q电位升高，而位线BL电位下降，通过感知两条位线的电位差，即可读数据“0”。由于传输门晶体管正向导通能力较弱，其两端分压也较大，使得Q点的状态“0”电位不至于被拉高过度而引起存储器单元状态翻转，即保证了读出状态的稳定性。
实施例2
请参阅图2~3及图4~7本实施例提供一种六晶体管静态随机存储器单元的制作方法，所述制作方法至少包括以下步骤：
如图4所示，首先进行步骤1），提供一半导体衬底，并在所述半导体衬底中定义出有源区20a、20b、20c和20d，于所述有源区四周形成浅沟道隔离槽（未予图示）；具体地，先定义出有源区20a、20b、20c和20d，然后在有源区四周刻蚀出浅沟道，最后于所述浅沟道内填充绝缘材料以形成所述浅沟道隔离槽。在本实施例中，所述半导体衬底为体硅衬底或绝缘体上硅衬底，所述绝缘材料为二氧化硅。
如图5所示，然后进行步骤2），依据有源区20a、20b、20c和20d的位置采用离子注入工艺于所述半导体衬底中形成N型阱注入区22，并在所述N型阱注入区22两侧分别形成第一P型阱注入区21及第二P型阱注入区23；其中，所述N型阱注入区22用于制备第一PMOS晶体管101及第二PMOS晶体管111，所述第一P型阱注入区21用于制备第一NMOS晶体管102及第三NMOS晶体管12，所述第二P型阱注入区23用于制备第二NMOS晶体管112及第四NMOS晶体管13。在本实施例中，所述P型离子为硼，N型离子为磷。
如图2~3及图6~7所示，接着进行步骤3）于所述第一P型阱注入区21内制作第一NMOS晶体管102及第三NMOS晶体管12，于所述N型阱注入区22内制作第一PMOS晶体管101及第二PMOS晶体管111，于所述第二P型阱注入区23内制作第二NMOS晶体管112及第四NMOS晶体管13，其中，所述第一、第二NMOS晶体管102、112、第一、第二PMOS晶体管101、111的源漏极结构307、308均具有袋区及浅掺杂延伸区302、303、304、305，所述第三、第四NMOS晶体管12、13的源极结构407具有袋区402及浅掺杂延伸区404，漏极结构408不具有袋区及浅掺杂延伸区。
在本实施例中，所述步骤3）包括步骤：
3-1）形成横跨所述第一P型阱注入区21及N型阱注入区22的第一栅极103、以及横跨所述N型阱注入区22及第二P型阱注入区23的第二栅极113，并于所述第一P型阱注入区21及第二P型阱注入区23的预设位置形成第三栅极121及第四栅极131；
3-2）制作掩膜版并进行第一次离子注入，形成第一NMOS晶体管102、第二NMOS晶体管112、第一PMOS晶体管101、第二PMOS晶体管111源漏极结构的袋区及浅掺杂延伸区，并形成第三NMOS晶体管12、第四NMOS晶体管13的源极结构的袋区及浅掺杂延伸区；
3-3）分别于所述第一、第二、第三、第四栅极103、113、121、131形成侧墙结构306、406，然后采用自对准工艺形成第一、第二、第三、第四NMOS晶体管102、112、12、13及第一、第二PMOS晶体管101、111的源极及漏极307、308、407、408，其中，所述第一NMOS晶体管102及所述第一PMOS晶体管101共用第一栅极103，所述第二NMOS晶体管112及所述第二PMOS晶体管111共用第二栅极113。在本实施例中，所述第一NMOS晶体管102的漏极与所述第三NMOS晶体管12的源极共用，所述第二NMOS晶体管112的漏极与所述第四NMOS晶体管13的源极共用。所述第一、第二PMOS晶体管101、111及第一、第二NMOS晶体管102、112的结构如图2所示，所述第三、第四NMOS晶体管12、13的结构如图3所示。
最后进行步骤4）制作金属连线，以完成所述存储单元的制作。
具体地，将所述第一NMOS晶体管102与所述第一PMOS晶体管101互连形成第一反相器10，所述第二NMOS晶体管112与所述第二PMOS晶体管111互连形成第二反相器11，所述第三NMOS晶体管12的源极同时连接所述第一反相器10的输出端及所述第二反相器11的输入端，栅极连接存储器的字线，漏极连接存储器的位线，所述第四NMOS晶体管13的源极同时连接所述第一反相器10的输入端及所述第二反相器11的输出端，栅极连接存储器的字线，漏极连接存储器的位线非。
本发明的六晶体管静态随机存储器单元的制作方法的所有工艺步骤与现有工艺完全相同，也没有额外的版图支出，用最经济的方式达到了增强存储器单元读写操作稳定性的目的。
图8显示为本发明六晶体管静态随机存储器单元的转移特性，其中正向电流501定义为从漏极向源极方向，反向电流502定义为从源极向漏极方向。可以看出，通过去掉漏极浅掺杂延伸区LDD和袋区Pocket，可以实现非常明显的非对称结果。由于没有漏极LDD，器件在正向工作时（即写操作），碰撞电离产生的热载流子无法注入到栅氧而只能注入到侧墙内，从而减弱了器件的应力损伤，延长了器件的使用寿命。
综上所述，在本发明的六晶体管静态随机存储器单元及其制作方法中，所述存储器单元包括两个反相器及传输门，所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成，所述传输门由两个源漏结构非对称的NMOS晶体管组成，所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管，通过去掉漏极的浅掺杂延伸区（LDD）和袋区（Pocket）引入的非对称，不改变器件加工工艺，不额外增加版图，不破坏器件使用寿命，且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单，有利于降低成本，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种六晶体管静态随机存储器单元，其特征在于，所述存储器单元至少包括：
第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；
第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；
传输门，由第三NMOS晶体管及第四NMOS晶体管组成；
其中，所述第三NMOS晶体管的源极同时连接所述第一反相器的输出端及所述第二反相器的输入端，栅极连接存储器的字线，漏极连接存储器的位线；
所述第四NMOS晶体管的源极同时连接所述第一反相器的输入端及所述第二反相器
的输出端，栅极连接存储器的字线，漏极连接存储器的位线非；
所述第三NMOS晶体管及第四NMOS晶体管的源极结构具有袋区和浅掺杂延伸区，漏极结构没有袋区和浅掺杂延伸区。
2.根据权利要求1所述的六晶体管静态随机存储器单元，其特征在于：在相同的电压下，所述第三NMOS晶体管及第四NMOS晶体管从漏极往源极流出的电流小于从源极往漏极流出的电流。
3.根据权利要求1所述的六晶体管静态随机存储器单元，其特征在于：所述第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管均为源漏结构对称的晶体管。
4.根据权利要求1所述的六晶体管静态随机存储器单元，其特征在于：所述六晶体管静态随机存储器单元的制作衬底为体硅衬底或者绝缘体上硅衬底。
5.一种六晶体管静态随机存储器单元的制作方法，其特征在于：所述制作方法至少包括以下步骤：
1）提供一半导体衬底，并在所述半导体衬底中定义出有源区，于所述有源区四周形成浅沟道隔离槽；
2）依据有源区的位置采用离子注入工艺于所述半导体衬底中形成N型阱注入区，并在所述N型阱注入区两侧分别形成第一P型阱注入区及第二P型阱注入区；
3）于所述第一P型阱注入区内制作第一NMOS晶体管及第三NMOS晶体管，于所述N型阱注入区内制作第一PMOS晶体管及第二PMOS晶体管，于所述第二P型阱注入区内制作第二NMOS晶体管及第四NMOS晶体管，其中，所述第一、第二NMOS晶体管、第一、第二PMOS晶体管的源漏极结构均具有袋区及浅掺杂延伸区，所述第三、第四NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，漏极结构不具有袋区及浅掺杂延伸区；
4）制作金属连线，以完成所述存储单元的制作。
6.根据权利要求5所述的六晶体管静态随机存储器单元的制作方法，其特征在于：所述步骤3）包括步骤：
3-1）形成横跨所述第一P型阱注入区及N型阱注入区的第一栅极、以及横跨所述N型阱注入区及第二P型阱注入区的第二栅极，并于所述第一P型阱注入区及第二P型阱注入区的预设位置形成第三栅极及第四栅极；
3-2）制作掩膜版并进行第一次离子注入，形成第一、第二NMOS晶体管、第一、第二PMOS晶体管源漏极结构的袋区及浅掺杂延伸区，并形成第三、第四NMOS晶体管的源极结构的袋区及浅掺杂延伸区；
3-3）分别于所述第一、第二、第三、第四栅极形成侧墙结构，然后采用自对准工艺形成第一、第二、第三、第四NMOS晶体管及第一、第二PMOS晶体管的源极及漏极，其中，所述第一NMOS晶体管及所述第一PMOS晶体管共用第一栅极，所述第二NMOS晶体管及所述第二PMOS晶体管共用第二栅极。
7.根据权利要求6所述的六晶体管静态随机存储器单元的制作方法，其特征在于：所述第一NMOS晶体管的漏极与所述第三NMOS晶体管的源极共用，所述第二NMOS晶体管的漏极与所述第四NMOS晶体管的源极共用。
8.根据权利要求5所述的六晶体管静态随机存储器单元的制作方法，其特征在于：所述步骤4）中，所述第一NMOS晶体管与所述第一PMOS晶体管互连形成第一反相器，所述第二NMOS晶体管与所述第二PMOS晶体管互连形成第二反相器，所述第三NMOS晶体管的源极同时连接所述第一反相器的输出端及所述第二反相器的输入端，栅极连接存储器的字线，漏极连接存储器的位线，所述第四NMOS晶体管的源极同时连接所述第一反相器的输入端及所述第二反相器的输出端，栅极连接存储器的字线，漏极连接存储器的位线非。
9.根据权利要求5所述的六晶体管静态随机存储器单元的制作方法，其特征在于：所述半导体衬底为体硅衬底或绝缘体上硅衬底。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210289657.5A CN102779837B (zh) | 2012-08-15 | 2012-08-15 | 一种六晶体管静态随机存储器单元及其制作方法 |
| PCT/CN2012/087700 WO2014026458A1 (zh) | 2012-08-15 | 2012-12-27 | 一种六晶体管静态随机存储器单元及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210289657.5A CN102779837B (zh) | 2012-08-15 | 2012-08-15 | 一种六晶体管静态随机存储器单元及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102779837A true CN102779837A (zh) | 2012-11-14 |
| CN102779837B CN102779837B (zh) | 2015-04-08 |
Family
ID=47124696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210289657.5A Expired - Fee Related CN102779837B (zh) | 2012-08-15 | 2012-08-15 | 一种六晶体管静态随机存储器单元及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102779837B (zh) |
| WO (1) | WO2014026458A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311250A (zh) * | 2013-05-23 | 2013-09-18 | 中国科学院上海微系统与信息技术研究所 | 一种六晶体管静态随机存储器单元 |
| CN103325788A (zh) * | 2013-06-18 | 2013-09-25 | 中国科学院上海微系统与信息技术研究所 | 一种八晶体管静态随机存储器单元 |
| CN103390423A (zh) * | 2013-07-26 | 2013-11-13 | 上海宏力半导体制造有限公司 | 一种采用非对称mos管的静态随机存储器单元 |
| CN103579118A (zh) * | 2013-10-18 | 2014-02-12 | 上海华力微电子有限公司 | 静态随机存储器之写入冗余度改善的方法 |
| WO2014026458A1 (zh) * | 2012-08-15 | 2014-02-20 | 中国科学院上海微系统与信息技术研究所 | 一种六晶体管静态随机存储器单元及其制作方法 |
| CN105845680A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928051B (zh) * | 2014-04-11 | 2017-06-06 | 华为技术有限公司 | 一种随机存储器位单元、随机存储器和电子芯片 |
| CN116437657B (zh) * | 2023-06-14 | 2023-09-08 | 合肥晶合集成电路股份有限公司 | 静态随机存取存储器单元的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1901203A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 半导体装置以及形成一半导体结构的方法 |
| US20080283922A1 (en) * | 2007-05-17 | 2008-11-20 | Kyoji Yamashita | Semiconductor device and manufacturing method thereof |
| US20100006945A1 (en) * | 2008-06-11 | 2010-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfet drive strength modification |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2682411B2 (ja) * | 1993-12-13 | 1997-11-26 | 日本電気株式会社 | 半導体記憶装置 |
| US7384839B2 (en) * | 2005-09-29 | 2008-06-10 | Texas Instruments Incorporated | SRAM cell with asymmetrical transistors for reduced leakage |
| US8410549B2 (en) * | 2009-03-27 | 2013-04-02 | National Semiconductor Corporation | Structure and fabrication of field-effect transistor using empty well in combination with source/drain extensions or/and halo pocket |
| CN201918172U (zh) * | 2011-01-24 | 2011-08-03 | 中国电子科技集团公司第五十八研究所 | 适用于fpga电路的非对称结构配置sram |
| CN102779837B (zh) * | 2012-08-15 | 2015-04-08 | 中国科学院上海微系统与信息技术研究所 | 一种六晶体管静态随机存储器单元及其制作方法 |
-
2012
- 2012-08-15 CN CN201210289657.5A patent/CN102779837B/zh not_active Expired - Fee Related
- 2012-12-27 WO PCT/CN2012/087700 patent/WO2014026458A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1901203A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 半导体装置以及形成一半导体结构的方法 |
| US20080283922A1 (en) * | 2007-05-17 | 2008-11-20 | Kyoji Yamashita | Semiconductor device and manufacturing method thereof |
| US20100006945A1 (en) * | 2008-06-11 | 2010-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfet drive strength modification |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014026458A1 (zh) * | 2012-08-15 | 2014-02-20 | 中国科学院上海微系统与信息技术研究所 | 一种六晶体管静态随机存储器单元及其制作方法 |
| CN103311250A (zh) * | 2013-05-23 | 2013-09-18 | 中国科学院上海微系统与信息技术研究所 | 一种六晶体管静态随机存储器单元 |
| CN103325788A (zh) * | 2013-06-18 | 2013-09-25 | 中国科学院上海微系统与信息技术研究所 | 一种八晶体管静态随机存储器单元 |
| CN103325788B (zh) * | 2013-06-18 | 2016-03-23 | 中国科学院上海微系统与信息技术研究所 | 一种八晶体管静态随机存储器单元 |
| CN103390423A (zh) * | 2013-07-26 | 2013-11-13 | 上海宏力半导体制造有限公司 | 一种采用非对称mos管的静态随机存储器单元 |
| CN103390423B (zh) * | 2013-07-26 | 2017-03-08 | 上海华虹宏力半导体制造有限公司 | 一种采用非对称mos管的静态随机存储器单元 |
| CN103579118A (zh) * | 2013-10-18 | 2014-02-12 | 上海华力微电子有限公司 | 静态随机存储器之写入冗余度改善的方法 |
| CN105845680A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN105845680B (zh) * | 2015-01-14 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014026458A1 (zh) | 2014-02-20 |
| CN102779837B (zh) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102779837B (zh) | 一种六晶体管静态随机存储器单元及其制作方法 | |
| US9305633B2 (en) | SRAM cell and cell layout method | |
| US8830732B2 (en) | SRAM cell comprising FinFETs | |
| KR101459220B1 (ko) | FinFET을 구비한 SRAM 셀 | |
| US8964457B2 (en) | Methods for operating SRAM cells | |
| JP5057739B2 (ja) | 半導体記憶装置 | |
| CN103515434B (zh) | Mos晶体管及其形成方法、sram存储单元电路 | |
| CN103515435B (zh) | Mos晶体管及其形成方法、sram存储单元电路 | |
| CN102194514A (zh) | 完全平衡双沟道内存单元 | |
| US6900503B2 (en) | SRAM formed on SOI substrate | |
| JP2011514657A (ja) | ボディ制御ダブルチャネルトランジスタおよびこれを備える回路 | |
| CN103325788B (zh) | 一种八晶体管静态随机存储器单元 | |
| US10199380B2 (en) | SRAM cell with T-shaped contact | |
| CN104157303A (zh) | 静态随机存储器单元的抗干扰电路和存储元件 | |
| CN103489914B (zh) | 具有非对称晶体管的静态随机访问存储器及其控制方法 | |
| US9053974B2 (en) | SRAM cells with dummy insertions | |
| US9159402B2 (en) | SRAM bitcell implemented in double gate technology | |
| JP2016082194A (ja) | 半導体装置 | |
| JP2015222607A (ja) | 半導体装置 | |
| CN103311250A (zh) | 一种六晶体管静态随机存储器单元 | |
| KR20150043774A (ko) | 반도체 장치 | |
| KR100707612B1 (ko) | 에스램 소자 및 그 제조 방법 | |
| CN109461732B (zh) | 静态随机存储单元及其制作方法 | |
| US10541244B1 (en) | Layout pattern for static random access memory | |
| CN101442055A (zh) | 改进的部分耗尽绝缘体上硅静态随机存储器存储单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150408 |