CN201918172U

CN201918172U - 适用于fpga电路的非对称结构配置sram

Info

Publication number: CN201918172U
Application number: CN201120021759XU
Authority: CN
Inventors: 胡凯; 封晴; 周慧; 张艳飞; 田海燕
Original assignee: CETC 58 Research Institute
Current assignee: CETC 58 Research Institute
Priority date: 2011-01-24
Filing date: 2011-01-24
Publication date: 2011-08-03
Anticipated expiration: 2021-01-24

Abstract

本实用新型涉及一种适用于FPGA电路的非对称结构配置SRAM，该非对称结构SRAM由六个晶体管组成，分别为M1、M2、M3、M4、M5、M6：M1、M2为两个存取晶体管；M3和M5、M4和M6构成两个CMOS反相器；两个CMOS反相器背对背连接，形成一个CMOS锁存器；两个反相器的晶体管采用不同的宽长比（W/L），设计成非对称。采用该非对称结构SRAM，完成了FPGA电路配置功能，同时有效的改善了FPGA电路上电启动和配置的性能。本实用新型结构简单，占用版图面积小，上电预置状态稳定，数据读写可靠，在基于SRAM配置的FPGA电路中具有很强的实用性。

Description

适用于FPGA电路的非对称结构配置SRAM

技术领域

本实用新型涉及一种适用于FPGA电路的非对称结构配置SRAM，属于CMOS集成电路设计技术领域。

背景技术

FPGA，Filed Programmable Gate Array，现场可编程逻辑阵列；SRAM，Static Random Access Memory，静态随机存取存储器。

与传统的ASIC电路相比，基于SRAM配置的FPGA电路具有功能强大，开发过程投资小、周期短，可反复编程修改，保密性好，开发工具智能化等特点。随着电子工艺技术的不断进步，低成本的FPGA器件得到了越来越广泛的应用。同时，为了满足越来越复杂的系统功能，FPGA电路不断增大规模、提高集成度，电路密度从数万系统门发展到数千万系统门。基于SRAM配置的FPGA器件，在系统应用中，因为系统的噪声、供电不足等一些不稳定因素：电路会发生上电无法启动、静态功耗高、配置失败、配置功能不正常等故障；当电路处在恶劣的工作环境下，比如高温、低温、振动等，这些故障更容易发生。通过对电路进行详细的测试和充分的验证，这些故障的发生和FPGA电路中配置SRAM 单元有着密切的联系。

在现有的FPGA电路中，配置SRAM单元的六个晶体管都采用相同的尺寸，这种SRAM单元满足了FPGA电路配置数据的要求，但存在两个明显的不足：第一，FPGA电路上电启动时，SRAM单元存储数据不确定，容易导致FPGA电路内部出现逻辑冲突，出现大电流，导致电路启动失败；第二，FPGA电路进行配置时，对大量的SRAM单元进行写数据，电路动态电流大，容易导致配置失败。

发明内容

本实用新型针对现有的FPGA电路因SRAM单元上电状态不确定和配置电流大而无法正常工作，设计了一种非对称结构的SRAM，应用在FPGA电路中，完成了FPGA电路配置功能，同时有效的改善了FPGA电路上电启动和配置性能。

按照本实用新型提供的技术方案，所述适用于FPGA电路的非对称结构配置SRAM，包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五PMOS管、第六PMOS管；第一NMOS管源端、第三NMOS管漏端、第四NMOS管栅端、第五PMOS管漏端和第六PMOS管栅端相连并连接第一数据输出端口，第二NMOS管漏端、第三NMOS管栅端、第四NMOS管漏端、第五PMOS管栅端和第六PMOS管漏端相连并连接第二数据输出端口，第一NMOS管栅端和第二NMOS管栅端相连并连接数据存储控制端口，第一NMOS管漏端连接第一配置数据输入端口，第二NMOS管源端连接第二配置数据输入端口，第五PMOS管源端、第六PMOS管源端接电源，第三NMOS管源端、第四NMOS管源端接地；所述第三NMOS管与第四NMOS管采用不同的宽长比，第五PMOS管与第六PMOS管采用不同的宽长比。

所述适用于FPGA电路的非对称结构配置SRAM采用0.25μm CMOS工艺制造时，各晶体管长宽比为：第一NMOS管（M1），0.6 μm /0.24 μm；第二NMOS管（M2），0.6 μm /0.24 μm；第三NMOS管（M3），0.8 μm /0.24 μm；第四NMOS管（M4），0.6 μm /0.24 μm，第五PMOS管（M5），0.6 μm /0.24 μm；第六PMOS管（M6），0.8 μm /0.24 μm。

本实用新型的优点是：本实用新型为非对称结构的六晶体管SRAM，实现锁存器功能两个反相器采用不同的尺寸，即采用不同的宽长比。该非对称结构SRAM有效的弥补了上述现有SRAM的不足，改善了FPGA电路上电启动和配置的性能。本实用新型结构简单，占用版图面积小，上电预置状态稳定，数据读写可靠，在基于SRAM配置的FPGA电路中具有很强的实用性。

附图说明

图1为实用新型非对称结构SRAM单元原理图。

图2-1、图2-2为实用新型非对称结构SRAM单元版图。

图3为FPGA电路中n×m SRAM阵列示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明。

如图1所示，本实用新型非对称结构配置SRAM由六个晶体管组成：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五PMOS管M5、第六PMOS管M6；第一NMOS管M1源端、第三NMOS管M3漏端、第四NMOS管M4栅端、第五PMOS管M5漏端和第六PMOS管M6栅端相连并连接第一数据输出端口D1，第二NMOS管M2漏端、第三NMOS管M3栅端、第四NMOS管M4漏端、第五PMOS管M5栅端和第六PMOS管M6漏端相连并连接第二数据输出端口D2，第一NMOS管M1栅端和第二NMOS管M2栅端相连并连接数据存储控制端口WL，第一NMOS管M1漏端连接第一配置数据输入端口BL，第二NMOS管M2源端连接第二配置数据输入端口BLN，第五PMOS管M5源端、第六PMOS管M6源端接电源VDD，第三NMOS管M3源端、第四NMOS管M4源端接地GND；所述第三NMOS管M3与第四NMOS管M4采用不同的宽长比，第五PMOS管M5与第六PMOS管M6采用不同的宽长比，设计成非对称。

其中第一NMOS管M1、第二NMOS管M2为两个存取晶体管；第三NMOS管M3和第五PMOS管M5、第四NMOS管M4和第六PMOS管M6构成两个CMOS反相器；两个CMOS反相器背对背连接，形成一个CMOS锁存器；两个CMOS反相器的晶体管采用不同的宽长比（W/L），设计成非对称。该SRAM有五个端口：配置数据输入端口BL和BLN；数据存储控制端口WL，控制配置数据存储在SRAM单元中；SRAM数据输出端口D1和D2，对FPGA电路内部逻辑资源进行配置。

该非对称结构SRAM具有两个稳定的工作状态，对应逻辑“0”和逻辑“1”；电路在上电后，SRAM被预置在一个稳定的工作状态。在FPGA电路中，配置SRAM单元串联成列，分布在整个电路中：SRAM单元通过配置数据输入端口BL、BLN串联成列，数据存储控制端口WL信号控制每一行SRAM单元的开启状态，配置数据通过SRAM数据输出端口D1、D2控制FPGA电路内部逻辑状态，实现逻辑功能。FPGA电路上电后，所有SRAM单元会预置在一个稳定的工作状态，在这种状态下，电路内部逻辑不冲突；FPGA电路配置时，数据存储控制端口WL的信号打开所有SRAM单元，配置数据由上而下写入SRAM单元中，同时，数据存储控制端口WL的信号由下而上逐行关闭SRAM单元，保证配置数据被存储在SRAM单元中；FPGA电路工作时，配置数据通过SRAM数据输出端口D1、D2控制FPGA电路内部逻辑状态，实现逻辑功能。

如图2所示是在FPGA电路中采用的非对称结构SRAM单元版图。该FPGA电路中采用0.25μm CMOS工艺设计制造，电路中SRAM单元六个晶体管长宽比设计为：M1，0.6 μm /0.24 μm；M2，0.6 μm /0.24 μm；M3，0.8 μm /0.24 μm；M4，0.6 μm /0.24 μm，M5，0.6 μm /0.24 μm；M6，0.8 μm /0.24 μm。采用该尺寸结构，FPGA电路上电后，SRAM单元被预置在一个稳定的工作状态：端口D1拉低，对应逻辑“0”；端口D2拉高，对应逻辑“1”。FPGA电路进行功能配置时，配置数据能够准确的存储在SRAM单元中，完成电路的配置。

如图3所示，在FPGA电路中，配置SRAM单元呈阵列分布。图中是一个n×m的阵列，表示该FPGA电路共有n帧配置数据，每一帧配置数据含m位。FPGA电路配置时，端口WL控制信号初始状态全打开，每一帧配置数据由上而下写入SRAM单元中，通过由下而上依次关闭端口WL控制信号，配置数据被存储在每行的SRAM单元中；FPGA电路工作时，存储在SRAM单元中的配置数据通过端口D1、D2控制FPGA电路内部逻辑状态，实现逻辑功能。

本实用新型非对称结构SRAM单元，占用版图面积小，上电预置状态稳定，数据读写可靠，在基于SRAM配置的FPGA电路中具有很强的实用性。我单位研制的FPGA电路中，使用该SRAM结构，在0.25μm CMOS工艺中，采用上述晶体管尺寸，电路经应用验证：FPGA电路上电启动，稳定可靠；配置数据写入，准确；配置完成后，电路功能正常，电路各项性能指标稳定可靠。

Claims

1. 适用于FPGA电路的非对称结构配置SRAM，其特征是包括：第一NMOS管（M1）、第二NMOS管（M2）、第三NMOS管（M3）、第四NMOS管（M4）、第五PMOS管（M5）、第六PMOS管（M6）；第一NMOS管（M1）源端、第三NMOS管（M3）漏端、第四NMOS管（M4）栅端、第五PMOS管（M5）漏端和第六PMOS管（M6）栅端相连并连接第一数据输出端口（D1），第二NMOS管（M2）漏端、第三NMOS管（M3）栅端、第四NMOS管（M4）漏端、第五PMOS管（M5）栅端和第六PMOS管（M6）漏端相连并连接第二数据输出端口（D2），第一NMOS管（M1）栅端和第二NMOS管（M2）栅端相连并连接数据存储控制端口（WL），第一NMOS管（M1）漏端连接第一配置数据输入端口（BL），第二NMOS管（M2）源端连接第二配置数据输入端口（BLN），第五PMOS管（M5）源端、第六PMOS管（M6）源端接电源（VDD），第三NMOS管（M3）源端、第四NMOS管（M4）源端接地（GND）；所述第三NMOS管（M3）与第四NMOS管（M4）采用不同的宽长比，第五PMOS管（M5）与第六PMOS管（M6）采用不同的宽长比。

2.如权利要求1所述适用于FPGA电路的非对称结构配置SRAM，其特征是采用0.25μm CMOS工艺制造时，各晶体管长宽比为：第一NMOS管（M1），0.6 μm /0.24 μm；第二NMOS管（M2），0.6 μm /0.24 μm；第三NMOS管（M3），0.8 μm /0.24 μm；第四NMOS管（M4），0.6 μm /0.24 μm，第五PMOS管（M5），0.6 μm /0.24 μm；第六PMOS管（M6），0.8 μm /0.24 μm。