CN105845679A - 一种sram单元、半导体器件和电子装置 - Google Patents

一种sram单元、半导体器件和电子装置 Download PDF

Info

Publication number
CN105845679A
CN105845679A CN201510018694.6A CN201510018694A CN105845679A CN 105845679 A CN105845679 A CN 105845679A CN 201510018694 A CN201510018694 A CN 201510018694A CN 105845679 A CN105845679 A CN 105845679A
Authority
CN
China
Prior art keywords
transistor
nmos transistor
pmos transistor
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510018694.6A
Other languages
English (en)
Inventor
张弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510018694.6A priority Critical patent/CN105845679A/zh
Priority to US14/986,228 priority patent/US20160203855A1/en
Publication of CN105845679A publication Critical patent/CN105845679A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种SRAM单元、半导体器件和电子装置，涉及半导体技术领域。该SRAM单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管；其中，第三PMOS晶体管的源极与第二PMOS晶体管的源极相连并连接至电源电压Vdd，漏极与第一PMOS晶体管的源极相连，栅极与第三NMOS晶体管的栅极相连并连接至字线；第五NMOS晶体管的源极与第二NMOS晶体管的源极相连并连接至电源电压Vss，漏极与第一NMOS晶体管的源极相连，栅极与另一字线相连。该SRAM单元由于包括第三PMOS晶体管和第五NMOS晶体管，因此具有更好的写能力。该半导体器件包括上述SRAM单元，同样具有上述优点。该电子装置包括上述半导体器件，同样具有上述优点。

Description

一种SRAM单元、半导体器件和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种SRAM单元、半导体器件和电子装置。
背景技术
随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值以每年超过30％的速度发展，静态随机存储器(SRAM)作为一种重要的存储器件被广泛应用于数字与通讯电路设计中。SRAM是逻辑电路中一种重要部件，其因为具有功耗小，读取速度高等优点而广泛应用于数据的存储。
现有的一种6T型SRAM单元的电路结构如图1所示，包括6个鳍型(Fin)晶体管，即第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4。其中，第一PMOS晶体管P1与第一NMOS晶体管N1构成第一CMOS晶体管101(即，第一PMOS晶体管P1的漏极与第一NMOS晶体管N1的漏极相连，第一PMOS晶体管P1的栅极与第一NMOS晶体管N1的栅极相连)，第二PMOS晶体管P2与第二NMOS晶体管N2构成第二CMOS晶体管102(即，第二PMOS晶体管P2的漏极与第二NMOS晶体管N2的漏极相连，第二PMOS晶体管P2的栅极与第二NMOS晶体管N2的栅极相连)。第一CMOS晶体管101的输入端与第二CMOS晶体管102的输出端相连，第一CMOS晶体管101的输出端与第二CMOS晶体管102的输入端相连；第一PMOS晶体管P1的源极和第二PMOS晶体管P2的源极均连接至电源电压Vdd，第一NMOS晶体管N1的源极与第二NMOS晶体管N2的源极均连接至电源电压Vss。
其中，第三NMOS晶体管N3的源极与位线BL相连，漏极与第一PMOS晶体管P1的漏极相连，栅极与字线WL相连。第四NMOS晶体管N4的源极与第二PMOS晶体管的漏极相连，栅极与字线WL相连，漏极与另一位线相连。
在上述的SRAM单元的电路结构中，P1和P2为上拉晶体管(PU)，N1和N2为下拉晶体管，N3和N4为传输门晶体管(PG)。其中PU、PD和PG的数量比为1:1:1。在该SRAM单元中，由于γ比率(γratio)为PG/PU＝1，因而导致差的写余量。而在根据采用平面结构的晶体管的SRAM单元的数据，γ比率应不低于1.5。也就是说，现有的上述结构的SRAM单元因γ比率比较低而存在写能力比较差的问题。
现有的一些用于改善α比率、β比率或γ比率的方法及其存在的问题如下：(1)通过选择鳍型晶体管的数量来改善α比率、β比率或γ比率，例如将PU、PD和PG的数量比设定为1:2:1或1:2:2或1:2:3等。然而，该方法会造成面积浪费，并且会导致在Vss端的保持稳定性(Hold stability)的损失，α比率(PU/PD)<1。(2)通过优化PU、PD和PG三种器件来改善α比率、β比率或γ比率。然而，该方法会使工艺变得非常复杂。(3)通过为PU、PD和PG三种器件设置不同的注入条件来改善α比率、β比率或γ比率。但是，该方法将导致逻辑器件无法匹配SRAM器件的目标，造成需要增加更多的掩膜。(4)通过掩膜或光刻工艺调整多晶硅的关键尺寸从而改善α比率、β比率或γ比率。然而，该方法会造成光刻工艺的工艺窗口损失。
由此可见，现有的上述结构的SRAM单元因γ比率比较低而存在写能力比较差的问题，而现有的各种方法均无法有效解决上述问题。因此，为解决上述技术问题，有必要提出一种新的SRAM单元，以提高SRAM单元的写能力。
发明内容
针对现有技术的不足，本发明提出一种SRAM单元、半导体器件和电子装置，可以使SRAM单元具有良好的写能力。
本发明的一个实施例提供一种SRAM单元，其包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管，其中，
所述第一PMOS晶体管与所述第一NMOS晶体管构成第一CMOS晶体管，所述第二PMOS晶体管与所述第二NMOS晶体管构成第二CMOS晶体管，其中所述第一CMOS晶体管的输入端与所述第二CMOS晶体管的输出端相连，所述第一CMOS晶体管的输出端与所述第二CMOS晶体管的输入端相连；
所述第三PMOS晶体管的源极与所述第二PMOS晶体管的源极相连并连接至电源电压Vdd，所述第三PMOS晶体管的漏极与所述第一PMOS晶体管的源极相连，所述第三PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连并连接至字线；
所述第三NMOS晶体管的源极与位线相连，所述第三NMOS晶体管的漏极与所述第一PMOS晶体管的漏极相连；
所述第四NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极与字线相连，所述第四NMOS晶体管的漏极与另一位线相连；
所述第五NMOS晶体管的源极与所述第二NMOS晶体管的源极相连并连接至电源电压Vss，所述第五NMOS晶体管的漏极与所述第一NMOS晶体管的源极相连，所述第五NMOS晶体管的栅极与另一字线相连。
可选地，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管为鳍型场效应晶体管。
可选地，在所述第一CMOS晶体管中，所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极相连，所述第一PMOS晶体管的栅极与所述第一NMOS晶体管的栅极相连。
可选地，在所述第二CMOS晶体管中，所述第二PMOS晶体管的漏极与所述第二NMOS晶体管的漏极相连，所述第二PMOS晶体管的栅极与所述第二NMOS晶体管的栅极相连。
本发明的另一个实施例提供一种半导体器件，其包括SRAM单元，其中所述SRAM单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管，其中，
所述第一PMOS晶体管与所述第一NMOS晶体管构成第一CMOS晶体管，所述第二PMOS晶体管与所述第二NMOS晶体管构成第二CMOS晶体管，其中所述第一CMOS晶体管的输入端与所述第二CMOS晶体管的输出端相连，所述第一CMOS晶体管的输出端与所述第二CMOS晶体管的输入端相连；
所述第三PMOS晶体管的源极与所述第二PMOS晶体管的源极相连并连接至电源电压Vdd，所述第三PMOS晶体管的漏极与所述第一PMOS晶体管的源极相连，所述第三PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连并连接至字线；
所述第三NMOS晶体管的源极与位线相连，所述第三NMOS晶体管的漏极与所述第一PMOS晶体管的漏极相连；
所述第四NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极与字线相连，所述第四NMOS晶体管的漏极与另一位线相连；
所述第五NMOS晶体管的源极与所述第二NMOS晶体管的源极相连并连接至电源电压Vss，所述第五NMOS晶体管的漏极与所述第一NMOS晶体管的源极相连，所述第五NMOS晶体管的栅极与另一字线相连。
可选地，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管为鳍型场效应晶体管。
可选地，在所述第一CMOS晶体管中，所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极相连，所述第一PMOS晶体管的栅极与所述第一NMOS晶体管的栅极相连。
可选地，在所述第二CMOS晶体管中，所述第二PMOS晶体管的漏极与所述第二NMOS晶体管的漏极相连，所述第二PMOS晶体管的栅极与所述第二NMOS晶体管的栅极相连。
本发明的再一个实施例提供一种电子装置，其包括半导体器件以及与所述半导体器件相连的电子组件，其中所述半导体器件包括SRAM单元，所述SRAM单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管；其中，
所述第一PMOS晶体管与所述第一NMOS晶体管构成第一CMOS晶体管，所述第二PMOS晶体管与所述第二NMOS晶体管构成第二CMOS晶体管，其中所述第一CMOS晶体管的输入端与所述第二CMOS晶体管的输出端相连，所述第一CMOS晶体管的输出端与所述第二CMOS晶体管的输入端相连；
所述第三PMOS晶体管的源极与所述第二PMOS晶体管的源极相连并连接至电源电压Vdd，所述第三PMOS晶体管的漏极与所述第一PMOS晶体管的源极相连，所述第三PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连并连接至字线；
所述第三NMOS晶体管的源极与位线相连，所述第三NMOS晶体管的漏极与所述第一PMOS晶体管的漏极相连；
所述第四NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极与字线相连，所述第四NMOS晶体管的漏极与另一位线相连；
所述第五NMOS晶体管的源极与所述第二NMOS晶体管的源极相连并连接至电源电压Vss，所述第五NMOS晶体管的漏极与所述第一NMOS晶体管的源极相连，所述第五NMOS晶体管的栅极与另一字线相连。
可选地，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管为鳍型场效应晶体管。
本发明的SRAM单元，由于包括设置于电源电压Vdd与第一PMOS晶体管之间的第三PMOS晶体管和设置于电源电压Vss与第一NMOS晶体管之间的第五NMOS晶体管，因此可以在保证读能力的情况下，具有更好的写能力。本发明的半导体器件包括上述的SRAM单元，因而同样具有上述优点。本发明的电子装置包括上述的半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有的一种SRAM单元的电路结构的示意图；
图2为本发明的一个实施例的一种SRAM单元的电路结构的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图2来具体描述本发明的一个实施例的SRAM单元。其中，图2为本发明的一个实施例的一种SRAM单元的电路结构的示意图。
示例性地，如图2所示，本发明实施例的SRAM单元的结构包括8个晶体管，即第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4以及第三PMOS晶体管P3和第五NMOS晶体管N5。
如图2所示，该8个晶体管的具体连接关系如下：
第一PMOS晶体管P1与第一NMOS晶体管N1构成第一CMOS晶体管101，具体地，第一PMOS晶体管P1的漏极与第一NMOS晶体管N1的漏极相连，第一PMOS晶体管P1的栅极与第一NMOS晶体管N1的栅极相连。第二PMOS晶体管P2与第二NMOS晶体管N2构成第二CMOS晶体管102，具体地，第二PMOS晶体管P2的漏极与第二NMOS晶体管N2的漏极相连，第二PMOS晶体管P2的栅极与第二NMOS晶体管N2的栅极相连。第一CMOS晶体管101的输入端与第二CMOS晶体管102的输出端相连，第一CMOS晶体管101的输出端与第二CMOS晶体管102的输入端相连。
第三PMOS晶体管P3的源极和第二PMOS晶体管P2的源极相连并连接至电源电压Vdd，第三PMOS晶体管P3的漏极与第一PMOS晶体管P1的源极相连，第三PMOS晶体管P3的栅极与第三NMOS晶体管的栅极相连并连接至字线WL。
第三NMOS晶体管N3的源极与位线BL相连，漏极与第一PMOS晶体管P1的漏极相连。
第四NMOS晶体管N4的源极与第二PMOS晶体管的漏极相连，栅极与字线WL(RWL)相连，漏极与另一位线相连。
第五NMOS晶体管N5的源极与第二NMOS晶体管N2的源极相连并连接至电源电压Vss，第五NMOS晶体管N5的漏极与第一NMOS晶体管N1的源极相连，第五NMOS晶体管N5的栅极与另一字线WLB相连。
在本实施例中，相连均指电性连接。在一个具体实例中，该8个晶体管均为鳍型(Fin)场效应晶体管。
本发明实施例的上述SRAM单元为8T型SRAM单元。其中，晶体管P1和P2为上拉晶体管(PU)，晶体管N1和N2为下拉晶体管，晶体管N3和N4为传输门晶体管(PG)。与现有技术中的SRAM单元(图1)相比，本实施例的SRAM单元在电源电压Vdd与第一PMOS晶体管P1之间增加设置了第三PMOS晶体管P3，在电源电压Vss与第一NMOS晶体管N1之间增加设置了第五NMOS晶体管N5。并且，由于第五NMOS晶体管N5的栅极与另一字线WLB相连，因此需要在SRAM单元的周边区域增加设置字线WLB。关于其他位线和字线以及它们与除P3和N5之外的其他各晶体管的连接关系，可以参照各种现有技术(例如图1所示的现有技术)来实现，此处并不进行限定。
在本发明实施例的SRAM单元中，PU、PD和PG的数量比仍为1:1:1，因而与现有的SRAM单元相比，具有相同的在低Vss的保持稳定性(hold stability)。由于增加了第三PMOS晶体管P3和第五NMOS晶体管N5，因此本实施例的SRAM单元的面积相对现有技术有所增大，其面积比现有的PU、PD和PG的数量比为1:1:1的SRAM单元增加大约3％但与PU、PD和PG的数量比为1:2:2的SRAM单元的面积相近。
下面，参照图2，对本发明的该实施例的SRAM单元的工作情况简介如下：
1.写循环(Write Cycle)
假定节点1(Node1)为1、节点2(Node2)为0：
当字线WL的电压为1时，P3关闭；当另一字线WLB的电压为0时，N5关闭；
此时没有电流从电源电压Vdd经过P3和P1至节点1。γ比率(PG/PU)趋近∞，而节点1很快被驱动至电压为0。
假定节点1(Node1)为0、节点2(Node2)为1：
当字线WL的电压为1时，P3关闭；当另一字线WLB的电压为1时，N5打开；
此时没有电流从节点1经过N1和N5至电源电压Vss，而节点1很快被驱动至电压为0。
显然，相对于现有技术，本发明实施例的SRAM单元的写能力得到了提高。
2.读循环(Read Cycle)
关于节点2，对于从Vdd到位线的压降：在存在压降的情况下，节点2的电压为0；在没有压降时，节点2的电压为1。
对于节点1，当作为传输门晶体管开启时没有电流。
也就是说，本实施例的SRAM单元的读余量(Read margin)与现有技术中的6T型SRAM相同。
由此可见，本发明实施例的SRAM单元，通过在电源电压Vdd与第一PMOS晶体管P1之间增加设置第三PMOS晶体管P3，在电源电压Vss与第一NMOS晶体管N1之间增加设置第五NMOS晶体管N5，可以在保证SRAM单元的读能力的情况下，提高SRAM单元的写能力。
本发明的又一个实施例提供一种半导体器件，包括如上所述的SRAM单元。其中，该半导体器件可以为SRAM存储器，也可以为包括SRAM存储器的其他器件，在此并不进行限定。
示例性地，所述SRAM单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管，其中，
所述第一PMOS晶体管与所述第一NMOS晶体管构成第一CMOS晶体管，所述第二PMOS晶体管与所述第二NMOS晶体管构成第二CMOS晶体管，其中所述第一CMOS晶体管的输入端与所述第二CMOS晶体管的输出端相连，所述第一CMOS晶体管的输出端与所述第二CMOS晶体管的输入端相连；
所述第三PMOS晶体管的源极与所述第二PMOS晶体管的源极相连并连接至电源电压Vdd，所述第三PMOS晶体管的漏极与所述第一PMOS晶体管的源极相连，所述第三PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连并连接至字线；
所述第三NMOS晶体管的源极与位线相连，所述第三NMOS晶体管的漏极与所述第一PMOS晶体管的漏极相连；
所述第四NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极与字线相连，所述第四NMOS晶体管的漏极与另一位线相连；
所述第五NMOS晶体管的源极与所述第二NMOS晶体管的源极相连并连接至电源电压Vss，所述第五NMOS晶体管的漏极与所述第一NMOS晶体管的源极相连，所述第五NMOS晶体管的栅极与另一字线相连。
示例性地，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管为鳍型场效应晶体管。
在所述第一CMOS晶体管中，所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极相连，所述第一PMOS晶体管的栅极与所述第一NMOS晶体管的栅极相连。
在所述第二CMOS晶体管中，所述第二PMOS晶体管的漏极与所述第二NMOS晶体管的漏极相连，所述第二PMOS晶体管的栅极与所述第二NMOS晶体管的栅极相连。
本发明实施例的半导体器件，由于使用了上述的SRAM单元，因而同样具有上述优点。
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为如上所述的半导体器件。该电子组件，可以为分立器件、集成电路等任何电子组件。
示例性地，所述半导体器件包括SRAM单元，其中所述SRAM单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管，其中，
所述第一PMOS晶体管与所述第一NMOS晶体管构成第一CMOS晶体管，所述第二PMOS晶体管与所述第二NMOS晶体管构成第二CMOS晶体管，其中所述第一CMOS晶体管的输入端与所述第二CMOS晶体管的输出端相连，所述第一CMOS晶体管的输出端与所述第二CMOS晶体管的输入端相连；
所述第三PMOS晶体管的源极与所述第二PMOS晶体管的源极相连并连接至电源电压Vdd，所述第三PMOS晶体管的漏极与所述第一PMOS晶体管的源极相连，所述第三PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连并连接至字线；
所述第三NMOS晶体管的源极与位线相连，所述第三NMOS晶体管的漏极与所述第一PMOS晶体管的漏极相连；
所述第四NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极与字线相连，所述第四NMOS晶体管的漏极与另一位线相连；
所述第五NMOS晶体管的源极与所述第二NMOS晶体管的源极相连并连接至电源电压Vss，所述第五NMOS晶体管的漏极与所述第一NMOS晶体管的源极相连，所述第五NMOS晶体管的栅极与另一字线相连。
示例性地，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管为鳍型场效应晶体管。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括上述半导体器件的中间产品。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种SRAM单元，其特征在于，包括第一PMOS晶体管(P1)、第二PMOS晶体管(P2)、第三PMOS晶体管(P3)以及第一NMOS晶体管(N1)、第二NMOS晶体管(N2)、第三NMOS晶体管(N3)、第四NMOS晶体管(N4)和第五NMOS晶体管(N5)，其中，
所述第一PMOS晶体管与所述第一NMOS晶体管构成第一CMOS晶体管(101)，所述第二PMOS晶体管与所述第二NMOS晶体管构成第二CMOS晶体管(102)，其中所述第一CMOS晶体管的输入端与所述第二CMOS晶体管的输出端相连，所述第一CMOS晶体管的输出端与所述第二CMOS晶体管的输入端相连；
所述第三PMOS晶体管的源极与所述第二PMOS晶体管的源极相连并连接至电源电压Vdd，所述第三PMOS晶体管的漏极与所述第一PMOS晶体管的源极相连，所述第三PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连并连接至字线；
所述第三NMOS晶体管的源极与位线相连，所述第三NMOS晶体管的漏极与所述第一PMOS晶体管的漏极相连；
所述第四NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极与字线相连，所述第四NMOS晶体管的漏极与另一位线相连；
所述第五NMOS晶体管的源极与所述第二NMOS晶体管的源极相连并连接至电源电压Vss，所述第五NMOS晶体管的漏极与所述第一NMOS晶体管的源极相连，所述第五NMOS晶体管的栅极与另一字线相连。
2.如权利要求1所述的SRAM单元，其特征在于，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管为鳍型场效应晶体管。
3.如权利要求1所述的SRAM单元，其特征在于，在所述第一CMOS晶体管中，所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极相连，所述第一PMOS晶体管的栅极与所述第一NMOS晶体管的栅极相连。
4.如权利要求1所述的SRAM单元，其特征在于，在所述第二CMOS晶体管中，所述第二PMOS晶体管的漏极与所述第二NMOS晶体管的漏极相连，所述第二PMOS晶体管的栅极与所述第二NMOS晶体管的栅极相连。
5.一种半导体器件，其特征在于，包括SRAM单元，其中所述SRAM单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管，其中，
所述第一PMOS晶体管与所述第一NMOS晶体管构成第一CMOS晶体管，所述第二PMOS晶体管与所述第二NMOS晶体管构成第二CMOS晶体管，其中所述第一CMOS晶体管的输入端与所述第二CMOS晶体管的输出端相连，所述第一CMOS晶体管的输出端与所述第二CMOS晶体管的输入端相连；
所述第三PMOS晶体管的源极与所述第二PMOS晶体管的源极相连并连接至电源电压Vdd，所述第三PMOS晶体管的漏极与所述第一PMOS晶体管的源极相连，所述第三PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连并连接至字线；
所述第三NMOS晶体管的源极与位线相连，所述第三NMOS晶体管的漏极与所述第一PMOS晶体管的漏极相连；
所述第四NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极与字线相连，所述第四NMOS晶体管的漏极与另一位线相连；
所述第五NMOS晶体管的源极与所述第二NMOS晶体管的源极相连并连接至电源电压Vss，所述第五NMOS晶体管的漏极与所述第一NMOS晶体管的源极相连，所述第五NMOS晶体管的栅极与另一字线相连。
6.如权利要求5所述的半导体器件，其特征在于，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管为鳍型场效应晶体管。
7.如权利要求5所述的半导体器件，其特征在于，在所述第一CMOS晶体管中，所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极相连，所述第一PMOS晶体管的栅极与所述第一NMOS晶体管的栅极相连。
8.如权利要求5所述的半导体器件，其特征在于，在所述第二CMOS晶体管中，所述第二PMOS晶体管的漏极与所述第二NMOS晶体管的漏极相连，所述第二PMOS晶体管的栅极与所述第二NMOS晶体管的栅极相连。
9.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连的电子组件，其中所述半导体器件包括SRAM单元，所述SRAM单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管；其中，
所述第一PMOS晶体管与所述第一NMOS晶体管构成第一CMOS晶体管，所述第二PMOS晶体管与所述第二NMOS晶体管构成第二CMOS晶体管，其中所述第一CMOS晶体管的输入端与所述第二CMOS晶体管的输出端相连，所述第一CMOS晶体管的输出端与所述第二CMOS晶体管的输入端相连；
所述第三PMOS晶体管的源极与所述第二PMOS晶体管的源极相连并连接至电源电压Vdd，所述第三PMOS晶体管的漏极与所述第一PMOS晶体管的源极相连，所述第三PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连并连接至字线；
所述第三NMOS晶体管的源极与位线相连，所述第三NMOS晶体管的漏极与所述第一PMOS晶体管的漏极相连；
所述第四NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极与字线相连，所述第四NMOS晶体管的漏极与另一位线相连；
所述第五NMOS晶体管的源极与所述第二NMOS晶体管的源极相连并连接至电源电压Vss，所述第五NMOS晶体管的漏极与所述第一NMOS晶体管的源极相连，所述第五NMOS晶体管的栅极与另一字线相连。
10.如权利要求9所述的电子装置，其特征在于，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管为鳍型场效应晶体管。
CN201510018694.6A 2015-01-14 2015-01-14 一种sram单元、半导体器件和电子装置 Pending CN105845679A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510018694.6A CN105845679A (zh) 2015-01-14 2015-01-14 一种sram单元、半导体器件和电子装置
US14/986,228 US20160203855A1 (en) 2015-01-14 2015-12-31 Memory device, related method, and related electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510018694.6A CN105845679A (zh) 2015-01-14 2015-01-14 一种sram单元、半导体器件和电子装置

Publications (1)

Publication Number Publication Date
CN105845679A true CN105845679A (zh) 2016-08-10

Family

ID=56367988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510018694.6A Pending CN105845679A (zh) 2015-01-14 2015-01-14 一种sram单元、半导体器件和电子装置

Country Status (2)

Country Link
US (1) US20160203855A1 (zh)
CN (1) CN105845679A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112509621A (zh) * 2020-11-30 2021-03-16 安徽大学 一种mosfet-tfet混合型11t sram单元电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289145B2 (en) 2020-01-10 2022-03-29 Ferroelectric Memory Gmbh Memory cell, memory cell arrangement, and methods thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582292A (zh) * 2008-05-14 2009-11-18 台湾积体电路制造股份有限公司 存储器电路与存储器电路操作方法
US7885092B2 (en) * 2008-03-11 2011-02-08 Sony Corporation Semiconductor storage device and operation method thereof
US8358524B1 (en) * 2007-06-29 2013-01-22 Netlogic Microsystems, Inc. Methods and circuits for limiting bit line leakage current in a content addressable memory (CAM) device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358524B1 (en) * 2007-06-29 2013-01-22 Netlogic Microsystems, Inc. Methods and circuits for limiting bit line leakage current in a content addressable memory (CAM) device
US7885092B2 (en) * 2008-03-11 2011-02-08 Sony Corporation Semiconductor storage device and operation method thereof
CN101582292A (zh) * 2008-05-14 2009-11-18 台湾积体电路制造股份有限公司 存储器电路与存储器电路操作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112509621A (zh) * 2020-11-30 2021-03-16 安徽大学 一种mosfet-tfet混合型11t sram单元电路

Also Published As

Publication number Publication date
US20160203855A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
US10224084B2 (en) Wordline negative boost write-assist circuits for memory bit cells employing a P-type field-effect transistor (PFET) write port(s), and related systems and methods
US9627039B2 (en) Apparatus for reducing write minimum supply voltage for memory
JP6096991B2 (ja) 感知遅延が低減され感知マージンが改善されたｓｒａｍリードバッファ
US9230636B2 (en) Apparatus for dual purpose charge pump
US9349437B2 (en) Memory cell having built-in read and write assist
US9721050B2 (en) Structure for reducing pre-charge voltage for static random-access memory arrays
US10381052B2 (en) Overvoltage protection for a fine grained negative wordline scheme
JP2006040495A (ja) 半導体集積回路装置
KR20110118689A (ko) 듀얼-기술 트랜지스터들을 사용한 저누설 고성능 정적 랜덤 액세스 메모리 셀
CN103077741A (zh) 一种低电压工作的sram的存储单元电路
JP2009545834A (ja) 可変電源を有するｓｒａｍ及びその方法
CN106463509B (zh) 基于负微分电阻的存储器
CN106558334B (zh) 一种sram存储单元、sram存储器及其控制方法
KR102326332B1 (ko) 독출 컬럼 선택 네거티브 부스트 드라이버 회로 및 시스템
TW201312580A (zh) 用於記憶體的電路及方法
US9224455B1 (en) Method and apparatus for bit-line sensing gates on an SRAM cell
CN105845679A (zh) 一种sram单元、半导体器件和电子装置
CN107369466B (zh) 一种基于FinFET器件的三字线存储单元
CN108269599B (zh) 一种平衡位线漏电流的静态存储单元
CN105989874A (zh) 用于sram的存储单元及其读写方法
CN111710355B (zh) 提升sram芯片写能力的差分电源电路
US10269419B2 (en) Aging aware dynamic keeper apparatus and associated method
CMR et al. Novel Eight-Transistor SRAM cell for write power reduction
US20060133177A1 (en) MOS semiconductor integrated circuit device
Yu et al. Single-port five-transistor SRAM cell with reduced leakage current in standby

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160810

RJ01 Rejection of invention patent application after publication