CN102832110B - 一种提高静态随机储存器读出冗余度的方法 - Google Patents

一种提高静态随机储存器读出冗余度的方法 Download PDF

Info

Publication number
CN102832110B
CN102832110B CN201210158723.5A CN201210158723A CN102832110B CN 102832110 B CN102832110 B CN 102832110B CN 201210158723 A CN201210158723 A CN 201210158723A CN 102832110 B CN102832110 B CN 102832110B
Authority
CN
China
Prior art keywords
polysilicon gate
control valve
static random
redundancy
photolithography plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210158723.5A
Other languages
English (en)
Other versions
CN102832110A (zh
Inventor
俞柳江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210158723.5A priority Critical patent/CN102832110B/zh
Publication of CN102832110A publication Critical patent/CN102832110A/zh
Application granted granted Critical
Publication of CN102832110B publication Critical patent/CN102832110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明一种提高静态随机储存器读出冗余度的方法，其中，包括以下工艺步骤：首先在版图上生成NMOS多晶硅栅预注入光刻板，接着对NMOS区域中未被光刻板覆盖的控制管和下拉管区域进行第五族元素的注入；然后在版图上生成PMOS多晶硅栅预注入光刻板；其次对PMOS多晶硅栅预注入光刻板中未被光刻板覆盖的控制管和上拉管区域进行第五族元素的注入。通过本发明一种提高静态随机储存器读出冗余度的方法，有效地使控制管多晶硅栅的掺杂浓度降低，从而增大了多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，从而使在读取过程中，降低了节点8的电位，从而提高了随机存储器的读出冗余度。

Description

一种提高静态随机储存器读出冗余度的方法
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种提高静态随机储存器读出冗余度的方法。
背景技术
静态随机存储器(Static Random Access Memory，简称SRAM)作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。如图1所示的是一个90纳米以下的通常的SRAM单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域21所标示出来的为控制管(Pass Gate)，该区域为一NMOS区域，区域22所标示出来的为下拉管(PullDown MOS)，该区域同样为一NMOS区域，区域23所标示出来的为上拉管(Pull UpMOS)，该区域为一PMOS区域。
读出冗余度是衡量SRAM单元读出性能的一个重要参数，如图2所示，是一个SRAM区域在读取时的工作示意图，图中4为控制管，5为下拉管，6为上拉管，假设节点7存储数据为高电位(即存储数据为“1”)，而相应的，节点8存储数据为低电位(即存储数据为“0”)，在读取动作前，位线9和位线10会被预充电到高电位，读取动作开始时，字线11打开，由于节点7存储的数据为高电位，所以位线9上的电压保持不变，而由于节点8存储的数据为低电位，位线10上的电压会被向下拉，通过感知位线9和位线10上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线11打开后，位线10上的电压被下拉的同时，节点8的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，节点8的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低节点8的中间电位，从而增加SRAM单元的读出冗余度。
随着工艺代的进步，特别是在45纳米以下工艺代中，会采用多晶硅栅预注入工艺，在多晶硅栅刻蚀工艺步骤前，对NMOS区域的栅极进行五族元素的预注入，而对PMOS区域的栅极进行三族元素的预注入。目的是降低栅电阻以及降低多晶硅栅耗尽问题。以达到调节CMOS区域阈值电压(Vt)以及开启电流(Ion)的目的。对于SRAM单元，通常工艺中会对控制管和下拉管这两个NMOS区域进行五族元素的预注入，如图1所示中区域21和区域22进行五族元素的预注入，而对区域23的上拉管(PMOS区域)进行三族元素的预注入。这样，通常工艺中，控制管的多晶硅栅掺杂浓度升高，从而减小了多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，使得控制管阈值电压降低，开启电流增大，从而减小了控制管的等效电阻，发生随机存储器的读出性能不高的问题。
发明内容
发明公开了一种提高静态随机储存器读出冗余度的方法。用以解决现有技术中，在45纳米以下的SRAM单元的版图结构工艺中，对NMOS区域的栅极进行五族元素的预注入，而对PMOS区域的栅极进行三族元素的预注入，从而发生随机存储器的读出性能不高的问题。
为实现上述目的，发明采用的技术方案是：
一种提高静态随机储存器读出冗余度的方法，其中，包括以下工艺步骤：
步骤一，在版图上生成NMOS多晶硅栅预注入光刻板，并使SRAM版图中控制管和下拉管区域未被所述光刻板覆盖；
步骤二，对NMOS区域中未被光刻板覆盖的控制管和下拉管区域进行第五族元素的注入；
步骤三，在版图上生成PMOS多晶硅栅预注入光刻板，并使SRAM版图中控制管和上拉管区域未被所述光刻板覆盖；
步骤四，对PMOS多晶硅栅预注入光刻板中未被光刻板覆盖的控制管和上拉管区域进行第五族元素的注入，以完成最后的注入工艺。
上述的提高静态随机储存器读出冗余度的方法，其中，所述第三步骤中，第五族元素为P、As和Sb。
上述的提高静态随机储存器读出冗余度的方法，其中，降低了节点(8)的电位。
本发明中一种提高静态随机储存器读出冗余度的方法，采用了如上方案具有以下效果：
1、能够通过打开控制管区域实现多晶硅反向预注入，有效地使控制管多晶硅栅的掺杂浓度降低，从而增大了多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，导致控制管的阈值电压增加，开启电流减小；
2、同时增大了控制管的等效电阻，在读取过程中，降低了节点8的电位，从而提高了随机存储器的读出冗余度。
附图说明
通过阅读参照如下附图对非限制性实施例所作的详细描述，发明的其它特征，目的和优点将会变得更明显。
图1为一种提高静态随机储存器读出冗余度的方法的SRAM版图的示意图；
图2为一种提高静态随机储存器读出冗余度的方法SRAM读取工作的示意图；
图3为一种提高静态随机储存器读出冗余度的方法的工艺步骤示意图。
具体实施方式
为了使发明实现的技术手段、创造特征、达成目的和功效易于明白了解，下结合具体图示，进一步阐述本发明。
如图1、3所示，一种提高静态随机储存器读出冗余度的方法，其中，包括以下工艺步骤：
步骤一，在版图上生成NMOS多晶硅栅预注入光刻板，并使SRAM版图中控制管21和下拉管区域22未被所述光刻板覆盖；
步骤二，对NMOS区域中未被光刻板覆盖的控制管21和下拉管22区域进行第五族元素的注入；
步骤三，在版图上生成PMOS多晶硅栅预注入光刻板，并使SRAM版图中控制管21和上拉管23区域未被所述光刻板覆盖；
步骤四，对PMOS多晶硅栅预注入光刻板中未被光刻板覆盖的控制管21和上拉管23区域进行第五族元素的注入，以完成最后的注入工艺。
在本发明的具体实施例中，第三族元素为B、Ga、IN。
在本发明的具体实施例中，第五族元素为P、As、Sb。
在本发明的具体实施例中，降低了节点(8)的电位，进一步的可以在读取过程中，提高了随机储存器的冗余度。
如图2所示，在本发明的具体实施例中，降低了节点(8)的电位，使节点8存储数据在读取过程中可以更好的保持为低电位(即存储数据为“0”)，增大了SRAM单元的读出冗余度。在读取动作前，位线9和位线10会被预充电到高电位，读取动作开始时，字线11打开，由于节点7存储的数据为高电位，所以位线9上的电压保持不变，而由于节点8存储的数据为低电位，位线10上的电压会被向下拉，通过感知位线9和位线10上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线11打开后，位线10上的电压被下拉的同时，节点8的电位也会同时被拉升到一个中间电位，即不再保持“0”，进一步的，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。由于节点8的中间电位被要求必须小于一定数值，使SRAM单元中原先存储的数据不改变，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。其中，增大控制管的等效电阻，可以降低节点8的中间电位，从而增加SRAM单元的读出冗余度。
综上所述，发明一种提高静态随机储存器读出冗余度的方法，能够通过打开控制管区域实现多晶硅反向预注入，有效地使控制管多晶硅栅的掺杂浓度降低，从而增大了多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，导致控制管的阈值电压增加，开启电流减小，同时增大了控制管的等效电阻，在读取过程中，降低了节点8的电位，从而提高了随机存储器的读出冗余度。
以上对发明的具体实施例进行了描述。需要理解的是，发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响发明的实质内容。

Claims (2)

1.一种提高静态随机储存器读出冗余度的方法，其特征在于，包括以下工艺步骤：
步骤一，在版图上生成NMOS多晶硅栅预注入光刻板，并使SRAM版图中控制管和下拉管区域未被所述光刻板覆盖；
步骤二，对NMOS区域中未被光刻板覆盖的控制管和下拉管区域进行第五族元素的注入；
步骤三，在版图上生成PMOS多晶硅栅预注入光刻板，并使SRAM版图中控制管和上拉管区域未被所述光刻板覆盖；
步骤四，对PMOS多晶硅栅预注入光刻板中未被光刻板覆盖的控制管和上拉管区域进行第五族元素的注入，以完成最后的注入工艺。
2.根据权利要求1所述的提高静态随机储存器读出冗余度的方法，其特征在于，所述第四步骤中，第五族元素为P、As和Sb。
CN201210158723.5A 2012-05-22 2012-05-22 一种提高静态随机储存器读出冗余度的方法 Active CN102832110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210158723.5A CN102832110B (zh) 2012-05-22 2012-05-22 一种提高静态随机储存器读出冗余度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210158723.5A CN102832110B (zh) 2012-05-22 2012-05-22 一种提高静态随机储存器读出冗余度的方法

Publications (2)

Publication Number Publication Date
CN102832110A CN102832110A (zh) 2012-12-19
CN102832110B true CN102832110B (zh) 2015-03-18

Family

ID=47335189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210158723.5A Active CN102832110B (zh) 2012-05-22 2012-05-22 一种提高静态随机储存器读出冗余度的方法

Country Status (1)

Country Link
CN (1) CN102832110B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606536B (zh) * 2013-10-18 2016-03-23 上海华力微电子有限公司 提高静态随机存储器之写入冗余度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1174412A (zh) * 1996-05-13 1998-02-25 现代电子产业株式会社 高电阻负载型静态随机存储器单元及其制造方法
CN101640187A (zh) * 2009-06-09 2010-02-03 上海宏力半导体制造有限公司 一种四晶体管sram单元制造方法
JP4477197B2 (ja) * 2000-05-18 2010-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750416B2 (en) * 2006-05-03 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Modifying work function in PMOS devices by counter-doping

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1174412A (zh) * 1996-05-13 1998-02-25 现代电子产业株式会社 高电阻负载型静态随机存储器单元及其制造方法
JP4477197B2 (ja) * 2000-05-18 2010-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
CN101640187A (zh) * 2009-06-09 2010-02-03 上海宏力半导体制造有限公司 一种四晶体管sram单元制造方法

Also Published As

Publication number Publication date
CN102832110A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
Kim et al. An 8T subthreshold SRAM cell utilizing reverse short channel effect for write margin and read performance improvement
CN105049031A (zh) 抗单粒子辐射效应的dice结构锁存单元
Chenouf et al. Sizing of the CMOS 6T‐SRAM cell for NBTI ageing mitigation
CN102592660B (zh) 一种单端操作的亚阈值存储单元电路
CN102832110B (zh) 一种提高静态随机储存器读出冗余度的方法
Sneha et al. Design of 7T FinFET based SRAM cell design for nanometer regime
Faraji et al. New SRAM design using body bias technique for low‐power and high‐speed applications
CN102655122A (zh) 一种提高静态随机存储器读出冗余度的方法
CN105761740A (zh) 用于改善存储器控制电路负偏压温度不稳定性的恢复电路
CN106205675A (zh) 半导体存储设备
US10755769B2 (en) Carbon nanotube ternary SRAM cell with improved stability and low standby power
CN101877243A (zh) 静态随机存取存储器
CN102610574B (zh) 提高静态随机存储器写入冗余度的方法
CN102832174B (zh) 一种提高静态随机储存器读出冗余度的方法
CN102738084A (zh) 一种提高静态随机存储器写入冗余度的方法
CN102709252B (zh) 一种提高静态随机存储器读出冗余度的方法
Rahaman et al. Design of a 32nm independent gate FinFET based SRAM cell with improved noise margin for low power application
Pasandi et al. A new low-leakage T-Gate based 8T SRAM cell with improved write-ability in 90nm CMOS technology
CN102945682A (zh) 一种抗单粒子翻转的静态随机存储单元
CN102693944A (zh) 一种提高静态随机存储器读出冗余度的方法
CN102637691B (zh) 提高静态随机存储器读出冗余度的方法
CN102683287B (zh) 一种提高静态随机存储器写入冗余度的方法
CN102655123B (zh) 一种提高静态随机存储器读出冗余度的方法
CN108154893A (zh) 单阈值cmos器件六管sram单元上电定值输出方法
CN104751876A (zh) 双端口sram结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant