CN102637691A - 提高静态随机存储器读出冗余度的方法 - Google Patents

Abstract

本发明提供了一种提高静态随机存储器读出冗余度的方法。所述静态随机存储器包括输入/输出器件以及核心器件，并且其中所述核心器件包括控制管器件，所述输入/输出器件用于芯片与外围电路的信号输入及输出，并且所述输入/输出器件的栅极氧化层的厚度大于核心器件的栅极氧化层的厚度。所述提高静态随机存储器读出冗余度的方法包括：使控制管器件的栅极氧化层的厚度大于其它核心器件的栅极氧化层的厚度。可使控制管器件的栅极氧化层的厚度等于输入/输出器件的栅极氧化层的厚度。例如，在制备控制管器件的栅极氧化层时，不移除之前生长的用于输入/输出器件的栅极氧化层，使得控制管器件最终采用输入/输出器件的栅极氧化层作为其栅极氧化层。

Description

提高静态随机存储器读出冗余度的方法

技术领域

本发明涉及半导体制备技术领域，更确切的说，本发明涉及一种提高静态随机存储器读出冗余度的方法、以及采用了该提高静态随机存储器读出冗余度的方法的静态随机存储器制造方法。

背景技术

静态随机存储器（SRAM）作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。图1所示的是一个90纳米以下的通常的静态随机存储器单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域1所标示出来的为控制管（Pass Gate），该器件为一NMOS器件，区域2所标示出来的为下拉管（Pull Down MOS），该器件同样为一NMOS器件，区域3所标示出来的为上拉管（Pull Up MOS），该器件为一PMOS器件。

读出冗余度是衡量SRAM单元读出性能的一个重要参数，图2是一个SRAM器件在读取时的工作示意图，图中4为控制管，5为下拉管，6为上拉管，假设节点7存储数据为高电位（即存储数据为“1”），而相应的，节点8存储数据为低电位（即存储数据为“0”），在读取动作前，位线9和位线10会被预充电到高电位，读取动作开始时，字线11打开，由于节点7存储的数据为高电位，所以位线9上的电压保持不变，而由于节点8存储的数据为低电位，位线10上的电压会被向下拉，通过感知位线9和位线10上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线11打开后，位线10上的电压被下拉的同时，节点8的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，节点8的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低节点8的中间电位，从而增加SRAM单元的读出冗余度。

但是，根据现有技术的静态随机存储器制造方法所制造的静态随机存储器的读出冗余度并不是特别理想，所以，希望能够提供一种可有效提高静态随机存储器读出冗余度的方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种可有效提高静态随机存储器读出冗余度的方法、以及采用了该提高静态随机存储器读出冗余度的方法的静态随机存储器制造方法。

根据本发明的第一方面，提供了一种提高静态随机存储器读出冗余度的方法，所述静态随机存储器包括输入/输出器件以及核心器件，并且其中所述核心器件包括控制管器件，所述输入/输出器件用于芯片与外围电路的信号输入及输出，并且所述输入/输出器件的栅极氧化层的厚度大于核心器件的栅极氧化层的厚度，所述提高静态随机存储器读出冗余度的方法包括：使控制管器件的栅极氧化层的厚度大于其它核心器件的栅极氧化层的厚度。

优选地，使控制管器件的栅极氧化层的厚度等于输入/输出器件的栅极氧化层的厚度。

优选地，所述使控制管器件的栅极氧化层的厚度大于其它核心器件的栅极氧化层的厚度的步骤包括：在制备控制管器件的栅极氧化层时，不移除之前生长的用于输入/输出器件的栅极氧化层，使得控制管器件最终采用输入/输出器件的栅极氧化层作为其栅极氧化层。

优选地，所述输入/输出器件的栅极氧化层的厚度比核心器件的栅极氧化层的厚度大预定厚度。

优选地，所述输入/输出器件的栅极氧化层的厚度为核心器件的栅极氧化层的厚度的预定倍数。

优选地，所述提高静态随机存储器读出冗余度的方法用于45nm及以下静态随机存储器制备工艺中。

根据本发明的第二方面，提供了一种静态随机存储器制造方法，其采用了根据本发明的第一方面所述的提高静态随机存储器读出冗余度的方法。

根据本发明，增大控制管器件的栅极氧化层的厚度，使得控制管器件的阈值电压升高，开启电流减小，从而增大了控制管器件的等效电阻。进一步，可在制备控制管器件区域的栅极氧化层时，并不移除之前生长的用于输入/输出器件的厚栅极氧化层，使得控制管器件最终采用厚栅极氧化层作为其栅极氧化层，由于控制管器件的栅极氧化层变为厚栅极氧化层，控制管器件的阈值电压升高，开启电流减小，从而增大了控制管器件的等效电阻；并且上述过程可以通过逻辑运算实现。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了通常的静态随机存储器单元的版图结构。

图2示意性地示出了静态随机存储器单元的电路结构。

图3示意性地示出了现有技术中输入/输出器件、核心器件和控制管器件所采用的栅极氧化层的示意图。

图4示意性地示出了采用了根据本发明优选实施例的提高静态随机存储器读出冗余度的方法的输入/输出器件、核心器件和控制管器件所采用的栅极氧化层的示意图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

在CMOS逻辑器件工艺中，通常包含输入/输出器件（I/O device）和核心器件（Core device）两种主要器件，输入/输出器件主要用于芯片与外围电路的信号输入及输出；由于输入/输出器件需要承受较高的电压，因此输入/输出器件的栅极氧化层通常较厚。核心器件主要用于芯片内部的逻辑运算等，由于其需要速度较快，所以核心器件的栅极氧化层通常较薄。也就是说，输入/输出器件的栅极氧化层相对于核心器件通常较厚。

同样，静态随机存储器包括含输入/输出器件以及核心器件。

特别的，对于静态随机存储器的控制管，由于其为一核心器件，所以在通常的现有技术的工艺中，控制管会采用较薄的栅极氧化层。

图3为通常工艺中，对于衬底100上的各种器件，输入/输出器件A、控制管器件4和其它核心器件B（其它核心器件B表示出了控制管器件4之外的核心器件）所采用的栅极氧化层的示意图，输入/输出器件A采用较厚的栅极氧化层G1，其它核心器件B和控制管器件4（也为一核心器件）采用较薄的栅极氧化层G2。

相反，图4为本发明中，控制管器件4采用较厚的栅极氧化层G1的示意图。其中，对于衬底100上的各种器件，其它核心器件B采用较薄的栅极氧化层G2，控制管器件4与输入/输出器件A一样，采用较厚的栅极氧化层G1，控制管器件4的阈值电压升高，开启电流减小，从而增大了控制管器件4的有效电阻，提高了随机存储器的读出冗余度。

需要说明的是，虽然图4示出了控制管器件4与输入/输出器件A采用相同厚度的较厚的栅极氧化层G1，但是，在本发明的具体应用实例中，控制管器件4与输入/输出器件A的栅极氧化层厚度可以不是绝对相同的，而是可以有所不同。

也就是说，在本发明的优选实施例中，所述静态随机存储器包括输入/输出器件A以及核心器件，并且其中所述其它核心器件B包括上拉管器件，所述输入/输出器件A主要用于芯片与外围电路的信号输入及输出，并且所述输入/输出器件A的栅极氧化层的厚度大于其它核心器件B的栅极氧化层的厚度。例如，可使所述输入/输出器件A的栅极氧化层的厚度比其它核心器件B的栅极氧化层的厚度大预定厚度（例如0.001-0.1微米等），或者使所述输入/输出器件A的栅极氧化层的厚度为其它核心器件B的栅极氧化层的厚度的预定倍数（例如1.1倍等）。

其中，在本发明的优选实施例中，在静态随机存储器制备工艺过程中，可使得控制管器件4的栅极氧化层的厚度大于其它其它核心器件B的栅极氧化层的厚度。例如，可使得控制管器件4的栅极氧化层的厚度等于或者大于输入/输出器件A的栅极氧化层的厚度。更加优选地，可使得控制管器件4的栅极氧化层的厚度等于输入/输出器件A的栅极氧化层的厚度，这样可使得制造工艺更加简单。

例如，本发明的优选实施例在静态随机存储器制备工艺过程中，采用输入/输出器件A的厚栅极氧化层作为控制管器件4的栅极氧化层，提高了控制管器件4的阈值电压，增大了控制管器件4的等效电阻，提高了随机存储器读出冗余度。

在本发明的优选实施例中，增大控制管器件4的栅极氧化层的厚度，使得控制管器件4的阈值电压升高，开启电流减小，从而增大了控制管器件4的等效电阻。

更具体地说，可以例如通过逻辑运算（Logic Operation），在制备控制管器件4区域的栅极氧化层时，并不移除之前生长的用于输入/输出器件A的厚栅极氧化层，使得控制管器件4最终采用厚栅极氧化层作为其栅极氧化层，由于控制管器件4的栅极氧化层变为厚栅极氧化层，控制管器件4的阈值电压升高，开启电流减小，从而增大了控制管器件4的等效电阻，在读出过程中，降低了节点8的电位，从而提高了随机存储器的读出冗余度。

此外，根据本发明的另一优选实施例，本发明还提供了一种采用了上述提高静态随机存储器读出冗余度的方法的静态随机存储器制造方法。

例如，优选地，本发明的上述实施例可应用在45nm及以下静态随机存储器制备工艺中，以提高其读出冗余度。

总体上来说，根据本发明的提高静态随机存储器读出冗余度的方法以及采用了该提高静态随机存储器读出冗余度的方法的静态随机存储器制造方法至少还具有如下技术效果：

1.不增加现有工艺步骤。

2.增大控制管器件4的栅极氧化层的厚度，使得控制管器件4的阈值电压升高，开启电流减小，从而增大了控制管器件4的等效电阻。

3.具体地，可在制备控制管器件4区域的栅极氧化层时，并不移除之前生长的用于输入/输出器件的厚栅极氧化层，使得控制管器件4最终采用厚栅极氧化层作为其栅极氧化层，由于控制管器件4的栅极氧化层变为厚栅极氧化层，控制管器件4的阈值电压升高，开启电流减小，从而增大了控制管器件4的等效电阻；并且上述过程可以通过逻辑运算实现。

4.在读出过程中，降低了节点8的电位，从而提高了随机存储器的读出冗余度。

需要说明的是，以并排邻接的方式示出输入/输出器件A、控制管器件4以及其它其它核心器件B仅仅用于表示它们之间的栅极氧化层的厚度，而不是用于对它们之间的位置进行限定。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种提高静态随机存储器读出冗余度的方法，所述静态随机存储器包括输入/输出器件以及核心器件，并且其中所述核心器件包括控制管器件，所述输入/输出器件用于芯片与外围电路的信号输入及输出，并且所述输入/输出器件的栅极氧化层的厚度大于核心器件的栅极氧化层的厚度，其特征在于所述提高静态随机存储器读出冗余度的方法包括：使控制管器件的栅极氧化层的厚度大于其它核心器件的栅极氧化层的厚度。

2.根据权利要求1所述的提高静态随机存储器读出冗余度的方法，其特征在于，使控制管器件的栅极氧化层的厚度等于输入/输出器件的栅极氧化层的厚度。

3.根据权利要求1或2所述的提高静态随机存储器读出冗余度的方法，其特征在于，所述使控制管器件的栅极氧化层的厚度大于其它核心器件的栅极氧化层的厚度的步骤包括：在制备控制管器件的栅极氧化层时，不移除之前生长的用于输入/输出器件的栅极氧化层，使得控制管器件最终采用输入/输出器件的栅极氧化层作为其栅极氧化层。

4.根据权利要求1或2所述的提高静态随机存储器读出冗余度的方法，其特征在于，所述输入/输出器件的栅极氧化层的厚度比核心器件的栅极氧化层的厚度大预定厚度。

5.根据权利要求1或2所述的提高静态随机存储器读出冗余度的方法，其特征在于，所述输入/输出器件的栅极氧化层的厚度为核心器件的栅极氧化层的厚度的预定倍数。

6.根据权利要求1或2所述的提高静态随机存储器读出冗余度的方法，其特征在于，所述提高静态随机存储器读出冗余度的方法用于45nm及以下静态随机存储器制备工艺中。

7.一种静态随机存储器制造方法，其特征在于采用了根据权利要求1至6之一所述的提高静态随机存储器读出冗余度的方法。

Images