CN110941046A - 一种soi硅光栅的制作方法 - Google Patents
一种soi硅光栅的制作方法 Download PDFInfo
- Publication number
- CN110941046A CN110941046A CN201911161749.3A CN201911161749A CN110941046A CN 110941046 A CN110941046 A CN 110941046A CN 201911161749 A CN201911161749 A CN 201911161749A CN 110941046 A CN110941046 A CN 110941046A
- Authority
- CN
- China
- Prior art keywords
- silicon
- grating
- forming
- silicon grating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/124—Geodesic lenses or integrated gratings
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12061—Silicon
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12107—Grating
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Element Separation (AREA)
Abstract
本发明涉及半导体工艺技术领域,尤其涉及一种SOI硅光栅的制作方法,包括:在SOI衬底上形成硅光栅;对所述硅光栅进行氢气退火处理,退火温度为800℃~975℃,采用该退火温度为800℃~975℃的氢气退火方式能够显著改善硅光栅侧壁的粗糙度,进而降低该硅光栅的耦合损耗。
Description
技术领域
本发明涉及半导体工艺技术领域,尤其涉及一种SOI硅光栅的制作方法。
背景技术
光栅是一种应用非常广泛的衍射元件,采用硅制作光栅,由于硅材料本身的晶体结构以及微加工方法的日益成熟,因此得到迅速的发展。
但是,现有在形成SOI硅光栅的过程中,由于采用光刻胶来刻蚀的得到硅光栅A,光刻胶本身的粗糙度以及刻蚀设备所带来的粗糙度,使得刻蚀出的硅光栅A侧壁较为粗糙,从而影响硅光栅A的耦合损耗。具体如图1、图2所示。
因此,如何改善所形成的硅光栅的耦合损耗是目前亟待解决的技术问题。
发明内容
鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的金属氧化物场效应晶体管及其制作方法。
本发明实施例提供了一种SOI硅光栅的制作方法,包括:
在SOI衬底上形成硅光栅;
对所述硅光栅进行氢气退火处理,退火温度具体为800℃~975℃。
进一步地,在所述SOI衬底上形成硅光栅之前,还包括:
形成所述SOI衬底。
进一步地,所述形成所述SOI衬底,具体包括:
在硅衬底上形成埋氧层,使得在所述埋氧层上形成顶硅层。
进一步地,所述在硅衬底上形成埋氧层,具体包括:
向所述硅衬底中注入氧离子,形成所述埋氧层。
进一步地,所述在硅衬底上形成埋氧层,具体包括:
分别在两个硅衬底上均形成氧化层;
将两个所述氧化层连接,形成所述埋氧层。
进一步地,在所述SOI衬底上形成硅光栅,具体包括:
在所述SOI衬底上形成光刻胶层;
基于待形成的硅光栅图形,对所述光刻胶层进行刻蚀,并刻蚀至所述顶硅层内部;
去除剩余的光刻胶层,形成所述硅光栅。
进一步地,所述埋氧层的厚度为2~3μm。
进一步地,所述对所述硅光栅进行氢气退火处理,所采用的退火腔室的腔室压力为20Torr~1atm。
进一步地,所述对所述硅光栅进行氢气退火处理,退火时间为30~120s。
进一步地,所述对所述硅光栅进行氢气退火处理,氢气流量为20~180L/min。
本发明实施例中的一个或多个技术方案,至少具有如下技术效果或优点:
本发明提供一种SOI硅光栅的制作方法,具体是在SOI衬底上形成硅光栅,然后,对该硅光栅进行氢气退火处理,退火温度具体为800℃~975℃,采用该800℃~975℃退火温度进行氢气退火方式能够显著改善硅光栅侧壁的粗糙度,进而降低该硅光栅的耦合损耗。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考图形表示相同的部件。在附图中:
图1示出了现有技术中形成的硅光栅的结构示意图;
图2示出了现有技术中形成的硅光栅的侧壁的粗糙度示意图;
图3示出了本发明实施例中SOI硅光栅的制作方法的步骤流程示意图;
图4示出了本发明实施例中采用注氧隔离技术形成SOI衬底的结构示意图;
图5示出了本发明实施例中采用键合减薄技术形成SOI衬底的结构示意图;
图6示出了本发明实施例中形成的硅光栅的结构意图;
图7示出了本发明实施例中形成的硅光栅的侧壁的粗糙度的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明实施例提供了一种SOI硅光栅的制作方法,如图3所示,包括:S301,在SOI衬底上形成硅光栅;S302,对该硅光栅进行氢气退火处理,退火温度为800℃~975℃。
在具体的实施方式中,在S301之前,还包括:
形成SOI衬底。
具体地,形成该SOI衬底,具体包括:
在硅衬底上形成埋氧层,使得在埋氧层上形成顶硅层。
其中,形成该SOI衬底中的在硅衬底上形成埋氧层的步骤,具体可以有两种:
第一种,采用注氧隔离技术(SIMOX)
在硅衬底上形成埋氧层的过程中,具体是,向硅衬底中注入氧离子,形成埋氧层。具体如图4所示。
在具体的实施方式中,通过高能量、大剂量注氧在硅中形成埋氧层,该O+的剂量在3×1017~2×1018cm-2;能量在200kev左右。
接着,形成的埋氧层将硅衬底分成两部分,上层的硅衬底作为顶硅层,下层的硅衬底作为支撑的硅衬底。顶硅层用来做器件。
第二种,采用键合减薄技术(BE)
在硅衬底上形成埋氧层的过程中,具体是,分别在两个硅衬底上均形成氧化层;将两个氧化层连接,形成埋氧层。具体如图5所示。
其中,分别在两个硅衬底上均形成氧化层,具体包括:
采用化学气相沉积或者热氧化方法在该硅衬底上均形成该氧化层。具体地,该氧化层具体是SiO2。
在具体地实施方式中,将两个生长了氧化层的硅衬底键合在一起,即将两个氧化层相对,键合粘在一起成为埋氧层。其中一个硅衬底通过腐蚀抛光减薄成为顶硅层,另一个硅衬底作为支撑的硅衬底。
具体地,该埋氧层的厚度具体为2~3μm。
在形成SOI衬底之后,执行S301,在SOI衬底上形成硅光栅A,具体包括:
在SOI衬底上形成光刻胶层;
基于待形成的硅光栅图形,对该光刻胶层进行刻蚀,并刻蚀至顶硅层内部;
去除剩余的光刻胶层,形成硅光栅A。
在具体的实施方式中,在SOI衬底的顶硅层上涂光刻胶,形成光刻胶层,然后,采用带有光栅图案的光刻掩膜版进行扫描、步进或接触式曝光,在显影液中使曝光的光刻胶显影,然后,采用离子刻蚀或者湿法化学腐蚀的方式,从而从光刻胶层开始进行刻蚀或者腐蚀,并刻蚀至顶硅层内部,最后,去除剩余的光刻胶层,形成硅光栅A。该硅光栅具体可以是矩形结构的硅光栅A,当然也可以是V型的硅光栅A。在本发明实施例中并不做具体的限定。
由于采用光刻胶方式形成的硅光栅A,以及所采用的刻蚀设备造成的硅光栅A的侧壁有粗糙度,因此,在S301之后,执行S302,对硅光栅进行氢气退火处理,退火温度具体为800℃~975℃。
在一种优选的实施方式中,对该硅光栅进行氢气退火处理,退火温度具体为950℃。
采用该950℃的退火温度对该硅光栅A进行氢气退火处理,使得硅光栅A的侧壁的粗糙度小于1nm。
该硅光栅A的侧壁的粗糙度小于1nm时,其耦合损耗为4~4.5dB/端。具体如图6、图7所示。
具体地,采用向退火炉中充入氢气,进行氢气退火处理,主要的工艺参数除了包括对退火温度的要求,还包括退火腔室的腔室压力、退火时间、氢气的流量等的要求。
其中,在进行氢气退火处理时,退火腔室的腔室压力为20Torr(托)~1atm(标准大气压),1atm=760Torr。
退火时间为30~120s。
退火腔室中载入氢气的氢气流量为20~180L/min。
采用上述的氢气退火处理的工艺参数,从而将硅光栅A的侧壁的粗糙度降低,进而改善了硅光栅A的耦合损耗。
本发明实施例中的一个或多个技术方案,至少具有如下技术效果或优点:
本发明提供一种SOI硅光栅的制作方法,具体是在SOI衬底上形成硅光栅,然后,对该硅光栅进行氢气退火处理,退火温度为800℃~975℃,采用该800℃~975℃退火温度进行氢气退火方式能够显著改善硅光栅侧壁的粗糙度,进而降低该硅光栅的耦合损耗。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种SOI硅光栅的制作方法,其特征在于,包括:
在SOI衬底上形成硅光栅;
对所述硅光栅进行氢气退火处理,退火温度为800℃~975℃。
2.如权利要求1所述的方法,其特征在于,在所述SOI衬底上形成硅光栅之前,还包括:
形成所述SOI衬底。
3.如权利要求2所述的方法,其特征在于,所述形成所述SOI衬底,具体包括:
在硅衬底上形成埋氧层,使得在所述埋氧层上形成顶硅层。
4.如权利要求3所述的方法,其特征在于,所述在硅衬底上形成埋氧层,具体包括:
向所述硅衬底中注入氧离子,形成所述埋氧层。
5.如权利要求3所述的方法,其特征在于,所述在硅衬底上形成埋氧层,具体包括:
分别在两个硅衬底上均形成氧化层;
将两个所述氧化层连接,形成所述埋氧层。
6.如权利要求3所述的方法,其特征在于,在所述SOI衬底上形成硅光栅,具体包括:
在所述SOI衬底上形成光刻胶层;
基于待形成的硅光栅图形,对所述光刻胶层进行刻蚀,并刻蚀至所述顶硅层内部;
去除剩余的光刻胶层,形成所述硅光栅。
7.如权利要求3所述的方法,其特征在于,所述埋氧层的厚度为2~3μm。
8.如权利要求1所述的方法,其特征在于,所述对所述硅光栅进行氢气退火处理,所采用的退火腔室的腔室压力为20Torr~1atm。
9.如权利要求1所述的方法,其特征在于,所述对所述硅光栅进行氢气退火处理,退火时间为30~120s。
10.如权利要求1所述的方法,其特征在于,所述对所述硅光栅进行氢气退火处理,氢气流量为20~180L/min。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911161749.3A CN110941046B (zh) | 2019-11-22 | 2019-11-22 | 一种soi硅光栅的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911161749.3A CN110941046B (zh) | 2019-11-22 | 2019-11-22 | 一种soi硅光栅的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110941046A true CN110941046A (zh) | 2020-03-31 |
CN110941046B CN110941046B (zh) | 2022-04-26 |
Family
ID=69907687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911161749.3A Active CN110941046B (zh) | 2019-11-22 | 2019-11-22 | 一种soi硅光栅的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110941046B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112198588A (zh) * | 2020-09-30 | 2021-01-08 | 中国科学院微电子研究所 | 一种硅波导及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000304958A (ja) * | 1999-02-19 | 2000-11-02 | Fuji Xerox Co Ltd | 光導波路素子およびその製造方法 |
US20020196826A1 (en) * | 1999-03-05 | 2002-12-26 | Nanovis Llc | Farby-perot laser with wavelength control |
JP2004233665A (ja) * | 2003-01-30 | 2004-08-19 | Sumitomo Electric Ind Ltd | 位相格子マスク、回折格子の形成方法、回折格子素子、合分波モジュール、外部共振器型レーザモジュール及び波長分割多重伝送システム。 |
CN105607186A (zh) * | 2016-03-22 | 2016-05-25 | 河南仕佳光子科技股份有限公司 | 基于SiO2加载条形波导的波导布拉格光栅及其制造方法 |
CN107132617A (zh) * | 2017-04-01 | 2017-09-05 | 中国科学院微电子研究所 | 一种降低硅基光波导侧壁粗糙度的方法 |
-
2019
- 2019-11-22 CN CN201911161749.3A patent/CN110941046B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000304958A (ja) * | 1999-02-19 | 2000-11-02 | Fuji Xerox Co Ltd | 光導波路素子およびその製造方法 |
US20020196826A1 (en) * | 1999-03-05 | 2002-12-26 | Nanovis Llc | Farby-perot laser with wavelength control |
JP2004233665A (ja) * | 2003-01-30 | 2004-08-19 | Sumitomo Electric Ind Ltd | 位相格子マスク、回折格子の形成方法、回折格子素子、合分波モジュール、外部共振器型レーザモジュール及び波長分割多重伝送システム。 |
CN105607186A (zh) * | 2016-03-22 | 2016-05-25 | 河南仕佳光子科技股份有限公司 | 基于SiO2加载条形波导的波导布拉格光栅及其制造方法 |
CN107132617A (zh) * | 2017-04-01 | 2017-09-05 | 中国科学院微电子研究所 | 一种降低硅基光波导侧壁粗糙度的方法 |
Non-Patent Citations (1)
Title |
---|
XINGCUN COLIN TONG: "《Advanced Materials for integrated Optical waveguides》", 4 September 2013 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112198588A (zh) * | 2020-09-30 | 2021-01-08 | 中国科学院微电子研究所 | 一种硅波导及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110941046B (zh) | 2022-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
US8383489B2 (en) | SOI wafer and method for forming the same | |
TW200408073A (en) | Method of manufacturing a flash memory cell | |
JP3413516B2 (ja) | 半導体素子の製造方法 | |
JP2002184960A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
CN110941046B (zh) | 一种soi硅光栅的制作方法 | |
CN105914178B (zh) | 浅沟槽隔离结构的制作方法 | |
JPH021914A (ja) | 半導体基板の製法 | |
US7504314B2 (en) | Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom | |
CN114556543A (zh) | 基材亲水性结合的方法 | |
KR101172436B1 (ko) | 에스오아이 기판 및 그 제조방법 | |
CN110739214A (zh) | 一种减少注入损伤制备soi的方法 | |
JP2736276B2 (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
CN108346657A (zh) | 半导体器件及其制造方法 | |
CN110047750B (zh) | 一种防止ono刻蚀造成衬底损伤的方法 | |
JP2010278339A (ja) | 貼り合わせsoi基板の製造方法 | |
KR100236057B1 (ko) | 에스오아이(soi) 웨이퍼 제조방법 | |
JP2004146583A (ja) | 半導体装置の製造方法 | |
KR20040050629A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
JP2000357665A (ja) | 半導体基板中に絶縁領域を形成する方法 | |
JP5572914B2 (ja) | 直接接合ウェーハの製造方法 | |
US7927988B2 (en) | Method of fabricating semiconductor device | |
KR100722523B1 (ko) | 웨이퍼 표면 식각 방법 | |
CN112349586A (zh) | 半导体结构的形成方法 | |
JP2005268511A (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |