JP2010278339A - 貼り合わせsoi基板の製造方法 - Google Patents
貼り合わせsoi基板の製造方法 Download PDFInfo
- Publication number
- JP2010278339A JP2010278339A JP2009130971A JP2009130971A JP2010278339A JP 2010278339 A JP2010278339 A JP 2010278339A JP 2009130971 A JP2009130971 A JP 2009130971A JP 2009130971 A JP2009130971 A JP 2009130971A JP 2010278339 A JP2010278339 A JP 2010278339A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide layer
- soi
- silicon
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【解決手段】ドナー基板であるシリコン基板内部に該基板面に平行な酸化層を備えるシリコン基板と、ハンドル基板である透明絶縁基板とを貼り合わせて接合体を得る工程と、上記接合体のドナー基板側の表面を研削及び/又は研磨する工程と、上記研削及び/又は研磨された表面をさらにケミカルエッチングをして上記酸化層を表面に露出させる工程と、上記酸化層を除去してシリコン薄膜付き透明絶縁基板を得る工程とを少なくとも含んでなるSOI基板の製造方法を提供する。
【選択図】 図1
Description
その中でも、SOQ(Silicon on Quartz)、SOG(Silicon on Glass)、SOS(Silicon on Sapphire)と呼ばれるSOI基板が提案されており、ハンドル基板(石英、ガラス、サファイア)が有する絶縁性及び透明性などからプロジェクタ、高周波デバイスなどへの応用が見込まれている。
また、ドナー基板内部に酸素イオンを打ち込み、そしてその基板を1300℃以上で熱処理することにより基板内部に埋め込み酸化層(以下、Box層と略す)を形成し、このBox層上部を半導体活性層とするSIMOX(Separation by Implanted Oxygen)法というSOI基板作製方法がある。
さらに、半導体活性層とハンドル基板が互いに異種材料であるSOI基板を作製する方法としては、それぞれの基板材料を貼り合わせて作製する方法が挙げられる。基板貼り合わせに関するSOI作製技術には、SOITEC法と呼ばれる、室温で予め水素イオン注入を施したドナー基板とハンドル基板を貼り合わせ、高温(500℃付近)で熱処理を施しイオン注入界面でマイクロキャビティと呼ばれる微小な気泡を多数発生させ剥離を行い、薄膜シリコン層をハンドル基板に転写するという手法が知られている(特許文献1)。
一方、SIMOX法によって得られたSOI基板の半導体活性層の厚さは酸素イオンの打ち込み深さ、つまりイオンの注入エネルギーにより制御されるため膜厚均一性に優れる。また、酸素イオンのドーズ量を制御することで表面及び半導体活性層/Box界面ラフネスを減少させることもできる。しかしながら、SIMOX法では半導体活性層とハンドル基板が互いに異種材料であるSOI基板を作製することができない。
また、SOITEC法においては貼り合わせ後に500℃という高温の熱処理が入るために、シリコンと石英やサファイアに代表されるハンドル基板を貼り合わせる場合においては熱膨張係数の大きな差により基板が割れてしまうという欠点があった。
本発明に用いるドナー基板は、シリコン基板である。ドナー基板の厚さは、特に限定されないが、通常のSEMI/JEIDA規格近傍のものがハンドリングの関係から扱いやすい。
本発明に用いるハンドル基板は、透明絶縁基板であり、特に限定されないが、好ましくは、ガラス、石英、サファイア、アルミナ、窒化アルミニウム及びダイヤモンドからなる群から選ばれる。ハンドル基板の厚さは、特に限定されないが、通常のSEMI/JEIDA規格近傍のものがハンドリングの関係から扱いやすい。
まず、酸化層3を内包したドナー基板1を用意する。ドナー基板1に関しては、SIMOX基板や、2枚のドナー基板を用意し、片方の基板表面に熱酸化層を形成し、該基板表面と、熱酸化層を形成しない他方の基板表面を貼り合わせて作製した、あるいは、両方の基板表面に熱酸化層を形成して酸化層表面同士を貼り合わせて作製した接合体を使用することができる。酸化層3の厚さは、好ましくは、50〜500nmであり、貼り合わせ面からの酸化層3までの距離は、必要とされる薄膜の厚さに応じて決められる。
後述する酸化層3直上のシリコン層をケミカルエッチングすることを考慮して、図1(a)に示すように、意図しないシリコン部位のエッチングを防ぐために、ドナー基板1の貼り合わせに寄与しない面(下面及び両側面)に熱酸化層4を設けることが望ましい。
ウェットケミカル処理による基板表面の活性化を行う場合は、水、アンモニア水、硫酸を用いて基板の浸漬処理をすることにより基板表面のOH基が増加して表面が活性化する。ウェットケミカル処理はドナー基板のイオン注入した表面及び透明絶縁基板の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけを行ってもよい。
プラズマ処理をする場合は、ドナー基板及び/又は透明絶縁基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し活性化する。プラズマ処理はドナー基板のイオン注入した表面及びハンドル基板の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけを行ってもよい。
オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をしたドナー基板及び/又は透明絶縁基板を載置し、窒素、アルゴン等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。プラズマ処理とオゾン処理とはどちらか一方又は両方行なうことができる。
この処理において使用するエッチング溶液は、好ましくは、KOH、NaOH、CsOH、NH4OHのアルカリ溶液や、EDP(エチレンジアミン−ピロカテコール−水)、TMAH(水酸化テトラメチルアンモニウム)、ヒドラジン(hydrazine)の有機溶剤が挙げられる。いずれのエッチング溶液を使用するにしろ、シリコンのエッチングレートが酸化層のエッチングレートを大きく凌駕する薬液濃度及び処理温度を設定することが重要である。
SOI層が150nm、Box層が100nmであるSIMOX基板(直径150mm、厚さ625μm)と、ハンドル基板として直径150mmのサファイア基板(厚さ600μm)を準備した。但し、このSIMOX基板は周囲を熱酸化層で覆ってある。SIMOX基板及びサファイア基板双方の表面にプラズマ活性化処理を行いその後貼り合わせた。次にこの接合体の熱処理を150℃、24時間の条件で行った。この接合体に対して、SIMOX基板側のシリコン層を約500μm研削した後、70℃に昇温させた20質量%のKOH溶液中にこの接合体を1時間浸漬させて酸化層直上の残存シリコン層を全て除去し、Box層を露出させた。そして、0.3質量%のHF溶液中にこの接合体を10分間浸漬させて露出したBox層を除去して貼り合わせSOS基板を作製した。
このSOS基板を光学式膜厚計と原子間力顕微鏡により評価したところ、膜厚のバラツキは150±2nm、表面ラフネスは2nm(10×10μm2測定)であった。
2 ハンドル基板(透明絶縁基板)
3 酸化層
4 熱酸化層
5 接合体
6 酸化層が露出した接合体
7 SOI層
8 SOI基板
Claims (7)
- ドナー基板であるシリコン基板内部に該基板面に平行な酸化層を備えるシリコン基板と、ハンドル基板である透明絶縁基板とを貼り合わせて接合体を得る工程と、
上記接合体のドナー基板側の表面を研削及び/又は研磨する工程と、
上記研削及び/又は研磨された表面をさらにケミカルエッチングをして上記酸化層を表面に露出させる工程と、
上記酸化層を除去してシリコン薄膜付き透明絶縁基板を得る工程と
を少なくとも含んでなるSOI基板の製造方法。 - 上記ドナー基板が、SIMOX基板である請求項1に記載のSOI基板。
- 上記ドナー基板が、一枚のシリコン基板の表面に形成された酸化層を、もう一枚シリコン基板で挟むように貼り合わせて作製したものである請求項1に記載のSOI基板。
- 上記接合体を得る工程が、上記ドナー基板と上記ハンドル基板を貼り合わせた後、第1温度で熱処理することを含み、
上記シリコン薄膜付き絶縁基板を得る工程の後に、該シリコン薄膜付き絶縁基板を第2温度で熱処理する工程をさらに含み、
上記第1温度が上記第2温度よりも低い請求項1〜3のいずれかに記載のSOI基板。 - 上記ケミカルエッチングが、KOH、NaOH、CsOH及びNH4OHからなる群から選ばれるアルカリを含むエッチング溶液を用いる請求項1〜4のいずれかに記載のSOI基板。
- 上記ケミカルエッチングが、EDP(エチレンジアミン−ピロカテコール−水)、TMAH(テトラメチルアンモニウムヒドロキシド)及びヒドラジンからなる群から選ばれる有機溶剤を含むエッチング液を用いる請求項1〜5のいずれかに記載のSOI基板。
- 上記透明絶縁基板が、ガラス、石英、サファイア、アルミナ、窒化アルミニウム及びダイヤモンドからなる群から選ばれる請求項1〜6のいずれかに記載のSOI基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130971A JP5443833B2 (ja) | 2009-05-29 | 2009-05-29 | 貼り合わせsoi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130971A JP5443833B2 (ja) | 2009-05-29 | 2009-05-29 | 貼り合わせsoi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278339A true JP2010278339A (ja) | 2010-12-09 |
JP5443833B2 JP5443833B2 (ja) | 2014-03-19 |
Family
ID=43425008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009130971A Expired - Fee Related JP5443833B2 (ja) | 2009-05-29 | 2009-05-29 | 貼り合わせsoi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5443833B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014178356A1 (ja) * | 2013-05-01 | 2014-11-06 | 信越化学工業株式会社 | ハイブリッド基板の製造方法及びハイブリッド基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6338234A (ja) * | 1986-08-01 | 1988-02-18 | Fujitsu Ltd | 半導体素子形成用基板の製造方法 |
JPH07130590A (ja) * | 1992-08-07 | 1995-05-19 | Shin Etsu Handotai Co Ltd | 半導体基板の製造方法 |
JPH11145437A (ja) * | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法およびsoiウエーハ |
JP2004513517A (ja) * | 2000-11-06 | 2004-04-30 | コミツサリア タ レネルジー アトミーク | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
-
2009
- 2009-05-29 JP JP2009130971A patent/JP5443833B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6338234A (ja) * | 1986-08-01 | 1988-02-18 | Fujitsu Ltd | 半導体素子形成用基板の製造方法 |
JPH07130590A (ja) * | 1992-08-07 | 1995-05-19 | Shin Etsu Handotai Co Ltd | 半導体基板の製造方法 |
JPH11145437A (ja) * | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法およびsoiウエーハ |
JP2004513517A (ja) * | 2000-11-06 | 2004-04-30 | コミツサリア タ レネルジー アトミーク | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014178356A1 (ja) * | 2013-05-01 | 2014-11-06 | 信越化学工業株式会社 | ハイブリッド基板の製造方法及びハイブリッド基板 |
JPWO2014178356A1 (ja) * | 2013-05-01 | 2017-02-23 | 信越化学工業株式会社 | ハイブリッド基板の製造方法及びハイブリッド基板 |
US9741603B2 (en) | 2013-05-01 | 2017-08-22 | Shin-Etsu Chemical Co., Ltd. | Method for producing hybrid substrate, and hybrid substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5443833B2 (ja) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5363974B2 (ja) | 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 | |
KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
EP1983575B1 (en) | Method for manufacturing bonded substrate | |
JP2007184581A (ja) | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 | |
JP5572347B2 (ja) | Soi基板の作製方法 | |
JP5433567B2 (ja) | Soi基板の製造方法 | |
US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
US8288251B2 (en) | Method for preparing SOI substrate having backside sandblasted | |
KR20080007094A (ko) | 결합 계면 안정화를 위한 열처리 | |
JP2008263009A (ja) | Soi基板の製造方法 | |
JP2009105315A (ja) | 半導体基板の製造方法 | |
WO2015111383A1 (ja) | 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法 | |
JP2009253184A (ja) | 貼り合わせ基板の製造方法 | |
JP5443833B2 (ja) | 貼り合わせsoi基板の製造方法 | |
JP2012182201A (ja) | 半導体ウェーハの製造方法 | |
KR102568640B1 (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 | |
JP5368000B2 (ja) | Soi基板の製造方法 | |
JP5364345B2 (ja) | Soi基板の作製方法 | |
KR100722523B1 (ko) | 웨이퍼 표면 식각 방법 | |
JP6121356B2 (ja) | 酸化膜付き異種soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5443833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |