JPH07130590A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH07130590A JPH07130590A JP8121893A JP8121893A JPH07130590A JP H07130590 A JPH07130590 A JP H07130590A JP 8121893 A JP8121893 A JP 8121893A JP 8121893 A JP8121893 A JP 8121893A JP H07130590 A JPH07130590 A JP H07130590A
- Authority
- JP
- Japan
- Prior art keywords
- bonded
- wafers
- heat treatment
- thickness
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 ウエーハ同士の貼着により半導体基板を形成
した場合でも熱膨張率に起因する熱損傷が生じることが
なく、各種集積回路若しくはＴＦＴーＬＣＤ等を形成し
得るだけの充分に薄く結晶性の良好で薄膜なシリコン層
を得る。 【構成】 熱膨張係数の異なる２枚の各ウェーハを相互
に貼着接合して形成される半導体基板の製造方法におい
て、 少なくとも研磨かつ清浄化させた各ウェーハの接
合面を相互に圧着させた状態で、第１の温度域で熱処理
して仮接合基板とする工程と、前記仮接合基板の少なく
とも一方のウェーハ面を化学的処理によって薄層化させ
た後、前記第１の温度域よりも高い第２の温度域で熱処
理して仮接合基板のまゝ保持させるか、あるいは本接合
基板とする工程を含む事を特徴とする半導体基板の製造
方法
した場合でも熱膨張率に起因する熱損傷が生じることが
なく、各種集積回路若しくはＴＦＴーＬＣＤ等を形成し
得るだけの充分に薄く結晶性の良好で薄膜なシリコン層
を得る。 【構成】 熱膨張係数の異なる２枚の各ウェーハを相互
に貼着接合して形成される半導体基板の製造方法におい
て、 少なくとも研磨かつ清浄化させた各ウェーハの接
合面を相互に圧着させた状態で、第１の温度域で熱処理
して仮接合基板とする工程と、前記仮接合基板の少なく
とも一方のウェーハ面を化学的処理によって薄層化させ
た後、前記第１の温度域よりも高い第２の温度域で熱処
理して仮接合基板のまゝ保持させるか、あるいは本接合
基板とする工程を含む事を特徴とする半導体基板の製造
方法
Description
【０００１】
【産業上の利用分野】本発明は、熱膨張係数の異なる２
枚の各ウェーハを接合して一体化させたＳＯＩ構造（Ｓ
ｉ／ＳｉＯ2構造）による半導体基板の製造方法に関
し、特に単結晶のシリコンウェーハと石英ウェーハとを
相互に貼着結合して形成するＳＯＩ構造による半導体基
板の製造方法に係るものである。
枚の各ウェーハを接合して一体化させたＳＯＩ構造（Ｓ
ｉ／ＳｉＯ2構造）による半導体基板の製造方法に関
し、特に単結晶のシリコンウェーハと石英ウェーハとを
相互に貼着結合して形成するＳＯＩ構造による半導体基
板の製造方法に係るものである。
【０００２】
【従来の技術】一般に、２枚の各ウェーハを一体的に貼
着結合して形成するＳＯＩ構造の半導体基板について
は、より高密度化した半導体集積回路装置を構成させる
ためのベータ基板として極めて有利であり、近年、例え
ば、ＨＤテレビ対応の液晶デバイス等のＴＦＴトランジ
スタ、およびその周辺駆動、制御回路を形成する構造基
板として広く用いられている。
着結合して形成するＳＯＩ構造の半導体基板について
は、より高密度化した半導体集積回路装置を構成させる
ためのベータ基板として極めて有利であり、近年、例え
ば、ＨＤテレビ対応の液晶デバイス等のＴＦＴトランジ
スタ、およびその周辺駆動、制御回路を形成する構造基
板として広く用いられている。
【０００３】ここで、この種のＳＯＩ構造の半導体基板
を製造する手段として、例えば、日本国特許出願公告昭
和５０年第１３１５５号公報には、２枚のシリコンウェ
ーハを密着させた状態で、酸化性雰囲気下において高温
加熱（例えば、１２００℃程度）することによって、こ
れらの各ウェーハの相互を強固に貼着結合される技術が
提案されている。
を製造する手段として、例えば、日本国特許出願公告昭
和５０年第１３１５５号公報には、２枚のシリコンウェ
ーハを密着させた状態で、酸化性雰囲気下において高温
加熱（例えば、１２００℃程度）することによって、こ
れらの各ウェーハの相互を強固に貼着結合される技術が
提案されている。
【０００４】
【発明が解決しようとする課題】しかしながらシリコン
ウェーハと石英ウェーハとを接合する場合、本発明者ら
の実験によれば、これらの両者の接合面を鏡面研磨仕上
げすると共に、当該各仕上げ面を清浄化したもの相互の
接合体については、室温であっても比較的強く貼着した
状態を保ち得るのであるが、シリコンウェーハを薄層化
するために平面研削盤による機械的な平面研削を行うに
は、未だその結合力が不足している。またその接着力を
上げるために熱処理を施そうとすると、これらのウェー
ハの熱膨張係数が異なる（シリコン：２．３３×１
０-6、石英ガラス：０．６×１０-6）ことから、両ウェ
ーハでの仮接合時での加熱処理中、もしくは本接合後の
冷却処理中などにあって、ウェーハ相互間に熱歪みを生
じ、他方のウェーハとの間にひび割れが入ったり、また
は、一部剥離を生じて破損するなどの惧れがある。
ウェーハと石英ウェーハとを接合する場合、本発明者ら
の実験によれば、これらの両者の接合面を鏡面研磨仕上
げすると共に、当該各仕上げ面を清浄化したもの相互の
接合体については、室温であっても比較的強く貼着した
状態を保ち得るのであるが、シリコンウェーハを薄層化
するために平面研削盤による機械的な平面研削を行うに
は、未だその結合力が不足している。またその接着力を
上げるために熱処理を施そうとすると、これらのウェー
ハの熱膨張係数が異なる（シリコン：２．３３×１
０-6、石英ガラス：０．６×１０-6）ことから、両ウェ
ーハでの仮接合時での加熱処理中、もしくは本接合後の
冷却処理中などにあって、ウェーハ相互間に熱歪みを生
じ、他方のウェーハとの間にひび割れが入ったり、また
は、一部剥離を生じて破損するなどの惧れがある。
【０００５】そして、このような欠点を解消するため
に、前記のように２枚の各ウェーハを貼着せずに、蒸
着、その他の手段を利用することで、石英ウェーハ対応
のガラス基板上に直接、アモルファスシリコン（ａ−Ｓ
ｉ）膜を形成する方法とか、あるいは、ＣＶＤ法などを
利用することで、当該ガラス基板上に多結晶シリコン膜
を形成する方法もあるが、これらのａ−Ｓｉ膜、多結晶
シリコン膜では、半導体基板内での電子の移動度に大き
な制約があって、前述のＨＤテレビをはじめとして、将
来要求されるであろうところの超高周波、超高精彩表示
デバイスなどに対して十分には適応し得ないものであ
る。
に、前記のように２枚の各ウェーハを貼着せずに、蒸
着、その他の手段を利用することで、石英ウェーハ対応
のガラス基板上に直接、アモルファスシリコン（ａ−Ｓ
ｉ）膜を形成する方法とか、あるいは、ＣＶＤ法などを
利用することで、当該ガラス基板上に多結晶シリコン膜
を形成する方法もあるが、これらのａ−Ｓｉ膜、多結晶
シリコン膜では、半導体基板内での電子の移動度に大き
な制約があって、前述のＨＤテレビをはじめとして、将
来要求されるであろうところの超高周波、超高精彩表示
デバイスなどに対して十分には適応し得ないものであ
る。
【０００６】すなわち、前記のａ−Ｓｉ膜の形成による
複層技術によってＴＦＴ−ＬＣＤ（薄層トランジスタ液
晶ディスプレイ）などを構成する場合には、たとえＴＦ
Ｔトランジスタを高密度に埋め込み形成することができ
たとしても、外部の駆動回路に接続させるためのピン密
度に限界があって、実装上、これを実現するのが極めて
困難である。
複層技術によってＴＦＴ−ＬＣＤ（薄層トランジスタ液
晶ディスプレイ）などを構成する場合には、たとえＴＦ
Ｔトランジスタを高密度に埋め込み形成することができ
たとしても、外部の駆動回路に接続させるためのピン密
度に限界があって、実装上、これを実現するのが極めて
困難である。
【０００７】また、一方、前記のようなガラス基板上に
形成せしめたａ−Ｓｉ膜等の代りに単結晶のシリコン膜
を形成せしめれば、電子の移動度を高めることができ
る。その手段として、単結晶のシリコンを石英ウェーハ
上に貼着接合させ得れば、ＴＦＴ領域の周辺に対して駆
動回路を一体化に形成できるので、一見、前記した実装
上の問題を解消し得るかに考えられるのであるが、先の
ＴＦＴ−ＬＣＤを構成するための半導体基板としては、
シリコン層の厚さを、例えば、１μｍ程度にまで薄層化
しなければならず、併せて、石英ウェーハと、その上の
シリコン薄膜とは、電子装置の形成工程において、熱
的、または、機械的な衝撃力を受けるために、その接合
力が十分に強固でなければならないという要請があっ
て、先に述べたように熱膨張係数の差に伴う技術的な問
題点が、現状では、未解決のまゝに残されている。
形成せしめたａ−Ｓｉ膜等の代りに単結晶のシリコン膜
を形成せしめれば、電子の移動度を高めることができ
る。その手段として、単結晶のシリコンを石英ウェーハ
上に貼着接合させ得れば、ＴＦＴ領域の周辺に対して駆
動回路を一体化に形成できるので、一見、前記した実装
上の問題を解消し得るかに考えられるのであるが、先の
ＴＦＴ−ＬＣＤを構成するための半導体基板としては、
シリコン層の厚さを、例えば、１μｍ程度にまで薄層化
しなければならず、併せて、石英ウェーハと、その上の
シリコン薄膜とは、電子装置の形成工程において、熱
的、または、機械的な衝撃力を受けるために、その接合
力が十分に強固でなければならないという要請があっ
て、先に述べたように熱膨張係数の差に伴う技術的な問
題点が、現状では、未解決のまゝに残されている。
【０００８】本発明は、従来のこのような点に鑑みてな
されたものであつて、その第１の目的は、熱膨張率が相
互に異なる２枚の各ウェーハ、つまり、こゝでは、シリ
コンウェーハと石英ウェーハとの相互を熱処理により貼
着結合してＳＯＩ構造による半導体基板を形成する場
合、これらの両ウェーハの熱膨張率の差異に起因する熱
歪み、ひゞ割れ、部分的な剥離などの熱損傷を生ずる惧
れのない、この種のＳＯＩ構造による半導体基板の製造
方法を提供することである。また、本発明の第２の目的
は、前記ＳＯＩ構造による半導体基板にあって、各種集
積回路、もしくは、ＴＦＴ−ＬＣＤなどを十分に形成可
能な薄膜シリコン層を容易に得られるようにした、この
種のＳＯＩ構造による半導体基板の製造方法を提供する
ことである。
されたものであつて、その第１の目的は、熱膨張率が相
互に異なる２枚の各ウェーハ、つまり、こゝでは、シリ
コンウェーハと石英ウェーハとの相互を熱処理により貼
着結合してＳＯＩ構造による半導体基板を形成する場
合、これらの両ウェーハの熱膨張率の差異に起因する熱
歪み、ひゞ割れ、部分的な剥離などの熱損傷を生ずる惧
れのない、この種のＳＯＩ構造による半導体基板の製造
方法を提供することである。また、本発明の第２の目的
は、前記ＳＯＩ構造による半導体基板にあって、各種集
積回路、もしくは、ＴＦＴ−ＬＣＤなどを十分に形成可
能な薄膜シリコン層を容易に得られるようにした、この
種のＳＯＩ構造による半導体基板の製造方法を提供する
ことである。
【０００９】
【課題を解決するための手段】一般的に、図１において
模擬的に示されるような工程において、表面を鏡面仕上
げして清浄化したシリコンウェーハと石英ウェーハとの
相互を接触させると、これらの両者は、室温においても
或る程度までの貼着結合が可能であるが、このような室
温程度の温度による貼着では、先にも述べたように薄層
化のためのシリコンウェーハの平面研削に耐えるまでの
接合力が得られず、しかも、これらの各ウェーハの厚さ
が５００〜６００μｍ程度である場合などにあっては、
当該平面研削に耐える程度の接合力を得るのに必要な高
温熱処理が前記したような理由によって不可能である。
模擬的に示されるような工程において、表面を鏡面仕上
げして清浄化したシリコンウェーハと石英ウェーハとの
相互を接触させると、これらの両者は、室温においても
或る程度までの貼着結合が可能であるが、このような室
温程度の温度による貼着では、先にも述べたように薄層
化のためのシリコンウェーハの平面研削に耐えるまでの
接合力が得られず、しかも、これらの各ウェーハの厚さ
が５００〜６００μｍ程度である場合などにあっては、
当該平面研削に耐える程度の接合力を得るのに必要な高
温熱処理が前記したような理由によって不可能である。
【００１０】すなわち、通常のシリコンウェーハや石英
ウェーハの厚さは５００〜８００μｍであり、本発明の
半導体基板において、支持部材を構成する石英ウェーハ
は所定の厚さを維持されるとしても、シリコンウェーハ
は最終的に１０μｍ以下から、更に１μｍ以下の薄層に
までする関係上、予め３００μｍ位に薄くしたものを使
用する。この各ウェーハを室温で重ね合わせた場合で
も、ある程度の接着力や気密密着性を有する仮接合体が
得られるが、その接着力を安定化させるにはやはり熱処
理が必要である。発明者等の研究によれば、この第一の
熱処理の温度領域を１００〜３５０℃とする時、前記し
たような熱膨張係数の差に伴う悪影響は少なく、接着力
を向上せしめた仮接合基板を得ることができるが、それ
でもシリコンウェーハ面を平面研削なし得る程の接着力
は無いので、化学的処理による薄層化、例えば、アルカ
リ水溶液による腐食薄層化を行う。しかし、薄層化のた
めの化学的処理は非能率的であり、層厚さを均一に制御
することは困難であるから、次工程には、シリコンウェ
ーハ面を平面研削や鏡面研磨等の機械的加工手段を採用
しなければならず、それに耐え得る接着力を付与するた
めには、より高温の熱処理が必要である。かかる視点か
ら、発明者等は更に検討を加えた結果、一方のウェーハ
（本発明ではシリコンウェーハ）を薄層化すればする
程、前記熱膨張係数の差に伴う悪影響を少なくした高温
の熱処理が可能となり、より強固な本接合された半導体
基板が得られること、その手段としてウェーハの薄層化
と熱処理温度の高温化のサイクルを段階的に行なうと効
果的であることをみいだし、本発明を完成させたもので
ある。
ウェーハの厚さは５００〜８００μｍであり、本発明の
半導体基板において、支持部材を構成する石英ウェーハ
は所定の厚さを維持されるとしても、シリコンウェーハ
は最終的に１０μｍ以下から、更に１μｍ以下の薄層に
までする関係上、予め３００μｍ位に薄くしたものを使
用する。この各ウェーハを室温で重ね合わせた場合で
も、ある程度の接着力や気密密着性を有する仮接合体が
得られるが、その接着力を安定化させるにはやはり熱処
理が必要である。発明者等の研究によれば、この第一の
熱処理の温度領域を１００〜３５０℃とする時、前記し
たような熱膨張係数の差に伴う悪影響は少なく、接着力
を向上せしめた仮接合基板を得ることができるが、それ
でもシリコンウェーハ面を平面研削なし得る程の接着力
は無いので、化学的処理による薄層化、例えば、アルカ
リ水溶液による腐食薄層化を行う。しかし、薄層化のた
めの化学的処理は非能率的であり、層厚さを均一に制御
することは困難であるから、次工程には、シリコンウェ
ーハ面を平面研削や鏡面研磨等の機械的加工手段を採用
しなければならず、それに耐え得る接着力を付与するた
めには、より高温の熱処理が必要である。かかる視点か
ら、発明者等は更に検討を加えた結果、一方のウェーハ
（本発明ではシリコンウェーハ）を薄層化すればする
程、前記熱膨張係数の差に伴う悪影響を少なくした高温
の熱処理が可能となり、より強固な本接合された半導体
基板が得られること、その手段としてウェーハの薄層化
と熱処理温度の高温化のサイクルを段階的に行なうと効
果的であることをみいだし、本発明を完成させたもので
ある。
【００１１】そして、こゝでの本接合によるＳＯＩ構造
の半導体基板については、通常、半導体基板を利用して
半導体デバイスを作製するに際し、８００℃から１１０
０℃の熱処理を行なう工程が存在する。従って、このよ
うなデバイス作製時の熱処理温度において、その素材と
なる半導体基板の接着力（品質）が、このような温度で
も安定していることが重要な条件である。従って前記熱
処理温度での本接合した場合でも、熱膨張に起因する熱
歪、剥離、ひび割れの等の各種損傷を生ぜしめることな
く薄膜化したシリコン層の結合強度を増し、安定した品
質の半導体基板が得られることが必要となる。
の半導体基板については、通常、半導体基板を利用して
半導体デバイスを作製するに際し、８００℃から１１０
０℃の熱処理を行なう工程が存在する。従って、このよ
うなデバイス作製時の熱処理温度において、その素材と
なる半導体基板の接着力（品質）が、このような温度で
も安定していることが重要な条件である。従って前記熱
処理温度での本接合した場合でも、熱膨張に起因する熱
歪、剥離、ひび割れの等の各種損傷を生ぜしめることな
く薄膜化したシリコン層の結合強度を増し、安定した品
質の半導体基板が得られることが必要となる。
【００１２】そこで本発明は熱膨張係数の異なる２枚の
各ウェーハを相互に貼着接合して形成される半導体基板
の製造方法において、少なくとも研磨かつ清浄化させた
各ウェーハの接合面を相互に圧着させた状態で、第１の
温度域で熱処理して仮接合基板とする工程と、前記仮接
合基板の少なくとも一方のウェーハ面を化学的処理によ
って薄層化させた後、前記第１の温度域よりも高い第２
の温度域で熱処理して仮接合基板のまゝ保持させるか、
あるいは本接合基板とする工程を含み、そして好ましく
は前記第２の温度域で接合させた半導体基板を一層薄層
化させた後、前記第２の温度域よりも高い第３の温度域
で熱処理させ、必要により一層の薄層化と、より高温の
温度域による熱処理とを少なくとも一回以上行い、最終
的に各ウェーハの相互を接合した本接合基板とする工程
を含む半導体基板の製造方法を提供する事にある。
各ウェーハを相互に貼着接合して形成される半導体基板
の製造方法において、少なくとも研磨かつ清浄化させた
各ウェーハの接合面を相互に圧着させた状態で、第１の
温度域で熱処理して仮接合基板とする工程と、前記仮接
合基板の少なくとも一方のウェーハ面を化学的処理によ
って薄層化させた後、前記第１の温度域よりも高い第２
の温度域で熱処理して仮接合基板のまゝ保持させるか、
あるいは本接合基板とする工程を含み、そして好ましく
は前記第２の温度域で接合させた半導体基板を一層薄層
化させた後、前記第２の温度域よりも高い第３の温度域
で熱処理させ、必要により一層の薄層化と、より高温の
温度域による熱処理とを少なくとも一回以上行い、最終
的に各ウェーハの相互を接合した本接合基板とする工程
を含む半導体基板の製造方法を提供する事にある。
【００１３】そして具体的には前記熱膨張係数の異なる
各ウェーハとして、所定厚さのシリコンウェーハと石英
ウェーハとを用いた場合において、少なくとも研磨かつ
清浄化させた各ウェーハの接合面を相互に圧着させた状
態で、第１の温度域として１００〜３５０℃程度の温度
で熱処理して仮接合基板とする工程と、 前記仮接合基
板の少なくともシリコンウェーハ面を化学的処理によっ
て１００〜２００μｍ程度に薄層化させた後、第２の温
度域として３５０〜５００℃程度の温度で熱処理して接
合基板とする工程と、前記接合基板の薄層化されたシリ
コンウェーハ面を２μｍ程度まで一層薄層化させた後、
５００〜７００℃の温度域で熱処理させる行程と、更に
略１μｍ以下の厚さまで薄層化させた後、８００℃以上
の高温の温度域による熱処理を少なくとも一回以上行
い、最終的に各ウェーハの相互を接合した本接合基板と
する最終熱処理工程を含むことを特徴とする。尚前記最
終熱処理行程とは、例えば前記シリコンウェーハ面が約
１μｍ以下の厚さになるように薄層化した後、９５０℃
以下の温度で熱処理を施こす接合工程、より好ましくは
前記シリコンウェーハ面が約０．５μｍ以下の厚さにな
るように薄層化した後、略１２００℃以下の温度で熱処
理を施こすのがよい。
各ウェーハとして、所定厚さのシリコンウェーハと石英
ウェーハとを用いた場合において、少なくとも研磨かつ
清浄化させた各ウェーハの接合面を相互に圧着させた状
態で、第１の温度域として１００〜３５０℃程度の温度
で熱処理して仮接合基板とする工程と、 前記仮接合基
板の少なくともシリコンウェーハ面を化学的処理によっ
て１００〜２００μｍ程度に薄層化させた後、第２の温
度域として３５０〜５００℃程度の温度で熱処理して接
合基板とする工程と、前記接合基板の薄層化されたシリ
コンウェーハ面を２μｍ程度まで一層薄層化させた後、
５００〜７００℃の温度域で熱処理させる行程と、更に
略１μｍ以下の厚さまで薄層化させた後、８００℃以上
の高温の温度域による熱処理を少なくとも一回以上行
い、最終的に各ウェーハの相互を接合した本接合基板と
する最終熱処理工程を含むことを特徴とする。尚前記最
終熱処理行程とは、例えば前記シリコンウェーハ面が約
１μｍ以下の厚さになるように薄層化した後、９５０℃
以下の温度で熱処理を施こす接合工程、より好ましくは
前記シリコンウェーハ面が約０．５μｍ以下の厚さにな
るように薄層化した後、略１２００℃以下の温度で熱処
理を施こすのがよい。
【００１４】
【作用】本発明によれば、熱膨張係数の異なる２枚のウ
ェーハの仮接合基板に体し、段階的にその一方のウェー
ハを薄層化しつつ、熱処理温度を向上させるサイクルを
繰り返すことによって、双方のウェーハの異なる熱膨張
係数の影響を吸収せしめ、１０００℃以上の高温熱処理
によっても安定した接着力を有する、薄膜状の半導体層
を備えたＳＯＩ構造の半導体基板の製造が可能となる。
ェーハの仮接合基板に体し、段階的にその一方のウェー
ハを薄層化しつつ、熱処理温度を向上させるサイクルを
繰り返すことによって、双方のウェーハの異なる熱膨張
係数の影響を吸収せしめ、１０００℃以上の高温熱処理
によっても安定した接着力を有する、薄膜状の半導体層
を備えたＳＯＩ構造の半導体基板の製造が可能となる。
【００１５】
【実施例】以下本発明の実施例に係る半導体基板の製造
手順に従って順を追って詳しく説明する。但しこの実施
例に記載されている実験条件、試料の寸法、材質などは
特に特定的な記載がない限りは、この発明の範囲をそれ
のみに限定する趣旨ではなく単なる説明例に過ぎない。 （第１実施例）図１に基づいて本実施例の製造行程を説
明する。直径１００ｍｍで、かつ厚さ５５０μｍの円形
状にされた石英ウェーハ１を用い、当該石英ウェーハ１
を鏡面研磨仕上げした後に、１次洗浄、および２次洗浄
を順次に行なって接合表面を清浄化させておく。（ＳＴ
ＥＰ１） 他方、直径１００ｍｍで、かつ厚さ５５０μｍの円形状
にされたシリコンウェーハ２を用い、当該シリコンウェ
ーハ２を機械的な平面研削によって厚さ５５０μｍから
３００μｍまで薄層化した上で、該当表面の凹凸高さが
約５ｎｍ程度になるまで研磨仕上げすることにより、３
００μｍから２８５μｍまでさらに薄層化させ、その
後、前記と同様に、１次洗浄、および２次洗浄を順次に
行なって接合表面を清浄化させておくが、この洗浄、殊
に、２次洗浄に際しては、各ウェーハの洗浄手段が異な
ると、これらの両者の接合表面状態が相互に異なること
になって、以下の接合を、円滑には行ない得ない惧れを
生ずるので、本実施例では、ＨCl／Ｈ2Ｏ2の洗浄液によ
って、こゝでの最終の２次洗浄を行なった。（ＳＴＥＰ
２）
手順に従って順を追って詳しく説明する。但しこの実施
例に記載されている実験条件、試料の寸法、材質などは
特に特定的な記載がない限りは、この発明の範囲をそれ
のみに限定する趣旨ではなく単なる説明例に過ぎない。 （第１実施例）図１に基づいて本実施例の製造行程を説
明する。直径１００ｍｍで、かつ厚さ５５０μｍの円形
状にされた石英ウェーハ１を用い、当該石英ウェーハ１
を鏡面研磨仕上げした後に、１次洗浄、および２次洗浄
を順次に行なって接合表面を清浄化させておく。（ＳＴ
ＥＰ１） 他方、直径１００ｍｍで、かつ厚さ５５０μｍの円形状
にされたシリコンウェーハ２を用い、当該シリコンウェ
ーハ２を機械的な平面研削によって厚さ５５０μｍから
３００μｍまで薄層化した上で、該当表面の凹凸高さが
約５ｎｍ程度になるまで研磨仕上げすることにより、３
００μｍから２８５μｍまでさらに薄層化させ、その
後、前記と同様に、１次洗浄、および２次洗浄を順次に
行なって接合表面を清浄化させておくが、この洗浄、殊
に、２次洗浄に際しては、各ウェーハの洗浄手段が異な
ると、これらの両者の接合表面状態が相互に異なること
になって、以下の接合を、円滑には行ない得ない惧れを
生ずるので、本実施例では、ＨCl／Ｈ2Ｏ2の洗浄液によ
って、こゝでの最終の２次洗浄を行なった。（ＳＴＥＰ
２）
【００１６】しかして、前記それぞれの各ウェーハを圧
着させた状態で恒温槽内に装入し、１００〜３５０℃前
後の温度により１時間以上、より具体的には、３００℃
の温度を一定に維持したまゝで２時間に亘る熱処理を行
なうことにより、仮接合基板を得た。（ＳＴＥＰ３） 次に、前記仮接合基板のシリコンウェーハ２面に対し、
アルカリ水溶液を用いたエッチング（腐食）を行なっ
て、これをさらに、厚さ２８５μｍから１３５μｍまで
薄層化させた後、洗浄してエッチングに用いたアルカリ
分、その他を完全に除去する。（ＳＴＥＰ４） そして、前記シリコンウェーハ２面が薄層化された仮接
合の基板を酸素ガス雰囲気中で、４５０℃の温度で熱処
理して本接合したところ、所期通りに平面研削によって
十分に薄層化可能な接合力、ひいては、所要の接合強度
が得られた。このときの接合強度は、平均して約８００
ｋｇ／ｃｍ2 であった。（ＳＴＥＰ５）
着させた状態で恒温槽内に装入し、１００〜３５０℃前
後の温度により１時間以上、より具体的には、３００℃
の温度を一定に維持したまゝで２時間に亘る熱処理を行
なうことにより、仮接合基板を得た。（ＳＴＥＰ３） 次に、前記仮接合基板のシリコンウェーハ２面に対し、
アルカリ水溶液を用いたエッチング（腐食）を行なっ
て、これをさらに、厚さ２８５μｍから１３５μｍまで
薄層化させた後、洗浄してエッチングに用いたアルカリ
分、その他を完全に除去する。（ＳＴＥＰ４） そして、前記シリコンウェーハ２面が薄層化された仮接
合の基板を酸素ガス雰囲気中で、４５０℃の温度で熱処
理して本接合したところ、所期通りに平面研削によって
十分に薄層化可能な接合力、ひいては、所要の接合強度
が得られた。このときの接合強度は、平均して約８００
ｋｇ／ｃｍ2 であった。（ＳＴＥＰ５）
【００１７】次に前記本接合した基板のシリコンウェー
ハ２を平面研削して、厚さ１３５μｍから２０μｍまで
薄層化させる。（ＳＴＥＰ６） 次に、前記薄層化させた基板につき、７００℃で２時間
に亘り加熱して熱処理したところ、接合強度が著しく低
下することが確認された。これは、先にも述べたよう
に、シリコンウェーハと石英ウェーハとの接合界面にお
けるクラックの発生とか部分的な剥離によるものと考え
られる。こゝで、図２に示すグラフにおいて、４５０℃
付近の値は、前記４５０℃で熱処理した後の接合強度を
示しており、６００℃以上の値は、前記４５０℃で熱処
理し、かつ機械的な平面研削によってシリコンウェーハ
２を２０μｍまで薄層化させた上での、該当温度による
熱処理後の接合強度を示している。そして、この場合に
は、各試料としてのウェーハにつき、その１０点づゝを
それぞれに測定し、各測定値をそのまゝでプロットして
ある。
ハ２を平面研削して、厚さ１３５μｍから２０μｍまで
薄層化させる。（ＳＴＥＰ６） 次に、前記薄層化させた基板につき、７００℃で２時間
に亘り加熱して熱処理したところ、接合強度が著しく低
下することが確認された。これは、先にも述べたよう
に、シリコンウェーハと石英ウェーハとの接合界面にお
けるクラックの発生とか部分的な剥離によるものと考え
られる。こゝで、図２に示すグラフにおいて、４５０℃
付近の値は、前記４５０℃で熱処理した後の接合強度を
示しており、６００℃以上の値は、前記４５０℃で熱処
理し、かつ機械的な平面研削によってシリコンウェーハ
２を２０μｍまで薄層化させた上での、該当温度による
熱処理後の接合強度を示している。そして、この場合に
は、各試料としてのウェーハにつき、その１０点づゝを
それぞれに測定し、各測定値をそのまゝでプロットして
ある。
【００１８】そこで、次に、前記４５０℃の温度で加熱
熱処理して本接合した基板のシリコンウェーハ２につ
き、これを機械的に平面研削して、厚さ１３５μｍから
２０μｍまで薄層化させた後、選択的周辺エッチングに
より、周辺部でのチップウケを除いてほゞ円形平面を形
成させ、ついで、鏡面研磨仕上げし、該シリコンウェー
ハ２が、さらに、厚さ２０μｍから２μｍまでに一層の
薄層化を行った。（ＳＴＥＰ６） 従ってこの段階で、実質的には、各種集積回路、もしく
は、ＴＦＴ−ＬＣＤなどを形成するのに必要な薄膜シリ
コン層を形成させることができた。
熱処理して本接合した基板のシリコンウェーハ２につ
き、これを機械的に平面研削して、厚さ１３５μｍから
２０μｍまで薄層化させた後、選択的周辺エッチングに
より、周辺部でのチップウケを除いてほゞ円形平面を形
成させ、ついで、鏡面研磨仕上げし、該シリコンウェー
ハ２が、さらに、厚さ２０μｍから２μｍまでに一層の
薄層化を行った。（ＳＴＥＰ６） 従ってこの段階で、実質的には、各種集積回路、もしく
は、ＴＦＴ−ＬＣＤなどを形成するのに必要な薄膜シリ
コン層を形成させることができた。
【００１９】なお前記引張強度の測定には、引張試験機
としてSebastian Ｖ 型機を使用して行った。図３
（Ａ）は、引張試験方法の概略を示すもので、石英ウェ
ーハ１に接合されたシリコンウェーハ２の薄層につい
て、シリコンウェーハ２表面を固定板３に当て、シリコ
ンウェーハ２表面を予めスタッド４と同面積の７×７ｍ
ｍ2に切り抜き、これをスタッド４に接着固定し、以下
スタッド４を引張ることにより測定する。図３（Ｂ）
は、引張試験後の破断の状況を説明するもので、○は接
着剤部の剥離であるから、両ウェーハの接合は最も良好
な状態を示し、△は前記○の場合と同様であるが、石英
ガラス板１に何等かの損傷が存在した状況を示す。●は
両ウェーハの接合が不完全な状態を示している。
としてSebastian Ｖ 型機を使用して行った。図３
（Ａ）は、引張試験方法の概略を示すもので、石英ウェ
ーハ１に接合されたシリコンウェーハ２の薄層につい
て、シリコンウェーハ２表面を固定板３に当て、シリコ
ンウェーハ２表面を予めスタッド４と同面積の７×７ｍ
ｍ2に切り抜き、これをスタッド４に接着固定し、以下
スタッド４を引張ることにより測定する。図３（Ｂ）
は、引張試験後の破断の状況を説明するもので、○は接
着剤部の剥離であるから、両ウェーハの接合は最も良好
な状態を示し、△は前記○の場合と同様であるが、石英
ガラス板１に何等かの損傷が存在した状況を示す。●は
両ウェーハの接合が不完全な状態を示している。
【００２０】（第２実施例）次に第１実施例の製造手順
に基づいて石英ウェーハの厚さが５５０μｍ、シリコン
ウェーハの厚さが２μｍの接合体である半導体基板を６
枚作製した。この基板を６００℃で２時間の熱処理を施
した後（ＳＴＥＰ７）、シリコンウェーハを平面研削に
より約０．５〜１．５μｍの厚さになるまで研削した。
（ＳＴＥＰ８）
に基づいて石英ウェーハの厚さが５５０μｍ、シリコン
ウェーハの厚さが２μｍの接合体である半導体基板を６
枚作製した。この基板を６００℃で２時間の熱処理を施
した後（ＳＴＥＰ７）、シリコンウェーハを平面研削に
より約０．５〜１．５μｍの厚さになるまで研削した。
（ＳＴＥＰ８）
【００２１】次にこの薄層化された各ウェーハ夫々につ
いて、７００℃、８００℃、９００℃、１０００℃、１
１００℃、１２００℃の熱処理温度で各２時間の熱処理
を施し（ＳＴＥＰ９）、該熱処理されたウェーハについ
て、その接着強度を引張試験機により試験した。なお引
張試験は、サンプリングされる部分のシリコン層の膜厚
を予め計測した後で行なった。この膜厚の測定は、微分
干渉顕微鏡（ナノスペック−商品名）で測定した。各ウ
ェーハのサンプリングは約２０〜３０点を取って行な
い、その結果を図４に示す。
いて、７００℃、８００℃、９００℃、１０００℃、１
１００℃、１２００℃の熱処理温度で各２時間の熱処理
を施し（ＳＴＥＰ９）、該熱処理されたウェーハについ
て、その接着強度を引張試験機により試験した。なお引
張試験は、サンプリングされる部分のシリコン層の膜厚
を予め計測した後で行なった。この膜厚の測定は、微分
干渉顕微鏡（ナノスペック−商品名）で測定した。各ウ
ェーハのサンプリングは約２０〜３０点を取って行な
い、その結果を図４に示す。
【００２２】同図から明らかなように、この実施例が前
記第１実施例に較べて特筆すべき点は、前記第１実施例
の場合においては、７００℃／２時間の熱処理によって
著しくその引張強度は低下したが、この実施例の場合に
おいては、シリコン単結晶層の厚さが０．７μｍ以下の
場合、１１００℃の熱処理においても、その接着強度が
安定していることである。一方、厚さが約０．７μｍ以
上のものにおいては、１０００℃でその接着強度が急速
に低下するが９００℃では所定の接着力を維持し、約１
μｍ以上の場合には９００℃の熱処理で急速な接着力の
低下がみられるが８００℃では所定の接着力を維持して
いる。この事実は、半導体基板の実用上において、極め
て重要な意味を持つ。即ち、この半導体基板を利用して
半導体デバイスを作製するに際し、通常８００℃から１
２００℃の熱処理を行なう工程が存在するが、このよう
なデバイス作製時の熱処理において、その素材となる半
導体基板の接着力（品質）が安定していることが重要な
条件であるからである。
記第１実施例に較べて特筆すべき点は、前記第１実施例
の場合においては、７００℃／２時間の熱処理によって
著しくその引張強度は低下したが、この実施例の場合に
おいては、シリコン単結晶層の厚さが０．７μｍ以下の
場合、１１００℃の熱処理においても、その接着強度が
安定していることである。一方、厚さが約０．７μｍ以
上のものにおいては、１０００℃でその接着強度が急速
に低下するが９００℃では所定の接着力を維持し、約１
μｍ以上の場合には９００℃の熱処理で急速な接着力の
低下がみられるが８００℃では所定の接着力を維持して
いる。この事実は、半導体基板の実用上において、極め
て重要な意味を持つ。即ち、この半導体基板を利用して
半導体デバイスを作製するに際し、通常８００℃から１
２００℃の熱処理を行なう工程が存在するが、このよう
なデバイス作製時の熱処理において、その素材となる半
導体基板の接着力（品質）が安定していることが重要な
条件であるからである。
【００２３】前記の結果よりシリコン単結晶の層の厚さ
を約２μｍ以下の場合８００℃まで、又１μｍ以下の場
合９５０℃までの熱処理によって半導体基板の接着力
（品質）が安定していることが理解され、特に約０．５
μｍ以下にすることは、１２００℃の高温領域での熱処
理によっても、熱膨張に起因する熱歪、剥離、ひび割れ
の等の各種損傷を生ぜしめることなく薄膜化したシリコ
ンウェーハの結合強度を増し、安定した品質の半導体基
板が得られることが裏付けられることとなる。これはＳ
ＯＩ構造の薄膜化のすう勢に沿うとともに、半導体装置
メーカでの高温熱処理加工にも充分に対応することが可
能になる。
を約２μｍ以下の場合８００℃まで、又１μｍ以下の場
合９５０℃までの熱処理によって半導体基板の接着力
（品質）が安定していることが理解され、特に約０．５
μｍ以下にすることは、１２００℃の高温領域での熱処
理によっても、熱膨張に起因する熱歪、剥離、ひび割れ
の等の各種損傷を生ぜしめることなく薄膜化したシリコ
ンウェーハの結合強度を増し、安定した品質の半導体基
板が得られることが裏付けられることとなる。これはＳ
ＯＩ構造の薄膜化のすう勢に沿うとともに、半導体装置
メーカでの高温熱処理加工にも充分に対応することが可
能になる。
【００２４】
【発明の効果】以上記載した如く本発明によれば、ウェ
ーハ同士の貼着により半導体基板を形成した場合でも熱
膨張率に起因する熱損傷が生じることがなく、各種集積
回路若しくはＴＦＴーＬＣＤ等を形成し得るだけの充分
に薄く結晶性の良好な薄膜状のシリコン層を得ることが
出来る。又、広範な高い熱処理温度でありながら強い結
合力の強度を呈し、安定したＳＯＩ構造の半導体基板を
得ることができるだけでなく、半導体装置の薄膜化の方
向にも叶うこととなるという利点を有する等、種々の著
効を奏するものである。
ーハ同士の貼着により半導体基板を形成した場合でも熱
膨張率に起因する熱損傷が生じることがなく、各種集積
回路若しくはＴＦＴーＬＣＤ等を形成し得るだけの充分
に薄く結晶性の良好な薄膜状のシリコン層を得ることが
出来る。又、広範な高い熱処理温度でありながら強い結
合力の強度を呈し、安定したＳＯＩ構造の半導体基板を
得ることができるだけでなく、半導体装置の薄膜化の方
向にも叶うこととなるという利点を有する等、種々の著
効を奏するものである。
【図１】本発明の実施例にかかる薄膜層厚のＳＯＩ構造
のシリコンー石英ウェーハの接着手順を示す工程図。
のシリコンー石英ウェーハの接着手順を示す工程図。
【図２】本発明の第１実施例の接合処理時における温度
と引張強度の関係を示す分布図。
と引張強度の関係を示す分布図。
【図３】（Ａ）は接合された薄いシリコンウェーハの引
張試験の説明図、（Ｂ）は左側（黒丸印）が接着部で分
離、中央（三角印）が破損、右側（白丸印）が接合界面
で分離の３モードを表す図。
張試験の説明図、（Ｂ）は左側（黒丸印）が接着部で分
離、中央（三角印）が破損、右側（白丸印）が接合界面
で分離の３モードを表す図。
【図４】本発明の第２実施例にかかる薄いシリコンウェ
ーハ厚に対する引張強度の関係を、温度をパラメータと
して表した分布図。
ーハ厚に対する引張強度の関係を、温度をパラメータと
して表した分布図。
１ 石英ウェーハ ２ シリコンウェーハ ３ 固定板 ４ スタッド
フロントページの続き (72)発明者 内山 敦雄 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内
Claims (5)
- 【請求項１】 熱膨張係数の異なる２枚の各ウェーハを
相互に貼着接合して形成される半導体基板の製造方法に
おいて、 少なくとも研磨かつ清浄化させた各ウェーハの接合面を
相互に圧着させた状態で、第１の温度域で熱処理して仮
接合基板とする工程と、 前記仮接合基板の少なくとも一方のウェーハ面を化学的
処理によって薄層化させた後、前記第１の温度域よりも
高い第２の温度域で熱処理して仮接合基板のまゝ保持さ
せるか、あるいは本接合基板とする工程を含む事を特徴
とする半導体基板の製造方法 - 【請求項２】 前記第２の温度域で接合させた半導体基
板を一層薄層化させた後、前記第２の温度域よりも高い
第３の温度域で熱処理させる行程と、更に必要に応じて
一層の薄層化と、より高温の温度域による熱処理とを１
又は複数回繰り返して、最終的に各ウェーハの相互を接
合した本接合基板とする工程を含む請求項１記載の半導
体基板の製造方法 - 【請求項３】 前記熱膨張係数の異なる各ウェーハとし
て、所定厚さのシリコンウェーハと石英ウェーハとを用
い、 少なくとも研磨かつ清浄化させた各ウェーハの接合面を
相互に圧着させた状態で、第１の温度域として１００〜
３５０℃程度の温度で熱処理して仮接合基板とする工程
と、 前記仮接合基板の少なくともシリコンウェーハ面を１０
０〜２００μｍ程度に薄層化させた後、第２の温度域と
して３５０〜５００℃程度の温度で熱処理して接合基板
とする工程と、 前記接合基板の薄層化されたシリコンウェーハ面を化学
的処理によって２μｍ程度まで一層薄層化させた後、５
００〜７００℃の温度域で熱処理させる行程と、 更に略１μｍ以下の厚さまで薄層化させた後、８００℃
以上の高温の温度域による熱処理を少なくとも一回以上
行い、最終的に各ウェーハの相互を接合した本接合基板
とする最終熱処理工程を含むことを特徴とする請求項２
記載の半導体基板の製造方法。 - 【請求項４】前記最終熱処理行程がシリコンウェーハ面
が約１μｍ以下の厚さになるように薄層化した後、９５
０℃以下の温度で熱処理を施こす接合工程である請求項
３記載の半導体基板の製造方法。 - 【請求項５】前記最終行程がシリコンウェーハ面が約
０．５μｍ以下の厚さになるように薄層化した後、略１
２００℃以下の温度で熱処理を施こす工程である請求項
３記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5081218A JP2609198B2 (ja) | 1992-08-07 | 1993-03-16 | 半導体基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-233177 | 1992-08-07 | ||
| JP23317792 | 1992-08-07 | ||
| JP5081218A JP2609198B2 (ja) | 1992-08-07 | 1993-03-16 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07130590A true JPH07130590A (ja) | 1995-05-19 |
| JP2609198B2 JP2609198B2 (ja) | 1997-05-14 |
Family
ID=26422252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5081218A Expired - Fee Related JP2609198B2 (ja) | 1992-08-07 | 1993-03-16 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2609198B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020543A2 (fr) * | 1996-11-05 | 1998-05-14 | Commissariat A L'energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| JP2004281878A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器 |
| WO2008081987A1 (en) * | 2006-12-28 | 2008-07-10 | Fujifilm Corporation | Joining method and joining members |
| JP2010278339A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 貼り合わせｓｏｉ基板の製造方法 |
| KR101299719B1 (ko) * | 2010-03-02 | 2013-08-28 | 소이텍 | 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397215A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | 半導体ウェハの製造方法 |
-
1993
- 1993-03-16 JP JP5081218A patent/JP2609198B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397215A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | 半導体ウェハの製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020543A2 (fr) * | 1996-11-05 | 1998-05-14 | Commissariat A L'energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| WO1998020543A3 (fr) * | 1996-11-05 | 1998-09-17 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| JP2004281878A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器 |
| WO2008081987A1 (en) * | 2006-12-28 | 2008-07-10 | Fujifilm Corporation | Joining method and joining members |
| JP2010278339A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 貼り合わせｓｏｉ基板の製造方法 |
| KR101299719B1 (ko) * | 2010-03-02 | 2013-08-28 | 소이텍 | 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2609198B2 (ja) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812405B2 (ja) | 半導体基板の製造方法 | |
| US5395788A (en) | Method of producing semiconductor substrate | |
| EP0706714B1 (en) | Soi substrate fabrication | |
| US7892934B2 (en) | SOI substrate and method for manufacturing SOI substrate | |
| US5659192A (en) | SOI substrate fabrication | |
| JP2012004599A (ja) | 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2006210898A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| KR101486779B1 (ko) | Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판 | |
| KR20080086899A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JPH07130590A (ja) | 半導体基板の製造方法 | |
| JPH11354761A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2008166646A (ja) | 半導体基板の製造方法 | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3902321B2 (ja) | 張り合わせ基板の製造方法 | |
| JP3846657B2 (ja) | 貼り合わせ基板およびその製造方法 | |
| JP2675691B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPH11145437A (ja) | Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ | |
| JP2796666B2 (ja) | Ｃｏｐを低減した張り合わせ半導体基板およびその製造方法 | |
| JPH06216136A (ja) | 半導体基板およびその製造方法 | |
| JPH06181193A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080213 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |