JP3846657B2 - 貼り合わせ基板およびその製造方法 - Google Patents
貼り合わせ基板およびその製造方法 Download PDFInfo
- Publication number
- JP3846657B2 JP3846657B2 JP32828697A JP32828697A JP3846657B2 JP 3846657 B2 JP3846657 B2 JP 3846657B2 JP 32828697 A JP32828697 A JP 32828697A JP 32828697 A JP32828697 A JP 32828697A JP 3846657 B2 JP3846657 B2 JP 3846657B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- bonded
- dielectric layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて貼り合わせ接着される貼り合わせ基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来において、第１の半導体基板と第２の半導体基板との間に誘電体層を介在させて接着して形成されるＳＯＩ（Silicon on Insulator）基板が知られている。
【０００３】
この種の貼り合わせ基板の製造方法は、第１の半導体基板と第２の半導体基板のうち、少なくとも一方に誘電体層、例えば、酸化膜（ＳｉＯ２）を形成しておき、前記２枚の半導体基板を密着させ熱処理を施して、貼り合わせ基板を形成する。
【０００４】
その後、基板の鏡面加工時に発生したダレにより生じる貼り合わせ基板周辺の未接着部分を研削及びエッチングにより除去し、デバイス形成層となる層を所望の厚みになるように研削した後、仕上げとして鏡面研磨後、ＳＯＩ構造を有する貼り合わせ基板とする。
【０００５】
このような従来の接着法による貼り合わせ基板は、例えば、図３（１）〜（５）に示すような順序で形成される。
【０００６】
すなわち、まず、図３（１）に示した第１の半導体基板１０と第２の半導体基板１１は、ラッピング、エッチング及び表面研磨等の前処理が施されているものを用いる。
【０００７】
次に、前記半導体基板１０，１１を用いて、図３（２）に示すように、第１の半導体基板１０の表面に誘導体層となる酸化膜１０ａを形成する。その後第１の半導体基板１０と第２の半導体基板１１の双方の接着表面の清浄化処理を行い、図３（３）に示すように、前記半導体基板１０，１１を室温で密着し、温度８００℃以上で熱処理することにより接着強度を増す。
【０００８】
次に、図には示していないが、半導体基板１０，１１には、研磨時にウエーハ周辺にダレが発生しており、そのまま双方を接着すると未接着部が生じる。この未接着部は、貼り合わせ基板を洗浄又は研磨する際、前記未接着部分が剥がれて飛散すると発塵源となり、基板表面がダストで汚染されたり、その一部が表面に付着して加工時に傷つけられる。そこで、図３（４）に示すように、未接着部を研削し、エッチングによって除去する。その後、図３（５）に示すように第１の半導体基板１０を貼り合わせ面とは反対側より研削等により薄膜化し、ＳＯＩ層を所望の厚みになるように研磨を行う。
【０００９】
このようにして従来の製造方法により半導体基板１０，１１の間に酸化膜１０ａを介在した貼り合わせ基板１３が製造される。尚、ＳＯＩ構造を有する貼り合わせ基板の厚みは、作製されるデバイスによって異なるが、一般にはＳＯＩ層が厚さ１〜３０μｍ程度のものである。
【００１０】
また、半導体基板１０，１１の間に酸化膜を介在させない直接接着の貼り合せ基板も同様の加工で作製される。
【００１１】
【発明が解決しようとした課題】
従来の貼り合わせ基板１３は、基板周辺部において、貼り合わせ基板に介在する酸化膜１０ａが表面に露出していた。このため、デバイス製造工程において、酸化膜を除去する工程があると、周辺部の表面に露出している酸化膜１０ａも一緒に除去され、図４に示すように、第１の半導体基板１０と第２の半導体基板１１との間に隙間が生じて、未接着部１２Ａが形成されていた。
【００１２】
このような未接着部１２Ａは、後の工程において剥がれて飛散し、発塵源となりデバイス歩留の低下をひきおこす可能性があった。
【００１３】
本発明は、前記各問題点に鑑みてなされたもので、貼り合わせ基板に介在する例えば、酸化膜等の誘電体層の周辺部を表面化しないように削除し、前記誘電体層を内在するように第１の半導体基板を第２の半導体基板に貼着して、未接着部が生じないように貼り合わせ基板を製造し、未接着部が剥がれて発塵源となるのを防止する製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、第１の半導体基板と第２の半導体基板とをその間に誘電体層を介在させて貼り合わせた貼り合わせ基板において、薄膜化された第１の半導体基板の周辺部位を変形させて第２の半導体基板に貼着させることにより、上記誘電体層を貼り合わせ基板に内在させた貼り合わせ基板である。
請求項２に記載の発明に係る貼り合わせ基板の製造方法は、第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて貼り合わせ接着される貼り合わせ基板の製造方法において、少なくとも第１の半導体基板及び第２の半導体基板の間に誘電体層を介在させて貼り合わせて熱処理し、接着する工程と、貼り合わせ基板の周辺部の未接着部分を除去する工程と、貼り合わされた第１の半導体基板を貼り合わせ面とは反対側から薄膜化する工程と、その後、前記誘電体層の周辺部が表面化しないように削除し、削除された周辺部位において第１及び第２の半導体基板を貼着させることにより誘電体層を内在させる工程とを備えた構成の貼り合わせ基板の製造方法である。
【００１５】
このように、第１の半導体基板と第２の半導体基板との間に介在する酸化膜等の誘電体層の周辺部のみ削除して、第１の半導体基板を第２の半導体基板に貼着させ、酸化膜等の誘電体層を貼り合わせ基板中に内在するよう製造すると、デバイス製造工程での発塵を防止することができる。
【００１６】
【発明の実施の形態】
以下、本発明を詳細に説明する。
【００１７】
図１は本発明に係る貼り合わせ基板の製造方法を示す工程図である。
【００１８】
本発明に係る貼り合わせ基板の製造方法について、図１の製造方法を示す工程図に基づいて説明する。
【００１９】
図１（１）は活性層側の基板となる第１の半導体基板１と支持側の基板となる第２の半導体基板２を示す。図１（２）に示すように、第１の半導体基板１に熱処理等を行って酸化膜１ａを形成し、この酸化膜１ａが誘電体層を構成する。次に、図１（３）に示すように、酸化膜（誘電体層）１ａを間に介在させて第１の半導体基板１と第２の半導体基板２を貼り合わせる。そして、半導体基板１，２に熱処理を施し、接着強度を強めて貼り合わせ基板３を形成する。
【００２０】
その後、第１の半導体基板１を裏面から所望の厚さに薄膜化し、所望の厚みの貼り合わせ半導体基板４を製造することとなるが、本発明の製造方法においては、デバイス製造工程におけるダスト等の発生及びそのダストによる半導体基板の欠陥等を防止するために、次に記載するように薄膜化する。
【００２１】
すなわち、図１（４）に示すように、貼り合わせ後の工程として、周辺の未接着部を研削、エッチングにより除去したあと、第１の半導体基板１を厚さ１０μｍ〜１００μｍとなるように、研削又はエッチング等により裏面から薄膜化を行う。次に、図１（５）に示すように、貼り合わせ半導体基板３に介在する酸化膜（誘電体層）１ａの周辺部位を酸系のエッチング液、例えば、５０％弗酸（５０％ＨＦ）、フッ化水素アンモニウム（ＮＨ４ＨＦ２）等により削除する。従って、第１の半導体基板１と第２の半導体基板２は貼り合わせ接着界面において、その周辺部位に未接着部３Ａを生じる。
【００２２】
本例では、前述したように、第１の半導体基板１はその厚さが１０μｍ〜１００μｍと薄膜化されており、柔軟性を有するため、自重によるたわみ、或は、液体の表面張力等が働いて、第１の半導体基板１のこの薄膜化された部位を変形させることができる。そこで、第１の半導体基板１のこの薄膜化された部位を変形させて、第２の半導体基板２に貼着する。これにより、図１（６）に示すように、酸化膜（誘電体層）１ａは貼り合わせ基板３に内在された形となる。
【００２３】
その後、必要に応じて、貼り合わせ基板３の薄膜化、熱処理等を行い所望の貼り合わせ基板４を形成する。
【００２４】
このように誘電体層１ａは、貼り合わせ基板３に内在される形となるため、その後の処理工程やさらにデバイス形成工程等において、周辺部の剥がれによって生じるダスト等の汚染物質の発生を低減することができ、良品率を向上することができる。
【００２５】
次に、本発明の製造方法に係る他の具体例について説明する。図２は、本発明に係る貼り合わせ基板の製造方法を示す工程図である。
【００２６】
図２（１）は、活性層側の基板となる第１の半導体基板５と支持側の基板となる第２の半導体基板６を示す。図１（２）に示すように、第１の半導体基板５に熱処理等を行って酸化膜５ａを形成し、この酸化膜５ａが誘電体層を構成する。次に、図１（３）に示すように、前記酸化膜（誘電体層）５ａを間に介在させて第１の半導体基板５と第２の半導体基板６を貼り合わせる。そして、貼り合わせられた第１の半導体基板５と第２の半導体基板６に熱処理を施し、接着強度を強めて貼り合わせ基板７を形成する。そして、図２（４）に示すように、貼り合わせ基板７の外周の未接着部分を、研削・エッチングによって除去する。
【００２７】
次に、図２（５）に示すように、非酸化性雰囲気中において、ＣＶＤ膜９を形成する。例えば、モノシラン及びアンモニア（ＳｉＨ４＋ＮＨ３）ガス、ジクロルシラン及びアンモニア（ＳｉＨ２Ｃｌ２＋ＮＨ３）ガス等を用いてＣＶＤ窒化膜８を形成する。このため、貼り合わせ基板７は、ＣＶＤ窒化膜８で覆われ、前記酸化膜（誘電体層）５ａは、貼り合わせ基板７に内在される。
【００２８】
その後、図２（６）に示すように、貼り合わせ基板７を裏面から薄膜化し、所望の厚みの貼り合わせ基板９を形成する。
【００２９】
このように貼り合わせ基板９は、酸化膜（誘電体層）５ａを内在した形で薄膜化されて製造されるため、未接着部が剥離することによって生じる汚染を防止することができる。また、酸化膜（誘電体層）５ａが貼り合わせ基板９に内在されているため、デバイス製造工程時のダストの発生を低減することができる。
【００３０】
なお、貼り合わせ半導体ウエーハ９に形成する膜は、前述したＣＶＤ窒化膜８のみならず、多結晶膜、適宜の非酸化ＣＶＤ膜を形成してもよい。
【００３１】
【発明の効果】
以上説明したように、請求項１に記載の発明に係る貼り合わせ基板によれば、デバイス工程での発塵を防止することができる。
また、請求項２に係る貼り合わせ基板の製造方法は、第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて貼り合わせ接着される貼り合わせ基板の製造方法において、少なくとも第１の半導体基板及び第２の半導体基板の間に誘電体層を介在させて貼り合わせて熱処理し、接着する工程と、貼り合わせ基板の周辺部の未接着部分を除去する工程と、貼り合わされた第１の半導体基板を貼り合わせ面とは反対側から薄膜化する工程と、その後、前記誘電体層の周辺部のみ削除し、削除された周辺部位において第１及び第２の半導体基板を貼着させることにより誘電体層を内在させる工程とを備えた構成の貼り合わせ基板の製造方法である。
【００３２】
このように、第１の半導体基板と第２の半導体基板との間に介在する、例えば酸化膜等の誘電体層の周辺部のみ削除して、第１の半導体基板を第２の半導体基板に貼着させ、誘電体層を貼り合わせ基板中に内在するよう製造すると、デバイス製造工程での発塵を防止することができる。
【図面の簡単な説明】
【図１】 本発明に係り、貼り合わせ基板の製造方法示す工程図である。
【図２】 本発明に係り、貼り合わせ基板の製造方法を示す工程図である。
【図３】 従来例に係り、貼り合わせ基板の製造方法を示す工程図である。
【図４】 従来例に係り、貼り合わせ基板の製造方法を示す一の工程図である。
【符号の説明】
１ 第１の半導体基板
１ａ 酸化膜（誘電体層）
２ 第２の半導体基板
３ 貼り合わせ基板
３Ａ 未接着部
４ 貼り合わせ基板
５ 第１の半導体基板
５ａ 酸化膜（誘電体層）
６ 第２の半導体基板
７ 貼り合わせ基板
８ ＣＶＤ膜
９ 貼り合わせ基板
１０ 第１の半導体基板
１０ａ 酸化膜
１１ 第２の半導体基板
１２ 貼り合わせ基板
１２Ａ 未接着部
１３ 貼り合わせ基板
【発明の属する技術分野】
本発明は、第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて貼り合わせ接着される貼り合わせ基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来において、第１の半導体基板と第２の半導体基板との間に誘電体層を介在させて接着して形成されるＳＯＩ（Silicon on Insulator）基板が知られている。
【０００３】
この種の貼り合わせ基板の製造方法は、第１の半導体基板と第２の半導体基板のうち、少なくとも一方に誘電体層、例えば、酸化膜（ＳｉＯ２）を形成しておき、前記２枚の半導体基板を密着させ熱処理を施して、貼り合わせ基板を形成する。
【０００４】
その後、基板の鏡面加工時に発生したダレにより生じる貼り合わせ基板周辺の未接着部分を研削及びエッチングにより除去し、デバイス形成層となる層を所望の厚みになるように研削した後、仕上げとして鏡面研磨後、ＳＯＩ構造を有する貼り合わせ基板とする。
【０００５】
このような従来の接着法による貼り合わせ基板は、例えば、図３（１）〜（５）に示すような順序で形成される。
【０００６】
すなわち、まず、図３（１）に示した第１の半導体基板１０と第２の半導体基板１１は、ラッピング、エッチング及び表面研磨等の前処理が施されているものを用いる。
【０００７】
次に、前記半導体基板１０，１１を用いて、図３（２）に示すように、第１の半導体基板１０の表面に誘導体層となる酸化膜１０ａを形成する。その後第１の半導体基板１０と第２の半導体基板１１の双方の接着表面の清浄化処理を行い、図３（３）に示すように、前記半導体基板１０，１１を室温で密着し、温度８００℃以上で熱処理することにより接着強度を増す。
【０００８】
次に、図には示していないが、半導体基板１０，１１には、研磨時にウエーハ周辺にダレが発生しており、そのまま双方を接着すると未接着部が生じる。この未接着部は、貼り合わせ基板を洗浄又は研磨する際、前記未接着部分が剥がれて飛散すると発塵源となり、基板表面がダストで汚染されたり、その一部が表面に付着して加工時に傷つけられる。そこで、図３（４）に示すように、未接着部を研削し、エッチングによって除去する。その後、図３（５）に示すように第１の半導体基板１０を貼り合わせ面とは反対側より研削等により薄膜化し、ＳＯＩ層を所望の厚みになるように研磨を行う。
【０００９】
このようにして従来の製造方法により半導体基板１０，１１の間に酸化膜１０ａを介在した貼り合わせ基板１３が製造される。尚、ＳＯＩ構造を有する貼り合わせ基板の厚みは、作製されるデバイスによって異なるが、一般にはＳＯＩ層が厚さ１〜３０μｍ程度のものである。
【００１０】
また、半導体基板１０，１１の間に酸化膜を介在させない直接接着の貼り合せ基板も同様の加工で作製される。
【００１１】
【発明が解決しようとした課題】
従来の貼り合わせ基板１３は、基板周辺部において、貼り合わせ基板に介在する酸化膜１０ａが表面に露出していた。このため、デバイス製造工程において、酸化膜を除去する工程があると、周辺部の表面に露出している酸化膜１０ａも一緒に除去され、図４に示すように、第１の半導体基板１０と第２の半導体基板１１との間に隙間が生じて、未接着部１２Ａが形成されていた。
【００１２】
このような未接着部１２Ａは、後の工程において剥がれて飛散し、発塵源となりデバイス歩留の低下をひきおこす可能性があった。
【００１３】
本発明は、前記各問題点に鑑みてなされたもので、貼り合わせ基板に介在する例えば、酸化膜等の誘電体層の周辺部を表面化しないように削除し、前記誘電体層を内在するように第１の半導体基板を第２の半導体基板に貼着して、未接着部が生じないように貼り合わせ基板を製造し、未接着部が剥がれて発塵源となるのを防止する製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、第１の半導体基板と第２の半導体基板とをその間に誘電体層を介在させて貼り合わせた貼り合わせ基板において、薄膜化された第１の半導体基板の周辺部位を変形させて第２の半導体基板に貼着させることにより、上記誘電体層を貼り合わせ基板に内在させた貼り合わせ基板である。
請求項２に記載の発明に係る貼り合わせ基板の製造方法は、第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて貼り合わせ接着される貼り合わせ基板の製造方法において、少なくとも第１の半導体基板及び第２の半導体基板の間に誘電体層を介在させて貼り合わせて熱処理し、接着する工程と、貼り合わせ基板の周辺部の未接着部分を除去する工程と、貼り合わされた第１の半導体基板を貼り合わせ面とは反対側から薄膜化する工程と、その後、前記誘電体層の周辺部が表面化しないように削除し、削除された周辺部位において第１及び第２の半導体基板を貼着させることにより誘電体層を内在させる工程とを備えた構成の貼り合わせ基板の製造方法である。
【００１５】
このように、第１の半導体基板と第２の半導体基板との間に介在する酸化膜等の誘電体層の周辺部のみ削除して、第１の半導体基板を第２の半導体基板に貼着させ、酸化膜等の誘電体層を貼り合わせ基板中に内在するよう製造すると、デバイス製造工程での発塵を防止することができる。
【００１６】
【発明の実施の形態】
以下、本発明を詳細に説明する。
【００１７】
図１は本発明に係る貼り合わせ基板の製造方法を示す工程図である。
【００１８】
本発明に係る貼り合わせ基板の製造方法について、図１の製造方法を示す工程図に基づいて説明する。
【００１９】
図１（１）は活性層側の基板となる第１の半導体基板１と支持側の基板となる第２の半導体基板２を示す。図１（２）に示すように、第１の半導体基板１に熱処理等を行って酸化膜１ａを形成し、この酸化膜１ａが誘電体層を構成する。次に、図１（３）に示すように、酸化膜（誘電体層）１ａを間に介在させて第１の半導体基板１と第２の半導体基板２を貼り合わせる。そして、半導体基板１，２に熱処理を施し、接着強度を強めて貼り合わせ基板３を形成する。
【００２０】
その後、第１の半導体基板１を裏面から所望の厚さに薄膜化し、所望の厚みの貼り合わせ半導体基板４を製造することとなるが、本発明の製造方法においては、デバイス製造工程におけるダスト等の発生及びそのダストによる半導体基板の欠陥等を防止するために、次に記載するように薄膜化する。
【００２１】
すなわち、図１（４）に示すように、貼り合わせ後の工程として、周辺の未接着部を研削、エッチングにより除去したあと、第１の半導体基板１を厚さ１０μｍ〜１００μｍとなるように、研削又はエッチング等により裏面から薄膜化を行う。次に、図１（５）に示すように、貼り合わせ半導体基板３に介在する酸化膜（誘電体層）１ａの周辺部位を酸系のエッチング液、例えば、５０％弗酸（５０％ＨＦ）、フッ化水素アンモニウム（ＮＨ４ＨＦ２）等により削除する。従って、第１の半導体基板１と第２の半導体基板２は貼り合わせ接着界面において、その周辺部位に未接着部３Ａを生じる。
【００２２】
本例では、前述したように、第１の半導体基板１はその厚さが１０μｍ〜１００μｍと薄膜化されており、柔軟性を有するため、自重によるたわみ、或は、液体の表面張力等が働いて、第１の半導体基板１のこの薄膜化された部位を変形させることができる。そこで、第１の半導体基板１のこの薄膜化された部位を変形させて、第２の半導体基板２に貼着する。これにより、図１（６）に示すように、酸化膜（誘電体層）１ａは貼り合わせ基板３に内在された形となる。
【００２３】
その後、必要に応じて、貼り合わせ基板３の薄膜化、熱処理等を行い所望の貼り合わせ基板４を形成する。
【００２４】
このように誘電体層１ａは、貼り合わせ基板３に内在される形となるため、その後の処理工程やさらにデバイス形成工程等において、周辺部の剥がれによって生じるダスト等の汚染物質の発生を低減することができ、良品率を向上することができる。
【００２５】
次に、本発明の製造方法に係る他の具体例について説明する。図２は、本発明に係る貼り合わせ基板の製造方法を示す工程図である。
【００２６】
図２（１）は、活性層側の基板となる第１の半導体基板５と支持側の基板となる第２の半導体基板６を示す。図１（２）に示すように、第１の半導体基板５に熱処理等を行って酸化膜５ａを形成し、この酸化膜５ａが誘電体層を構成する。次に、図１（３）に示すように、前記酸化膜（誘電体層）５ａを間に介在させて第１の半導体基板５と第２の半導体基板６を貼り合わせる。そして、貼り合わせられた第１の半導体基板５と第２の半導体基板６に熱処理を施し、接着強度を強めて貼り合わせ基板７を形成する。そして、図２（４）に示すように、貼り合わせ基板７の外周の未接着部分を、研削・エッチングによって除去する。
【００２７】
次に、図２（５）に示すように、非酸化性雰囲気中において、ＣＶＤ膜９を形成する。例えば、モノシラン及びアンモニア（ＳｉＨ４＋ＮＨ３）ガス、ジクロルシラン及びアンモニア（ＳｉＨ２Ｃｌ２＋ＮＨ３）ガス等を用いてＣＶＤ窒化膜８を形成する。このため、貼り合わせ基板７は、ＣＶＤ窒化膜８で覆われ、前記酸化膜（誘電体層）５ａは、貼り合わせ基板７に内在される。
【００２８】
その後、図２（６）に示すように、貼り合わせ基板７を裏面から薄膜化し、所望の厚みの貼り合わせ基板９を形成する。
【００２９】
このように貼り合わせ基板９は、酸化膜（誘電体層）５ａを内在した形で薄膜化されて製造されるため、未接着部が剥離することによって生じる汚染を防止することができる。また、酸化膜（誘電体層）５ａが貼り合わせ基板９に内在されているため、デバイス製造工程時のダストの発生を低減することができる。
【００３０】
なお、貼り合わせ半導体ウエーハ９に形成する膜は、前述したＣＶＤ窒化膜８のみならず、多結晶膜、適宜の非酸化ＣＶＤ膜を形成してもよい。
【００３１】
【発明の効果】
以上説明したように、請求項１に記載の発明に係る貼り合わせ基板によれば、デバイス工程での発塵を防止することができる。
また、請求項２に係る貼り合わせ基板の製造方法は、第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて貼り合わせ接着される貼り合わせ基板の製造方法において、少なくとも第１の半導体基板及び第２の半導体基板の間に誘電体層を介在させて貼り合わせて熱処理し、接着する工程と、貼り合わせ基板の周辺部の未接着部分を除去する工程と、貼り合わされた第１の半導体基板を貼り合わせ面とは反対側から薄膜化する工程と、その後、前記誘電体層の周辺部のみ削除し、削除された周辺部位において第１及び第２の半導体基板を貼着させることにより誘電体層を内在させる工程とを備えた構成の貼り合わせ基板の製造方法である。
【００３２】
このように、第１の半導体基板と第２の半導体基板との間に介在する、例えば酸化膜等の誘電体層の周辺部のみ削除して、第１の半導体基板を第２の半導体基板に貼着させ、誘電体層を貼り合わせ基板中に内在するよう製造すると、デバイス製造工程での発塵を防止することができる。
【図面の簡単な説明】
【図１】 本発明に係り、貼り合わせ基板の製造方法示す工程図である。
【図２】 本発明に係り、貼り合わせ基板の製造方法を示す工程図である。
【図３】 従来例に係り、貼り合わせ基板の製造方法を示す工程図である。
【図４】 従来例に係り、貼り合わせ基板の製造方法を示す一の工程図である。
【符号の説明】
１ 第１の半導体基板
１ａ 酸化膜（誘電体層）
２ 第２の半導体基板
３ 貼り合わせ基板
３Ａ 未接着部
４ 貼り合わせ基板
５ 第１の半導体基板
５ａ 酸化膜（誘電体層）
６ 第２の半導体基板
７ 貼り合わせ基板
８ ＣＶＤ膜
９ 貼り合わせ基板
１０ 第１の半導体基板
１０ａ 酸化膜
１１ 第２の半導体基板
１２ 貼り合わせ基板
１２Ａ 未接着部
１３ 貼り合わせ基板
Claims (2)
- 第１の半導体基板と第２の半導体基板とをその間に誘電体層を介在させて貼り合わせた貼り合わせ基板において、
薄膜化された第１の半導体基板の周辺部位を変形させて第２の半導体基板に貼着させることにより、上記誘電体層を貼り合わせ基板に内在させた貼り合わせ基板。 - 第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて貼り合わせ接着される貼り合わせ基板の製造方法において、
少なくとも第１の半導体基板及び第２の半導体基板の間に誘電体層を介在させて貼り合わせて熱処理し、接着する工程と、
貼り合わせ基板の周辺部の未接着部分を除去する工程と、
貼り合わされた第１の半導体基板を貼り合わせ面とは反対側から薄膜化する工程と、
その後、前記誘電体層の周辺部のみ削除し、削除された周辺部位において第１及び第２の半導体基板を貼着させることにより誘電体層を内在させる工程とを備えたことを特徴とする貼り合わせ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32828697A JP3846657B2 (ja) | 1997-11-28 | 1997-11-28 | 貼り合わせ基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32828697A JP3846657B2 (ja) | 1997-11-28 | 1997-11-28 | 貼り合わせ基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163307A JPH11163307A (ja) | 1999-06-18 |
| JP3846657B2 true JP3846657B2 (ja) | 2006-11-15 |
Family
ID=18208538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32828697A Expired - Fee Related JP3846657B2 (ja) | 1997-11-28 | 1997-11-28 | 貼り合わせ基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3846657B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2852143B1 (fr) * | 2003-03-04 | 2005-10-14 | Soitec Silicon On Insulator | Procede de traitement preventif de la couronne d'une tranche multicouche |
| JP4581349B2 (ja) * | 2003-08-29 | 2010-11-17 | 株式会社Ｓｕｍｃｏ | 貼合せｓｏｉウェーハの製造方法 |
| JP4821948B2 (ja) * | 2004-12-07 | 2011-11-24 | 信越半導体株式会社 | Ｓｏｉ層の拡がり抵抗測定方法およびｓｏｉチップ |
| FR2957716B1 (fr) * | 2010-03-18 | 2012-10-05 | Soitec Silicon On Insulator | Procede de finition d'un substrat de type semi-conducteur sur isolant |
-
1997
- 1997-11-28 JP JP32828697A patent/JP3846657B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163307A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812405B2 (ja) | 半導体基板の製造方法 | |
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| JPH04119626A (ja) | 接合ウェーハの製造方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| US5953620A (en) | Method for fabricating a bonded SOI wafer | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JP3846657B2 (ja) | 貼り合わせ基板およびその製造方法 | |
| JP3632531B2 (ja) | 半導体基板の製造方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH11354761A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH10270298A (ja) | 張り合わせ基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3604026B2 (ja) | 張り合わせシリコン基板の製造方法 | |
| JP4581349B2 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP2779659B2 (ja) | 半導体装置の製造方法 | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JPH0936486A (ja) | 半導体発光素子の製造方法 | |
| JP2863980B2 (ja) | ウエハの製作方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JPH07130590A (ja) | 半導体基板の製造方法 | |
| JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |