JPH0936486A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH0936486A JPH0936486A JP18119795A JP18119795A JPH0936486A JP H0936486 A JPH0936486 A JP H0936486A JP 18119795 A JP18119795 A JP 18119795A JP 18119795 A JP18119795 A JP 18119795A JP H0936486 A JPH0936486 A JP H0936486A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- crystal layer
- layer
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 製造歩留りが良く、ダブルヘテロ構造の結晶
層の成長に高度な成長技術を必要としない半導体発光素
子の製造方法。 【構成】 初期のＩｎＰ半導体基板１０にＩｎＧａＡｓ
エッチストップ層１２およびＩｎＰ／ＩｎＧａＡｓＰの
ＤＨ結晶層２０を順次に成長させる。ＤＨ結晶層の最上
部のＩｎＧａＡｓキャップ層２８にガラス支持基板３０
を、接着剤３２としてワックスを用いて、固定した後、
この半導体基板とエッチストップ層を順次に除去する。
然る後、ＤＨ結晶層のＩｎＰ第１クラッド層２２の露出
面にＳｉ基板５０の表面を密着させてから熱処理を行な
って両面を接合させる。その後、ＤＨ結晶層を利用して
レーザ素子を作る。
層の成長に高度な成長技術を必要としない半導体発光素
子の製造方法。 【構成】 初期のＩｎＰ半導体基板１０にＩｎＧａＡｓ
エッチストップ層１２およびＩｎＰ／ＩｎＧａＡｓＰの
ＤＨ結晶層２０を順次に成長させる。ＤＨ結晶層の最上
部のＩｎＧａＡｓキャップ層２８にガラス支持基板３０
を、接着剤３２としてワックスを用いて、固定した後、
この半導体基板とエッチストップ層を順次に除去する。
然る後、ＤＨ結晶層のＩｎＰ第１クラッド層２２の露出
面にＳｉ基板５０の表面を密着させてから熱処理を行な
って両面を接合させる。その後、ＤＨ結晶層を利用して
レーザ素子を作る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体発光素子、特
に通信システム、光情報処理システム等に用いて好適な
半導体発光素子の製造方法に関する。
に通信システム、光情報処理システム等に用いて好適な
半導体発光素子の製造方法に関する。
【０００２】
【従来の技術】従来、この種の半導体発光素子の製造方
法として、特開昭６−９００６１号（特願平４−２４０
５６５号）公報に開示されている方法がある。この公報
によれば、例えばＩｎＰ基板のような半導体基板上に、
良好なダブルヘテロ（ＤＨ）構造例えばＩｎＰ／ＩｎＧ
ａＡｓＰの結晶層を成長させた後、このＤＨ構造の結晶
層（これを、以下単に、ＤＨ結晶層とかＤＨ構造とかい
う。）を、この半導体基板とは材料が異なる、すなわち
異種の半導体基板、例えばＳｉ基板上に直接接合させる
ことにより、この異種半導体基板上に作り込まれている
電気回路と、ＩｎＰ／ＩｎＧａＡｓ等からなる良好な発
光素子とを集積化することが可能であると提言されてい
る。
法として、特開昭６−９００６１号（特願平４−２４０
５６５号）公報に開示されている方法がある。この公報
によれば、例えばＩｎＰ基板のような半導体基板上に、
良好なダブルヘテロ（ＤＨ）構造例えばＩｎＰ／ＩｎＧ
ａＡｓＰの結晶層を成長させた後、このＤＨ構造の結晶
層（これを、以下単に、ＤＨ結晶層とかＤＨ構造とかい
う。）を、この半導体基板とは材料が異なる、すなわち
異種の半導体基板、例えばＳｉ基板上に直接接合させる
ことにより、この異種半導体基板上に作り込まれている
電気回路と、ＩｎＰ／ＩｎＧａＡｓ等からなる良好な発
光素子とを集積化することが可能であると提言されてい
る。
【０００３】
【発明が解決しようとする課題】しかし、この公報開示
の方法によれば、基板上にＤＨ結晶層を成長させた後、
この結晶層の表面と異種半導体基板とを直接密着させ、
然る後、熱処理により、この密着面でＤＨ結晶層と異種
半導体基板とを接合させている。その後、異種半導体基
板を劈開可能な厚さまで研磨し、続いて半導体基板をエ
ッチング除去して薄膜化を行ない、然る後、ＤＨ結晶層
を用いてレーザ素子を作っている。
の方法によれば、基板上にＤＨ結晶層を成長させた後、
この結晶層の表面と異種半導体基板とを直接密着させ、
然る後、熱処理により、この密着面でＤＨ結晶層と異種
半導体基板とを接合させている。その後、異種半導体基
板を劈開可能な厚さまで研磨し、続いて半導体基板をエ
ッチング除去して薄膜化を行ない、然る後、ＤＨ結晶層
を用いてレーザ素子を作っている。
【０００４】この従来方法によると、ＤＨ結晶層成長の
ための半導体基板および最終的にＤＨ結晶層と接合され
て半導体発光素子を形成するための異種半導体基板の両
基板の熱膨張係数の相違に起因して、上述の熱処理によ
ってＤＨ結晶層や両基板に歪みが発生してしまう。従っ
て、熱処理後に機械的な研磨や化学エッチングなどで薄
膜化処理を行なうと、両基板が割れたり、またＤＨ結晶
層が剥離したりすることがあるため、従来方法は製造歩
留りが悪くなるおそれがあった。
ための半導体基板および最終的にＤＨ結晶層と接合され
て半導体発光素子を形成するための異種半導体基板の両
基板の熱膨張係数の相違に起因して、上述の熱処理によ
ってＤＨ結晶層や両基板に歪みが発生してしまう。従っ
て、熱処理後に機械的な研磨や化学エッチングなどで薄
膜化処理を行なうと、両基板が割れたり、またＤＨ結晶
層が剥離したりすることがあるため、従来方法は製造歩
留りが悪くなるおそれがあった。
【０００５】また、異種半導体基板との接合面を形成す
るＤＨ結晶層の表面は、このＤＨ結晶層を成長させた半
導体基板の表面からは遠い面でもあるので、ゴミの付着
や、結晶の突起状成長のために、平坦面とならない場合
があり、従って、この従来方法では、ＤＨ結晶層の表面
を平坦面とするために非常に高度な結晶成長技術で行な
う必要があった。
るＤＨ結晶層の表面は、このＤＨ結晶層を成長させた半
導体基板の表面からは遠い面でもあるので、ゴミの付着
や、結晶の突起状成長のために、平坦面とならない場合
があり、従って、この従来方法では、ＤＨ結晶層の表面
を平坦面とするために非常に高度な結晶成長技術で行な
う必要があった。
【０００６】そこで、従来より、非常に高度な結晶成長
技術を特に必要とせず、しかも、製造歩留りがよい半導
体発光素子の製造方法が望まれていた。
技術を特に必要とせず、しかも、製造歩留りがよい半導
体発光素子の製造方法が望まれていた。
【０００７】
【課題を解決するための手段】この発明の製造方法によ
れば、次のようなステップで半導体発光素子を製造する
ことを特徴とする。
れば、次のようなステップで半導体発光素子を製造する
ことを特徴とする。
【０００８】（ａ）先ず、半導体基板上にエッチストッ
プ層とダブルヘテロ構造の結晶層（ＤＨ結晶層）とを順
次に成長させる。
プ層とダブルヘテロ構造の結晶層（ＤＨ結晶層）とを順
次に成長させる。
【０００９】（ｂ）次に、このＤＨ結晶層の表面を接着
剤を用いて支持基板に固定する。
剤を用いて支持基板に固定する。
【００１０】（ｃ）次に、上述の半導体基板およびエッ
チストップ層を化学エッチングにより除去する。この除
去により、ＤＨ結晶層の、支持基板とは反対側の表面が
露出する。
チストップ層を化学エッチングにより除去する。この除
去により、ＤＨ結晶層の、支持基板とは反対側の表面が
露出する。
【００１１】（ｄ）次に、上述のＤＨ結晶層の露出した
表面を洗浄する。
表面を洗浄する。
【００１２】（ｅ）一方、上述の半導体基板とは格子定
数の異なった異種半導体基板の表面を洗浄する。
数の異なった異種半導体基板の表面を洗浄する。
【００１３】（ｆ）次に、上述のＤＨ結晶層の露出した
表面とこの異種半導体基板の表面とを直接密着させて固
定する。
表面とこの異種半導体基板の表面とを直接密着させて固
定する。
【００１４】（ｇ）次に、先の接着剤を除去して異種半
導体基板とＤＨ結晶層とが密着固定している構造体を得
る。
導体基板とＤＨ結晶層とが密着固定している構造体を得
る。
【００１５】（ｈ）次に、この構造体を熱処理して前述
のＤＨ結晶層と異種半導体基板とを接合させる。
のＤＨ結晶層と異種半導体基板とを接合させる。
【００１６】（ｉ）その後、この構造体のＤＨ結晶層を
用いて発光素子を作る。
用いて発光素子を作る。
【００１７】また、この発明の実施に当たり、好ましく
は、前述の（ｃ）工程の半導体基板に対する化学エッチ
ングを２段階に分けて順次に行なうのが良い。
は、前述の（ｃ）工程の半導体基板に対する化学エッチ
ングを２段階に分けて順次に行なうのが良い。
【００１８】また、この発明の好適実施例によれば、半
導体基板をＩｎＰ基板とし、エッチストップ層をＩｎＧ
ａＡｓ層とし、ダブルへテロ構造をＩｎＰ／ＩｎＧａＡ
ｓＰ構造とし、異種半導体基板をＳｉ基板またはＧａＡ
ｓ基板とするのが良い。
導体基板をＩｎＰ基板とし、エッチストップ層をＩｎＧ
ａＡｓ層とし、ダブルへテロ構造をＩｎＰ／ＩｎＧａＡ
ｓＰ構造とし、異種半導体基板をＳｉ基板またはＧａＡ
ｓ基板とするのが良い。
【００１９】さらに、この発明の好適実施例によれば、
半導体基板をＧａＡｓ基板とし、エッチストップ層をＡ
ｌＧａＡｓ層とし、ダブルへテロ構造をＧａＡｓ／Ａｌ
ＧａＡｓ構造とし、異種半導体基板をＧａＡｓ基板とす
ることも出来る。
半導体基板をＧａＡｓ基板とし、エッチストップ層をＡ
ｌＧａＡｓ層とし、ダブルへテロ構造をＧａＡｓ／Ａｌ
ＧａＡｓ構造とし、異種半導体基板をＧａＡｓ基板とす
ることも出来る。
【００２０】
【作用】このように、この発明の製造方法によれば、Ｄ
Ｈ結晶層の、これを成長させた半導体基板とは反対側の
表面に支持基板を設けた後、この半導体基板を除去して
薄膜化を行ない、然る後、半導体基板の除去により現れ
た、ＤＨ結晶層の、支持基板とは反対側の露出面に、異
種半導体基板を直接密着して固定し、その後、熱処理を
行なってＤＨ結晶層と異種半導体基板とをその密着面で
接合させる構成となっている。
Ｈ結晶層の、これを成長させた半導体基板とは反対側の
表面に支持基板を設けた後、この半導体基板を除去して
薄膜化を行ない、然る後、半導体基板の除去により現れ
た、ＤＨ結晶層の、支持基板とは反対側の露出面に、異
種半導体基板を直接密着して固定し、その後、熱処理を
行なってＤＨ結晶層と異種半導体基板とをその密着面で
接合させる構成となっている。
【００２１】従って、この発明では、接合のための熱処
理を行なう前の適当な段階で機械的研磨や化学エッチン
グによる薄膜化処理を行なうので、基板やＤＨ結晶層に
熱歪みが生じていない状態で薄膜処理を行なえる。よっ
て、この発明によれば、従来のような熱歪みに起因し
た、基板やＤＨ結晶層の割れや剥れが発生するおそれが
なく、その結果、製造歩留りが確実に向上する。
理を行なう前の適当な段階で機械的研磨や化学エッチン
グによる薄膜化処理を行なうので、基板やＤＨ結晶層に
熱歪みが生じていない状態で薄膜処理を行なえる。よっ
て、この発明によれば、従来のような熱歪みに起因し
た、基板やＤＨ結晶層の割れや剥れが発生するおそれが
なく、その結果、製造歩留りが確実に向上する。
【００２２】さらに、この発明では、ＤＨ結晶層と異種
半導体基板との接合を、ＤＨ結晶層を成長させた半導体
基板側の、ＤＨ結晶層の表面（結晶成長の下面でもあ
る。）で行なっている。ところで、半導体基板にＤＨ結
晶層を成長させた場合、結晶がこの半導体基板側から順
次に成長するに従って、結晶成長の上面にはゴミの付着
や突起状成長が増大してくることは従来からも知られて
いる。従って、この発明の場合には、半導体基板側の結
晶成長面すなわちＤＨ結晶層の下面を使用している。こ
の下面側の結晶層の領域では、このゴミの付着や突起状
成長がないか、または、これらがあったとしても、実質
的に支障とならない程度にしか生じておらず、従って、
この結晶成長面は実質的に平坦面であるといえる。よっ
て、この発明によれば、このＤＨ結晶層の、異種半導体
基板との接合面を平坦面とするために、従来とは異な
り、非常に高度な結晶成長技術を必要としなくて済む。
半導体基板との接合を、ＤＨ結晶層を成長させた半導体
基板側の、ＤＨ結晶層の表面（結晶成長の下面でもあ
る。）で行なっている。ところで、半導体基板にＤＨ結
晶層を成長させた場合、結晶がこの半導体基板側から順
次に成長するに従って、結晶成長の上面にはゴミの付着
や突起状成長が増大してくることは従来からも知られて
いる。従って、この発明の場合には、半導体基板側の結
晶成長面すなわちＤＨ結晶層の下面を使用している。こ
の下面側の結晶層の領域では、このゴミの付着や突起状
成長がないか、または、これらがあったとしても、実質
的に支障とならない程度にしか生じておらず、従って、
この結晶成長面は実質的に平坦面であるといえる。よっ
て、この発明によれば、このＤＨ結晶層の、異種半導体
基板との接合面を平坦面とするために、従来とは異な
り、非常に高度な結晶成長技術を必要としなくて済む。
【００２３】また、半導体基板に対する化学エッチング
を２段階で行なう場合には、半導体基板が厚い場合にそ
のエッチング過程でエッチング深さが不均一となってし
まうのを防止出来る。すなわち、この半導体基板をエッ
チング除去して露出した面を平坦面とすることが出来、
後工程での異種半導体基板とＤＨ結晶層との接合を良好
に行なわしめることが出来、製造歩留りの向上を図るこ
とが出来る。
を２段階で行なう場合には、半導体基板が厚い場合にそ
のエッチング過程でエッチング深さが不均一となってし
まうのを防止出来る。すなわち、この半導体基板をエッ
チング除去して露出した面を平坦面とすることが出来、
後工程での異種半導体基板とＤＨ結晶層との接合を良好
に行なわしめることが出来、製造歩留りの向上を図るこ
とが出来る。
【００２４】
【実施例】以下、図を参照して、この発明の好適な実施
例を説明する。尚、図はこの発明を理解出来る程度に、
形状、大きさおよび配置関係を概略的に示してあるにす
ぎない。また、断面を表す部分に付すべき斜線等を一部
分省略して示してある。
例を説明する。尚、図はこの発明を理解出来る程度に、
形状、大きさおよび配置関係を概略的に示してあるにす
ぎない。また、断面を表す部分に付すべき斜線等を一部
分省略して示してある。
【００２５】また、以下説明する実施例では、発光素子
として代表的なＩｎＰ／ＩｎＧａＡｓＰのダブルヘテロ
構造のレーザ素子を作り込む場合につき説明する。
として代表的なＩｎＰ／ＩｎＧａＡｓＰのダブルヘテロ
構造のレーザ素子を作り込む場合につき説明する。
【００２６】図１は、この発明の半導体発光素子の製造
方法の説明に供するの製造の流れ図である。図２〜図５
は、この発明の実施例の説明に供する製造工程図であ
り、特に、図２は初期半導体基板上にダブルヘテロ（Ｄ
Ｈ）構造を形成する方法の説明図で、得られた構造体を
断面で示してある。図３は、初期半導体基板とＤＨ構造
とを備えた構造体を支持基板（支持体ともいう。）に接
着した後、この初期半導体基板を除去するまでの工程を
示してある。図４は、支持体を接着させたＤＨ構造を異
種半導体基板に一旦固定させた後、支持体を除去し、そ
の後、加熱（アニール）処理を行なってＤＨ構造と異種
半導体基板とを接合させる工程を示している。図５は、
最終的にＤＨ構造を利用して発光素子としてレーザ素子
を作る工程を示している。
方法の説明に供するの製造の流れ図である。図２〜図５
は、この発明の実施例の説明に供する製造工程図であ
り、特に、図２は初期半導体基板上にダブルヘテロ（Ｄ
Ｈ）構造を形成する方法の説明図で、得られた構造体を
断面で示してある。図３は、初期半導体基板とＤＨ構造
とを備えた構造体を支持基板（支持体ともいう。）に接
着した後、この初期半導体基板を除去するまでの工程を
示してある。図４は、支持体を接着させたＤＨ構造を異
種半導体基板に一旦固定させた後、支持体を除去し、そ
の後、加熱（アニール）処理を行なってＤＨ構造と異種
半導体基板とを接合させる工程を示している。図５は、
最終的にＤＨ構造を利用して発光素子としてレーザ素子
を作る工程を示している。
【００２７】この発明では、先ず、初期の半導体基板と
して、例えば厚みが約３５０μｍの第一導電型ＩｎＰ基
板を用意する。以下の実施例では、第一導電型をｐ導電
型とし、第二導電型をｎ導電型として説明するが、その
逆の組み合わせであっても良い。尚、以下の説明におい
て、特に必要がある場合を除き、導電型の説明は省略す
る。
して、例えば厚みが約３５０μｍの第一導電型ＩｎＰ基
板を用意する。以下の実施例では、第一導電型をｐ導電
型とし、第二導電型をｎ導電型として説明するが、その
逆の組み合わせであっても良い。尚、以下の説明におい
て、特に必要がある場合を除き、導電型の説明は省略す
る。
【００２８】この発明では、このＩｎＰ基板１０上にエ
ッチストップ層１２とダブルヘテロ（ＤＨ）構造の結晶
層２０とを順次に成長させる（図１のステップＳ１，図
２）。尚、このダブルヘテロ（ＤＨ）構造の結晶層を、
以下単にＤＨ構造とかＤＨ結晶層２０という。この実施
例では、先ず、エッチストップ層１２としてｐ型ＩｎＧ
ａＡｓ層を従来周知の方法で成長させる。次に、このＤ
Ｈ構造２０をｐ型ＩｎＧａＡｓ層１２上に周知の方法で
成長させる。この実施例では、第１クラッド層としての
ｐ型ＩｎＰ層２２、活性層としてのＩｎＧａＡｓＰ層２
４、第２クラッド層としてのｎ型ＩｎＰ層２６およびキ
ャップ層（保護層ともいう。）としてのｎ型ＩｎＧａＡ
ｓ層２８を順次に成長させる。このエッチストップ層１
２およびＤＨ結晶層２０の各層の全てが、基板１０の格
子定数と出来るだけ整合した、すなわち基板の格子定数
に実質的に整合した格子定数となるような条件で成長さ
せる。一般に、ＤＨ結晶層を成長させるべき基板１０の
格子定数をａとし、格子定数ａとエッチストップ層１２
およびＤＨ結晶層２０の各層の格子定数との差を△ａと
したとき、△ａ／ａが１０-4より小さければ、ＤＨ構造
２０は基板１０と格子定数が整合していると見做し得
る。
ッチストップ層１２とダブルヘテロ（ＤＨ）構造の結晶
層２０とを順次に成長させる（図１のステップＳ１，図
２）。尚、このダブルヘテロ（ＤＨ）構造の結晶層を、
以下単にＤＨ構造とかＤＨ結晶層２０という。この実施
例では、先ず、エッチストップ層１２としてｐ型ＩｎＧ
ａＡｓ層を従来周知の方法で成長させる。次に、このＤ
Ｈ構造２０をｐ型ＩｎＧａＡｓ層１２上に周知の方法で
成長させる。この実施例では、第１クラッド層としての
ｐ型ＩｎＰ層２２、活性層としてのＩｎＧａＡｓＰ層２
４、第２クラッド層としてのｎ型ＩｎＰ層２６およびキ
ャップ層（保護層ともいう。）としてのｎ型ＩｎＧａＡ
ｓ層２８を順次に成長させる。このエッチストップ層１
２およびＤＨ結晶層２０の各層の全てが、基板１０の格
子定数と出来るだけ整合した、すなわち基板の格子定数
に実質的に整合した格子定数となるような条件で成長さ
せる。一般に、ＤＨ結晶層を成長させるべき基板１０の
格子定数をａとし、格子定数ａとエッチストップ層１２
およびＤＨ結晶層２０の各層の格子定数との差を△ａと
したとき、△ａ／ａが１０-4より小さければ、ＤＨ構造
２０は基板１０と格子定数が整合していると見做し得
る。
【００２９】次に、この発明によれば、ＤＨ結晶層２０
を支持基板３０に接着剤３２を用いて固定する（図１の
ステップＳ２）。この実施例では、支持基板（支持体）
３０は、表面が平坦面であって弾力性があれば良く、基
板１０およびＤＨ結晶層２０等を備える構造体がそれ自
体たとえば３μｍ程度と薄くて指先でつかめない等、直
接取扱出来ないので、これを補強しおよび取扱容易に支
持するための補助手段として機能するものである。ま
た、この支持体は、柔らかい方がＤＨ結晶層にコンタク
トし易くて良い。この支持体３０として、好ましくは、
Matsunami Glass社製のカバーガラス（商品名）（厚み
０．１３−０．１７mm）を用いる。
を支持基板３０に接着剤３２を用いて固定する（図１の
ステップＳ２）。この実施例では、支持基板（支持体）
３０は、表面が平坦面であって弾力性があれば良く、基
板１０およびＤＨ結晶層２０等を備える構造体がそれ自
体たとえば３μｍ程度と薄くて指先でつかめない等、直
接取扱出来ないので、これを補強しおよび取扱容易に支
持するための補助手段として機能するものである。ま
た、この支持体は、柔らかい方がＤＨ結晶層にコンタク
トし易くて良い。この支持体３０として、好ましくは、
Matsunami Glass社製のカバーガラス（商品名）（厚み
０．１３−０．１７mm）を用いる。
【００３０】接着剤は一時的にＤＨ結晶層と支持体とを
貼りつけ固定出来、途中で行なわれる選択エッチングに
耐え、さらには最終的には接着剤を容易に剥がせるもの
であることが必要であり、また、場合によっては、支持
体の面が凹凸面であるときは、この凹凸を埋め込んで接
着剤で平坦面として強固に接着出来るものであることが
必要である。そのため、接着剤として、この実施例で
は、ワックスを用い、好ましくは、日化精工製のプロテ
クトワックスＫ．Ｐ．Ｗ．−Ｃ（商品名）（軟化点は１
００℃近辺である）を用いるのが良い。
貼りつけ固定出来、途中で行なわれる選択エッチングに
耐え、さらには最終的には接着剤を容易に剥がせるもの
であることが必要であり、また、場合によっては、支持
体の面が凹凸面であるときは、この凹凸を埋め込んで接
着剤で平坦面として強固に接着出来るものであることが
必要である。そのため、接着剤として、この実施例で
は、ワックスを用い、好ましくは、日化精工製のプロテ
クトワックスＫ．Ｐ．Ｗ．−Ｃ（商品名）（軟化点は１
００℃近辺である）を用いるのが良い。
【００３１】そこで、先ず、この実施例では、平坦な表
面を有するホットプレート３４上にカバーガラス３０を
載せ、ホットプレート３４を１２０−１３０℃の範囲内
の適当な温度に温め、このカバーガラス３０の上側にワ
ックス３２を押し付けて溶かす（図３の（Ａ））。尚、
図３および図４において、ワックス３２のみに斜線を施
してこのワックス３２を強調して示してある。
面を有するホットプレート３４上にカバーガラス３０を
載せ、ホットプレート３４を１２０−１３０℃の範囲内
の適当な温度に温め、このカバーガラス３０の上側にワ
ックス３２を押し付けて溶かす（図３の（Ａ））。尚、
図３および図４において、ワックス３２のみに斜線を施
してこのワックス３２を強調して示してある。
【００３２】次に、ＤＨ結晶層２０の、基板１０から一
番離れている側の成長面、すなわちキャップ層２８の上
面を、このワックス３２を介して、カバーガラス３０に
貼りつけて、基板１０、エッチストップ層１２およびＤ
Ｈ結晶層２０からなる構造体を支持基板３０に固定する
（図３の（Ｂ））。
番離れている側の成長面、すなわちキャップ層２８の上
面を、このワックス３２を介して、カバーガラス３０に
貼りつけて、基板１０、エッチストップ層１２およびＤ
Ｈ結晶層２０からなる構造体を支持基板３０に固定する
（図３の（Ｂ））。
【００３３】次に、ホットプレートから支持基板３０が
固定された構造体を取り上げ、半導体基板１０およびエ
ッチストップ層１２を化学エッチングによって順次に除
去する（図１のステップＳ３）。そのため、先ず、この
実施例では、図３の（Ｂ）に示すカバーガラス３０に固
定したＤＨ構造を備える構造体を、このカバーガラスご
と、第一エッチャントに漬ける。この場合、好ましくは
このエッチャントをＢｒ−ＣＨ3 ＯＨエッチャントとす
るのが良い。このエッチャントで、ＩｎＰ基板１０の厚
みが１００μｍ程度となるまで、第一段階の化学エッチ
ングを行なう（図３の（Ｃ））。尚、図中、基板残部を
１０ａで示す。
固定された構造体を取り上げ、半導体基板１０およびエ
ッチストップ層１２を化学エッチングによって順次に除
去する（図１のステップＳ３）。そのため、先ず、この
実施例では、図３の（Ｂ）に示すカバーガラス３０に固
定したＤＨ構造を備える構造体を、このカバーガラスご
と、第一エッチャントに漬ける。この場合、好ましくは
このエッチャントをＢｒ−ＣＨ3 ＯＨエッチャントとす
るのが良い。このエッチャントで、ＩｎＰ基板１０の厚
みが１００μｍ程度となるまで、第一段階の化学エッチ
ングを行なう（図３の（Ｃ））。尚、図中、基板残部を
１０ａで示す。
【００３４】続いて、第二エッチャントを用いて残存す
る基板１０の部分（基板残部）１０ａを除去する（図３
の（Ｄ））。この第二エッチャントとして、好ましく
は、ＨＣｌとする。この第二エッチャントは、下側に存
在しているエッチストップ層１２の材料であるＩｎＧａ
Ａｓをエッチングしない選択エッチャントとする。この
ような選択エッチャントを用いることにより、基板に対
するエッチングを、下側のエッチストップ層１２が現れ
たときに、自動的に停止させることが出来る。
る基板１０の部分（基板残部）１０ａを除去する（図３
の（Ｄ））。この第二エッチャントとして、好ましく
は、ＨＣｌとする。この第二エッチャントは、下側に存
在しているエッチストップ層１２の材料であるＩｎＧａ
Ａｓをエッチングしない選択エッチャントとする。この
ような選択エッチャントを用いることにより、基板に対
するエッチングを、下側のエッチストップ層１２が現れ
たときに、自動的に停止させることが出来る。
【００３５】また、特に、ＨＣｌエッチャントはエッチ
ング中に表面を荒らすため、第二エッチングする前に、
基板の厚みをある程度までをＢｒ−ＣＨ3 ＯＨエッチャ
ントでエッチングしておくのが良い。このようなＢｒ−
ＣＨ3 ＯＨエッチャントとＨＣｌエッチャントによる２
段階化学エッチングにより、エッチングを均一に進め
て、基板１０の一部分を残存させることなく基板１０を
除去出来る。
ング中に表面を荒らすため、第二エッチングする前に、
基板の厚みをある程度までをＢｒ−ＣＨ3 ＯＨエッチャ
ントでエッチングしておくのが良い。このようなＢｒ−
ＣＨ3 ＯＨエッチャントとＨＣｌエッチャントによる２
段階化学エッチングにより、エッチングを均一に進め
て、基板１０の一部分を残存させることなく基板１０を
除去出来る。
【００３６】次に、エッチストップ層１２を化学エッチ
ングで除去する。この場合は、下側の第１クラッド層２
２としてのＩｎＧａＡｓ層をエッチングしない、選択エ
ッチャントを用いる。この実施例では、好ましくは、Ｈ
2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝３：１：１混合溶液を選
択エッチャントとするのがよい。このエッチストップ層
１２をエッチング除去して第１クラッド層２２の表面を
露出させる（図３の（Ｅ））。
ングで除去する。この場合は、下側の第１クラッド層２
２としてのＩｎＧａＡｓ層をエッチングしない、選択エ
ッチャントを用いる。この実施例では、好ましくは、Ｈ
2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝３：１：１混合溶液を選
択エッチャントとするのがよい。このエッチストップ層
１２をエッチング除去して第１クラッド層２２の表面を
露出させる（図３の（Ｅ））。
【００３７】次に、この露出した第１クラッド層２２の
表面を洗浄する（図１のステップＳ４）。この洗浄は水
洗で充分に行なう。この洗浄面が後述する異種半導体基
板との接合面となる。ところで、この第１クラッド層２
２の洗浄面の平坦性は、基板１０に最初に成長させたエ
ッチストップ層１２であるＩｎＧａＡｓ層の表面の平坦
性に依存する。結晶成長においては、ゴミの付着や突起
状成長は、一般に成長層の厚みが厚くなるほどすなわち
成長時間が長くなるほど、また、成長層の層数が多くな
るほど、多くなることが判明している。図２に示した構
造体で説明すると、ＩｎＧａＡｓ層（エッチストップ
層）１２の表面よりは、ＩｎＧａＡｓ層（キャップ層）
２８の表面での方が、ゴミや突起が多く、表面の平坦性
は失われる場合が多い。従って、この最終成長層の表面
を接合面として利用するより、第１層２０と第２層２２
との界面を接合面として利用した方が、ゴミや突起の影
響が少なくより平坦である。従って、この界面を形成す
る第２成長層２２の基板１０側の成長面を接合面として
利用する限り、従来、平坦面を形成するために求められ
ていた、結晶成長に対する高度な技術的要請を、この発
明では排除出来、従って、製造歩留りの向上が図れる。
表面を洗浄する（図１のステップＳ４）。この洗浄は水
洗で充分に行なう。この洗浄面が後述する異種半導体基
板との接合面となる。ところで、この第１クラッド層２
２の洗浄面の平坦性は、基板１０に最初に成長させたエ
ッチストップ層１２であるＩｎＧａＡｓ層の表面の平坦
性に依存する。結晶成長においては、ゴミの付着や突起
状成長は、一般に成長層の厚みが厚くなるほどすなわち
成長時間が長くなるほど、また、成長層の層数が多くな
るほど、多くなることが判明している。図２に示した構
造体で説明すると、ＩｎＧａＡｓ層（エッチストップ
層）１２の表面よりは、ＩｎＧａＡｓ層（キャップ層）
２８の表面での方が、ゴミや突起が多く、表面の平坦性
は失われる場合が多い。従って、この最終成長層の表面
を接合面として利用するより、第１層２０と第２層２２
との界面を接合面として利用した方が、ゴミや突起の影
響が少なくより平坦である。従って、この界面を形成す
る第２成長層２２の基板１０側の成長面を接合面として
利用する限り、従来、平坦面を形成するために求められ
ていた、結晶成長に対する高度な技術的要請を、この発
明では排除出来、従って、製造歩留りの向上が図れる。
【００３８】次に、初期に使用した半導体基板１０とは
格子定数が異なる異種半導体基板を用意する。この異種
半導体基板としてこの実施例では、初期の半導体基板の
材料であるＩｎＰとは異なる材料のＳｉまたはＧａＡｓ
基板を用いるが、ここではＳｉ基板を例に挙げて説明す
る。先ず、このＳｉ基板５０は、通常、表面研磨された
基板であるため、その表面を洗浄する（図１のステップ
Ｓ５）。このため、このＳｉ基板５０を、先ず、Ｈ2 Ｓ
Ｏ4 ：Ｈ2 Ｏ2 溶液で処理した後、約５分間水洗し、そ
の後、表面に形成される自然酸化膜を除去するため、緩
衝フッ酸処理を約３０秒行なう。然る後、水洗を２分以
上行なう。その後、このように洗浄したＳｉ基板５０
と、支持基板３０がワックス３２で固定されているＤＨ
結晶層２０とをスピン乾燥により乾燥させ、その直後
に、Ｓｉ基板の洗浄済面とＤＨ結晶層２０の第１クラッ
ド層２２の洗浄面とをを対向させる（図４の（Ａ））。
格子定数が異なる異種半導体基板を用意する。この異種
半導体基板としてこの実施例では、初期の半導体基板の
材料であるＩｎＰとは異なる材料のＳｉまたはＧａＡｓ
基板を用いるが、ここではＳｉ基板を例に挙げて説明す
る。先ず、このＳｉ基板５０は、通常、表面研磨された
基板であるため、その表面を洗浄する（図１のステップ
Ｓ５）。このため、このＳｉ基板５０を、先ず、Ｈ2 Ｓ
Ｏ4 ：Ｈ2 Ｏ2 溶液で処理した後、約５分間水洗し、そ
の後、表面に形成される自然酸化膜を除去するため、緩
衝フッ酸処理を約３０秒行なう。然る後、水洗を２分以
上行なう。その後、このように洗浄したＳｉ基板５０
と、支持基板３０がワックス３２で固定されているＤＨ
結晶層２０とをスピン乾燥により乾燥させ、その直後
に、Ｓｉ基板の洗浄済面とＤＨ結晶層２０の第１クラッ
ド層２２の洗浄面とをを対向させる（図４の（Ａ））。
【００３９】そして、速やかに両対向面を室温で、何ら
接着剤等を用いることなく、直接密着させて、密着構造
体を得る（図１のステップＳ６，図４の（Ｂ））。この
とき、たとえば、ピンセットのような適当な押圧具を用
いて、両者を両側からその全面にわたって軽く押し付け
るようにして確実に密着するようにするのが良い。
接着剤等を用いることなく、直接密着させて、密着構造
体を得る（図１のステップＳ６，図４の（Ｂ））。この
とき、たとえば、ピンセットのような適当な押圧具を用
いて、両者を両側からその全面にわたって軽く押し付け
るようにして確実に密着するようにするのが良い。
【００４０】尚、このようなＳｉ基板とＤＨ構造との密
着工程は、それぞれの洗浄面が汚染しないうちに行なう
のが良い。そのため、Ｓｉ基板とＤＨ結晶層の露出面の
洗浄を並行して行なって、洗浄後は時間をおかずに直ち
に密着させるのが良い。
着工程は、それぞれの洗浄面が汚染しないうちに行なう
のが良い。そのため、Ｓｉ基板とＤＨ結晶層の露出面の
洗浄を並行して行なって、洗浄後は時間をおかずに直ち
に密着させるのが良い。
【００４１】次に、支持基板３０を接着する時に用いた
接着剤であるワックス３２を除去する。そのため、この
ワックス３２を溶かす溶剤、例えばこの実施例ではトリ
クロレンやソルファンＴＭ等といったワックス溶剤６０
に、ワックスで支持基板３０が固定されている密着構造
体を漬け、溶剤を加熱する（図４の（Ｃ））。この処理
により、ワックス３２が溶剤に溶け、これと共に支持基
板すなわちここではカバーガラス３２がＤＨ結晶層２０
から剥離する。これを溶剤から取り出すと、図４の
（Ｄ）に示すようなＳｉ基板５０とＤＨ結晶層２０とか
らなる密着構造体を得る。
接着剤であるワックス３２を除去する。そのため、この
ワックス３２を溶かす溶剤、例えばこの実施例ではトリ
クロレンやソルファンＴＭ等といったワックス溶剤６０
に、ワックスで支持基板３０が固定されている密着構造
体を漬け、溶剤を加熱する（図４の（Ｃ））。この処理
により、ワックス３２が溶剤に溶け、これと共に支持基
板すなわちここではカバーガラス３２がＤＨ結晶層２０
から剥離する。これを溶剤から取り出すと、図４の
（Ｄ）に示すようなＳｉ基板５０とＤＨ結晶層２０とか
らなる密着構造体を得る。
【００４２】次に、この密着構造体をアニール炉に入れ
て熱処理して、ＤＨ結晶層２０と異種半導体基板である
Ｓｉ基板５０とを接合させる（図１のステップＳ７）。
この場合の接合とは、意図的に接着剤等を用いずに、Ｄ
Ｈ結晶層２０とＳｉ基板５０とを一体に結びつけること
を意味している。このアニールは、この密着構造体の上
に約３０−３００ｇ／ｃｍ2 の範囲内の適当な重りを載
せて負荷をかけた状態で、水素雰囲気中で行なう。アニ
ール温度の昇降は、長い時間をかけてゆっくりアニール
するように、望ましくは例えば、昇温レートを２００℃
／時間とし、および降温レートを２００℃／時間とする
のが良い。また、昇温後のアニールの最高温度を約４０
０℃とし、この温度で３０分程度保持させた後、降温さ
せるのが好適である。このように、ゆっくりした温度上
昇と温度低下により、ＤＨ結晶層２０やＳｉ基板に熱歪
みが生じないし、また、熱歪みが生じたとしても、実質
的に何らの障害がない程度の歪みにすぎない。
て熱処理して、ＤＨ結晶層２０と異種半導体基板である
Ｓｉ基板５０とを接合させる（図１のステップＳ７）。
この場合の接合とは、意図的に接着剤等を用いずに、Ｄ
Ｈ結晶層２０とＳｉ基板５０とを一体に結びつけること
を意味している。このアニールは、この密着構造体の上
に約３０−３００ｇ／ｃｍ2 の範囲内の適当な重りを載
せて負荷をかけた状態で、水素雰囲気中で行なう。アニ
ール温度の昇降は、長い時間をかけてゆっくりアニール
するように、望ましくは例えば、昇温レートを２００℃
／時間とし、および降温レートを２００℃／時間とする
のが良い。また、昇温後のアニールの最高温度を約４０
０℃とし、この温度で３０分程度保持させた後、降温さ
せるのが好適である。このように、ゆっくりした温度上
昇と温度低下により、ＤＨ結晶層２０やＳｉ基板に熱歪
みが生じないし、また、熱歪みが生じたとしても、実質
的に何らの障害がない程度の歪みにすぎない。
【００４３】次に、このＤＨ結晶層２０を利用して発光
素子であるレーザ素子を作りあげる（図１のステップＳ
８）。このレーザ発振を得るためのレーザ構造の作成例
を図５を参照して説明する。尚、図５において、電極の
みに斜線を施して電極を強調して示してある。ここで
は、ＤＨ結晶層２０のキャップ層２８上に例えば２−２
０μｍ程度の第２導電型の電極７０を蒸着により形成す
る（図５の（Ａ））。続いて、この電極７０をエッチン
グマスクとして利用して、キャップ層２８の表面から活
性層２４までをメサエッチングして、第１クラッド層２
２の活性層２４と接している表面を露出させる（図５の
（Ｂ））。次に、電極７０、キャップ層２８、第２クラ
ッド層２６、活性層２４からなるメサ構造の周りの、第
１クラッド層２２の表面上に第１導電型の電極７２を設
けてレーザ構造体を得る（図５の（Ｃ））。
素子であるレーザ素子を作りあげる（図１のステップＳ
８）。このレーザ発振を得るためのレーザ構造の作成例
を図５を参照して説明する。尚、図５において、電極の
みに斜線を施して電極を強調して示してある。ここで
は、ＤＨ結晶層２０のキャップ層２８上に例えば２−２
０μｍ程度の第２導電型の電極７０を蒸着により形成す
る（図５の（Ａ））。続いて、この電極７０をエッチン
グマスクとして利用して、キャップ層２８の表面から活
性層２４までをメサエッチングして、第１クラッド層２
２の活性層２４と接している表面を露出させる（図５の
（Ｂ））。次に、電極７０、キャップ層２８、第２クラ
ッド層２６、活性層２４からなるメサ構造の周りの、第
１クラッド層２２の表面上に第１導電型の電極７２を設
けてレーザ構造体を得る（図５の（Ｃ））。
【００４４】次に、異種半導体基板であるＳｉ基板５０
を研磨して、Ｓｉ基板が劈開容易となるようにする（図
１のステップＳ９）。このＳｉ基板５０の初期の厚みは
最終厚を５０μｍ程度に出来るように。例えば３００μ
ｍ程度とする。この研磨は、好ましくは、Ａｌ2 Ｏ3 等
の研磨材を用いて研磨し、適当な共振器長となるように
劈開して発光素子すなわちここではレーザ素子が完成す
る。
を研磨して、Ｓｉ基板が劈開容易となるようにする（図
１のステップＳ９）。このＳｉ基板５０の初期の厚みは
最終厚を５０μｍ程度に出来るように。例えば３００μ
ｍ程度とする。この研磨は、好ましくは、Ａｌ2 Ｏ3 等
の研磨材を用いて研磨し、適当な共振器長となるように
劈開して発光素子すなわちここではレーザ素子が完成す
る。
【００４５】上述した実施例では、ＤＨ結晶層を成長さ
せるべき初期の半導体基板としてＩｎＰ基板を用い、Ｉ
ｎＰ／ＩｎＧａＡｓＰのダブルヘテロ構造の結晶層を成
長させ、異種半導体基板としてＳｉ基板を用いる例につ
き説明したが、この実施例に何ら限定されるものではな
く、例えば、初期基板としてＩｎＰ基板を用い、ＩｎＰ
／ＩｎＧａＡｓＰのダブルヘテロ構造の結晶層を成長さ
せ、異種半導体基板としてＧａＡｓ基板を用いてもよ
く、また、初期基板としてＧａＡｓ基板を用い、ＧａＡ
ｓ／ＡｌＧａＡｓのダブルヘテロ構造の結晶層を成長さ
せ、異種半導体基板としてＳｉ基板を用いても、前述し
た実施例と同様にして製造出来る。
せるべき初期の半導体基板としてＩｎＰ基板を用い、Ｉ
ｎＰ／ＩｎＧａＡｓＰのダブルヘテロ構造の結晶層を成
長させ、異種半導体基板としてＳｉ基板を用いる例につ
き説明したが、この実施例に何ら限定されるものではな
く、例えば、初期基板としてＩｎＰ基板を用い、ＩｎＰ
／ＩｎＧａＡｓＰのダブルヘテロ構造の結晶層を成長さ
せ、異種半導体基板としてＧａＡｓ基板を用いてもよ
く、また、初期基板としてＧａＡｓ基板を用い、ＧａＡ
ｓ／ＡｌＧａＡｓのダブルヘテロ構造の結晶層を成長さ
せ、異種半導体基板としてＳｉ基板を用いても、前述し
た実施例と同様にして製造出来る。
【００４６】
【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体発光素子の製造方法によれば、ＤＨ結晶
層の、これを成長させた半導体基板とは反対側の表面に
支持基板を設けた後、この半導体基板を除去して薄膜化
を行ない、然る後、半導体基板の除去により現れた、Ｄ
Ｈ結晶層の、支持基板とは反対側の露出面に、異種半導
体基板を直接密着して固定し、その後、熱処理を行なっ
てＤＨ結晶層と異種半導体基板とをその密着面で接合さ
せている。
の発明の半導体発光素子の製造方法によれば、ＤＨ結晶
層の、これを成長させた半導体基板とは反対側の表面に
支持基板を設けた後、この半導体基板を除去して薄膜化
を行ない、然る後、半導体基板の除去により現れた、Ｄ
Ｈ結晶層の、支持基板とは反対側の露出面に、異種半導
体基板を直接密着して固定し、その後、熱処理を行なっ
てＤＨ結晶層と異種半導体基板とをその密着面で接合さ
せている。
【００４７】従って、この発明では、接合のための熱処
理を行なう前の適当な段階で機械的研磨や化学エッチン
グによる薄膜化処理を行なうので、基板やＤＨ結晶層に
熱歪みが生じていない状態で薄膜処理を行なえる。よっ
て、この発明によれば、従来のような熱歪みに起因し
た、基板やＤＨ結晶層の割れや剥れが発生するおそれが
なく、その結果、製造歩留りが確実に向上する。
理を行なう前の適当な段階で機械的研磨や化学エッチン
グによる薄膜化処理を行なうので、基板やＤＨ結晶層に
熱歪みが生じていない状態で薄膜処理を行なえる。よっ
て、この発明によれば、従来のような熱歪みに起因し
た、基板やＤＨ結晶層の割れや剥れが発生するおそれが
なく、その結果、製造歩留りが確実に向上する。
【００４８】さらに、この発明では、ＤＨ結晶層と異種
半導体基板との接合を、ＤＨ結晶層を成長させた半導体
基板側の、ＤＨ結晶層の表面（結晶成長の下面でもあ
る。）で行なっている。この下面側の結晶層の領域で
は、このゴミの付着や突起状成長がないか、または、こ
れらがあったとしても、実質的に支障とならない程度に
しか生じておらず、従って、この結晶成長面は実質的に
平坦面であるので、このＤＨ結晶層の、異種半導体基板
との接合面を平坦面とするために、従来とは異なり、非
常に高度な結晶成長技術を必要としなくて済む。
半導体基板との接合を、ＤＨ結晶層を成長させた半導体
基板側の、ＤＨ結晶層の表面（結晶成長の下面でもあ
る。）で行なっている。この下面側の結晶層の領域で
は、このゴミの付着や突起状成長がないか、または、こ
れらがあったとしても、実質的に支障とならない程度に
しか生じておらず、従って、この結晶成長面は実質的に
平坦面であるので、このＤＨ結晶層の、異種半導体基板
との接合面を平坦面とするために、従来とは異なり、非
常に高度な結晶成長技術を必要としなくて済む。
【００４９】また、半導体基板に対する化学エッチング
を２段階で行なう場合には、半導体基板が厚い場合にそ
のエッチング過程でエッチング深さが不均一となってし
まうのを防止出来る。すなわち、この半導体基板をエッ
チング除去して露出した面を平坦面とすることが出来、
後工程での異種半導体基板とＤＨ結晶層との接合を良好
に行なわしめることが出来、製造歩留りの向上を図るこ
とが出来る。
を２段階で行なう場合には、半導体基板が厚い場合にそ
のエッチング過程でエッチング深さが不均一となってし
まうのを防止出来る。すなわち、この半導体基板をエッ
チング除去して露出した面を平坦面とすることが出来、
後工程での異種半導体基板とＤＨ結晶層との接合を良好
に行なわしめることが出来、製造歩留りの向上を図るこ
とが出来る。
【図１】この発明の半導体発光素子の製造方法の説明に
供する流れ図である。
供する流れ図である。
【図２】この発明の方法の説明に供する、ＤＨ構造の成
長層の断面図である。
長層の断面図である。
【図３】（Ａ）〜（Ｅ）は、初期半導体基板とＤＨ構造
とを備えた構造体を支持基板に接着した後、この初期半
導体基板を除去するまでの工程を説明するための工程図
である。
とを備えた構造体を支持基板に接着した後、この初期半
導体基板を除去するまでの工程を説明するための工程図
である。
【図４】（Ａ）〜（Ｄ）は、支持基板を付けたＤＨ構造
を異種半導体基板に一旦固定させた後、支持基板を除去
し、その後、加熱（アニール）処理を行なってＤＨ構造
と異種半導体基板とを接合させる工程を説明するための
工程図である。
を異種半導体基板に一旦固定させた後、支持基板を除去
し、その後、加熱（アニール）処理を行なってＤＨ構造
と異種半導体基板とを接合させる工程を説明するための
工程図である。
【図５】（Ａ）〜（Ｃ）は、最終的にＤＨ構造を利用し
て発光素子としてレーザ素子を作る工程を説明するため
の工程図である。
て発光素子としてレーザ素子を作る工程を説明するため
の工程図である。
１０：ＩｎＰ基板 １２：エッチストップ層 ２０：ＤＨ結晶層 ２２：第１クラッド層 ２４：活性層 ２６：第２クラッド層 ２８：キャップ層 ３０：支持基板 ３２：接着剤 ３４：ホットプレート ５０：Ｓｉ基板 ６０：溶剤 ７０，７２：電極
Claims (4)
- 【請求項１】 （ａ）半導体基板上にエッチストップ層
とダブルヘテロ構造の結晶層とを順次に成長させる工程
と、 （ｂ）該結晶層の表面を接着剤を用いて支持基板に固定
する工程と、 （ｃ）前記半導体基板およびエッチストップ層を化学エ
ッチングにより除去する工程と、 （ｄ）前記結晶層の露出した表面を洗浄する工程と、 （ｅ）前記半導体基板とは格子定数の異なった異種半導
体基板の表面を洗浄する工程と、 （ｆ）前記結晶層の露出した表面と前記異種半導体基板
の表面とを直接密着させて固定する工程と、 （ｇ）前記接着剤を除去して前記異種半導体基板に前記
結晶層が密着固定している構造体を得る工程と、 （ｈ）該構造体を熱処理して前記結晶層と前記異種半導
体基板とを接合させる工程と、 （ｉ）その後、該構造体の前記結晶層を用いて発光素子
を作る工程とを含むことを特徴とする半導体発光素子の
製造方法。 - 【請求項２】 請求項１に記載の半導体発光素子の製造
方法において、前記（ｃ）工程の半導体基板に対する化
学エッチングを２段階に分けて順次に行なうことを特徴
とする半導体発光素子の製造方法。 - 【請求項３】 請求項１に記載の半導体発光素子の製造
方法において、 前記半導体基板をＩｎＰ基板とし、エッチストップ層を
ＩｎＧａＡｓ層とし、前記ダブルへテロ構造をＩｎＰ／
ＩｎＧａＡｓＰ構造とし、前記異種半導体基板をＳｉ基
板またはＧａＡｓ基板としたことを特徴とする半導体発
光素子の製造方法。 - 【請求項４】 請求項１に記載の半導体発光素子の製造
方法において、 前記半導体基板をＧａＡｓ基板とし、エッチストップ層
をＡｌＧａＡｓ層とし、前記ダブルへテロ構造をＧａＡ
ｓ／ＡｌＧａＡｓ構造とし、前記異種半導体基板をＧａ
Ａｓ基板としたことを特徴とする半導体発光素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18119795A JP3215297B2 (ja) | 1995-07-18 | 1995-07-18 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18119795A JP3215297B2 (ja) | 1995-07-18 | 1995-07-18 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936486A true JPH0936486A (ja) | 1997-02-07 |
| JP3215297B2 JP3215297B2 (ja) | 2001-10-02 |
Family
ID=16096551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18119795A Expired - Fee Related JP3215297B2 (ja) | 1995-07-18 | 1995-07-18 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215297B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011507273A (ja) * | 2007-12-10 | 2011-03-03 | スリーエム イノベイティブ プロパティズ カンパニー | 半導体発光デバイス及びその作製方法 |
| JP2014026999A (ja) * | 2012-07-24 | 2014-02-06 | Sophia School Corp | 半導体装置、テンプレート基板、半導体装置の製造方法 |
| JP2015156440A (ja) * | 2014-02-20 | 2015-08-27 | 日本電信電話株式会社 | 異種半導体基板およびその製造方法 |
| CN105576093A (zh) * | 2016-02-23 | 2016-05-11 | 河源市众拓光电科技有限公司 | 一种芯片外延衬底的剥离方法 |
| CN110970340A (zh) * | 2019-10-31 | 2020-04-07 | 中国电子科技集团公司第五十五研究所 | 一种柔性InP HBT器件及其制备方法 |
| JP2021502711A (ja) * | 2017-12-15 | 2021-01-28 | オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングＯＳＲＡＭ ＯＬＥＤ ＧｍｂＨ | オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品 |
-
1995
- 1995-07-18 JP JP18119795A patent/JP3215297B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011507273A (ja) * | 2007-12-10 | 2011-03-03 | スリーエム イノベイティブ プロパティズ カンパニー | 半導体発光デバイス及びその作製方法 |
| JP2014026999A (ja) * | 2012-07-24 | 2014-02-06 | Sophia School Corp | 半導体装置、テンプレート基板、半導体装置の製造方法 |
| JP2015156440A (ja) * | 2014-02-20 | 2015-08-27 | 日本電信電話株式会社 | 異種半導体基板およびその製造方法 |
| CN105576093A (zh) * | 2016-02-23 | 2016-05-11 | 河源市众拓光电科技有限公司 | 一种芯片外延衬底的剥离方法 |
| CN105576093B (zh) * | 2016-02-23 | 2018-02-02 | 河源市众拓光电科技有限公司 | 一种芯片外延衬底的剥离方法 |
| JP2021502711A (ja) * | 2017-12-15 | 2021-01-28 | オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングＯＳＲＡＭ ＯＬＥＤ ＧｍｂＨ | オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品 |
| US11127877B2 (en) | 2017-12-15 | 2021-09-21 | Osram Oled Gmbh | Method for producing optoelectric semiconductor components, and optoelectronic semiconductor component |
| CN110970340A (zh) * | 2019-10-31 | 2020-04-07 | 中国电子科技集团公司第五十五研究所 | 一种柔性InP HBT器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3215297B2 (ja) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902038B2 (en) | Detachable substrate with controlled mechanical strength and method of producing same | |
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| JP3294934B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| US20070287273A1 (en) | Methods for making substrates and substrates formed therefrom | |
| TWI357101B (en) | Method for producing bonded wafer | |
| KR20070110261A (ko) | 2개의 플레이트들의 어셈블리에 의해 얻어진 구조물을트리밍하는 방법 | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JP3215297B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0312775B2 (ja) | ||
| JP5113182B2 (ja) | 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法 | |
| JPH07297377A (ja) | 半導体装置およびその製造方法 | |
| CN217535470U (zh) | 空腔soi基板 | |
| JP2988796B2 (ja) | 集積回路装置の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPH11186187A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2535957B2 (ja) | 半導体基板 | |
| JPH10308355A (ja) | 半導体基板の製造方法 | |
| JP2014192234A (ja) | 半導体装置の製造方法 | |
| JPH07235651A (ja) | 半導体基板およびその作製方法 | |
| JP2000030993A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH0831791A (ja) | 半導体層の製造方法 | |
| JP3846657B2 (ja) | 貼り合わせ基板およびその製造方法 | |
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010717 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |