JP2988796B2 - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JP2988796B2 JP2988796B2 JP5012503A JP1250393A JP2988796B2 JP 2988796 B2 JP2988796 B2 JP 2988796B2 JP 5012503 A JP5012503 A JP 5012503A JP 1250393 A JP1250393 A JP 1250393A JP 2988796 B2 JP2988796 B2 JP 2988796B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- semiconductor single
- semiconductor
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、異なる格子定数を持つ
半導体単結晶から構成された複数の素子が一つの半導体
単結晶上に集積化されてなる集積回路装置の、製造方法
に関するものである。ある種のオプトエレクトロニクス
集積回路装置やある種の高速高集積回路装置は、例えば
Ｓｉ単結晶基板上に、Ｓｉ素子、ＧａＡｓ素子、ＩｎＰ
素子などの、異なる格子定数を持つ単結晶からなる素子
を集積化して構成される。
半導体単結晶から構成された複数の素子が一つの半導体
単結晶上に集積化されてなる集積回路装置の、製造方法
に関するものである。ある種のオプトエレクトロニクス
集積回路装置やある種の高速高集積回路装置は、例えば
Ｓｉ単結晶基板上に、Ｓｉ素子、ＧａＡｓ素子、ＩｎＰ
素子などの、異なる格子定数を持つ単結晶からなる素子
を集積化して構成される。
【０００２】
【従来の技術】この種の集積回路装置の製造方法の一例
は、次の文献に開示されている。 文献：論文名；"Selected area heteroepitaxial growt
h of GaAs on Siliconfor advanced device structure
s",著者；R.J.Matri and H.Shichijo,文献名；Thin Sol
id Films,Vol.181(1989) p.2 13〜p.2 2 5 発行所；Els
evier SeguoiaS.A.(Switzerland) この文献においては、Ｓｉ素子を表面部に形成したＳｉ
単結晶基板を準備し、素子が形成されていない表面部に
トレンチを形成し、そのトレンチ部において、Ｓｉ単結
晶基板の表面と同じ表面位置になるようにＧａＡｓを結
晶成長させ、そのＧａＡｓ単結晶部の表面部にＧａＡｓ
素子を形成し、その後、電極形成を行うようにしてい
る。
は、次の文献に開示されている。 文献：論文名；"Selected area heteroepitaxial growt
h of GaAs on Siliconfor advanced device structure
s",著者；R.J.Matri and H.Shichijo,文献名；Thin Sol
id Films,Vol.181(1989) p.2 13〜p.2 2 5 発行所；Els
evier SeguoiaS.A.(Switzerland) この文献においては、Ｓｉ素子を表面部に形成したＳｉ
単結晶基板を準備し、素子が形成されていない表面部に
トレンチを形成し、そのトレンチ部において、Ｓｉ単結
晶基板の表面と同じ表面位置になるようにＧａＡｓを結
晶成長させ、そのＧａＡｓ単結晶部の表面部にＧａＡｓ
素子を形成し、その後、電極形成を行うようにしてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うにヘテロ結晶成長を利用した製造方法では、Ｓｉ単結
晶基板上に、良質なＧａＡｓやＩｎＰを結晶成長させる
ためにＳｉ基板を低くても６００℃以上、高い場合は１
０００℃近くの高温雰囲気にさらさなくてはならず、そ
のため既にＳｉ基板上に作りつけてあるデバイスが劣化
してしまう、という問題があった。また、ＧａＡｓやＩ
ｎＰを結晶成長する際に、既にＳｉ基板上に作りつけて
あるデバイスを保護膜で覆わなくてはならず、かつ、そ
の上に堆積してしまう多結晶層を後で取り除かなくては
ならないので、工程が複雑になる、という問題があっ
た。この発明は、以上述べた問題点を除去するため、Ｓ
ｉやＧａＡｓ，Ｉｎｐなどの格子定数の異なる材料同士
を直接接着させる技術を用いて、比較的低温で良好な結
晶性を備え簡便な工程で集積化素子を作成可能にする製
造方法を提供することを目的とする。
うにヘテロ結晶成長を利用した製造方法では、Ｓｉ単結
晶基板上に、良質なＧａＡｓやＩｎＰを結晶成長させる
ためにＳｉ基板を低くても６００℃以上、高い場合は１
０００℃近くの高温雰囲気にさらさなくてはならず、そ
のため既にＳｉ基板上に作りつけてあるデバイスが劣化
してしまう、という問題があった。また、ＧａＡｓやＩ
ｎＰを結晶成長する際に、既にＳｉ基板上に作りつけて
あるデバイスを保護膜で覆わなくてはならず、かつ、そ
の上に堆積してしまう多結晶層を後で取り除かなくては
ならないので、工程が複雑になる、という問題があっ
た。この発明は、以上述べた問題点を除去するため、Ｓ
ｉやＧａＡｓ，Ｉｎｐなどの格子定数の異なる材料同士
を直接接着させる技術を用いて、比較的低温で良好な結
晶性を備え簡便な工程で集積化素子を作成可能にする製
造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】この発明の製造方法で
は、第１半導体単結晶基板の表面部に第１半導体単結晶
の複数の電気もしくは光素子の構造が形成され、且つ少
なくとも所定の表面領域で第１半導体単結晶が露出して
いる第１基板体を準備する。また、第２半導体単結晶基
板の表面全面にその第２半導体単結晶と格子整合してい
る半導体結晶のエッチストップ層が形成され、そのエッ
チストップ層上に第２半導体単結晶と格子整合している
半導体結晶からなる第２半導体単結晶系の複数の電気も
しくは光素子の層構造がそれら素子の頂面を揃えて形成
され、且つそれらの頂面で単結晶が露出している第２基
板体を準備する。そして、表面処理によって、第１基板
体の単結晶露出表面及び第２基板体の単結晶露出頂面に
水酸基（ＯＨ基）を結合させる。その後、第１半導体単
結晶の露出表面と第２半導体単結晶の頂面とを接触させ
た状態で低温の熱処理を行う。その後、エッチストップ
層をエッチングストッパとして第２半導体単結晶基板を
エッチング除去し、更にそのエッチストップ層を超音波
振動によって除去する。その後、ポリイミどなどの絶縁
物層で表面を覆い、適宜、電極を形成する。
は、第１半導体単結晶基板の表面部に第１半導体単結晶
の複数の電気もしくは光素子の構造が形成され、且つ少
なくとも所定の表面領域で第１半導体単結晶が露出して
いる第１基板体を準備する。また、第２半導体単結晶基
板の表面全面にその第２半導体単結晶と格子整合してい
る半導体結晶のエッチストップ層が形成され、そのエッ
チストップ層上に第２半導体単結晶と格子整合している
半導体結晶からなる第２半導体単結晶系の複数の電気も
しくは光素子の層構造がそれら素子の頂面を揃えて形成
され、且つそれらの頂面で単結晶が露出している第２基
板体を準備する。そして、表面処理によって、第１基板
体の単結晶露出表面及び第２基板体の単結晶露出頂面に
水酸基（ＯＨ基）を結合させる。その後、第１半導体単
結晶の露出表面と第２半導体単結晶の頂面とを接触させ
た状態で低温の熱処理を行う。その後、エッチストップ
層をエッチングストッパとして第２半導体単結晶基板を
エッチング除去し、更にそのエッチストップ層を超音波
振動によって除去する。その後、ポリイミどなどの絶縁
物層で表面を覆い、適宜、電極を形成する。
【０００５】
【作用】第１基板体及び第２基板体の単結晶露出面の表
面処理は硫酸系の液で行うことができる。Ｓｉ、ＧａＡ
ｓ、ＩｎＰなどの殆どの単結晶材料は、硫酸系のエチャ
ントで洗浄することによって、単結晶露出表面、及び層
構造頂面はＯＨ基が結合されたものとなる。熱処理工程
によって、第１基板体と第２基板体とが接着される。熱
処理は、第１基板体及び第２基板体の素子特性を劣化さ
せない低温で行う。代表的には、４５０゜Ｃで熱処理す
る。４５０゜Ｃで３０分間程度、熱処理するによって、
基板の研磨あるいはダイシングに十分耐えうる強度で接
着される。４５０゜Ｃの熱処理による接着では、その接
着界面近傍でも構成原子の格子像が明瞭に観測され、第
１単結晶と第２単結晶系との界面は急峻であり、接着作
用は、主として、単結晶露出表面のＯＨ基の脱水縮合反
応に基づくものと推測できる。なお、熱処理を高くする
と、接着強度自体は増加し、接着界面での再結晶化が接
着作用に効いてくるものと思われる。接着後、第２半導
体単結晶基板をエッチング除去して薄いエッチストップ
層のみ残され、そのエッチストップ層は超音波振動によ
って除去される。この工程で超音波振動を採用している
ため、エッチング液による場合のような素子特性や単結
晶露出面の劣化を、避けることができる。
面処理は硫酸系の液で行うことができる。Ｓｉ、ＧａＡ
ｓ、ＩｎＰなどの殆どの単結晶材料は、硫酸系のエチャ
ントで洗浄することによって、単結晶露出表面、及び層
構造頂面はＯＨ基が結合されたものとなる。熱処理工程
によって、第１基板体と第２基板体とが接着される。熱
処理は、第１基板体及び第２基板体の素子特性を劣化さ
せない低温で行う。代表的には、４５０゜Ｃで熱処理す
る。４５０゜Ｃで３０分間程度、熱処理するによって、
基板の研磨あるいはダイシングに十分耐えうる強度で接
着される。４５０゜Ｃの熱処理による接着では、その接
着界面近傍でも構成原子の格子像が明瞭に観測され、第
１単結晶と第２単結晶系との界面は急峻であり、接着作
用は、主として、単結晶露出表面のＯＨ基の脱水縮合反
応に基づくものと推測できる。なお、熱処理を高くする
と、接着強度自体は増加し、接着界面での再結晶化が接
着作用に効いてくるものと思われる。接着後、第２半導
体単結晶基板をエッチング除去して薄いエッチストップ
層のみ残され、そのエッチストップ層は超音波振動によ
って除去される。この工程で超音波振動を採用している
ため、エッチング液による場合のような素子特性や単結
晶露出面の劣化を、避けることができる。
【０００６】
【実施例】本発明による、集積回路装置の製造方法の一
実施例を、図１を用いて説明する。ここではＳｉを材料
とするトランジスタとＩｎＰを材料とする受発光素子構
造とを集積化する場合を示す。まず、図１（Ａ）に示す
ように、シリコン基板１上に通常のプロセスにより、ソ
ース２、ゲート３及びドレイン４を作製し、トランジス
タを形成する。ここでは典型的な例としてＭＯＳ型のト
ランジスタの場合を示している。このとき、後でＩｎＰ
などのデバイスを備え付けたい部分に凹み１ａをつけて
おくと、後でアライニングがしやすく、また集積後の表
面の段差も小さくできるので、好ましい。しかし、凹み
をつけるための工程が増えるので、省略しても構わな
い。
実施例を、図１を用いて説明する。ここではＳｉを材料
とするトランジスタとＩｎＰを材料とする受発光素子構
造とを集積化する場合を示す。まず、図１（Ａ）に示す
ように、シリコン基板１上に通常のプロセスにより、ソ
ース２、ゲート３及びドレイン４を作製し、トランジス
タを形成する。ここでは典型的な例としてＭＯＳ型のト
ランジスタの場合を示している。このとき、後でＩｎＰ
などのデバイスを備え付けたい部分に凹み１ａをつけて
おくと、後でアライニングがしやすく、また集積後の表
面の段差も小さくできるので、好ましい。しかし、凹み
をつけるための工程が増えるので、省略しても構わな
い。
【０００７】一方、このシリコン基板１とは別に、図１
（Ｂ）に示すように、ＩｎＰ基板５を用意し、その基板
上に通常の結晶成長法によって、ＩｎＧａＡｓエッチス
トップ層６（厚み約０．１μｍ）、ｐ−ＩｎＰクラッド
層７（厚み約１．５μｍ）、ＩｎＧａＡｓＰ活性層８
（厚み約０．１５μｍ）、ｎ−ＩｎＰクラッド層９（厚
み約１。５μｍ）を順次結晶成長させる。この結晶成長
の工程の後、ＳｉＯ2 膜などのエッチングマスクを通常
のＣＶＤ法（Chemical Vapor Depositiong）とフォトリ
ソグラフィ法により形成し、さらにＲＩＥ法（Reactive
Ion Etching）などの通常のエッチング法により、素子
部を残して層７〜９を取り除き、その後、ＳＩＯ2 膜を
フッ酸で除去することによって、図１（Ｃ）に示すよう
に、ＩｎＧａＡｓエッチストップ層６上に、ｐ−ＩｎＰ
クラッド層７、ＩｎＧａＡｓＰ活性層８、及びｎ−Ｉｎ
Ｐクラッド層９からなるＩｎＰ受発光素子構造が形成さ
れたものを作製する。こうして作製したものを、Ｈ2Ｓ
Ｏ4：Ｈ2Ｏ2：Ｈ2Ｏ ＝３：１：１の混合液を用いて、
表面を３０秒間洗浄後、さらにフッ酸に１分間つけて、
その後水洗する。こうすることによって、ｎ−ＩｎＰク
ラッド層９のきれいな頂面が露出され、且つその頂面は
ＯＨ基が結合されたものとなる。なお、混合液の化学式
の数字は、下つき半角で示すべきものであるが、便宜上
単なる半角で示した。
（Ｂ）に示すように、ＩｎＰ基板５を用意し、その基板
上に通常の結晶成長法によって、ＩｎＧａＡｓエッチス
トップ層６（厚み約０．１μｍ）、ｐ−ＩｎＰクラッド
層７（厚み約１．５μｍ）、ＩｎＧａＡｓＰ活性層８
（厚み約０．１５μｍ）、ｎ−ＩｎＰクラッド層９（厚
み約１。５μｍ）を順次結晶成長させる。この結晶成長
の工程の後、ＳｉＯ2 膜などのエッチングマスクを通常
のＣＶＤ法（Chemical Vapor Depositiong）とフォトリ
ソグラフィ法により形成し、さらにＲＩＥ法（Reactive
Ion Etching）などの通常のエッチング法により、素子
部を残して層７〜９を取り除き、その後、ＳＩＯ2 膜を
フッ酸で除去することによって、図１（Ｃ）に示すよう
に、ＩｎＧａＡｓエッチストップ層６上に、ｐ−ＩｎＰ
クラッド層７、ＩｎＧａＡｓＰ活性層８、及びｎ−Ｉｎ
Ｐクラッド層９からなるＩｎＰ受発光素子構造が形成さ
れたものを作製する。こうして作製したものを、Ｈ2Ｓ
Ｏ4：Ｈ2Ｏ2：Ｈ2Ｏ ＝３：１：１の混合液を用いて、
表面を３０秒間洗浄後、さらにフッ酸に１分間つけて、
その後水洗する。こうすることによって、ｎ−ＩｎＰク
ラッド層９のきれいな頂面が露出され、且つその頂面は
ＯＨ基が結合されたものとなる。なお、混合液の化学式
の数字は、下つき半角で示すべきものであるが、便宜上
単なる半角で示した。
【０００８】一方、図１（Ａ）に示した、素子を作り付
けたシリコン基板の表面を、同様にＨ2ＳＯ4：Ｈ2Ｏ2：
Ｈ2Ｏ ＝３：１：１の混合液を用いて３０秒間洗浄した
後、水洗する。こうすることによって、シリコン基板１
の凹部１ａにおいて、きれいなめんが露出され、その露
出表面はＯＨ基が結合されたものとなる。次にこれら２
種類のウェハをそれぞれスピン乾燥させ、その後速やか
に、両者を、図２（Ａ）に示すように、位置あわせをし
て接触させて重ね合わせる。このとき、これらのウェハ
は、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ で表面処理した際に、表
面に吸収されたＯＨ基同士が、水素結合を形成するの
で、室温で接触しただけで強度は弱いながらも、ウェハ
を移動させても位置がずれない程度には接着する。
けたシリコン基板の表面を、同様にＨ2ＳＯ4：Ｈ2Ｏ2：
Ｈ2Ｏ ＝３：１：１の混合液を用いて３０秒間洗浄した
後、水洗する。こうすることによって、シリコン基板１
の凹部１ａにおいて、きれいなめんが露出され、その露
出表面はＯＨ基が結合されたものとなる。次にこれら２
種類のウェハをそれぞれスピン乾燥させ、その後速やか
に、両者を、図２（Ａ）に示すように、位置あわせをし
て接触させて重ね合わせる。このとき、これらのウェハ
は、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ で表面処理した際に、表
面に吸収されたＯＨ基同士が、水素結合を形成するの
で、室温で接触しただけで強度は弱いながらも、ウェハ
を移動させても位置がずれない程度には接着する。
【０００９】次にこのウェハをアニール炉の中に入れて
３０ｇ／ｃｍ平方程度の重りをのせて、水素雰囲気中で
４５０℃程度の低い温度で３０分間程度熱処理する。こ
の熱処理によって、水素結合したＯＨ基からＨ2 Ｏがぬ
けて、いわゆる脱水縮合反応がおこり、接着強度が十分
に強くなる。この後、図２（Ｂ）に示すように、エッチ
ング液が接着したウェハ間にしみこまないように、ワッ
クス１０でウェハの端をおおった後、ＩｎＰ基板５をＢ
ｒ−ＣＨ3 ＯＨを用い次いでＨＣｌを用いてエッチング
する。ＨＣｌは、ＩｎＰはエッチングするが、ＩｎＧａ
Ａｓエッチストップ層６は、エッチングしない選択エッ
チャントなので、エッチングがＩｎＧａＡｓエッチスト
ップ層６に到達したところで自動的に止まる。その後ワ
ックス１０を有機溶剤で除去した後、図３（Ａ）に示す
ように、薄いこのＩｎＧａＡｓエッチストップ層６を超
音波振動によりへき開して取り除く。次に、図３（Ｂ）
に示すように、ウェハ表面にポリイミド１２などを塗布
し、平坦化した後、図３（Ｃ）に示すように、フォトリ
ソグラフィ及びエッチングを行っての電極１３を形成し
て、集積回路装置の作製が終了する。
３０ｇ／ｃｍ平方程度の重りをのせて、水素雰囲気中で
４５０℃程度の低い温度で３０分間程度熱処理する。こ
の熱処理によって、水素結合したＯＨ基からＨ2 Ｏがぬ
けて、いわゆる脱水縮合反応がおこり、接着強度が十分
に強くなる。この後、図２（Ｂ）に示すように、エッチ
ング液が接着したウェハ間にしみこまないように、ワッ
クス１０でウェハの端をおおった後、ＩｎＰ基板５をＢ
ｒ−ＣＨ3 ＯＨを用い次いでＨＣｌを用いてエッチング
する。ＨＣｌは、ＩｎＰはエッチングするが、ＩｎＧａ
Ａｓエッチストップ層６は、エッチングしない選択エッ
チャントなので、エッチングがＩｎＧａＡｓエッチスト
ップ層６に到達したところで自動的に止まる。その後ワ
ックス１０を有機溶剤で除去した後、図３（Ａ）に示す
ように、薄いこのＩｎＧａＡｓエッチストップ層６を超
音波振動によりへき開して取り除く。次に、図３（Ｂ）
に示すように、ウェハ表面にポリイミド１２などを塗布
し、平坦化した後、図３（Ｃ）に示すように、フォトリ
ソグラフィ及びエッチングを行っての電極１３を形成し
て、集積回路装置の作製が終了する。
【００１０】なお、前記実施例では、第２基板体の素子
の層構造として、ｐ−ＩｎＰクラッド層７、ＩｎＧａＡ
ｓＰ活性層８、及びｎ−ＩｎＰクラッド層９からなる３
層構造のものを用いたが、ｎ−ＩｎＰクラッド層、Ｉｎ
ＧａＡｓＰ活性層、及びｐ−ＩｎＰクラッド層からなる
３層構造とすることができ、キャップ層などを追加して
更に多層の層構造することができ、また、第２基板体の
単結晶と格子整合しているという条件のもとに他の組成
を用いることもできる。また、前記実施例では、シリコ
ン基板の単結晶露出面部（凹部１ａ）はノンドープとし
ているが、高不純物濃度の島領域を形成してオーミック
抵抗を低減することもでき、また、シリコン基板に代え
てＧａＡｓなどの他の単結晶基板を用いてもよい。
の層構造として、ｐ−ＩｎＰクラッド層７、ＩｎＧａＡ
ｓＰ活性層８、及びｎ−ＩｎＰクラッド層９からなる３
層構造のものを用いたが、ｎ−ＩｎＰクラッド層、Ｉｎ
ＧａＡｓＰ活性層、及びｐ−ＩｎＰクラッド層からなる
３層構造とすることができ、キャップ層などを追加して
更に多層の層構造することができ、また、第２基板体の
単結晶と格子整合しているという条件のもとに他の組成
を用いることもできる。また、前記実施例では、シリコ
ン基板の単結晶露出面部（凹部１ａ）はノンドープとし
ているが、高不純物濃度の島領域を形成してオーミック
抵抗を低減することもでき、また、シリコン基板に代え
てＧａＡｓなどの他の単結晶基板を用いてもよい。
【００１１】
【発明の効果】以上、詳細に説明したように、この発明
によれば、ＩｎＰ基板上などに受発光素子構造を形成す
るために必要な層構造をあらかじめ結晶成長させ、それ
をＳｉ基板上などに熱処理で直接接着させることにより
集積回路装置を形成するようにしたので、Ｓｉ基板上に
前もって作製してあるデバイスを高温で劣化させるよう
なことはなく、また格子定数の違いに起因する格子欠陥
は、直接接着された界面にのみ有効に閉じ込められるの
で、良質な結晶性を損なうことなく、集積化素子を形成
することができる。また、直接接着と選択エッチング及
び薄膜の超音波振動によるへき開を用いて素子を形成す
るので、Ｓｉ基板上に作りつけてあるデバイスを、劣化
させる虞がない。
によれば、ＩｎＰ基板上などに受発光素子構造を形成す
るために必要な層構造をあらかじめ結晶成長させ、それ
をＳｉ基板上などに熱処理で直接接着させることにより
集積回路装置を形成するようにしたので、Ｓｉ基板上に
前もって作製してあるデバイスを高温で劣化させるよう
なことはなく、また格子定数の違いに起因する格子欠陥
は、直接接着された界面にのみ有効に閉じ込められるの
で、良質な結晶性を損なうことなく、集積化素子を形成
することができる。また、直接接着と選択エッチング及
び薄膜の超音波振動によるへき開を用いて素子を形成す
るので、Ｓｉ基板上に作りつけてあるデバイスを、劣化
させる虞がない。
【図１】本発明の集積回路装置の製造方法の一実施例の
説明図
説明図
【図２】本発明の集積回路装置の製造方法の一実施例の
説明図
説明図
【図３】本発明の集積回路装置の製造方法の一実施例の
説明図
説明図
１ シリコン基板 １ａ 凹部 ２ ソース ３ ゲート ４ ドレイン ５ ＩｎＰ基板 ６ ＩｎＧａＡｓエッチストップ層 ７ ｐ−ＩｎＰクラッド層 ８ ＩｎＧａＡｓＰ活性層 ９ ｎ−ＩｎＰクラッド層 １０ ＩｎＰ受発光素子構造
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−182291（ＪＰ，Ａ) 特開 平２−194519（ＪＰ，Ａ) 特開 昭61−182215（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/02 H01L 21/304 H01L 27/15 H01S 3/18
Claims (1)
- 【請求項１】 第１半導体単結晶基板の表面部に第１半
導体単結晶の複数の電気もしくは光素子の構造が形成さ
れ、且つ少なくとも所定の表面領域で第１半導体単結晶
が露出している第１基板体、を準備する工程と、 第２半導体単結晶基板の表面全面にその第２半導体単結
晶と格子整合している半導体結晶のエッチストップ層が
形成され、そのエッチストップ層上に第２半導体単結晶
と格子整合している半導体結晶からなる第２半導体単結
晶系の複数の電気もしくは光素子の層構造がそれら素子
の頂面を揃えて形成され、且つそれらの頂面で単結晶が
露出している第２基板体、を準備する工程と、 表面処理によって第１基板体の前記単結晶露出表面に水
酸基を結合させる工程と、 表面処理によって第２基板体の前記単結晶露出頂面に水
酸基を結合させる工程と、 第１半導体単結晶の前記露出表面と第２半導体単結晶の
頂面とを接触させた状態で低温の熱処理を行う工程と、 その後、前記エッチストップ層をエッチングストッパと
して前記第２半導体単結晶基板をエッチング除去し、更
にそのエッチストップ層を超音波振動によって除去する
工程と、 を備えたことを特徴とする集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012503A JP2988796B2 (ja) | 1993-01-28 | 1993-01-28 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012503A JP2988796B2 (ja) | 1993-01-28 | 1993-01-28 | 集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224404A JPH06224404A (ja) | 1994-08-12 |
| JP2988796B2 true JP2988796B2 (ja) | 1999-12-13 |
Family
ID=11807167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5012503A Expired - Lifetime JP2988796B2 (ja) | 1993-01-28 | 1993-01-28 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988796B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3248636B2 (ja) * | 1993-02-03 | 2002-01-21 | 日本電信電話株式会社 | 複合半導体回路装置の作製方法 |
| JP3668979B2 (ja) * | 1993-08-31 | 2005-07-06 | ソニー株式会社 | 光電子集積回路装置の製造方法 |
| JP3474917B2 (ja) * | 1994-04-08 | 2003-12-08 | 日本オプネクスト株式会社 | 半導体装置の製造方法 |
| US8630326B2 (en) | 2009-10-13 | 2014-01-14 | Skorpios Technologies, Inc. | Method and system of heterogeneous substrate bonding for photonic integration |
| US8222084B2 (en) * | 2010-12-08 | 2012-07-17 | Skorpios Technologies, Inc. | Method and system for template assisted wafer bonding |
| US9922967B2 (en) | 2010-12-08 | 2018-03-20 | Skorpios Technologies, Inc. | Multilevel template assisted wafer bonding |
| JP6452651B2 (ja) * | 2016-06-30 | 2019-01-16 | Ｄｏｗａエレクトロニクス株式会社 | 半導体光デバイスの製造方法および半導体光デバイス |
| JP6785331B2 (ja) * | 2018-03-30 | 2020-11-18 | Ｄｏｗａエレクトロニクス株式会社 | 半導体光デバイスの製造方法及び半導体光デバイスの中間体 |
| WO2019189514A1 (ja) * | 2018-03-30 | 2019-10-03 | Ｄｏｗａエレクトロニクス株式会社 | 半導体光デバイスの製造方法及び半導体光デバイスの中間体 |
| CN110970340B (zh) * | 2019-10-31 | 2022-06-10 | 中国电子科技集团公司第五十五研究所 | 一种柔性InP HBT器件及其制备方法 |
-
1993
- 1993-01-28 JP JP5012503A patent/JP2988796B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224404A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| JP3112126B2 (ja) | 半導体物品の製造方法 | |
| US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
| EP0528229B1 (en) | Method for preparing semiconductor member | |
| JP3294934B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| EP0520216A2 (en) | Fabrication of defect free silicon on an insulating substrate | |
| JPH05275329A (ja) | 半導体素子基体とその作製方法 | |
| JPH05235312A (ja) | 半導体基板及びその製造方法 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JP2988796B2 (ja) | 集積回路装置の製造方法 | |
| JPH06244389A (ja) | 半導体基板の作製方法及び該方法により作製された半導体基板 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JPH10256169A (ja) | 半導体装置の製造方法 | |
| KR930008861B1 (ko) | 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JPH09507971A (ja) | 厚さの均一度の高いシリコン・オン・インシュレータ（ｓｏｉ）材料を形成する方法 | |
| JPH05304202A (ja) | 半導体装置の製造方法 | |
| JP3584945B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JPS634345B2 (ja) | ||
| JP2793460B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JP3143188B2 (ja) | エピタキシャル成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990921 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |