JPH06244389A - 半導体基板の作製方法及び該方法により作製された半導体基板 - Google Patents

半導体基板の作製方法及び該方法により作製された半導体基板

Info

Publication number
JPH06244389A
JPH06244389A JP5308047A JP30804793A JPH06244389A JP H06244389 A JPH06244389 A JP H06244389A JP 5308047 A JP5308047 A JP 5308047A JP 30804793 A JP30804793 A JP 30804793A JP H06244389 A JPH06244389 A JP H06244389A
Authority
JP
Japan
Prior art keywords
substrate
liquid
semiconductor substrate
substrates
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5308047A
Other languages
English (en)
Inventor
Kiyobumi Sakaguchi
清文 坂口
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5308047A priority Critical patent/JPH06244389A/ja
Priority to DE69329374T priority patent/DE69329374T2/de
Priority to EP93120671A priority patent/EP0603849B1/en
Publication of JPH06244389A publication Critical patent/JPH06244389A/ja
Priority to US08/881,250 priority patent/US5763288A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Abstract

(57)【要約】 【目的】 貼り合わせ界面へのＢ（ボロン）の封入を抑
えた半導体基板の作製方法を提供すること。 【構成】 少なくとも一方が半導体基板あるいは表面に
絶縁層のある半導体基板で構成された２枚の基板を貼り
合わせて作製する半導体基板の作製方法において、液体
中に２枚の基板を浸し、該液体中で前記基板を重ね合わ
せ、前記基板を重ね合わせた状態で前記液体から引き上
げた後、前記基板間に封入されている前記液体を除去し
て貼り合わせを行うことを特徴とする半導体基板の作製
方法。 【効果】 Ｂの存在しない雰囲気中（液体中）で２枚の
基板を重ね合わせることにより、Ｂの界面への封入を防
ぐことができるため、不純物コントロールされた貼り合
わせ半導体基板を作製することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、貼り合わせ工程を利用
した半導体基板の作製方法及び、該方法により作製され
た半導体基板に関する。更に詳しくは、誘電体分離ある
いは、絶縁物上の単結晶半導体層に作成される電子デバ
イス、集積回路に適する貼り合わせ半導体基板の作製方
法及び半導体基板に関する。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、２．対放射線
耐性に優れている、３．浮遊容量が低減され高速化が可
能、４．ウエル工程が省略できる、５．ラッチアップを
防止できる、６．薄膜化による完全空乏型電界効果トラ
ンジスタが可能、等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
【０００４】Special Issue: "Single-crystal silicon
on non-single-crystal insulators"; edited by G.W.
Cullen, Journal of Crystal Growth, volume 63, no
3, pp429〜590 (1983)。
【０００５】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合わ
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、Ｓｉ層として、ほぼ完全な単結晶のＳｉウエ
ハを用いることができるため、膨大な研究者が研究を行
っている。
【０００６】最近、クリーンルーム中のＢ（ボロン）が
ウエハに付着することがわかり始めており（F.A.Stevi
e,et.al.,J.Vac.Sci.Technol.,A9,2813(1991)）、その
ままクリーンルームの大気中で貼り合わせをおこなうた
め、貼り合わせ界面にはＢ（ボロン）が閉じ込められ、
熱処理することにより界面から拡散することも知られて
いる（大木好、他、電子情報通信学会技術研究報告、SD
M91-195、15(1992)）。
【０００７】このボロンはクリーンルームに使用されて
いるＨＥＰＡ（High Efficiency Particulate Air）フ
ィルタのボロンシリケイトガラスが発生源となってお
り、Ｂの付着は避けられない現象である。Ｂを取り除く
には、Ｈ2存在下で高温でベーキングする、ＨＦ等でリ
ンスする、表面を熱酸化する、こと等が必要である。し
かし、再びクリーンルーム中に取り出せば、Ｂが再付着
するのでほとんど効果は期待できない。
【０００８】また、貼り合わせではウエハ表面のパーテ
ィクルがｖｏｉｄとなることが知られている。ＳＯＩ層
の欠落や浮きとなるため、貼り合わせの大きな問題点の
１つとなっている。
【０００９】
【発明が解決しようとする課題】貼り合わせ界面に存在
するＢは、ＳＯＩ層中に拡散し、Ｓｉ層のドーピング量
の制御を困難にし、しきい値電圧のコントロールを不可
能とする恐れがある。また、酸化膜同士の貼り合わせに
おいても酸化膜中に多量のＢが封じ込められ、ＳｉＯ2
中の固定電荷になり得、ＳＯＩＬＳＩを作製する際に
は、大きな問題となると考えられる。ＳＯＩでなくＳｉ
同士の直接接合の場合にも界面近傍の不純物濃度のコン
トロールができなくなる可能性がある。
【００１０】したがって、貼り合わせ面にＢを付着させ
ないようにして貼り合わせを行う必要がある。
【００１１】一方、１９９１年１０月１３日〜１８日に
行なわれたＥｌｅｃｔｒｏ Ｃｈｅｍｉｃａｌ Ｓｏｃ
ｉｅｔｙのＢｏｎｄｉｎｇ Ｓｙｍｐｏｓｉｕｍについ
てのＡｂｓｔｒａｃｔ Ｎｏ．４８７ ｐ．７２４〜７
２５にはＳｉｌｉｃｏｎ Ｂｏｎｄｉｎｇ Ｔｅｃｈｎ
ｏｌｏｇｙに関する技術事項が開示されている。該Ａｂ
ｓｔｒａｃｔのＦｉｇ．１には、ｂｏｎｄｉｎｇに用い
るＪｉｇが示されている。そして、ｐ．７２４には、ウ
ェハーを洗浄の後、ウェハー表面に触れることなく液体
に浸すことによりハイスペックを備えたクリーンルーム
の条件が必要なくなる旨記載されている。
【００１２】しかしながら、該ａｂｓｔｒａｃｔは、貼
り合わせ基体の界面におけるＢ（ボロン）の悪影響につ
いては何ら注目しておらず、液体中に２板の基板を浸
し、該液体中で前記基板を重ね合わせ、前記基板を重ね
合わせた状態で前記液体から引き上げた後、前記基板間
に封入されている前記液体を除去して前記基体の貼り合
わせを行なうことについては開示していない。
【００１３】
【課題を解決するための手段および作用】本発明は、上
述した課題を解決した半導体基板の作製方法を提供する
ことを目的とする。
【００１４】即ち、本発明の目的は、基板の貼り合せ界
面へのＢ（ボロン）あるいはパーティクル等の封入を防
止あるいは極めて低く抑えることを可能にする半導体基
板の作製方法を提供することにある。
【００１５】本発明の半導体基板の作製方法は、下述す
る構成のものである。
【００１６】即ち本発明の半導体基板の作製方法は、少
なくとも一方が半導体基板あるいは表面に絶縁層のある
半導体基板で構成された２枚の基板を貼り合わせて作製
する半導体基板の作製方法において、液体中に２枚の基
板を浸し、該液体中で前記基板を重ね合わせ、前記基板
を重ね合わせた状態で前記液体から引き上げた後、前記
基板間に封入されている前記液体を除去して貼り合わせ
を行うことを特徴とするものである。
【００１７】加えて、本発明は、上述の方法を用いて得
られた半導体基板をも包含する。
【００１８】本発明の方法によれば、基板の貼り合わせ
表面を大気に曝さずにすみ、貼り合わせ面へのＢの付着
なしに貼り合わせを行うことができる。これにより、不
純物制御のされた貼り合わせ半導体基板を作製すること
ができる。
【００１９】また、重ね合わせ基板を加熱、あるいは真
空中に導入することにより、重ね合わせ基板間の非常に
狭い隙間に封入された液体を、基板間にクリーンルーム
中の大気を取り入れることなく、効率よく除去すること
が可能である。基板を加熱することにより、封入された
液体は蒸発し、重ね合わせ界面から外部に向かって拡散
していくため、クリーンルームの大気を貼り合わせ界面
に引き込むことなく、貼り合わせを行うことが可能であ
る。また、重ね合わせ基板を真空中に導入することによ
り、もはや大気に基板を曝すことなく基板界面の液体を
除去し、貼り合わせを行なうことができる。
【００２０】上述したように、基板に吸着したボロンの
除去はＨ2存在下でのベーキング、ＨＦ洗浄、あるいは
基板表面の熱酸化等により行なわれるが、これらの方法
でボロン除去を行ってもクリーンルーム中の大気に取り
出せばボロンが再付着する。ボロンを実質的に皆無にす
るには、ＨＦ洗浄を行った後、ＨＦ溶液から基板を取り
出さずにＨＦを純水等の本発明の貼り合わせの液体に置
換することにより達成される。しかし、実際上は、ＨＦ
洗浄後ＨＦ溶液から基板を取り出し、数秒後次工程の洗
浄に進んでいくので基板は多少大気にさらされるが、実
用上問題のない程度にＢの再付着は抑えられることが発
明者らによって実証された。
【００２１】図５の（Ａ）〜（Ｂ）に示す工程で貼り合
わせ界面に封じ込められたボロンを熱処理によりＳｉ中
に拡散させた後、図５の（Ｃ）〜（Ｄ）に示す工程で酸
化膜付きの基板を除去し、図５（Ｅ）に示される基板の
表面側よりボロンの含有量をＳＩＭＳにより測定した。
【００２２】基板どうしの貼り合わせを大気中すなわち
クリーンルームの雰囲気中で行なった場合に図５（Ｅ）
の試料より測定されるボロンの含有量を図６に示す。図
６より、試料の表面側には多量のボロンが含有されてい
ることが理解される。
【００２３】図７に、基板を洗浄後、基板どうしの貼り
合わせを水中で行なった場合の試料に含有されるボロン
量を示す。
【００２４】図７に示すようにボロンはＳＩＭＳの検出
感度以下であることがわかった。このように洗浄中の移
し替えによる多少の大気露出では、たとえその過程でボ
ロンが表面に付着したとしてもほとんど無視できる程度
の量であることがわかり、ＳＯＩデバイスを作製するに
は、十分低い量であることが判明した。
【００２５】本発明の半導体基板の作製方法によれば基
板間に封入された液体を除去する際には、液体は気化し
て基板間の非常に狭い空隙を外部に向かって噴出される
ため、図２に示すように、基板の重ね合わせ時に閉じ込
められたパーティクルを外へ掃き出すことができる。
【００２６】加温による液体の除去は上記のような効果
のみでなく、貼り合わせ基板自体が加熱されていること
から、貼り合わせ面の吸着分子のコントロールも可能と
なる。
【００２７】さらに、疎水処理と加圧を組み合わせるこ
とにより、貼り合わせ界面の水分の吸着を抑えることが
でき、水蒸気により発生すると考えられているボイドを
なくすことが可能となり、疎水処理による貼り合い難さ
は加圧を行うことにより十分に補うことが可能である。
【００２８】また、低沸点溶液を用いることにより、低
温でも液体の除去が可能になり、さらに高温除去を行う
ことにより液体の高圧噴出によるパーティクル除去効果
も向上する。
【００２９】ウエハガイドあるいは加重をかけることに
より液体除去の際に基板がずれるのを防止することがで
きる。ウエハガイドは図８に示すように、ウエハ形状に
ざぐりを入れた治具や、図９の様にウエハの外周に沿っ
てピンを立てた治具でも良い。ピンの数や位置はウエハ
がずれない様に配置されていれば、図９に示すものでな
くてもよい。
【００３０】さらに、水中で重ね合わせた基板を大気中
でしばらく放置しておく、あるいは加熱し始めると、図
３に示すように、基板の周囲のみが接触し、この領域は
vander Waals bndingをし、液体は完全に封じ込められ
る。この状態で加熱を行うと、液体が蒸発し、内圧が高
まりある圧力以上になるとvan der Waals bondingを破
って内部液体が外部へ一気に蒸発して除去される。van
der Waals力が非常に強かったり、基板の剛性が高かっ
たりすると、内部圧力がかなり高くならないと液体が除
去されず、最後には破裂するようにして液体が除去され
る。このとき、基板が割れてしまう危険性もある。この
ような場合に、図４のように基板の貼り合わせ面の周辺
に一ヶ所以上動径方向に液抜けの溝を形成しておくこと
により、上記のような基板の貼り合わせにおいても容易
に液体の除去を行うことができる。
【００３１】本発明の半導体基板の作製方法において、
２枚の基板を浸す液体の温度は、操作性及び洗浄の効率
を考慮すると一般的には１０℃〜８０℃の範囲、好まし
くは、２０℃〜４０℃の範囲とすることができる。ま
た、２枚の基板を、液体から引き上げた後、基体間に封
入されている液体の除去は、重ね合わせた基板を真空チ
ャンバー内に搬送すること、あるいは重ね合わせた基板
を加熱すること等により、効果的に行なうことができ
る。重ね合わせた基板の加熱は一般的には、５０℃〜４
００℃の範囲、好ましくは７０℃〜２００℃の範囲で行
なうことができる。
【００３２】〔実施態様例１〕表面付着Ｂを除去した２
枚の基板（半導体基板／半導体基板、半導体基板／酸化
膜付き半導体基板、酸化膜付き半導体基板／酸化膜付き
半導体基板、半導体エピタキシャル基板／酸化膜付き半
導体基板、酸化膜付き半導体エピタキシャル基板／酸化
膜付き半導体基板、半導体基板／光透過性基板、酸化膜
付き半導体基板／光透過性基板、半導体エピタキシャル
基板／光透過性基板、酸化膜付き半導体エピタキシャル
基板／光透過性基板）を洗浄ライン以外のクリーンルー
ム雰囲気に曝さずに液体中に浸し、液体中で重ね合わ
せ、両基板を重ね合わせたまま液体中から引き上げる
（図１参照）。その後、両基板間に封入された液体を加
熱することにより除去する。液体除去の際に、基板がず
れないように図８、図９のようなウエハガイドあるいは
加重をかけておいてもよい。ウエハガイドと加重を同時
に用いても良いことはいうまでもない。
【００３３】〔実施態様例２〕表面付着Ｂを除去した２
枚の基板（半導体基板／半導体基板、半導体基板／酸化
膜付き半導体基板、酸化膜付き半導体基板／酸化膜付き
半導体基板、半導体エピタキシャル基板／酸化膜付き半
導体基板、酸化膜付き半導体エピタキシャル基板／酸化
膜付き半導体基板、半導体基板／光透過性基板、酸化膜
付き半導体基板／光透過性基板、半導体エピタキシャル
基板／光透過性基板、酸化膜付き半導体エピタキシャル
基板／光透過性基板）を洗浄ライン以外のクリーンルー
ム雰囲気に曝さずに液体中に浸し、液体中で重ね合わ
せ、両基板を重ね合わせたまま液体中から引き上げる
（図１参照）。その後、両基板間に封入された液体を、
重ね合わせ基板を真空中に導入することにより除去す
る。液体除去の際に、基板がずれないように図８、図９
のようなウエハガイドあるいは加重をかけておいてもよ
い。ウエハガイドと加重を同時に用いても良いことはい
うまでもない。
【００３４】〔実施態様例３〕図４のように少なくとも
一方の基板の貼り合わせ面の周辺に一ヶ所以上動径方向
に液抜けの溝を形成し、表面付着Ｂを除去した２枚の基
板（半導体基板／半導体基板、半導体基板／酸化膜付き
半導体基板、酸化膜付き半導体基板／酸化膜付き半導体
基板、半導体エピタキシャル基板／酸化膜付き半導体基
板、酸化膜付き半導体エピタキシャル基板／酸化膜付き
半導体基板、半導体基板／光透過性基板、酸化膜付き半
導体基板／光透過性基板、半導体エピタキシャル基板／
光透過性基板、酸化膜付き半導体エピタキシャル基板／
光透過性基板）を洗浄ライン以外のクリーンルーム雰囲
気に曝さずに液体中に浸し、液体中で重ね合わせ、両基
板を重ね合わせたまま液体中から引き上げる（図１参
照）。その後、両基板間に封入された液体を加熱するこ
とにより除去する。液体除去の際に、基板がずれないよ
うに図８、図９のようなウエハガイドあるいは加重をか
けておいてもよい。ウエハガイドと加重を同時に用いて
も良いことはいうまでもない。
【００３５】ウエハ周囲の溝はリソグラフィ、レーザ加
工、エネルギービーム加工、ダイアモンドペン等による
けがき、などにより形成される。
【００３６】〔実施態様例４〕図４のように少なくとも
一方の基板の貼り合わせ面の周辺に一ヶ所以上動径方向
に液抜けの溝を形成し、表面付着Ｂを除去した２枚の基
板（半導体基板／半導体基板、半導体基板／酸化膜付き
半導体基板、酸化膜付き半導体基板／酸化膜付き半導体
基板、半導体エピタキシャル基板／酸化膜付き半導体基
板、酸化膜付き半導体エピタキシャル基板／酸化膜付き
半導体基板、半導体基板／光透過性基板、酸化膜付き半
導体基板／光透過性基板、半導体エピタキシャル基板／
光透過性基板、酸化膜付き半導体エピタキシャル基板／
光透過性基板）を洗浄ライン以外のクリーンルーム雰囲
気に曝さずに液体中に浸し、液体中で重ね合わせ、両基
板を重ね合わせたまま液体中から引き上げる（図１参
照）。その後、両基板間に封入された液体を、重ね合わ
せ基板を真空中に導入することにより除去する。液体除
去の際に、基板がずれないように図８、図９のようなウ
エハガイドあるいは加重をかけておいてもよい。ウエハ
ガイドと加重を同時に用いても良いことはいうまでもな
い。
【００３７】ウエハ周囲の溝はリソグラフィ、レーザ加
工、エネルギービーム加工、ダイアモンドペン等による
けがき、などにより形成される。
【００３８】
【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではない。
【００３９】（実施例１）５インチＳｉウエハと０.５
μｍの酸化膜を形成した５インチＳｉウエハを通常の貼
り合わせ工程前の洗浄を行い、ウエハ乾燥する直前の水
洗の超純水中で２枚のウエハの鏡面同士を重ね合わせ、
そのまま引き上げた。その後、重ね合わせウエハを１２
０℃に加熱し、封入された水を蒸発させ除去した。水が
除去された後は通常の貼り合わせのようにＩＲ顕微鏡、
超音波顕微鏡あるいはＸ線トポグラフ等の観察によって
も未接着部は観察されなかった。また、貼り合わせ界面
近傍のＢ濃度を測定したところ元の基板濃度以上の過剰
なＢは測定されなかった。
【００４０】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００４１】（実施例２）５インチＳｉウエハと０.５
μｍの酸化膜を形成した５インチＳｉウエハを通常の貼
り合わせ工程前の洗浄を行い、ウエハ乾燥する直前の水
洗の超純水中で２枚のウエハの鏡面同士を重ね合わせ、
そのまま引き上げた。その後、重ね合わせウエハを周囲
にウエハガイドの設けてある治具にセットし、１１０℃
に加熱し、封入された水を蒸発させ除去し、両基板を接
着させた。水が除去された後は通常の貼り合わせのよう
にＩＲ顕微鏡、超音波顕微鏡あるいはＸ線トポグラフ等
の観察によっても未接着部は観察されなかった。また、
貼り合わせ界面近傍のＢ濃度を測定したところ元の基板
濃度以上の過剰なＢは測定されなかった。
【００４２】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００４３】（実施例３）５インチＳｉウエハと０.５
μｍの酸化膜を形成した５インチＳｉウエハを通常の貼
り合わせ工程前の洗浄を行い、引き続いてアルコール含
有溶液にウエハを入れ、その溶液中で２枚のウエハの鏡
面同士を重ね合わせ、そのまま引き上げた。その後、重
ね合わせウエハを１００℃に加熱し、封入された水を蒸
発させ除去し、両基板を接着させた。水が除去された後
は通常の貼り合わせのようにＩＲ顕微鏡、超音波顕微鏡
あるいはＸ線トポグラフ等の観察によっても未接着部は
観察されなかった。また、貼り合わせ界面近傍のＢ濃度
を測定したところ元の基板濃度以上の過剰なＢは測定さ
れなかった。
【００４４】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００４５】（実施例４）５インチＳｉウエハと０.５
μｍの酸化膜を形成した５インチＳｉウエハを通常の貼
り合わせ工程前の洗浄を行い、引き続いて過酸化水素水
にウエハを入れ、その溶液中で２枚のウエハの鏡面同士
を重ね合わせ、そのまま引き上げた。その後、重ね合わ
せウエハに１０ｋｇの加重をかけながら１５０℃に加熱
し、封入された水を蒸発させ除去し、両基板を接着させ
た。水が除去された後は通常の貼り合わせのようにＩＲ
顕微鏡、超音波顕微鏡あるいはＸ線トポグラフ等の観察
によっても未接着部は観察されなかった。また、貼り合
わせ界面近傍のＢ濃度を測定したところ元の基板濃度以
上の過剰なＢは測定されなかった。
【００４６】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００４７】（実施例５）５インチＳｉウエハと０.５
μｍの酸化膜を形成した５インチＳｉウエハを通常の貼
り合わせ工程前の洗浄を行った後、両ウエハに親水処理
を施し、水洗し、超純水中で２枚のウエハの鏡面同士を
重ね合わせ、そのまま引き上げた。その後、重ね合わせ
ウエハを１８０℃に加熱し、封入された水を蒸発させ除
去し、両基板を接着させた。水が除去された後は通常の
貼り合わせのようにＩＲ顕微鏡、超音波顕微鏡あるいは
Ｘ線トポグラフ等の観察によっても未接着部は観察され
なかった。また、貼り合わせ界面近傍のＢ濃度を測定し
たところ元の基板濃度以上の過剰なＢは測定されなかっ
た。
【００４８】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００４９】（実施例６）５インチＳｉウエハと０.５
μｍの酸化膜を形成した５インチＳｉウエハを通常の貼
り合わせ工程前の洗浄を行い、ウエハ乾燥する直前の水
洗の超純水中で２枚のウエハの鏡面同士を重ね合わせ、
そのまま引き上げた。その後、重ね合わせウエハを１０
-2Torrの真空中に導入し、封入された水を抜き出し除去
し、両基板を接着させた。水が除去された後は通常の貼
り合わせのようにＩＲ顕微鏡、超音波顕微鏡あるいはＸ
線トポグラフ等の観察によっても未接着部は観察されな
かった。また、貼り合わせ界面近傍のＢ濃度を測定した
ところ元の基板濃度以上の過剰なＢは測定されなかっ
た。
【００５０】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００５１】（実施例７）５インチＳｉウエハと０.５
μｍの酸化膜を形成した５インチＳｉウエハを通常の貼
り合わせ工程前の洗浄を行い、引き続いてアルコール含
有溶液にウエハを入れ、その溶液中で２枚のウエハの鏡
面同士を重ね合わせ、そのまま引き上げた。その後、重
ね合わせウエハを１０-4Torrの真空中に導入し、封入さ
れた水を抜き出し除去し、両基板を接着させた。水が除
去された後は通常の貼り合わせのようにＩＲ顕微鏡、超
音波顕微鏡あるいはＸ線トポグラフ等の観察によっても
未接着部は観察されなかった。また、貼り合わせ界面近
傍のＢ濃度を測定したところ元の基板濃度以上の過剰な
Ｂは測定されなかった。
【００５２】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００５３】（実施例８）５インチＳｉウエハと０.５
μｍの酸化膜を形成した５インチＳｉウエハを通常の貼
り合わせ工程前の洗浄を行った後、両ウエハに親水処理
を施し、水洗し、超純水中で２枚のウエハの鏡面同士を
重ね合わせ、そのまま引き上げた。その後、重ね合わせ
ウエハを１０-6Torrの真空中に導入し、封入された水を
抜き出し除去し、両基板を接着させた。水が除去された
後は通常の貼り合わせのようにＩＲ顕微鏡、超音波顕微
鏡あるいはＸ線トポグラフ等の観察によっても未接着部
は観察されなかった。また、貼り合わせ界面近傍のＢ濃
度を測定したところ元の基板濃度以上の過剰なＢは測定
されなかった。
【００５４】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００５５】（実施例９）５インチＳｉウエハと０.５
μｍの酸化膜を形成した５インチＳｉウエハを通常の貼
り合わせ工程前の洗浄を行った後、両ウエハに親水処理
を施し、水洗し、超純水中で２枚のウエハの鏡面同士を
重ね合わせ、そのまま引き上げた。その後、重ね合わせ
ウエハをウエハガイドのついた治具にセットした後、１
０-8Torrの真空中に導入し、封入された水を抜き出し除
去し、両基板を接着させた。水が除去された後は通常の
貼り合わせのようにＩＲ顕微鏡、超音波顕微鏡あるいは
Ｘ線トポグラフ等の観察によっても未接着部は観察され
なかった。また、貼り合わせ界面近傍のＢ濃度を測定し
たところ元の基板濃度以上の過剰なＢは測定されなかっ
た。
【００５６】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００５７】（実施例１０）周辺に液抜け用の溝を４ヶ
所に形成した５インチＳｉウエハと溝を形成しない０.
５μｍの酸化膜を形成した５インチＳｉウエハを通常の
貼り合わせ工程前の洗浄を行い、ウエハ乾燥する直前の
水洗の超純水中で２枚のウエハの鏡面同士を重ね合わ
せ、そのまま引き上げた。その後、重ね合わせウエハを
１２０℃に加熱し、封入された水を蒸発させ除去し、両
基板を接着させた。水が除去された後は通常の貼り合わ
せのようにＩＲ顕微鏡、超音波顕微鏡あるいはＸ線トポ
グラフ等の観察によっても未接着部は観察されなかっ
た。また、貼り合わせ界面近傍のＢ濃度を測定したとこ
ろ元の基板濃度以上の過剰なＢは測定されなかった。
【００５８】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００５９】（実施例１１）周辺に液抜け用の溝を４ヶ
所に形成した５インチＳｉウエハと周辺に液抜け用の溝
を４ヶ所に形成した０.５μｍの酸化膜を形成した５イ
ンチＳｉウエハを通常の貼り合わせ工程前の洗浄を行
い、引き続いてアルコール含有溶液にウエハを入れ、そ
の溶液中で２枚のウエハの鏡面同士を重ね合わせ、その
まま引き上げた。その後、重ね合わせウエハを９０℃に
加熱し、封入された溶液を蒸発させ除去し、両基板を接
着させた。水が除去された後は通常の貼り合わせのよう
にＩＲ顕微鏡、超音波顕微鏡あるいはＸ線トポグラフ等
の観察によっても未接着部は観察されなかった。また、
貼り合わせ界面近傍のＢ濃度を測定したところ元の基板
濃度以上の過剰なＢは測定されなかった。
【００６０】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００６１】（実施例１２）５インチＳｉウエハと周辺
に液抜け用の溝を４ヶ所に形成した０.５μｍの酸化膜
を形成した５インチＳｉウエハを通常の貼り合わせ工程
前の洗浄を行った後、両ウエハに親水処理を施し、水洗
し、超純水中で２枚のウエハの鏡面同士を重ね合わせ、
そのまま引き上げた。その後、重ね合わせウエハを２０
０℃に加熱し、封入された水を蒸発させ除去し、両基板
を接着させた。水が除去された後は通常の貼り合わせの
ようにＩＲ顕微鏡、超音波顕微鏡あるいはＸ線トポグラ
フ等の観察によっても未接着部は観察されなかった。ま
た、貼り合わせ界面近傍のＢ濃度を測定したところ元の
基板濃度以上の過剰なＢは測定されなかった。
【００６２】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００６３】（実施例１３）５インチＳｉウエハと周辺
に液抜け用の溝を４ヶ所に形成した０.５μｍの酸化膜
を形成した５インチＳｉウエハを通常の貼り合わせ工程
前の洗浄を行った後、両ウエハに親水処理を施し、水洗
し、超純水中で２枚のウエハの鏡面同士を重ね合わせ、
そのまま引き上げた。その後、重ね合わせウエハをウエ
ハガイドを設けた治具にセットし、１５０℃に加熱し、
封入された水を蒸発させ除去し、両基板を接着させた。
水が除去された後は通常の貼り合わせのようにＩＲ顕微
鏡、超音波顕微鏡あるいはＸ線トポグラフ等の観察によ
っても未接着部は観察されなかった。また、貼り合わせ
界面近傍のＢ濃度を測定したところ元の基板濃度以上の
過剰なＢは測定されなかった。
【００６４】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００６５】（実施例１４）５インチＳｉウエハと周辺
に液抜け用の溝を４ヶ所に形成した０.５μｍの酸化膜
を形成した５インチＳｉウエハを通常の貼り合わせ工程
前の洗浄を行い、ウエハ乾燥する直前の水洗の超純水中
で２枚のウエハの鏡面同士を重ね合わせ、そのまま引き
上げた。その後、重ね合わせウエハを１０-1Torrの真空
中に導入し、封入された水を抜き出し除去し、両基板を
接着させた。水が除去された後は通常の貼り合わせのよ
うにＩＲ顕微鏡、超音波顕微鏡あるいはＸ線トポグラフ
等の観察によっても未接着部は観察されなかった。ま
た、貼り合わせ界面近傍のＢ濃度を測定したところ元の
基板濃度以上の過剰なＢは測定されなかった。
【００６６】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００６７】（実施例１５）５インチＳｉウエハと周辺
に液抜け用の溝を４ヶ所に形成した０.５μｍの酸化膜
を形成した５インチＳｉウエハを通常の貼り合わせ工程
前の洗浄を行い、ウエハ乾燥する直前の水洗の超純水中
で２枚のウエハの鏡面同士を重ね合わせ、そのまま引き
上げた。その後、重ね合わせウエハに１ｋｇの加重をか
けた状態で１０-3Torrの真空中に導入し、封入された水
を抜き出し除去し、両基板を接着させた。水が除去され
た後は通常の貼り合わせのようにＩＲ顕微鏡、超音波顕
微鏡あるいはＸ線トポグラフ等の観察によっても未接着
部は観察されなかった。また、貼り合わせ界面近傍のＢ
濃度を測定したところ元の基板濃度以上の過剰なＢは測
定されなかった。
【００６８】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００６９】（実施例１６）周辺に液抜け用の溝を４ヶ
所に形成した５インチＳｉウエハと０.５μｍの酸化膜
を形成した５インチＳｉウエハを通常の貼り合わせ工程
前の洗浄を行い、引き続いてアルコール含有溶液にウエ
ハを入れ、その溶液中で２枚のウエハの鏡面同士を重ね
合わせ、そのまま引き上げた。その後、重ね合わせウエ
ハを１０-5Torrの真空中に導入し、封入された水を抜き
出し除去し、両基板を接着させた。水が除去された後は
通常の貼り合わせのようにＩＲ顕微鏡、超音波顕微鏡あ
るいはＸ線トポグラフ等の観察によっても未接着部は観
察されなかった。また、貼り合わせ界面近傍のＢ濃度を
測定したところ元の基板濃度以上の過剰なＢは測定され
なかった。
【００７０】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００７１】（実施例１７）周辺に液抜け用の溝を４ヶ
所に形成した５インチＳｉウエハと０.５μｍの酸化膜
を形成した５インチＳｉウエハを通常の貼り合わせ工程
前の洗浄を行い、引き続いてアルコール含有溶液にウエ
ハを入れ、その溶液中で２枚のウエハの鏡面同士を重ね
合わせ、そのまま引き上げた。その後、重ね合わせウエ
ハをウエハガイドの設けた治具にセットし、１０-7Torr
の真空中に導入し、封入された水を抜き出し除去し、両
基板を接着させた。水が除去された後は通常の貼り合わ
せのようにＩＲ顕微鏡、超音波顕微鏡あるいはＸ線トポ
グラフ等の観察によっても未接着部は観察されなかっ
た。また、貼り合わせ界面近傍のＢ濃度を測定したとこ
ろ元の基板濃度以上の過剰なＢは測定されなかった。
【００７２】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００７３】（実施例１８）周辺に液抜け用の溝を４ヶ
所に形成した５インチＳｉウエハと周辺に液抜け用の溝
を４ヶ所に形成した０.５μｍの酸化膜を形成した５イ
ンチＳｉウエハを通常の貼り合わせ工程前の洗浄を行っ
た後、両ウエハに親水処理を施し、水洗し、超純水中で
２枚のウエハの鏡面同士を重ね合わせ、そのまま引き上
げた。その後、重ね合わせウエハを１０-9Torrの真空中
に導入し、封入された水を抜き出し除去し、両基板を接
着させた。水が除去された後は通常の貼り合わせのよう
にＩＲ顕微鏡、超音波顕微鏡あるいはＸ線トポグラフ等
の観察によっても未接着部は観察されなかった。また、
貼り合わせ界面近傍のＢ濃度を測定したところ元の基板
濃度以上の過剰なＢは測定されなかった。
【００７４】貼り合わせるウエハを、Ｓｉ基板／Ｓｉ基
板、酸化膜付きＳｉ基板／酸化膜付きＳｉ基板、Ｓｉ基
板／光透過性基板、酸化膜付きＳｉ基板／光透過性基板
の組み合わせにしても同様の結果がえられた。
【００７５】（実施例１９）６２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
【００７６】陽極化成条件は以下のとおりであった。
【００７７】 電流密度： ５（ｍＡ・ｃｍ-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ）
【００７８】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ(Chemical Vapo
r Deposition)法により単結晶Ｓｉを１μｍエピタキシ
ャル成長した。成長条件は以下の通りである。
【００７９】 ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量：０.５/１８０ ｌ/ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９５０ ℃ 成長速度： ０.３ μｍ/ｍｉｎ
【００８０】さらに、このエピタキシャルＳｉ層表面に
熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【００８１】該ＳｉＯ2層表面と別に用意した表面に５
００ｎｍの熱酸化膜を形成した第２のＳｉ基板を通常の
貼り合わせ工程前の洗浄を行い、ウエハ乾燥する直前の
水洗の超純水中で２枚のウエハの主面同士を重ね合わ
せ、そのまま引き上げた。その後、重ね合わせウエハを
周囲にウエハガイドの設けてある治具にセットし、１２
０℃に加熱し、封入された水を蒸発させ除去し、両基板
を接着させた。水が除去された後は通常の貼り合わせの
ようにＩＲ顕微鏡、超音波顕微鏡あるいはＸ線トポグラ
フ等の観察によっても未接着部は観察されなかった。
【００８２】第２の基板を、光透過性基板にしても同様
の結果がえられた。
【００８３】また、エピタキシャルＳｉ表面を酸化しな
くても同様の結果が得られた。
【００８４】その後、１０００℃-２時間の熱処理を
し、貼り合わせをおこなった。この熱処理により両基板
は強固に貼り合わされた。
【００８５】次に、研磨、研削により第１のＳｉ基板を
１０μｍ残して除去し、その後、 １ＨＦ＋１０ＨＮＯ3＋１０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。５分後には、第１のＳｉ基板はすべてエッチン
グされ、多孔質Ｓｉ層が露出した。
【００８６】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹はんしながら
選択エッチングした。３０分後には、単結晶Ｓｉはエッ
チングされずに残り、単結晶Ｓｉをエッチ・ストップの
材料として、多孔質Ｓｉ基板は選択エッチングされ、完
全に除去された。
【００８７】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く３０分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。
【００８８】すなわち、裏面のＳｉ3Ｎ4層を除去した後
には、絶縁性基板上に１μｍの厚みを持った単結晶Ｓｉ
層が形成できた。多孔質Ｓｉの選択エッチングによって
も単結晶Ｓｉ層には何ら変化はなかった。
【００８９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【００９０】貼り合わせ界面近傍には、過剰なボロンは
検出限界以下であった。
【００９１】（実施例２０）４インチＧａＡｓウエハと
０.５μｍの酸化膜を形成した４インチＳｉウエハを通
常の貼り合わせ工程前の洗浄を行い、ウエハ乾燥する直
前の水洗の超純水中で２枚のウエハの鏡面同士を重ね合
わせ、そのまま引き上げた。その後、重ね合わせウエハ
を１２０℃に加熱し、封入された水を蒸発させ除去し
た。水が除去された後は通常の貼り合わせのようにＩＲ
顕微鏡、超音波顕微鏡あるいはＸ線トポグラフ等の観察
によっても未接着部は観察されなかった。また、貼り合
わせ界面近傍のＢ濃度を測定したところ元の基板濃度以
上の過剰なＢは測定されなかった。
【００９２】貼り合わせるウエハを、ＧａＡｓ基板／Ｓ
ｉ基板、ＧａＡｓ基板／光透過性基板、の組み合わせに
しても同様の結果がえられた。
【００９３】
【発明の効果】以上詳述したように、本発明によれば、
前述した問題点を解決し前述した要求に答え得る半導体
基板及び基板の作製方法を提案することができる。
【００９４】すなわち、Ｂの存在しない雰囲気中（液体
中）で２枚の基板を重ね合わせることにより、Ｂの界面
への封入を防ぐことができるため、不純物コントロール
された貼り合わせ半導体基板を作製することができる。
【００９５】さらに、液体中で重ね合わせた基板を加熱
あるいは真空中に導入することにより、Ｂの再付着なし
に基板間に封入された液体を除去でき、不純物コントロ
ールされた貼り合わせ半導体基板を作製することができ
る。
【００９６】また、本発明によれば、ＳＯＩＬＳＩを作
製するに足る不純物制御された半導体基板を作製するこ
とができる。
【００９７】ウエハガイドあるいは加重をかけることに
より液体除去の際に基板がずれるのを防止することがで
きる。
【００９８】さらに、本発明によれば、基板の貼り合わ
せ面の周辺に一ヶ所以上動径方向に液抜けの溝を形成し
ておくことにより、封入された液体が除去されにくい基
板の貼り合わせにおいても容易に液体の除去を行うこと
ができる。
【図面の簡単な説明】
【図１】本発明の工程の１例を示す模式図である。
【図２】本発明の工程の１例を示す模式図である。
【図３】本発明の工程の１例を示す模式図である。
【図４】半導体基板の周辺部に形成される溝を示す模式
図である。
【図５】本発明の有効性を検証するための実検工程を示
す模式図である。
【図６】貼り合わせ基板におけるボロンの濃度を示すグ
ラフである。
【図７】貼り合わせ基板におけるボロンの濃度を示すグ
ラフである。
【図８】ウェハガイドの１例を示す模式図である。
【図９】ウェハガイドの１例を示す模式図である。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一方が半導体基板あるいは表
    面に絶縁層のある半導体基板で構成された２枚の基板を
    貼り合わせて作製する半導体基板の作製方法において、 液体中に２枚の基板を浸し、該液体中で前記基板を重ね
    合わせ、前記基板を重ね合わせた状態で前記液体から引
    き上げた後、前記基板間に封入されている前記液体を除
    去して貼り合わせを行うことを特徴とする半導体基板の
    作製方法。
  2. 【請求項２】 前記液体が半導体の洗浄に用いられてい
    る超純水である請求項１に記載の半導体基板の作製方
    法。
  3. 【請求項３】 前記液体による処理の前に前記基板表面
    に親水性処理を施す請求項１に記載の半導体基板の作製
    方法。
  4. 【請求項４】 前記液体による処理の前に前記基板表面
    に疎水性処理を施した後、封入液体除去後に加圧により
    ２枚の半導体基板を密着させる請求項１に記載の半導体
    基板の作製方法。
  5. 【請求項５】 前記液体が低沸点液体である請求項１に
    記載の半導体基板の作製方法。
  6. 【請求項６】 前記液体がアルコール含有溶液である請
    求項１に記載の半導体基板の作製方法。
  7. 【請求項７】 前記液体が過酸化水素水である請求項１
    に記載の半導体基板の作製方法。
  8. 【請求項８】 前記液体の除去方法が加熱による液体の
    蒸発による請求項１に記載の半導体基板の作製方法。
  9. 【請求項９】 前記液体の除去方法が真空中に重ね合わ
    せ基板を導入することにより液体を除去する請求項１に
    記載の半導体基板の作製方法。
  10. 【請求項１０】 前記液体の除去方法が少なくともウエ
    ハガイドを設けた治具上で、あるいは、加重をかけた状
    態で行われる請求項１に記載の半導体基板の作製方法。
  11. 【請求項１１】 前記２枚の基板の少なくとも一方の基
    板の主面の周辺に一ヶ所以上動径方向に溝を形成する請
    求項１に記載の半導体基板の作製方法。
  12. 【請求項１２】 前記液体の温度が１０℃〜８０℃の範
    囲にある請求項１に記載の半導体基板の作製方法。
  13. 【請求項１３】 前記加熱が５０℃〜４００℃の範囲で
    行なわれる請求項８に記載の半導体基板の作製方法。
  14. 【請求項１４】 請求項１の方法で得られた半導体基
    板。
JP5308047A 1992-12-25 1993-12-08 半導体基板の作製方法及び該方法により作製された半導体基板 Pending JPH06244389A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5308047A JPH06244389A (ja) 1992-12-25 1993-12-08 半導体基板の作製方法及び該方法により作製された半導体基板
DE69329374T DE69329374T2 (de) 1992-12-25 1993-12-22 Verfahren zur Herstellung eines Halbleitersubstrates mittels eines Verbundverfahrens
EP93120671A EP0603849B1 (en) 1992-12-25 1993-12-22 Method for producing a semiconducteur substrate by using a bonding process
US08/881,250 US5763288A (en) 1992-12-25 1997-06-24 Method for producing semiconductor substrate by wafer bonding

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34672992 1992-12-25
JP4-346729 1992-12-25
JP5308047A JPH06244389A (ja) 1992-12-25 1993-12-08 半導体基板の作製方法及び該方法により作製された半導体基板

Publications (1)

Publication Number Publication Date
JPH06244389A true JPH06244389A (ja) 1994-09-02

Family

ID=26565390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5308047A Pending JPH06244389A (ja) 1992-12-25 1993-12-08 半導体基板の作製方法及び該方法により作製された半導体基板

Country Status (4)

Country Link
US (1) US5763288A (ja)
EP (1) EP0603849B1 (ja)
JP (1) JPH06244389A (ja)
DE (1) DE69329374T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784494B2 (en) 2000-12-18 2004-08-31 Shin-Etsu Handotai, Co., Ltd. Production method for SOI wafer and SOI wafer
JP2014063890A (ja) * 2012-09-21 2014-04-10 Shin Etsu Chem Co Ltd 太陽電池の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723787B2 (ja) * 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
AT403859B (de) * 1994-08-17 1998-06-25 Thallner Aya Maria Reinstraum, insbesondere für soi-bondungen
TW308707B (en) * 1995-12-15 1997-06-21 Komatsu Denshi Kinzoku Kk Manufacturing method of bonding SOI wafer
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
JP2965981B1 (ja) * 1998-09-30 1999-10-18 モトローラ株式会社 フリップチップボンディングの最適化条件検出方法
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ボロンドープされたシリコンウエハの熱処理方法
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
JPWO2005045908A1 (ja) * 2003-11-06 2007-05-24 松下電器産業株式会社 基板貼り合わせ方法、その貼り合わせ基板及び直接接合基板
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7495313B2 (en) 2004-07-22 2009-02-24 Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
US20070023850A1 (en) * 2005-07-30 2007-02-01 Chien-Hua Chen Bonding surfaces together via plasma treatment on both surfaces with wet treatment on only one surface
JP5171016B2 (ja) 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8652935B2 (en) 2010-12-16 2014-02-18 Tessera, Inc. Void-free wafer bonding using channels
FR3034566A1 (fr) * 2015-03-31 2016-10-07 Commissariat Energie Atomique Procede d'assemblage de substrats
CN112599468B (zh) * 2020-12-31 2022-10-14 福建江夏学院 一种基于溶剂处理制备二硫化钼薄层及其薄膜晶体管的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111940B2 (ja) * 1987-09-11 1995-11-29 日産自動車株式会社 半導体基板の接合方法
DE69114531T2 (de) * 1990-02-07 1996-04-25 Harris Corp Löten von Wafern unter Verwendung von eingeschlossenem oxydierendem Dampf.
US5266135A (en) * 1990-02-07 1993-11-30 Harris Corporation Wafer bonding process employing liquid oxidant
JP3176072B2 (ja) * 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784494B2 (en) 2000-12-18 2004-08-31 Shin-Etsu Handotai, Co., Ltd. Production method for SOI wafer and SOI wafer
JP2014063890A (ja) * 2012-09-21 2014-04-10 Shin Etsu Chem Co Ltd 太陽電池の製造方法

Also Published As

Publication number Publication date
DE69329374D1 (de) 2000-10-12
US5763288A (en) 1998-06-09
DE69329374T2 (de) 2001-03-08
EP0603849B1 (en) 2000-09-06
EP0603849A3 (en) 1997-09-24
EP0603849A2 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
JPH06244389A (ja) 半導体基板の作製方法及び該方法により作製された半導体基板
JP3237888B2 (ja) 半導体基体及びその作製方法
JP3352340B2 (ja) 半導体基体とその製造方法
JP3265493B2 (ja) Ｓｏｉ基板の製造方法
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
JP3294934B2 (ja) 半導体基板の作製方法及び半導体基板
JP3257624B2 (ja) 半導体部材の製造方法
EP0553857B1 (en) Process for preparing a semiconductor substrate
EP0554795B1 (en) Semiconductor device substrate and process for preparing the same
KR100352368B1 (ko) 반도체기판 및 이것의 제조방법
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
JP2910001B2 (ja) 半導体基材及びその作製方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JP2005311199A (ja) 基板の製造方法
JP3262470B2 (ja) 半導体基板およびその作製方法
JPH05218365A (ja) 半導体素子の作製方法
JPH10326884A (ja) 半導体基板及びその作製方法とその複合部材
JPH09102594A (ja) 半導体基板及びその作製方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP2002118242A (ja) 半導体部材の製造方法
JP2002270801A (ja) 半導体基板の製造方法及び半導体基板
JPH08241863A (ja) 半導体基板の製造方法
JPH05217994A (ja) 半導体基板の作製方法
JPH04349621A (ja) 半導体基材の作製方法
JP3293766B2 (ja) 半導体部材の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031111