JPH05218365A

JPH05218365A - 半導体素子の作製方法

Info

Publication number: JPH05218365A
Application number: JP4041942A
Authority: JP
Inventors: Kenji Yamagata; 憲二山方
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-01-31
Filing date: 1992-01-31
Publication date: 1993-08-27
Anticipated expiration: 2016-07-30
Also published as: JP3194612B2

Abstract

(57)【要約】【目的】大規模集積回路の作製に適用可能な、透明絶
縁性基板上にシリコン単結晶薄膜を貼り合わせ法で形成
する高機能性ＳＯＩ基板の作製方法。【構成】シリコン単結晶基板１００全体を陽極化成し
て多孔質シリコン１０１を形成し、その一表面上にシリ
コン単結晶薄膜１０２をエピタキシャル成長して、エピ
タキシャル層に素子を形成する。素子形成面１０９を支
持基板１１１とワックス１０３により貼り合わせて、多
孔質シリコン部分を選択的にエッチングする。つぎに、
素子が形成されたエピタキシャル層を、ＳｉＯ₂ を主成
分とする透明絶縁性基板１１０と接着剤１０８により接
着したのち、ワックスを加熱軟化させて支持基板と、素
子が形成されたエピタキシャル層を分離する。以上の工
程によって作製するものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は絶縁基板上の半導体素子
の作製方法に関し、更に詳しくは、ガラス等の透光性絶
縁物基板上の単結晶半導体層に作成される、高機能、高
性能電子デバイス、集積回路などに適する半導体素子の
作製方法に関するものである。

【０００２】

【従来の技術】絶縁物基板上の単結晶シリコン半導体層
の形成は、Silicon on Insulator（ＳＯＩ）技術として
広く知られ、通常のシリコン集積回路を作製するバルク
のシリコン基板では到達しえない数々の優位点をこの基
板が有することから、多くの研究が成されてきた。即ち
ＳＯＩ技術を利用することで、１．誘電体分離が容易で
高集積化が可能、２．対放射線耐性に優れている、３．
浮遊容量が低減され高速化が可能、４．ウエル工程が省
略できる、５．ラッチアップを防止できる、６．薄膜化
による完全空乏型電界効果トランジスタが可能、等の優
位点が得られる。上のようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡りＳＯＩ構造の形
成方法についてさまざまな研究がされてきている。この
内容は、例えば、Special Issue:“Single-crystal sil
icon on non-single-crystal insulators ”;edited by
G.W.Cullen,Journal of Crystal Growth,volume 63,no
3, pp429 〜590(1983).等の文献にまとめられている。

【０００３】多くのＳＯＩ技術の中でシリコン層が単結
晶であって、ある程度の集積回路を形成できるレベルま
で研究が進められた例としては、古くは単結晶サファイ
アを基板上にシリコン膜をＣＶＤ（化学気相法）でヘテ
ロエピタキシーさせて形成するＳＯＳ(Silicon on Sapp
hire) が知られており、最も成熟したＳＯＩ技術として
一応の成功を収めている。しかしこの技術に於いてはシ
リコン層と下地サファイア基板界面の格子不整合により
大量の結晶欠陥が生じたり、サファイア基板からアルミ
ニュームがシリコン層へ混入したり、そして何よりも基
板の高価格と大面積化への対応が遅れている、などの理
由によりその応用の広がりが妨げられている。

【０００４】比較的近年には、サファイア基板を使用せ
ずにシリコン基板をもとにしてＳＯＩ構造を実現しよう
という試みが行なわれている。例えばＺＭＲ、ＳＩＭＯ
Ｘ、貼り合わせＳＯＩなどである。

【０００５】ＺＭＲ(Zone Melting Recrystallization)
とはＳｉＯ₂ 膜で被覆された単結晶シリコン基板の一部
に開口部を設け、その上に堆積した非晶質或いは多結晶
シリコン層に電子線、レーザー光等のエネルギービーム
を収束して照射し、開口部の単結晶基板面をシードにし
た溶融再結晶により単結晶シリコン層をＳｉＯ₂ 上に成
長させるか、又は棒状ヒーターにより帯状に溶融領域を
走査するものである。この方法では、比較的大規模な集
積回路も試作されてはいるが、依然として亜粒界等の結
晶欠陥が多数残留しており、少数のキャリヤ−デバイス
を作成するにいたってない。また制御性、生産性等の面
で多くの課題を抱えている。

【０００６】一方ＳＩＭＯＸ(Seperation by Ion Impla
nted Oxygen)とは、シリコン単結晶基板中の酸素のイオ
ン注入によりＳｉＯ₂ 層を形成する方法である。この技
術はシリコンプロセスと整合性が良いため現在もっとも
成熟した手法である。しかしながら、ＳｉＯ₂ 層を形成
するためには酸素イオンを１０¹⁸ｉｏｎｓ／ｃｍ² 以上
も注入する必要があるが、その注入時間は長大であり生
産性は高いとはいえず、またウエハーコストは高い。更
に結晶欠陥は多く残存し、工業的に見て少数キャリヤ−
デバイスを作製できる充分な品質に至っていない。

【０００７】貼り合わせＳＯＩとは、少なくともどちら
か片方にはＳｉＯ₂ 等の絶縁膜を有する２枚の基板を鏡
面同士で貼り合わせて、熱処理した後に片方の基板を研
磨してゆき、絶縁膜上に薄膜を残すというものである。
この場合特に問題となるのは研磨の精度であり、通常数
百μｍの厚みを有する単結晶基板を、面内均一に数μｍ
もしくは１μｍ以下まで研磨することは極めて困難であ
る。また貼り合わせる２枚の基板ともシリコン基板であ
れば良いが、片方がガラス等の異種材料基板である場合
には、熱処理を施したときに両者の熱膨張係数の違いに
より基板の破壊、剥離等が起こってしまう。

【０００８】以上説明したＳＯＩ構造は、すべて先に述
べたような高性能デバイスの作製を目的に開発された技
術であるが、一方では透明絶縁物基板上にシリコン単結
晶薄膜を形成し、その上でデバイスを作製することで高
性能化に加えてデバイス自体に機能性を持たせようとす
る試みがなされている。

【０００９】ガラスのような透明絶縁性基板上にシリコ
ン単結晶薄膜を形成するためには、前述したようなシリ
コン基板そのものに依存するＳＩＭＯＸやＺＭＲでは不
可能であり（シードなしのＺＭＲでは不可能ではない
が、方位の制御や単結晶性の繊維が困難である）、唯一
可能性のあるのは貼り合わせＳＯＩである。しかし貼り
合わせＳＯＩにしても前述したように、厚みが数百μｍ
もある２枚の異種材料基板同士は、互いの熱膨張係数の
違いにより貼り合わせるのが極めて困難である。そこで
熱膨張係数が違っても熱処理をしなければ問題ないとい
う観点から、シリコン基板上に通常のプロセスで素子を
形成した後、シリコン基板の裏面から基板自体を研磨し
てゆき、素子を形成してある表層のみを残し、この薄膜
を透明基板に透明な樹脂性の接着剤を用いて貼り付ける
という技術が公表されている(K.Sumiyoshi et.al,1989
IEDM attended paper:technical digest pl65)。

【００１０】しかしながらこの方法においては、薄膜化
する際に、シリコン酸化膜をストッパーにした選択研磨
を用いている。研磨技術は前述したように精度に問題点
があり、上記論文中にも記されているがシリコンとシリ
コン酸化膜との間の研磨速度比は約１００倍程度しかな
い。従って膜厚の分布がなく、均一な薄膜を研磨によっ
て作製するのは非常に困難と言える。研磨でなくシリコ
ン基板中の不純物濃度差を利用した選択エッチングに関
しても、同様に選択比が十分にはとれない。

【００１１】

【発明が解決しようとしている課題】以上述べたよう
に、従来の方法では高性能電子デバイスを作製するに足
るＳＯＩ基板を生産性よく提供できる技術は、未だ達成
するに至っていない。またＳＯＩ構造を透明基板上に形
成し、基板自体に機能性を持たせたものに関しては、更
に技術開発が遅れているなどの問題点があった。

【００１２】（発明の目的）本発明は、上述の問題点を
解消するために、透明絶縁性基板等の絶縁性基板上に、
基板と熱膨張係数の大きく異なるシリコン単結晶薄膜を
貼り合わせ法によって形成することで高機能性ＳＯＩ基
板を作製することを可能とし、かつ大規模集積回路を作
製する際にも高価なＳＯＳや、ＳＩＭＯＸの代替足り得
る高性能半導体基板や、その作製方法も同時に可能とす
る半導体素子の作製方法を提供することを目的としてい
る。

【００１３】

【課題を解決するための手段】本発明の半導体素子の作
製方法は、前述した課題を解決するための手段として、
シリコン単結晶基板の全体を陽極化成により多孔質化す
る工程と、該多孔質化した一表面上にシリコン単結晶薄
膜をエピタキシャル成長する工程と、該エピタキシャル
層に素子を形成する工程と、該素子形成面を任意の支持
基板とワックス又は熱可塑性樹脂を介して貼り合わせる
工程と、多孔質シリコン部分を選択的にエッチングする
工程と、前記素子が形成されたエピタキシャル層をＳｉ
Ｏ₂ を主成分とする透明絶縁性基板と接着剤で貼り合わ
せる工程と、前記ワックス又は熱可塑性樹脂を融解又は
軟化させることにより前記支持基板と前記素子が形成さ
れたエピタキシャル層を分離する工程を含んでいる。

【００１４】また、本発明の半導体素子の作製方法は、
シリコン単結晶基板の片方の面の表層を陽極化成により
多孔質化する工程と、該多孔質化した表面上にシリコン
単結晶薄膜をエピタキシャル成長する工程と、該エピタ
キシャル層に素子を形成する工程と、該素子形成面を任
意の支持基板とワックス又は熱可塑性樹脂を介して貼り
合わせる工程と、前記シリコン単結晶基板部分を研磨に
よって除去してから多孔質シリコン部分を選択的にエッ
チングする工程と、前記素子が形成されたエピタキシャ
ル層をＳｉＯ₂ を主成分とする透明絶縁性基板と接着剤
で貼り合わせる工程と、前記ワックス又は熱可塑性樹脂
を融解又は軟化させることにより前記支持基板と前記素
子が形成されたエピタキシャル層を分離する工程を含ん
で、その手段とするものである。

【００１５】また、本発明の半導体素子の作製方法は、
前記素子の形成されたエピタキシャル層と前記接着剤の
間に、可動イオンの拡散を防止するバリア層を設ける工
程を含んでいる。

【００１６】また、本発明の半導体素子の作製方法は、
前記多孔質シリコン部の選択エッチングは、フッ酸、過
酸化水素水、アルコール系の混合エッチング液により行
う。

【００１７】

【作用】本発明は、多孔質シリコンが有する二つの重要
な物理的特性を利用するものである。その一つは、多孔
質シリコンのエッチング特性である。通常、シリコンは
フッ酸では殆どエッチングされないが、多孔質化するこ
とによってエッチングが可能となる。しかも図４に示す
ようにフッ酸、過酸化水素水、アルコールの混合エッチ
ング液を用いると、非多孔質と多孔質では約１０の５乗
倍ものエッチング速度比が得られる。従って１μｍ前後
の薄膜でも均一に制御性よく選択エッチングが可能にな
る。

【００１８】もう一つの特性は、エピタキシャル成長特
性である。多孔質シリコンは結晶構造としては単結晶構
造を保っており、表面から内部にわたって数十〜数百オ
ングストロームの孔が高密度に存在するものである。こ
の表面に成長するエピタキシャル層は、非多孔質の単結
晶基板上のエピタキシャル層と同等の結晶性が得られる
という特性を有する。従って活性層として信頼性の高い
単結晶シリコン基板上のエピタキシャル層と同等の単結
晶薄膜を用いるので、従来のＳＯＩ基板に比べて優れた
結晶性を有するＳＯＩ基板が提供できる。

【００１９】本発明によれば、多孔質シリコン上にエピ
タキシャル成長した単結晶層に素子を形成し、素子形成
された単結晶層をワックス等によって一担支持基板に保
持させ、多孔質部分を選択エッチングして素子形成され
た単結晶層を単独の薄膜（membrane）とし、これを接着
剤を用いて透明絶縁性基板と接着し、ワックス等と共に
支持基板を分離するという方法によって、透明基板上に
高性能かつ高機能性の電子デバイスを容易に作製できる
ようになる。

【００２０】また、エピタキシャル成長層は膜厚分布の
制御が容易であるため、この成長層をそのまま使用した
ＳＯＩ層の膜厚分布も極めて均一なものが得られる。

【００２１】また、多孔質シリコンと非多孔質シリコン
におけるエッチング速度比が極めて大きいため、従来の
選択研磨や不純物濃度差を利用した選択エッチングによ
る除去に比べて、飛躍的にエッチングの制御性が向上す
る。

【００２２】また熱膨張係数の違いにより実現が極めて
困難であった、透明絶縁性基板上のシリコン単結晶薄膜
デバイスを、容易に作製できるようになる。

【００２３】また、素子が形成されたエピタキシャル層
と接着剤との間に、可動イオンの拡散を防止するバリア
層を設けることにより、透明絶縁性基板を接着する接着
剤からの可動イオンによる、エピタキシャル層の素子形
成層への悪影響を防止することができる。

【００２４】（実施態様例）以下、本発明の実施態様例
について図面を参照して説明する。

【００２５】図１は、本発明の半導体素子の作製方法の
工程の流れを説明する模式的断面図である。

【００２６】まず、（図１−１）のように単結晶シリコ
ン基板１００を陽極化成して多孔質シリコン１０１を形
成する。このとき多孔質化する領域は、図１−１ａのよ
うに基板の片側表面層のみでも、図１−１ｂのように基
板全体でもかまわない。片側表面層のみを多孔質化する
場合には、その領域は１０〜１００μｍの厚みでよい。

【００２７】なお、ここで多孔質シリコンの形成方法に
ついて簡単に、図２のシリコン基板を多孔質化する装置
説明図を用いて説明する。

【００２８】まず基板としてＰ型の単結晶シリコン基板
２００を用意する。Ｎ型でも不可能ではないが、その場
合は低抵抗の基板に限定される。基板２００を図２−１
に示すような装置にセッティングする。即ち基板の片側
がフッ酸系の溶液２０４に接していて、溶液側に負の電
極２０６がとられており、逆側は正の金属電極２０５に
接している。

【００２９】また、図２−２は他の構成例の装置を示す
図であり、図に示すように、正電極側２０５′も溶液２
０４′を介して電位をとってもかまわない。いずれにせ
よフッ酸系溶液に接している負の電極側から多孔質化が
起こる。

【００３０】フッ酸系溶液２０４としては、一般的には
濃フッ酸（４９％ＨＦ）を用いる。純水（Ｈ₂ Ｏ) で希
釈していくと、流す電流値にもよるが、ある濃度からエ
ッチングが起こってしまうので好ましくない。

【００３１】また陽極化成中に基板２００の表面から気
泡が発生してしまい、この気泡を効率よく取り除く目的
から、界面活性剤としてアルコールを加える場合があ
る。アルコールとしてメタノール、エタノール、プロパ
ノール、イソプロパノール等が用いられる。また界面活
性剤の代わりに撹はん器を用いて、溶液を撹はんしなが
ら陽極化成を行ってもよい。

【００３２】負電極２０６に関しては、フッ酸溶液に対
して侵食されないような材料、例えば金（Ａｕ）、白金
（Ｐｔ）等が用いられる。

【００３３】正側の電極２０５の材質は一般に用いられ
る金属材料でかまわないが、陽極化成が基板２００すべ
てになされた時点で、フッ酸系溶液２０４が正電極２０
５に達するので、正電極２０５の表面にも耐フッ酸溶液
性の金属膜をコーティングしておくとよい。

【００３４】陽極化成を行う電流値は、最大数百ｍＡ／
ｃｍ² であり、最小値は零でなければならない。この値
は多孔質化したシリコンの表面に良質のエピタキシャル
成長ができる範囲内で決定される。通常電流値が大きい
と陽極化成の速度が増すと同時に、多孔質シリコン層の
密度が小さくなる。即ち孔の占める体積が大きくなる。
これによってエピタキシャル成長の条件が変わってくる
のである。

【００３５】次に（図１−２）に示す工程において、以
上のようにして形成した多孔質シリコン基板、もしくは
多孔質層１０１上に、非多孔質の単結晶シリコン層１０
２をエピタキシャル成長する。

【００３６】多孔質シリコンは結晶構造としては単結晶
構造を保っており、表面から内部にわたって数十〜数百
オングストロームの孔が高密度に存在する。表面に成長
するエピタキシャル層は、非多孔質の単結晶基板上のエ
ピタキシャル層と同等の信頼性の高い結晶性が得られる
特性を有するものであり、エピタキシャル成長は一般的
な熱ＣＶＤ、減圧ＣＶＤ、プラズマＣＶＤ、分子線エピ
タキシー、スパッタ法等で行われる。成長する膜厚はＳ
ＯＩ層の設計値と同じくすれば良いが、好ましくは１μ
ｍ以下の膜厚が良い。これは１μｍ以上の膜厚の単結晶
シリコンだと可視光が透過しなくなってしまうからであ
る。但しＳＯＩ基板作製後に素子形成領域以外の部分を
エッチングする場合や、光透過性を重視しないデバイス
の場合には膜厚は特に制限されるものではない。

【００３７】次に（図１−３）に示す工程において、エ
ピタキシャル層１０２に通常のデバイスプロセスで素子
１０９を形成する。素子の種類、形態等にはなんら制限
はない。

【００３８】次に（図１−４）に示す工程において、上
記基板を適当な温度に加熱しながら、素子形成面１０９
にワックスや熱可塑性樹脂１０３を塗布し、支持基板１
１１を接着する。

【００３９】ワックスは室温で固化していて、１００℃
前後に加熱すると軟化するものを用いると良い。熱可塑
性樹脂は液状で塗布し、ウエハー上で重合するものでも
良いが、シート状になっているものも便利である。また
これらはアセトン、トルエン等の有機溶剤に溶解するも
のが好ましい。例えばワックスではエレクトロン・ワッ
クス他、樹脂材料ではフェノール系、メラミン系、ポリ
フッ化エチレン系などが高軟化点材料として挙げられ、
塩化ビニル・酢酸ビニル混合系、ポリスチロール系など
が低軟化点材料として挙げられる。支持基板１１１に関
しては形状、大きさ（厚み）、材料など、任意のもので
かまわない。例えばシリコン（単結晶でも多結晶でもか
まわない）を支持基板材料に用いれば、１つの支持基板
を半永久的に使用することが可能である。

【００４０】次に（図１−５）に示す工程において、上
記支持基板１１１と素子形成層を残して、多孔質シリコ
ン側を選択的にエッチングする。この場合、多孔質シリ
コンの特徴として、通常シリコンはフッ酸では殆んどエ
ッチングされないが、多孔質化することによってエッチ
ングが可能となることがあげられる。

【００４１】しかも、図４の多孔質シリコンと非多孔質
シリコンのエッチング速度比を示すグラフに示すよう
に、フッ酸、過酸化水素水、アルコールの混合エッチン
グ液を用いると、非多孔質と多孔質シリコンでは１０の
５乗倍ものエッチング速度比が得られる。従って単結晶
層が１μｍ前後の薄層でも均一に制御性よく選択エッチ
ングが可能になる。

【００４２】このときエッチングされる部分が全体にわ
たって多孔質である場合には、接着した基板ごとフッ酸
系溶液中に浸しておけば、多孔質部分１０１は全て選択
的にエッチングされる。エッチングされる部分に単結晶
シリコン基板１００のままの領域を含む場合には、シリ
コン基板１００の領域のみを研磨して除去するのが好ま
しい。そして多孔質部分１０１が露出した時点で研磨を
終了し、後はフッ酸系溶液中で選択エッチングを行え
る。いずれの場合にせよ多孔質でない単結晶のエピタキ
シャル成長部分１０２は殆どフッ酸と反応しないので薄
膜として残る。

【００４３】また当然のことながら、支持基板１１１
は、フッ酸系溶液に反応しにくい材料を用いることが好
ましい。このときフッ酸系溶液というのは、フッ酸のほ
かに過酸化水素水（Ｈ₂ Ｏ₂ ）やアルコール類を混合し
たものが用いられる。フッ酸と硝酸、もしくはこれに酢
酸を加えた混合溶液でも多孔質シリコンの選択エッチン
グは可能だが、この場合残されるべき単結晶シリコン薄
膜も多少エッチングされるので、精密に時間等の制御を
する必要がある。

【００４４】次に（図１−６）に示す工程において、次
に素子形成層と透明基板を接着剤を用いて接着するのだ
が、この際接着剤からの可動イオンが素子形成層に悪影
響を及ぼす場合がある。そこで素子形成層の裏面が露出
した際に、シリコン窒化膜等のバリア層１０７を素子形
成層の裏面に堆積しておくと良い。シリコン窒化膜は通
常ＬＰＣＶＤやプラズマＣＶＤ等で堆積するが、支持基
板と接着しているワックスや熱可塑性樹脂が耐えられる
温度である必要があるので、プラズマＣＶＤで１００〜
３００℃の範囲で堆積するのが好ましい。またバリア層
１０７の膜厚さは、光透過率を考慮するならば、薄い方
が好ましい。バリア層１０７は必ずしも必須ではなく、
素子に悪影響を及ぼす不純物の含有量が少ない場合とか
には省略も可能である。

【００４５】次に（図１−７）に示す工程において、固
化した際に光透過性となる接着剤１０８を用いて、露出
した素子形成面１０９の裏面、或いは該面上に形成され
たバリア層１０７面をＳｉＯ₂ を主成分とする透明絶縁
性基板１１０と密着させる。透明絶縁性基板１１０は溶
融石英、合成石英、ガラス、合成樹脂等の中から選ばれ
る。接着剤１０８はなるべく可動イオンの含有量が少な
い樹脂系接着剤が好ましい。

【００４６】密着した後に基板全体を加熱し、ワックス
又は熱可塑性樹脂１０３を軟化させて支持基板１１１を
分離する。支持基板１１１を分離した後、素子形成面１
０９に残されたワックス等の残渣をアセトン、ジクロロ
メタン、トルエン等の有機溶剤で十分に洗浄し、もしく
は洗浄のみで完全に取りきれない場合にはプラズマアッ
シング等を行い、透明絶縁性基板上のＳＯＩ構造の素子
を得る。

【００４７】本発明では素子形成層１０２を接着剤１０
８で透明基板１１０に接着しているが、接着剤を用いな
くても基板と素子形成層を接着することは不可能ではな
い。つまり素子形成層１０２の裏面（素子を形成してい
ない側）と透明絶縁性基板１１０の界面は、単に密着さ
せただけであっても特に外部応力を加えない限り通常の
シリコン基板と同様な取り扱いが可能である。これは基
板１１０と薄膜１０２の界面における水素結合のためで
ある。水素結合は分子間結合であるので、界面の密着性
が高い程、即ち基板と薄膜の平坦性が高い程強くなる。
従って基板と薄膜の密着性を高めるために、基板の上か
ら重石等で均一な圧力をかけるのも有効な手段である。

【００４８】また水素結合は、密着する界面の水素原子
（−Ｈ）と酸素原子（−Ｏ−）間の引力であるので、素
子形成層１０２と透明絶縁性基板１１０を密着させる前
の洗浄の最終工程で水素結合が行い易くなるように表面
処理を施すことによって、かなり結合力を高めることが
できる。但し水素結合はそれほど強い結合ではないの
で、応力を加えると素子形成層がすぐ剥離してしまう。
そこで水素結合で密着しているものを熱処理して、結合
力を強めることも考えられる。

【００４９】一般的に熱処理の温度が高ければ高いほ
ど、界面の結合力が強まる。これは約２００℃以上にな
ると、水素結合していた水素と酸素の両原子がＨ₂ Ｏの
形で脱水し、そのあとに縮合したシラノール結合（Ｓｉ
−Ｏ−Ｓｉ）を形成するためである。しかしながら本発
明の工程では、最初に素子が形成されてしまうので、最
後に４００℃以上の熱処理を施すのは素子の破壊を招き
困難となる。従って３００℃前後までの熱処理が許され
ることになる。３００℃程度の熱処理だと水素結合より
若干結合力が増した程度なので、やはり接着剤を用いな
い場合には外部応力がかからないような使用方法に制限
される。

【００５０】

【実施例１】（実施例１）つぎに図１及び図２を用いて
本発明の具体的な第１実施例の詳細を図の工程順に説明
する。

【００５１】（図１−１）に示す工程において、２００
ミクロンの厚みを持った４インチＰ型（１００）単結晶
シリコン基板（０．１〜０．２Ωｃｍ）１００を用意
し、これを図２−１に示すような装置にセットして陽極
化成を行ない、図１−１ｂのような多孔質シリコン１０
１を得た。この時の溶液２０４は４９％ＨＦ溶液を用
い、電流密度は１００ｍＡ／ｃｍ² であった。そしてこ
の時の多孔質化速度は８．４μｍ／ｍｉｎ．であり、２
００μｍの厚みを持ったＰ型（１００）シリコン基板は
２４分で全体が多孔質化された。

【００５２】次に（図１−２）に示す工程において、Ｐ
型（１００）多孔質シリコン基板１０１上にＣＶＤ法に
より、単結晶シリコン層１０２を０．５μｍエピタキシ
ャル成長した。堆積条件は以下のとおりである。

【００５３】使用ガス：ＳｉＨ₄ ／Ｈ₂ ガス流量：０．６２／１４０（１／ｍｉｎ）温度：７５０℃ 圧力：８０Ｔｏｒｒ成長速度：０．１２μｍ／ｍｉｎ．次に（図１−３）に示す工程において、エピタキシャル
層に液晶表示装置用のスイッチングトランジスタと、そ
の周辺に画素の駆動用回路を通常の半導体プロセスを用
いて形成した。

【００５４】次に（図１−４）に示す工程において、素
子が形成された基板をホットプレート上で加熱しなが
ら、エレクトロンワックス１０３を素子形成面１０９上
に塗り、４インチのシリコン支持基板１１１を素子形成
面１０９に貼り合わせた。

【００５５】次に（図１−５）に示す工程において、上
記貼り合わせ基板を選択エッチング溶液中に浸し、多孔
質部分１０１のみを選択的にエッチングした。このとき
エッチング溶液の組成と多孔質シリコンに対するエッチ
ング速度は、ＨＦ：Ｈ₂ Ｏ₂ ：Ｃ₂ Ｈ₅ ＯＨ＝５：２５：６１．６μｍ／ｍｉｎ．であった。従って２００μｍの多孔質部分は、約１２５
分間で全てエッチングされた。ちなみにこのときの単結
晶シリコン層１０２のエッチング速度は０．０００６μ
ｍ／ｈｏｕｒであり、殆どエッチングされずに残った。

【００５６】次に（図１−７）に示す工程において、上
記工程により得られた試料を、塩酸／過酸化水素水／水
（１：１：５）混合溶液で１０分間洗浄し、さらに純水
でリンスして乾燥させた後、同等の洗浄を行った４イン
チのガラス基板（厚み４００μｍ）１１０と、単結晶シ
リコン層１０２とをポリイミド系樹脂接着剤１０８を用
いて接着した。接着した基板をホットプレート上で約１
５０℃に加熱し、ワックス１０３が軟化したところで支
持基板１１１を取り除いた。

【００５７】そして素子形成面１０９の表面に残留して
いるワックスを完全に除去するために、上記基板をトル
エンで洗浄し、透明絶縁性基板上の単結晶シリコン薄膜
に素子が形成されたＳＯＩ基板を得た。

【００５８】更に、出来上がった回路上に液晶を封入
し、パッケージングして光透過型の液晶表示装置を作製
した。

【００５９】（実施例２）図３は、本発明の第２の実施
例による半導体素子の作製法の工程の流れを示す模式的
断面図である。図３を用いて本発明の具体的な第２実施
例の詳細を図の工程順に説明する。

【００６０】（図３−１）に示す工程において、３００
μｍの厚みを持った抵抗率０．０１Ω・ｃｍのＰ型（１
００）シリコン基板３００を用意し、その表面に第１実
施例と同様にして多孔質層３０１を３０μｍの厚みに形
成した。

【００６１】次に（図３−２）に示す工程において、得
られた基板の多孔質側の表面に第１実施例と同様にして
エピタキシャル層３０２を０．５μｍの厚みに形成し
た。

【００６２】次に（図３−３）に示す工程において、次
に第１実施例と同様の素子及び電子回路をエピタキシャ
ル層３０２に形成した。

【００６３】次に（図３−４）に示す工程において、素
子が形成された基板をホットプレート上で加熱しなが
ら、エレクトロンワックス３０３を素子形成面３０９上
に塗り、４インチのシリコン支持基板３１１を素子形成
面３０９に貼り合わせた。

【００６４】次に（図３−５）に示す工程において、単
結晶基板３００側を機械的研磨法により約２８０μｍ研
磨し、多孔質領域３０１を露出させた。続いてこの基板
を第１実施例と同様のフッ酸系エッチング液に浸し、多
孔質領域３０１のみを選択的にエッチングした。

【００６５】次に（図３−６）に示す工程において、後
は第１実施例と全く同様にして、透明基板上に液晶表示
装置を作製した。

【００６６】（実施例３）再び図１を用いて本発明の具
体的な第３実施例の詳細を図の工程順に説明する。

【００６７】図１−１から１−３までは、第１実施例と
同じ工程とした。

【００６８】次に（図１−４）に示す工程において、素
子が形成された基板をホットプレート上で加熱しなが
ら、シート状のフェノール系樹脂１０３を素子形成面１
０９上に貼り、更に４インチのシリコン支持基板１１１
を貼り合わせた。

【００６９】次に（図１−５）に示す工程において、上
記貼り合わせ基板を選択エッチング溶液中に浸し、多孔
質部分１０１のみを選択的にエッチングした。

【００７０】次に（図１−６）に示す工程において、多
孔質シリコン１０１がエッチングされたことによって露
出した素子形成面１０９の裏面に、プラズマＣＶＤによ
ってシリコン窒化膜１０７を０．０５μｍ堆積した。堆
積温度は２２０℃で行った。

【００７１】次に（図１−７）に示す工程において、上
記工程により得られた試料を４インチの溶融石英基板１
１０とシリコン窒化膜１０７面とをポリイミド樹脂系接
着剤１０８を用いて接着した。接着した基板を３５０℃
に加熱しながら、素子形成面１０９から支持基板１１１
を取り除いた。

【００７２】そして素子形成面１０９に残ったフェノー
ル系樹脂１０３をジクロロメタン中で洗浄し、更に残っ
たフェノール樹脂は酸素プラズマでアッシングし、透明
絶縁性基板上の単結晶シリコン薄膜に素子が形成された
ものを得た。

【００７３】更に出来上がった回路上に液晶を封入し、
パッケージングして光透過基板型の液晶表示装置を作製
した。

【００７４】また上述した各実施例においては、光透過
性絶縁基板を用いたが、光透過性の基板に限ることはな
いことは明らかである。

【００７５】

【発明の効果】以上詳述したように、多孔質シリコン上
にエピタキシャル成長した単結晶層に素子を形成し、素
子形成された単結晶層をワックス等によって一担支持基
板に保持させ、多孔質部分を選択エッチングして素子形
成された単結晶層を単独の薄膜（membrane）とし、これ
を接着剤を用いて透明絶縁性基板と接着し、ワックス等
と共に支持基板を分離するという方法によって、透明基
板上に高性能かつ高機能性の電子デバイスを容易に作製
できるようになった。

【００７６】本発明の主たる効果は、エピタキシャル成
長層は膜厚分布の制御が容易であるため、この成長層を
そのまま使用したＳＯＩ層の膜厚分布も極めて均一であ
ることと、多孔質シリコンと非多孔質シリコンにおける
エッチング速度比が極めて大きいため、従来の選択研磨
の選択エッチングに比べて、飛躍的にエッチングの制御
性が向上し、従って生産性が向上したこと、そして従来
から熱膨張係数の大きな違いにより実現が極めて困難で
あった、透明絶縁性基板上のシリコン単結晶薄膜デバイ
スを、容易に作製できるようにしたことである。

【００７７】また本方法によって得られたＳＯＩ基板は
光透過性であるので、この性質を利用した機能性デバイ
スを設計することが可能であるし、またＳＯＩ構造の大
規模集積回路を作製する目的に対しても、高価なＳＯＳ
や、ＳＩＭＯＸの代替足り得る半導体基板を提供するこ
とができるようになった。

【図面の簡単な説明】

【図１】本発明の第１、第３実施例による半導体素子の
作製方法の工程を説明するための模式的断面図である。

【図２】シリコン基板を多孔質する際の装置説明図であ
る。

【図３】本発明の第２実施例による半導体素子の作製方
法の工程を説明するための模式的断面図である。

【図４】多孔質シリコンと非多孔質シリコンのエッチン
グ速度比を示す図である。

【符号の説明】

１００，２００，３００単結晶シリコン基板１０１，３０１多孔質化したシリコン基板、又は多
孔質層１０２，３０２エピタキシャル成長層１０３，３０３ワックス又は熱可塑性樹脂１０７バリア層１０８，３０８接着剤１０９，３０９素子、又は素子形成面１１０，３１０透明絶縁性基板１１１，３１１支持基板２０４，２０４′ エッチング液２０５，２０５′ 正電極２０６，２０６′ 負電極

Claims

【特許請求の範囲】

【請求項１】シリコン単結晶基板の全体を多孔質化す
る工程と、該多孔質化した一表面上にシリコン単結晶薄膜をエピタ
キシャル成長する工程と、該エピタキシャル層に素子を形成する工程と、該素子形成面を任意の支持基板と、ワックス又は熱可塑
性樹脂を介して貼り合わせる工程と、前記貼り合わせた基板の多孔質シリコン部分を選択的に
エッチング除去する工程と、前記素子が形成されたエピタキシャル層を、他の絶縁性
基板と接着剤で貼り合わせる工程と、前記ワックス又は熱可塑性樹脂を、融解又は軟化させる
ことにより前記支持基板と前記素子が形成されたエピタ
キシャル層を分離する工程と、を含むことを特徴とする半導体素子の作製方法。
【請求項２】シリコン単結晶基板の片方の面の表層を
多孔質化する工程と、該多孔質化した表面上にシリコン単結晶薄膜をエピタキ
シャル成長する工程と、該エピタキシャル層に素子を形成する工程と、該素子形
成面を任意の支持基板と、ワックス又は熱可塑性樹脂を
介して貼り合わせる工程と、前記シリコン単結晶基板部分を研磨によって除去してか
ら、前記多孔質シリコン部分を選択的にエッチング除去
する工程と、前記素子が形成されたエピタキシャル層を他の絶縁性基
板と接着剤で貼り合わせる工程と、前記ワックス又は熱可塑性樹脂を、融解又は軟化させる
ことにより前記支持基板と前記素子が形成されたエピタ
キシャル層を分離する工程と、を含むことを特徴とする半導体素子の作製方法。
【請求項３】前記素子の形成されたエピタキシャル層
と前記接着剤との間に、可動イオンの拡散を防止するバ
リア層を設ける工程を含むことを特徴とする請求項１又
は２に記載の半導体素子の作製方法。
【請求項４】前記多孔質シリコン部の選択エッチング
は、フッ酸、過酸化水素水、アルコール系の混合エッチ
ング液により行うことを特徴とする請求項１又は２に記
載の半導体素子の作製方法。
【請求項５】前記多孔質化する工程が陽極化成である
請求項１又は２に記載の半導体素子の作製方法。
【請求項６】前記他の絶縁性基板がＳｉＯ₂ を主成分
とする透明絶縁性基板であることを特徴とする請求項１
又は２に記載の半導体素子の作成方法。
【請求項７】前記素子が形成されたエピタキシャル層
を、他の絶縁性基板と、前記接着剤を介さずに貼り合わ
せることを特徴とする請求項１又は２に記載の半導体素
子の作製方法。