JP3501642B2 - 基板処理方法 - Google Patents

基板処理方法

Info

Publication number
JP3501642B2
JP3501642B2 JP36101797A JP36101797A JP3501642B2 JP 3501642 B2 JP3501642 B2 JP 3501642B2 JP 36101797 A JP36101797 A JP 36101797A JP 36101797 A JP36101797 A JP 36101797A JP 3501642 B2 JP3501642 B2 JP 3501642B2
Authority
JP
Japan
Prior art keywords
substrate
single crystal
crystal silicon
porous
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36101797A
Other languages
English (en)
Other versions
JPH11195773A (ja
Inventor
憲二 山方
清文 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP36101797A priority Critical patent/JP3501642B2/ja
Priority to SG1998005837A priority patent/SG70663A1/en
Priority to US09/211,570 priority patent/US6200878B1/en
Priority to TW087120964A priority patent/TW425628B/zh
Priority to EP98310477A priority patent/EP0926712A3/en
Priority to AU98179/98A priority patent/AU721781B2/en
Priority to CN98126345A priority patent/CN1127122C/zh
Priority to KR10-1998-0058987A priority patent/KR100363124B1/ko
Publication of JPH11195773A publication Critical patent/JPH11195773A/ja
Priority to US09/680,376 priority patent/US6428620B1/en
Application granted granted Critical
Publication of JP3501642B2 publication Critical patent/JP3501642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/15—Preparing bulk and homogeneous wafers by making porous regions on the surface
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1924—Preparing SOI wafers with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ基板を大量
且つ均質に生産することを主目的とし、詳しくはＳＯＩ
基板を作成するために用いる多孔質シリコンを形成する
ための基板処理方法及び装置及びＳＯＩ基板に関するも
のである。
【０００２】
【従来の技術】多孔質シリコンは、A.Uhlir及びD.R.Tur
nerにより、フッ化水素酸（以降「フッ酸」と略記す
る）の水溶液中において正電位にバイアスされた単結晶
シリコンの電解研磨の研究過程において発見された。
【０００３】その後多孔質シリコンの反応性に富む性質
を利用して、シリコン集積回路製造工程において厚い絶
縁物の形成が必要な素子間分離工程に応用する検討がな
され、多孔質シリコン酸化膜による完全分離技術(FIPO
S:Full Isolation by PorousOxidized Silicon) などが
開発された（K.Imai,Solid State Electron 24, 159,19
81）。これが多孔質シリコンをＳＯＩ（シリコン オン
インシュレータ）技術に応用した最初の例である。
【０００４】また最近では多孔質シリコン基板上に成長
させたシリコンエピタキシャル層を、酸化膜を介して非
晶質基板上や単結晶シリコン基板上に貼り合わせる、直
接接合技術などへの応用技術が開発された（特開平5-21
338号）。
【０００５】この技術の詳細は次の通りである。まず第
１の基板を、フッ酸溶液を代表とする電解質溶液中で電
解エッチングをかけることにより前記基板の表面に多孔
質シリコン層を形成する。次いで多孔質シリコン層上に
シリコン単結晶膜をエピタキシャル成長させる。この成
長層は下地が多孔質でありながら、非多孔質の単結晶薄
膜として成長する。次いでこのエピタキシャル層の表面
を酸化する。そしてこの酸化膜表面と第２の基板とを洗
浄後に貼り合わせ、熱処理を施して一体化する。次に第
1の基板の裏面側から研削を行ない、多孔質層を表出さ
せる。そして最後に表面に露出した多孔質シリコン層を
単結晶シリコン薄膜を残してエッチング除去し、ＳＯＩ
構造の基板を得る。
【０００６】
【発明が解決しようとする課題】しかしながら、従来で
は、上記の多孔質シリコン層をエッチングにより除去す
る場合に、多孔質シリコン層が単結晶シリコン薄膜上に
部分的に残ってしまう場合があるという課題があった。
【０００７】従って、本発明は上述した課題に鑑みてな
されたものであり、その目的は、多孔質シリコン層をエ
ッチングにより除去する工程において、良好にエッチン
グ処理を行なうことができる基板処理方法及び装置を提
供することである。
【０００８】また、本発明の他の目的は上記の処理方法
及び装置により製造されたＳＯＩ基板を提供することで
ある。
【０００９】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明に係わる基板処理方法
は、電解質溶液中で単結晶シリコン基板に陽極化成処理
を施して前記単結晶シリコン基板の主表面に多数の微細
孔からなる多孔質シリコン層を形成する陽極化成工程
と、前記多孔質シリコン層上に単結晶シリコン膜を成長
させるシリコン膜形成工程と、前記多孔質シリコン層上
に前記単結晶シリコン膜を有する第１の基板と第２の基
板とを前記単結晶シリコン膜が内側に位置するように貼
り合わせ、前記多孔質シリコン層を露出させる露出工程
と、前記露出した多孔質シリコン層をエッチングして前
記単結晶シリコン膜上から前記多孔質シリコン層を取り
除くエッチング工程とを具備し、前記陽極化成工程後で
あって且つ前記単結晶シリコン膜形成工程前の水洗の際
に、前記微細孔の内壁が前記電解質溶液中から水洗に移
るまでに大気に曝される時間を、前記エッチング工程に
おいて前記単結晶シリコン膜上から前記多孔質シリコン
層の取り残しが生じない時間内に抑えることを特徴とし
ている。
【００１０】また、本発明に係わる基板処理方法は、電
解質溶液中で単結晶シリコン基板に陽極化成処理を施し
て前記単結晶シリコン基板の主表面に多数の微細孔から
なる多孔質シリコン層を形成する陽極化成工程と、前記
多孔質シリコン層上に単結晶シリコン膜を成長させるシ
リコン膜形成工程と、前記多孔質シリコン層上に前記単
結晶シリコン膜を有する第１の基板と第２の基板とを前
記単結晶シリコン膜が内側に位置するように貼り合わ
せ、前記多孔質シリコン層を露出させる露出工程と、前
記露出した多孔質シリコン層をエッチングして前記単結
晶シリコン膜上から前記多孔質シリコン層を取り除くエ
ッチング工程とを具備し、前記陽極化成工程後であって
且つ前記単結晶シリコン膜形成工程前の水洗の際に、前
記微細孔の内壁が前記電解質溶液中から水洗に移るまで
に大気に曝される時間を、前記微細孔の内壁に前記電解
質溶液によって生成される化合物が付着するまでの時間
未満とすることを特徴としている。
【００１１】また、この発明に係わる基板処理方法にお
いて、前記電解質溶液がフッ酸を含む混合液であること
を特徴としている。
【００１２】また、この発明に係わる基板処理方法にお
いて、前記化合物がＨ2ＳｉＦ6であることを特徴として
いる。
【００１３】また、この発明に係わる基板処理方法にお
いて、前記第１の基板と第２の基板の貼り合わせ後に熱
処理を行うことを特徴としている。
【００１４】また、この発明に係わる基板処理方法にお
いて、前記露出工程において、前記単結晶シリコン基板
を分離することによって前記多孔質シリコン層を露出さ
せることを特徴としている。
【００１５】また、この発明に係わる基板処理方法にお
いて、前記露出工程において、前記単結晶シリコン基板
を研磨あるいは研削によって除去することによって前記
多孔質シリコン層を露出させることを特徴としている。
【００１６】また、この発明に係わる基板処理方法にお
いて、前記微細孔の内壁が前記電解質溶液中から水洗に
移るまでに大気に曝される時間を３分以内とすることを
特徴としている。
【００１７】また、この発明に係わる基板処理方法にお
いて、前記微細孔の内壁が前記電解質溶液中から水洗に
移るまでに大気に曝される時間を２分以内とすることを
特徴としている。
【００１８】また、本発明に係わる基板処理方法は、電
解質溶液中で単結晶シリコン基板に陽極化成処理を施し
て前記単結晶シリコン基板の主表面に多数の微細孔から
なる多孔質シリコン層を形成する陽極化成工程と、前記
多孔質シリコン層上に単結晶シリコン膜を成長させるシ
リコン膜形成工程と、前記多孔質シリコン層上に前記単
結晶シリコン膜を有する第１の基板と第２の基板とを前
記単結晶シリコン膜が内側に位置するように貼り合わ
せ、前記多孔質シリコン層を露出させる露出工程と、前
記露出した多孔質シリコン層をエッチングして前記単結
晶シリコン膜上から前記多孔質シリコン層を取り除くエ
ッチング工程とを具備し、前記陽極化成工程後であって
且つ前記単結晶シリコン膜形成工程前の水洗の際に、前
記単結晶シリコン基板が前記電解質溶液中から水洗に移
るまでの間、前記微細孔が前記電解質溶液でほぼ満たさ
れた状態を維持することを特徴としている。
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【発明の実施の形態】以下、本発明に係わる基板処理装
置（主に陽極化成装置）の実施形態について説明するの
であるが、その前に、実施形態の陽極化成装置を工程の
一部に用いて半導体基体を製造する方法の一実施形態に
ついて説明する。
【００４８】図１は、半導体基体の製造方法を示す工程
図である。概略的に説明すると、この製造方法は、単結
晶シリコン基板に多孔質シリコン層を形成し、該多孔質
シリコン層の上に非多孔質層を形成し、その上に好まし
くは絶縁膜を形成した第１の基板と、別途用意した第２
の基板とを、該絶縁膜を挟むようにして張り合わせた後
に、第１の基板の裏面から単結晶シリコン基板を除去
し、さらに多孔質シリコン層をエッチングして半導体基
板を製造するものである。
【００４９】以下、図１を参照しながら半導体基体の具
体的な製造方法を説明する。
【００５０】先ず、第１の基板を形成するための単結晶
Ｓｉ基板５１を用意して、その主表面上に多孔質Ｓｉ層
５２を形成する（図１（ａ）参照）。この多孔質Ｓｉ層
５２は、単結晶基板５１の主表面を後述する一実施形態
に係る陽極化成装置により処理することにより形成する
ことができる。
【００５１】次いで、多孔質Ｓｉ層５２の上に少なくと
も一層の非多孔質層５３を形成する（図１（ｂ）参
照）。非多孔質層５３としては、例えば、単結晶Ｓｉ
層、多結晶Ｓｉ層、非晶質Ｓｉ層、金属膜層、化合物半
導体層、超伝導体層等が好適である。また、非多孔質層
５３には、ＭＯＳＦＥＴ等の素子を形成しても良い。
【００５２】非多孔質層５３の上には、ＳｉＯ2層５４
を形成し、これを第１の基板とすることが好ましい（図
１（ｃ）参照）。このＳｉＯ2層５４は、後続の工程で
第１の基板と第２の基板５５とを貼り合わせた際に、そ
の貼り合わせの界面の界面準位を活性層から離すことが
できるという意味でも有用である。
【００５３】次いで、ＳｉＯ2層５４を挟むようにし
て、第１の基板と第２の基板５５とを室温で密着させる
（図１（ｄ）参照）。その後、陽極接合処理、加圧処
理、あるいは必要に応じて熱処理を施すこと、あるいは
これらの処理を組合わせることにより、貼り合わせを強
固なものにしても良い。
【００５４】非多孔質層５３として、単結晶Ｓｉ層を形
成した場合には、該単結晶Ｓｉ層の表面に熱酸化等の方
法によってＳｉＯ2層５４を形成した後に第２の基板５
５と貼り合わせることが好ましい。
【００５５】第２の基板５５としては、Ｓｉ基板、Ｓｉ
基板上にＳｉＯ2層を形成した基板、石英等の光透過性
の基板、サファイヤ等が好適である。しかし、第２の基
板５５は、貼り合わせに供される面が十分に平坦であれ
ば十分であり、他の種類の基板であっても良い。
【００５６】なお、図１（ｄ）は、ＳｉＯ2層５４を介
して第１の基板と第２の基板とを貼り合わせた状態を示
しているが、このＳｉＯ2層５４は、非多孔質層５３ま
たは第２の基板がＳｉでない場合には設けなくても良
い。
【００５７】また、貼り合わせの際には、第１の基板と
第２の基板との間に絶縁性の薄板を挟んでも良い。
【００５８】次いで、多孔質Ｓｉ層５２を境にして、第
１の基板を第２の基板より除去する（図１（ｅ）参
照）。除去の方法としては、研削、研磨或いはエッチン
グ等による第１の方法（第１の基板を廃棄）と、多孔質
層５２を境にして第１の基板と第２の基板とを分離する
第２の方法とがある。第２の方法の場合、分離された第
１の基板に残留した多孔質Ｓｉを除去し、必要に応じて
その表面を平坦化することにより再利用することができ
る。
【００５９】次いで、非多孔質層５３を残して、多孔質
Ｓｉ層５２のみをエッチングして除去する（図１（ｆ）
参照）。
【００６０】図１（ｅ）は、上記の製造方法により得ら
れる半導体基板を模式的に示している。この製造方法に
よれば、第２の基板５５の表面の全域に亘って、非多孔
質層５３（例えば、単結晶Ｓｉ層）が平坦かつ均一に形
成される。
【００６１】例えば、第２の基板５５として絶縁性の基
板を採用すると、上記製造方法によって得られる半導体
基板は、絶縁された電子素子の形成に極めて有用であ
る。
【００６２】なお、図１（ａ）に示した陽極化成反応に
よるシリコン基板の多孔質化、すなわち、細孔の形成処
理は、例えばＨＦ溶液中で行われる。この処理には、シ
リコン結晶中の正孔の存在が不可欠であることが知られ
ており、その反応のメカニズムは次のように推定され
る。
【００６３】先ず、ＨＦ溶液中で電界を与えられたシリ
コン基板内の正孔がマイナス電極側の表面に誘起され
る。その結果、表面の未結合手を補償する形で存在して
いるＳi−Ｈ結合の密度が増加する。このときマイナス
電極側のＨＦ溶液中のＦイオンがＳi−Ｈ結合に対して
求核攻撃を行ってＳi−Ｆ結合を形成する。この反応に
よりＨ2分子が発生すると同時にプラス電極側に１個の
電子が放出される。Ｓi−Ｆ結合の分極特性のために表
面近傍のＳi−Ｓi結合が弱くなる。この弱いＳｉ−Ｓｉ
結合はＨＦ或いはＨ2Ｏに攻撃され、結晶表面のＳｉ原
子はＳiＦ4となって結晶表面から離脱する。その結果、
結晶表面に窪みが発生し、この部分に正孔を優先的に引
き寄せる電場の分布（電界集中）が生じ、この表面異質
性が拡大してシリコン原子の蝕刻が電界に沿って連続的
に進行する。なお、陽極化成処理に使用する溶液は、Ｈ
Ｆ溶液に限らず、他の電解質溶液であっても良い。
【００６４】上記図１（ａ）から図１（ｅ）に示したプ
ロセスの技術的ポイントの１つに最後の単結晶シリコン
薄膜を残して多孔質シリコン層をエッチングして除去す
る工程が挙げられる。残しておかなければならないエピ
タキシャルシリコン層（単結晶シリコン薄膜）も、除去
しようとする多孔質シリコン層も同じ単結晶シリコンな
ので、化学エッチング速度は基本的に同じであると考え
られる。しかしながらこのプロセスに於いて、超薄膜
（０．１μｍ程度）のＳＯＩ膜を膜厚分布良く形成する
のに必要なエッチング選択比は約100000倍とされてい
る。上記プロセスではこの選択比を実現しているのであ
る。多孔質シリコンのエッチング速度が非多孔質シリコ
ンのそれよりも10万倍も速いのは、多孔質の孔の中に染
み込んでいったエッチング液が、孔の壁をエッチングし
て、多孔質層全体を物理崩壊させるというモードが起こ
っているためであると考えられている。
【００６５】ところで上記プロセスを行なう際の多孔質
シリコンを形成する装置、即ち陽極化成装置としては、
代表的にはシリコン基板をその周辺（ベベリング）領域
で支持するもの（特開平5-198556号）などが挙げられ
る。この陽極化成装置の構成は、まずシリコン基板をそ
のベベリング部で外周全体を支持し、化成槽内にセット
する。化成槽の両端には白金などの金属電極が配置され
ていて、化成槽にはフッ酸などの電解液が満たされてい
る。電解液には化成反応により出てくる気体（泡）を効
率よく基板表面から除去する目的で、アルコールを添加
しておくことが多い。基板の表面側と裏面側は電解液が
基板によって分離されている。この状態で基板の表面側
の電極にマイナスの電位を与えると、基板の表面側が陽
極化成される。
【００６６】陽極化成工程におけるシリコンのエッチン
グは次の様な反応式で説明されている。
【００６７】Ｓｉ + ２ＨＦ + (２−ｎ)e+ → ＳｉＦ2
+ ２Ｈ+ ＋ ne- ２ＳｉＦ2 → Ｓｉ + ＳｉＦ4 ＳｉＦ4 + ２ＨＦ → Ｈ2ＳｉＦ6 つまりフッ酸によってシリコン化合物Ｈ2ＳｉＦ6が生成
されることにより、シリコンがエッチングされる。また
上記反応式よりＨＦ（フッ酸）の濃度が高くなるとＨ2
ＳｉＦ6が大量に生成されることも示している。このＨ2
ＳｉＦ6はフッ酸を始めとする酸、またはアルカリ溶液
と極めて反応し難い、即ち溶け難い性質を有している。
【００６８】また陽極化成反応の進行はまず基板表面に
数十〜数百Åの細孔が形成され、電界方向に沿って細孔
が延びて行く。つまり電解液（フッ酸溶液）が細孔の中
に入り、孔の先端で反応を起こすのである。そして電界
がなくなっても、フッ酸溶液は細孔の中に閉じ込められ
たままになっている。この時に問題になるのは細孔中に
閉じ込められたフッ酸溶液が、電界がなくなった後も反
応を続け、細孔内でＨ2ＳｉＦ6を生成し続けることであ
る。生成されたＨ2ＳｉＦ6は孔の内壁に付着すると、プ
ロセスの最後に行なう多孔質シリコン層のエッチングに
よる除去ができなくなってしまうのである。
【００６９】エッチングを無理なく行なうためには、細
孔内でのＨ2ＳｉＦ6の発生を抑える必要がある。そのた
めには細孔内でのＨＦの濃度が高くならないようにする
ことが重要である。
【００７０】図８は陽極化成処理が終了し、少し時間を
おいて（例えば７分間）水洗、乾燥を行なった際の、孔
内の状態をモデル化したものを示している。図８（ａ）
は陽極化成処理が終わって、大気中に取り出した直後の
多孔質層の様子を断面で示している。基板６０１は陽極
化成によって細孔６０２が形成され、その中にフッ酸溶
液６０３が残っている。フッ酸溶液は前述したように、
フッ酸とアルコールの混合溶液であることが多い。
【００７１】図８（ｂ）は大気中に数分間放置した時の
様子を示している。フッ酸溶液中の水分、またはアルコ
ールの場合はなおさら蒸発し易く、蒸発の結果溶液が濃
縮されたようになる。
【００７２】図８（ｃ）は水洗をしている様子を示す。
フッ酸処理した基板は、水洗等を行なってフッ酸を除去
してから次工程に進めるのが通常である。この時液体
（洗浄水、具体的には純水）は、毛細管現象で細孔の中
に浸入し、濃いフッ酸溶液と混合し、続いて孔の外へフ
ッ酸が拡散して行くことで孔内が純水と置換され、洗浄
される。毛細管現象で液体が孔内に浸入する場合の浸入
深さＨは、次の式で示される。
【００７３】Ｈ＝２γ・cosθ／ aρg ここでγは表面張力、θは基板に対する液体の濡れ角、
aは多孔質の孔径、ρは液体の密度、ｇは重力加速度で
ある。この時フッ酸処理をされている基板６０１の表面
は疎水性になっているため、水の濡れ角θが極めて大き
く、従って水の浸入深さＨは殆ど零に近い。つまり洗浄
水は細孔の中にはあまり入って来れない。そのため細孔
の表面近傍に空気の層６０４が形成されてしまうのであ
る。すると水洗浄が終了して、水分をスピンドライヤー
等で除去しても、細孔中のフッ酸は置換されずに益々濃
度を高めて行き、最後に細孔中の溶液が完全に乾燥し
て、図８（ｄ）に示す様に生成物６０６が孔の壁面に付
着する。この生成物６０６は前述したＨ2ＳｉＦ6であ
る。
【００７４】一方図９は陽極化成処理が終了して、直ち
に水洗浄を行なった場合の様子を示している。
【００７５】図９（ａ）は陽極化成処理が終わって、大
気中に取り出した直後の多孔質層の様子を断面で示して
いる。図９（ｂ）は基板７０１を純水７０５中に直ちに
移した場合を示している。
【００７６】細孔中のフッ酸溶液７０３の液面は、基板
７０１の表面とほぼ同一であるため、空気の層が形成さ
れることなく純水７０５と溶液７０３は混合する。そし
て十分な水洗浄を行なうことでフッ酸溶液７０３の濃度
は希釈され、殆どが水に置換される。これをスピンドラ
イヤー等で乾燥させると、図９（ｃ）のように、細孔中
に何の生成物のない多孔質シリコン層が得られる。
【００７７】そこで陽極化成終了後の基板の大気放置時
間と、最終プロセスの多孔質エッチング残りの関係を、
実験により観察した結果を図１０に示す。実験の条件は
次の通りである。
【００７８】基板…６インチＰ型（0.01〜0.02Ωcm）、
厚み６２５μm 電解質溶液…ＨＦ：Ｃ2Ｈ5ＯＨ =２：1 化成電流…１ mA/cm2 化成時間…１１分 上記の陽極化成処理を行なった後にエピタキシャル成長
を０．３μm、エピタキシャル成長層の酸化を０．２μ
ｍ行ない、第２の基板であるシリコン基板と洗浄後に貼
り合わせる。貼り合わせ後に１１００℃で２時間の熱処
理を施す。前記多孔質処理した側の基板を、バックグラ
インダーと呼ばれる研削装置で約６１５μｍ研削する
と、多孔質シリコン層が露出する。その基板をＨＦ：Ｈ
2Ｏ2 =１：１００溶液でエッチングする。
【００７９】その結果図１０の様な差が現れる。図面上
から、陽極化成処理後の大気放置時間が夫々１０分、７
分、５分、３分である。斜線の部分にエッチングできず
に残った多孔質層がある。この結果から、明らかに陽極
化成処理後の大気放置時間と、多孔質のエッチング特性
に関係が見出せる。即ち大気放置時間は、短ければ短い
程良いことは明らかである。しかし実際のプロセスに於
いては実質上いくらかの時間を考慮しなければならな
い。例えば陽極化成装置を自動化するのであれば、排液
時間、給水時間、ロボットの動作時間等を十分に考慮し
て設計しなければならない。
【００８０】実験結果から得られた結論として、陽極化
成処理後に電解液から出された基板が大気に曝される許
容時間は、３分以内である。しかしフッ酸濃度の高い溶
液を用いる場合には、３分の大気曝露時間でもエッチン
グ残りが生ずる場合があるので、好ましくは２分以内の
大気放置時間に抑えるべきである。
【００８１】本発明の好適な実施形態に係る陽極化成装
置は、前述したように大量且つ均質なＳＯＩ基板を提供
する本発明の目的に従い、基板搬送ロボットなどを備え
た自動装置であって、複数の基板を一括で陽極化成でき
るような構造を有し、且つその全ての基板が陽極化成処
理終了から純水洗浄に移るまでの大気に曝されている時
間が、一様に３分以内になるような構造も併せて有す
る。
【００８２】装置の構造を決めるにあたって重要な項目
は、何枚の基板を一括で処理するかである。例えば基板
搬送ロボットが枚葉移載方式であれば、化成槽から純水
リンス槽に一枚の基板を移す時間により、装置の処理枚
数が決まる。仮に基板の移載時間が1枚あたり２０秒だ
とすると、３分以内に全ての搬送を終了するという条件
に於いて、単純には９枚の基板が一括処理できる装置が
可能となる。
【００８３】しかしながら実際上は、陽極化成処理が終
了し、電解液を排液してから基板の移載を行なうものと
すると、排液時間も考慮に入れなければならない。つま
りこの化成槽の基板を保持する向きが、基板を垂直に並
べて処理するものであれば、排液時に基板の上部が先に
大気に曝されて、下部は最後に大気に触れる。この時最
初に大気に曝された部分を基準に考えなければならない
ので、排液時間が問題になるのである。前記ロボットを
有する装置に、排液時間が仮に４０秒である条件を付加
すると、移載時間が２０秒だとして、３分以内の移載完
了のためには７枚の基板しか移載できないことになり、
従って装置も７枚一括処理装置となる。
【００８４】しかしながら排液を行なわない装置も有り
得る。排液をしなければ純粋にロボットの移載時間だけ
が問題となり、基板1枚あたりの移載が３分以内で行わ
れれば良い。そして一括処理の枚数には基本的には制限
がなくなる。ただしこの場合十分に注意しなければなら
ないのは、搬送ロボットが電解液中に入って行かなけれ
ばならないので、ロボットのアームや基板の支持部分の
耐薬品性を考慮しなければならない。またロボットが薬
液に漬かることによって、パーティクルや不純物を槽内
に持ち込むことに対して十分に留意しなければならな
い。
【００８５】また別の形態として、陽極化成処理後の基
板移載を行なわない事も考えられる。これは陽極化成処
理が終了した後、電解液を排液し、続いて同じ槽内に純
水を給水してリンスするものである。この場合は排液時
間と給水時間のみが問題となる。例えば排液を４０秒、
給水を４０秒で行なえば、基板の上端部が大気に曝され
ている時間は３分以内が達成されることになる。十分な
純水リンスを行なった後では、時間をかけて乾燥ステー
ジ、或は別の洗浄ステージに移載できるので、この場合
も処理枚数の制限は基本的には受けない。
【００８６】また別の形態として、基板の移載方式が一
括移載方式の搬送ロボットを有する化成装置が考えられ
る。これは例え基板が何枚あっても一回の移載で終了す
るので、排液の時間と一回分の移載の時間だけを考慮に
入れれば良い。また排液をした後、同じ槽で給水できる
構造を有する化成装置であっても、一括移載のプロセス
時間短縮のメリットとの組み合わせは有効である。但し
一括移載は化成装置内での基板の支持方法を十分に考慮
しないと実現困難である。何故なら陽極化成は基板の周
囲を完全にシールして、電流の漏洩を防ぎつつ行なうの
で、ロボットが基板をホルダーにセットする際、或はホ
ルダーにセットされている基板を一括で保持する際にシ
ールが邪魔になるからである。
【００８７】（第１の実施形態）次に本発明の第１の実
施形態について図を用いて説明する。
【００８８】図２乃至４に第１の実施形態の陽極化成装
置のホルダー、基板搬送ロボット、陽極化成槽の概略図
とこれを用いた陽極化成システムを示す。
【００８９】本実施形態では３枚一括処理の陽極化成装
置の例を示す。図２は化成装置内の基板保持部分（以後
「ホルダー」と呼ぶ）と基板搬送ロボットの概略図を示
している。
【００９０】ホルダー１０２は四角い板のほぼ中心に円
形の開口部１０３が設けられていて、開口部に沿って円
環状の基板吸着パッド（以後「パッド」と略す）１０４
が埋め込まれている。パッド表面には溝が形成されてい
て、パッドの裏面から、減圧ライン１０５を通して溝の
中を減圧状態にすることができる。１０６ａ，１０６ｂ
は夫々基板搬送ロボットであり、２つが１組で動作す
る。
【００９１】まずロボット１０６ａが基板１０１の裏面
を真空吸着により保持し、ホルダー１０２の面と平行に
なるように近づける。次にロボット１０６ｂがホルダー
１０２の開口部１０３からＬ字型に曲がった部分をくぐ
らせて、基板１０１が近づいて来るのを待ち受ける。ロ
ボット１０６ｂは１０６ａと同様に真空吸着機能を有し
ている。
【００９２】基板１０１の裏面がロボット１０６ｂの先
端に接触すると、ロボット１０６ｂは基板１０１を吸着
保持し、ロボット１０６ａは吸着を解除して上方へ逃げ
る。
【００９３】次いでロボット１０６ｂが図面右方向へ移
動することにより、基板１０１の裏面がパッド１０４に
接触する。この時パッド１０４の溝の中は減圧ライン１
０５により減圧されていて、基板１０１を吸着保持す
る。ロボット１０６ｂは開口部１０３をくぐり、上方へ
と逃げる。以上のようにして基板１０１をホルダー１０
２に保持する。また基板１０１を取り外す時は、上記の
手順の逆の動作を行なう。
【００９４】図３は図２で示されたホルダーが３枚配置
されている陽極化成装置の概略断面図である。
【００９５】化成槽２１０の両端にマイナス電極２０６
ａと、プラス電極２０６ｂが組み込まれており、その電
極に挟まれる様に、ホルダー１０２が３枚直列に並んで
いる。図３では基板２０１が既にホルダー１０２に保持
されている様子を示している。電極とホルダー、又はホ
ルダーとホルダーの間には電解液２０９（具体的にはフ
ッ酸）が満たされており、基板１０１によって夫々が分
離している。陽極化成はこの状態で電極２０６ａと２０
６ｂの間に直流の電圧を印加することにより行われる。
化成処理が終了した後に、排液口２０８から電解液２０
９を排出する。
【００９６】図４は上記の陽極化成装置を組み込んだ陽
極化成システムの平面図を示している。システムを構成
するステージには、左からローダー３０１、化成槽３０
２、水洗槽３０３、ロボットドライヤー３０９、スピン
ドライヤー３０４、アンローダー３０５が配置されてお
り、その配列方向に移動軸を持った基板枚葉搬送ロボッ
ト１０６とキャリア搬送ロボット３０７が備えられてい
る。更に基板枚葉搬送ロボットは図２に示した様に、１
０６ａと１０６ｂの２つの部分からなっている。またこ
のシステムは、陽極化成槽の中の電解液が循環ろ過する
システム３０８を有している。また、キャリア搬送ロボ
ット３０７は、基板をキャリアごと水洗槽３０３からス
ピンドライヤー３０４に移動した後、水洗槽３０３に戻
る途中でロボットドライヤー３０９により乾燥される。
【００９７】上記のシステムを用いてシリコンの陽極化
成を行なった。
【００９８】化成の条件は電解液としてフッ酸とエタノ
ールを２：１で混合したものを用いた。化成時の電流密
度は１mA/cm2とし、１１分の処理を行なった。化成処理
終了後、排液ポンプ（不図示）により３０秒かけて電解
液を排出した。排液が完了すると同時に基板枚葉搬送ロ
ボット１０６で、マイナス電極に近い側の化成基板から
順に、水洗槽３０３の中に予めセットしておいたウェハ
ーキャリアに移載した。この時１枚目の基板を移載する
のに２５秒要し、２枚目と３枚目は夫々２３秒、２１秒
要した。従って化成処理終了後、排液を開始してから３
枚の基板を全て水洗槽３０３に移載するまでに、１分３
９秒を要した。
【００９９】上記プロセスにより形成された多孔質シリ
コン上に、市販のＣＶＤ装置を用いて、０．３μ m厚の
単結晶シリコン層のエピタキシャル成長を行なった。次
いでエピタキシャル成長層の表面を０．２μｍ酸化し
た。この基板と予め用意しておいたシリコン基板を、双
方とも酸及びアルカリの薬液を使った洗浄を行ない、清
浄な雰囲気下で互いを貼り合わせた。貼り合わせた基板
は窒素雰囲気中１１００℃で２時間の熱処理を行ない、
２枚の基板を一体化した。
【０１００】次に一体化した基板の陽極化成した側か
ら、バックグラインダーを用いて研削を行ない、多孔質
層が露出するまでシリコン基板部分を除去した。多孔質
シリコンが表出した後、エピタキシャル成長層を残して
多孔質部分を除去するために、フッ酸と過酸化水素水の
１：１００混合液に浸し、約２時間おいた。すると多孔
質部分はきれいに除去され、エピタキシャルシリコン層
が表面に現れた。以上のプロセスにより、活性層０．２
μｍ、埋め込み酸化膜層０．２μmのＳＯＩ基板が得ら
れた。
【０１０１】（第２の実施形態）図２乃至４を用いて第
２の実施形態を説明する。
【０１０２】第２の実施形態は第１の実施形態と同様の
ホルダー、同様の基板搬送ロボットを用いる。但し図３
において３枚だったホルダーの数は２５枚に増加する。
【０１０３】基板搬送ロボットの動作とスピードは第１
の実施形態と同等なものを使うので、２５枚の基板を枚
葉で移載するとかなりの時間がかかってしまう。
【０１０４】そこで本実施形態では陽極化成処理終了後
に電解液を排液しないことにする。即ちフッ酸、アルコ
ール系の電解液の中に基板枚葉搬送ロボット１０６のア
ームを浸して、液中から直に基板を取ってくる。従って
夫々の基板が大気に曝される時間は、基板が電解液の液
中から取り出されて水洗槽３０３の純水中に没するまで
の、ロボット１０６の搬送時間となる。この時ロボット
１０６のアーム部分と基板を吸着する部分の材質は、耐
フッ酸性の材料に限定される。この実施形態ではロボッ
トのアームはテフロン管（テフロンは米国du Pont社の
商品名）の中に剛性の高いステンレススチールの棒材を
通したものを用い、ロボット１０６ｂ（図２）の吸着部
分はフッ素ゴムを用いた。
【０１０５】水洗槽３０に移された２５枚の基板は、最
後の基板が水洗槽３０３に移されてから４０分間の純水
洗浄が行われた。そしてこの後のプロセスは第１の実施
形態と同様に行ない、第１の実施形態同様に多孔質残り
のない、均質なＳＯＩ基板が２５枚得られた。
【０１０６】（第３の実施形態）図２乃至４を用いて第
３の実施形態を説明する。
【０１０７】第３の実施形態は第２の実施形態と同様の
ホルダー、同様の基板搬送ロボットを用いる。即ちホル
ダーは２５枚にして用いる。第３の実施形態では陽極化
成処理終了後に電解液を排液するが、その直後に水洗槽
３０３に基板を移さないで、化成槽３０２の中に純水を
導入し、化成槽３０２中で水洗浄を十分に行なう。この
時２５枚の基板が大気に曝される時間は、電解液を排液
する時間約３０秒と、純水を供給する時間の約４０秒、
併せて約１分１０秒である。
【０１０８】化成槽３０２内での純水リンス時間は約４
０分間行なった。その後に化成槽３０２中の純水を排水
して、基板枚葉搬送ロボット１０６で基板を水洗槽３０
に移した。２５枚の基板を全て化成槽から水洗槽３０３
に移すのに、約１２分の時間がかかるが、この時には多
孔質の孔中に残っていた電解液は殆ど純水に置換されて
いるので構わない。水洗槽３０３に移された２５枚の基
板は、最後の基板が水洗槽３０３に移されてから１０分
間の純水洗浄が行われた。そしてこの後のプロセスは第
１の実施形態と同様に行ない、第１の実施形態同様に多
孔質残りのない、均質なＳＯＩ基板を２５枚得た。
【０１０９】（第４の実施形態）図２乃至４を用いて第
４の実施形態を説明する。
【０１１０】第４の実施形態は第３の実施形態とホルダ
ー形状、ホルダー数、基板搬送ロボット等全く同じ装置
構成で行なう。前例と異なる点は第３の実施形態では陽
極化成処理終了後に電解液を排液するが、第４の実施形
態では排液もしない。また、排液をしないまま基板も化
成槽３０２中に保持されたまま、化成槽３０２の中に純
水を導入し、化成槽３０２中で純水置換を行なう。
【０１１１】この時２５枚の基板が大気に曝される時間
は、ゼロである。但しこの場合電解液は薄められて捨て
られてしまうので、陽極化成処理としては１バッチのみ
の使用となる。また電解液を純水で徐々に薄めて行くの
で、完全に水に置換するまでの時間が多めに必要とな
る。この例では化成槽３０２内での純水リンス時間は約
１時間２０分行なった。その後に化成槽３０２中の純水
を排水して、基板枚葉搬送ロボット１０６で基板を水洗
槽３０３に移した。水洗槽３０３に移された２５枚の基
板は、最後の基板が水洗槽３０３に移されてから１０分
間の純水洗浄が行われた。そしてこの後のプロセスは第
１の実施形態と同様に行ない、第１の実施形態同様に多
孔質残りのない、均質なＳＯＩ基板を２５枚得た。
【０１１２】（第５の実施形態）図２及び図５乃至図７
を用いて第５の実施形態を説明する。
【０１１３】第５の実施形態は第４の実施形態とホルダ
ー形状、ホルダー数は全く同じ装置構成で行なう。しか
し基板の搬送系を含む全体のシステムが全く異なる。
【０１１４】図５は第５の実施形態の陽極化成システム
を示す概略平面図である。
【０１１５】まず基板はキャリアに納められたままロー
ダー４０１に置かれる。このローダー４０１はアンロー
ダーとしても機能する。ローダー４０１によって定位置
に運ばれたキャリアから、基板が１枚ずつ基板枚葉搬送
ロボット４０８で、ボート４０２に移載される。ボート
４０２の溝ピッチは２５ｍｍ間隔に２５本切ってある。
２５枚の基板がボート４０２に全て並べられた後、基板
一括搬送ロボット４０９ａによって一括保持される。ロ
ボット４０９ａの詳細な形状は図６に示されている。こ
れは機能的には図２の基板搬送ロボット１０６ａと同じ
だが、但し１つのアームに２５本の吸着機能が付けられ
ている。
【０１１６】２５枚の基板はロボット４０９ａに保持さ
れたまま、陽極化成槽４０３まで搬送される。そして基
板をホルダーにセットする際に、図２と同様の機構で行
なうのだが、図２の基板搬送ロボット１０６ｂの代わり
に、図７に示すような１０６ｂが２５本並んだような形
状のロボット４０９ｂを用いる。基板一括搬送ロボット
４０９ｂに２５枚の基板が一括で受け渡され、一括でホ
ルダーにセットされる。
【０１１７】陽極化成処理が終了した後は、電解液は約
３０秒かけて排液される。そして再び基板一括搬送ロボ
ット４０９ａ及び４０９ｂを用いて、陽極化成槽４０３
から水洗槽４０４に搬送される。水洗槽４０４の中には
陽極化成装置の前段にあったものと同じボート４０５が
沈められている。基板はこのボート４０５の上に置かれ
る。この間の搬送時間は約４０秒であり、化成終了後の
排液時間を加えても約１分１０秒である。水洗槽４０４
で３０分間の水洗の後、基板は再び基板一括搬送ロボッ
ト４０９ａにて、ボート４０２に移される。
【０１１８】次いで基板枚葉搬送ロボット４０８によっ
て元のキャリアに戻される。キャリアに納められた基板
はキャリア搬送ロボット４０７でスピンドライヤー４０
６に運ばれ、乾燥後アンローダー４０１に置かれる。上
記のようにして得られた多孔質層を有する基板は、以後
第１の実施形態と同様のプロセスを経てＳＯＩ基板とな
る。
【０１１９】なお、本発明はその趣旨を逸脱しない範囲
で、上記実施形態を修正または変形したものに適用可能
である。
【０１２０】
【発明の効果】以上説明したように半導体基板の表面を
陽極化成処理するに際して、化成処理終了後に電解液か
ら取り出された基板が大気に曝されている時間を所定の
時間以内に抑え、続いて基板を純水等でリンスして多孔
質の孔中に残存している電解液を直ちに薄め、水に置換
するということを行なうことにより、多孔質の孔中に難
エッチング性の生成物の発生を抑え、多孔質層をエッチ
ングするプロセスに適用できるようになる。
【０１２１】
【図面の簡単な説明】
【図１】半導体基体の製造工程を示す図である。
【図２】陽極化成装置のホルダー部分と枚葉基板搬送ロ
ボットの機能を説明する概略断面図である。
【図３】陽極化成槽の例を説明する図である。
【図４】陽極化成装置のシステムの例を説明する概念図
である。
【図５】陽極化成装置のシステムの例を説明する概念図
である。
【図６】図５におけるシステム中の基板搬送ロボット部
分を説明する図である。
【図７】図５におけるシステム中の基板搬送ロボット部
分を説明する図である。
【図８】陽極化成後に大気中で時間を置いてから洗浄、
乾燥を行なった際の多孔質内の状態を示す図である。
【図９】陽極化成直後に洗浄、乾燥を行なった際の多孔
質内の状態を示す図である。
【図１０】陽極化成後に大気中で時間を置いてから洗
浄、乾燥を行なった場合の、基板全面の多孔質エッチン
グ特性を示す図である。
【符号の説明】
５１ 単結晶シリコン基板 ５２ 多孔質シリコン層 ５３ 非多孔質層 ５４ ＳｉＯ2層 ５５ 第２の基板 １０１ 基板 １０２ ホルダー １０３ 開口部 １０４ パッド １０５ 減圧ライン １０６ａ，１０６ｂ 基板搬送ロボット ２０６ａ，２０６ｂ 電極 ２０８ 排液口 ２０９ 電解液 ２１０ 化成槽
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−36916（ＪＰ，Ａ) 特開 平５−21338（ＪＰ，Ａ) 特開 平６−151406（ＪＰ，Ａ) 特開 平４−287922（ＪＰ，Ａ) 特開 平７−302889（ＪＰ，Ａ) 特開 平１−265522（ＪＰ，Ａ) 特開 平７−288339（ＪＰ，Ａ) 特開 平８−316192（ＪＰ，Ａ) 特開 平５−217993（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/02 H01L 21/306 - 21/3063 H01L 21/308

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 電解質溶液中で単結晶シリコン基板に陽
    極化成処理を施して前記単結晶シリコン基板の主表面に
    多数の微細孔からなる多孔質シリコン層を形成する陽極
    化成工程と、 前記多孔質シリコン層上に単結晶シリコン膜を成長させ
    るシリコン膜形成工程と、 前記多孔質シリコン層上に前記単結晶シリコン膜を有す
    る第１の基板と第２の基板とを前記単結晶シリコン膜が
    内側に位置するように貼り合わせ、前記多孔質シリコン
    層を露出させる露出工程と、 前記露出した多孔質シリコン層をエッチングして前記単
    結晶シリコン膜上から前記多孔質シリコン層を取り除く
    エッチング工程とを具備し、 前記陽極化成工程後であって且つ前記単結晶シリコン膜
    形成工程前の水洗の際に、前記微細孔の内壁が前記電解
    質溶液中から水洗に移るまでに大気に曝される時間を、
    前記エッチング工程において前記単結晶シリコン膜上か
    ら前記多孔質シリコン層の取り残しが生じない時間内に
    抑えることを特徴とする基板処理方法。
  2. 【請求項２】 電解質溶液中で単結晶シリコン基板に陽
    極化成処理を施して前記単結晶シリコン基板の主表面に
    多数の微細孔からなる多孔質シリコン層を形成する陽極
    化成工程と、 前記多孔質シリコン層上に単結晶シリコン膜を成長させ
    るシリコン膜形成工程と、 前記多孔質シリコン層上に前記単結晶シリコン膜を有す
    る第１の基板と第２の基板とを前記単結晶シリコン膜が
    内側に位置するように貼り合わせ、前記多孔質シリコン
    層を露出させる露出工程と、 前記露出した多孔質シリコン層をエッチングして前記単
    結晶シリコン膜上から前記多孔質シリコン層を取り除く
    エッチング工程とを具備し、 前記陽極化成工程後であって且つ前記単結晶シリコン膜
    形成工程前の水洗の際に、前記微細孔の内壁が前記電解
    質溶液中から水洗に移るまでに大気に曝される時間を、
    前記微細孔の内壁に前記電解質溶液によって生成される
    化合物が付着するまでの時間未満とすることを特徴とす
    る基板処理方法。
  3. 【請求項３】 前記電解質溶液がフッ酸を含む混合液で
    あることを特徴とする請求項１又は２に記載の基板処理
    方法。
  4. 【請求項４】 前記化合物がＨ2ＳｉＦ6であることを特
    徴とする請求項３に記載の基板処理方法。
  5. 【請求項５】 前記第１の基板と第２の基板の貼り合わ
    せ後に熱処理を行うことを特徴とする請求項１又は２に
    記載の基板処理方法。
  6. 【請求項６】 前記露出工程において、前記単結晶シリ
    コン基板を分離することによって前記多孔質シリコン層
    を露出させることを特徴とする請求項１又は２に記載の
    基板処理方法。
  7. 【請求項７】 前記露出工程において、前記単結晶シリ
    コン基板を研磨あるいは研削によって除去することによ
    って前記多孔質シリコン層を露出させることを特徴とす
    る請求項１又は２に記載の基板処理方法。
  8. 【請求項８】 前記微細孔の内壁が前記電解質溶液中か
    ら水洗に移るまでに大気に曝される時間を３分以内とす
    ることを特徴とする請求項１又は２に記載の基板処理方
    法。
  9. 【請求項９】 前記微細孔の内壁が前記電解質溶液中か
    ら水洗に移るまでに大気に曝される時間を２分以内とす
    ることを特徴とする請求項８に記載の基板処理方法。
  10. 【請求項１０】 電解質溶液中で単結晶シリコン基板に
    陽極化成処理を施して前記単結晶シリコン基板の主表面
    に多数の微細孔からなる多孔質シリコン層を形成する陽
    極化成工程と、 前記多孔質シリコン層上に単結晶シリコン膜を成長させ
    るシリコン膜形成工程と、 前記多孔質シリコン層上に前記単結晶シリコン膜を有す
    る第１の基板と第２の基板とを前記単結晶シリコン膜が
    内側に位置するように貼り合わせ、前記多孔質シリコン
    層を露出させる露出工程と、 前記露出した多孔質シリコン層をエッチングして前記単
    結晶シリコン膜上から前記多孔質シリコン層を取り除く
    エッチング工程とを具備し、 前記陽極化成工程後であって且つ前記単結晶シリコン膜
    形成工程前の水洗の際 に、前記単結晶シリコン基板が前
    記電解質溶液中から水洗に移るまでの間、前記微細孔が
    前記電解質溶液でほぼ満たされた状態を維持することを
    特徴とする基板処理方法。
JP36101797A 1997-12-26 1997-12-26 基板処理方法 Expired - Fee Related JP3501642B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP36101797A JP3501642B2 (ja) 1997-12-26 1997-12-26 基板処理方法
SG1998005837A SG70663A1 (en) 1997-12-26 1998-12-15 Substrate processing method and apparatus and soi substrate
US09/211,570 US6200878B1 (en) 1997-12-26 1998-12-15 SOI substrate processing method
TW087120964A TW425628B (en) 1997-12-26 1998-12-16 Substrate processing method and apparatus and SOI substrate
EP98310477A EP0926712A3 (en) 1997-12-26 1998-12-18 SOI substrate producing method and apparatus
AU98179/98A AU721781B2 (en) 1997-12-26 1998-12-24 Substrate processing method and apparatus and Soi substrate
CN98126345A CN1127122C (zh) 1997-12-26 1998-12-25 衬底的处理方法
KR10-1998-0058987A KR100363124B1 (ko) 1997-12-26 1998-12-26 기판처리방법및장치와soi기판
US09/680,376 US6428620B1 (en) 1997-12-26 2000-10-05 Substrate processing method and apparatus and SOI substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36101797A JP3501642B2 (ja) 1997-12-26 1997-12-26 基板処理方法

Publications (2)

Publication Number Publication Date
JPH11195773A JPH11195773A (ja) 1999-07-21
JP3501642B2 true JP3501642B2 (ja) 2004-03-02

Family

ID=18471844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36101797A Expired - Fee Related JP3501642B2 (ja) 1997-12-26 1997-12-26 基板処理方法

Country Status (8)

Country Link
US (2) US6200878B1 (ja)
EP (1) EP0926712A3 (ja)
JP (1) JP3501642B2 (ja)
KR (1) KR100363124B1 (ja)
CN (1) CN1127122C (ja)
AU (1) AU721781B2 (ja)
SG (1) SG70663A1 (ja)
TW (1) TW425628B (ja)

Families Citing this family (220)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6417069B1 (en) * 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP4108941B2 (ja) * 2000-10-31 2008-06-25 株式会社荏原製作所 基板の把持装置、処理装置、及び把持方法
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
KR100453454B1 (ko) * 2001-01-09 2004-10-15 텔레포스 주식회사 양극화 반응 장치 및 단위 양극화 반응기
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
US20040077140A1 (en) * 2002-10-16 2004-04-22 Andricacos Panayotis C. Apparatus and method for forming uniformly thick anodized films on large substrates
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7256077B2 (en) * 2004-05-21 2007-08-14 Freescale Semiconductor, Inc. Method for removing a semiconductor layer
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
KR101128725B1 (ko) * 2005-06-30 2012-03-23 매그나칩 반도체 유한회사 반도체 장치의 제조방법
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
CN100391826C (zh) * 2005-09-09 2008-06-04 华东师范大学 一种硅的微通道制作方法
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
CN100365454C (zh) * 2005-11-14 2008-01-30 浙江大学 用于纳米光子技术的聚合物上硅纳米膜制备方法
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
US8084684B2 (en) * 2006-10-09 2011-12-27 Solexel, Inc. Three-dimensional thin-film solar cells
US20080264477A1 (en) * 2006-10-09 2008-10-30 Soltaix, Inc. Methods for manufacturing three-dimensional thin-film solar cells
US7999174B2 (en) * 2006-10-09 2011-08-16 Solexel, Inc. Solar module structures and assembly methods for three-dimensional thin-film solar cells
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
EP2269230A4 (en) 2008-03-08 2016-03-30 Crystal Solar Inc INTEGRATED METHOD AND SYSTEM FOR THE PRODUCTION OF MONOLITHIC PANELS OF CRYSTALLINE SOLAR CELLS
US8294026B2 (en) * 2008-11-13 2012-10-23 Solexel, Inc. High-efficiency thin-film solar cells
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
EP2427914A4 (en) * 2009-05-05 2013-06-05 Solexel Inc HIGH PRODUCTION PLANT FOR THE PRODUCTION OF POROUS SEMICONDUCTORS
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
WO2011072179A2 (en) 2009-12-09 2011-06-16 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using semiconductor wafers
WO2011100647A2 (en) 2010-02-12 2011-08-18 Solexel, Inc. Double-sided reusable template for fabrication of semiconductor substrates for photovoltaic cell and microelectronics device manufacturing
US9870937B2 (en) 2010-06-09 2018-01-16 Ob Realty, Llc High productivity deposition reactor comprising a gas flow chamber having a tapered gas flow space
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
EP2601687A4 (en) 2010-08-05 2018-03-07 Solexel, Inc. Backplane reinforcement and interconnects for solar cells
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US12362219B2 (en) 2010-11-18 2025-07-15 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US12360310B2 (en) 2010-10-13 2025-07-15 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US12144190B2 (en) 2010-11-18 2024-11-12 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and memory cells preliminary class
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US12243765B2 (en) 2010-11-18 2025-03-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12136562B2 (en) 2010-11-18 2024-11-05 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12272586B2 (en) 2010-11-18 2025-04-08 Monolithic 3D Inc. 3D semiconductor memory device and structure with memory and metal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12154817B1 (en) 2010-11-18 2024-11-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12463076B2 (en) 2010-12-16 2025-11-04 Monolithic 3D Inc. 3D semiconductor device and structure
US9748414B2 (en) 2011-05-20 2017-08-29 Arthur R. Zingher Self-activated front surface bias for a solar cell
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US12249538B2 (en) 2012-12-29 2025-03-11 Monolithic 3D Inc. 3D semiconductor device and structure including power distribution grids
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
FR3002219B1 (fr) 2013-02-19 2015-04-10 Commissariat Energie Atomique Procede de fabrication d'une structure micromecanique et/ou nanomecanique comportant une surface poreuse
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
FR3011835B1 (fr) 2013-10-16 2015-12-25 Commissariat Energie Atomique Procede de realisation par voie electrochimique d'au moins une zone poreuse d'une structure micro et/ou nanoelectronique
RU2554298C1 (ru) * 2013-12-05 2015-06-27 Федеральное государственное бюджетное учреждение науки Омский научный центр Сибирского отделения Российской академии наук (ОНЦ СО РАН) Способ получения многослойной структуры пористый кремний на изоляторе
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US12477752B2 (en) 2015-09-21 2025-11-18 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US12250830B2 (en) 2015-09-21 2025-03-11 Monolithic 3D Inc. 3D semiconductor memory devices and structures
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US12178055B2 (en) 2015-09-21 2024-12-24 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12219769B2 (en) 2015-10-24 2025-02-04 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US20180068886A1 (en) * 2016-09-02 2018-03-08 Qualcomm Incorporated Porous semiconductor layer transfer for an integrated circuit structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US12225704B2 (en) 2016-10-10 2025-02-11 Monolithic 3D Inc. 3D memory devices and structures with memory arrays and metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
JP6911812B2 (ja) * 2018-06-06 2021-07-28 信越半導体株式会社 陽極酸化装置、陽極酸化方法及び陽極酸化装置の陰極の製造方法
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR102834667B1 (ko) * 2021-11-19 2025-07-17 한국과학기술원 단결정 박막의 전사방법 및 이를 이용한 반도체 소자의 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
SU1829751A1 (ru) * 1991-06-17 1996-08-27 Институт микроэлектроники АН СССР Способ изготовления чувствительного элемента полупроводникового газового сенсора
TW211621B (ja) * 1991-07-31 1993-08-21 Canon Kk
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JPH05198556A (ja) 1992-01-23 1993-08-06 Canon Inc 陽極化成装置
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3214631B2 (ja) 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
JPH06244389A (ja) 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
KR0171067B1 (ko) * 1994-12-05 1999-03-30 문정환 단결정 soi웨이퍼 제조방법
CN1076861C (zh) 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
JP3376258B2 (ja) 1996-11-28 2003-02-10 キヤノン株式会社 陽極化成装置及びそれに関連する装置及び方法

Also Published As

Publication number Publication date
AU9817998A (en) 1999-07-15
CN1221207A (zh) 1999-06-30
EP0926712A2 (en) 1999-06-30
EP0926712A3 (en) 1999-09-08
AU721781B2 (en) 2000-07-13
TW425628B (en) 2001-03-11
SG70663A1 (en) 2000-02-22
JPH11195773A (ja) 1999-07-21
CN1127122C (zh) 2003-11-05
KR100363124B1 (ko) 2003-01-24
US6428620B1 (en) 2002-08-06
US6200878B1 (en) 2001-03-13
KR19990063515A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
JP3501642B2 (ja) 基板処理方法
KR100385255B1 (ko) 다공질체의 세정방법 및 다공질체, 비다공질막 및 접합기판의 제작방법
KR100235398B1 (ko) 에스오아이 기판의 제조방법 및 에스오아이 기판
KR100236689B1 (ko) Soi기판의 제조방법
US6517697B1 (en) Anodizing method
JPH11243076A (ja) 陽極化成方法及び陽極化成装置並びに半導体基板の製造方法
US20040259328A1 (en) Substrate manufacturing method and substrate processing apparatus
JP3192610B2 (ja) 多孔質表面の洗浄方法、半導体表面の洗浄方法および半導体基体の製造方法
JPH07302775A (ja) 半導体装置の製造方法
JP3320379B2 (ja) 貼り合わせ基板の作製方法
JP3472171B2 (ja) 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法
JP2004343013A (ja) シリコン材料のエッチング方法
EP0767487A1 (en) Improvements in or relating to semiconductor device fabrication
JP3342381B2 (ja) 陽極化成装置
JP3595681B2 (ja) エピタキシャルウェーハの製造方法
JP2005327936A (ja) 基板の洗浄方法及びその製造方法
JP3245127B2 (ja) 多孔質体の洗浄方法
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JP2001327933A (ja) 基板洗浄方法
JP2000336499A (ja) 基板の処理方法及び製造方法並びに陽極化成装置
JP2004266072A (ja) 基板搬送装置
JP2007194346A (ja) 半導体作製方法およびその製造装置
JP2004211111A (ja) 処理装置
JPH10239226A (ja) 試料作製方法及び薄膜ｓｏｉ基板の欠陥観察方法
JPH0878370A (ja) 半導体基板の洗浄装置と洗浄方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees