KR100363124B1 - 기판처리방법및장치와soi기판 - Google Patents

기판처리방법및장치와soi기판 Download PDF

Info

Publication number
KR100363124B1
KR100363124B1 KR10-1998-0058987A KR19980058987A KR100363124B1 KR 100363124 B1 KR100363124 B1 KR 100363124B1 KR 19980058987 A KR19980058987 A KR 19980058987A KR 100363124 B1 KR100363124 B1 KR 100363124B1
Authority
KR
South Korea
Prior art keywords
substrate
single crystal
crystal silicon
layer
porous
Prior art date
Application number
KR10-1998-0058987A
Other languages
English (en)
Other versions
KR19990063515A (ko
Inventor
켄지 야마가타
키요후미 사카구치
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19990063515A publication Critical patent/KR19990063515A/ko
Application granted granted Critical
Publication of KR100363124B1 publication Critical patent/KR100363124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

본 발명의 목적은 다공질실리콘층을 에칭에 의해 제거하는 공정에 있어서, 양호하게 에칭처리를 행할 수 있는 기판처리방법을 제공하는 것이다. 이 목적을 달성하기 위하여, 기판 처리방법은, 단결정실리콘기판의 주표면에 다공질실리콘층을 형성하는 양극화성공정과, 다공질실리콘층상에 단결정실리콘막을 성장시키는 실리콘막형성공정과, 단결정실리콘막의 표면을 산화함으로써 얻은 제1기판과, 지지기판인 제2기판을 접합시켜서 제1기판의 하부면쪽으로부터 단결정실리콘부분을 제거하여 다공질실리콘층을 노출시키는 제거공정과, 노출된 다공질실리콘층을 에칭하여 단결정실리콘막위의 다공질실리콘층을 제거하는 에칭공정을 포함하고, 양극화성공정후의 세척시에, 제1기판이 전해질용액에서 제거되어 세척할 때까지 대기중에 노출된 시간은, 에칭공정에서 다공질실리콘층이 단결정실리콘막위에 잔류하는 것을 방지하는 범위내로 제한된다.

Description

기판처리방법 및 장치와 ＳＯＩ기판{SUBSTRATE PROCESSING METHOD AND APPARATUS AND SOI SUBSTRATE}
본 발명은 균일한 품질을 가진 SOI기판을 주로 대량으로 생산하고, 보다 상세하게는 SOI기판을 제조하기 위하여 사용하는 다공질실리콘을 형성하기 위한 기판처리 방법 및 장치와 SOI기판에 관한 것이다.
다공질실리콘은 우릴에이(A. Uhlir)씨와 터너박사(D.R. Turner)에 의해 불화수소산(이하「불산」이라고 약기함)의 수용액중에서 정전위에 바이어스된 단결정실리콘의 전해연마의 연구과정에서 발견되었다.
그 후에 다공질실리콘의 우수한 반응성을 이용하기 위하여, 실리콘집적회로 제조시에 두꺼운 절연구조의 형성을 필요로하는 소자분리공정에 응용이 조사되고,다공질실리콘산화막을 사용하는 완전분리기술(FIPOS:Full Isolation by Porous Oxidized Silicon)등이 개발되었다(K. Imai, Solid State Electron 24, 159, 1981). 이것이 다공질실리콘을 SOI(Silicon On Insulator)기술에 응용한 최초의 예이다.
최근에는, 다공질실리콘기판위에 성장된 실리콘에피택셜층을 산화막을 개재해서 비정질기판위나 단결정실리콘기판위에 접합시키는 직접접합기술에 응용된 기술이 개발되었다(일본국 특개평 제5-21338호).
이 기술의 상세부를 다음에 설명한다. 우선, 제 1기판을, 불산용액을 대표로하는 전해질용액에서 에칭하여 상기 기판의 표면에 다공질실리콘층을 형성한다. 다공질실리콘층위에 단결정실리콘막을 에피택셜성장시킨다. 이 성장층은 하부층이 다공질이지만 비다공질의 단결정박막으로서 성장한다. 따라서, 이 에피택셜층의 표면을 산화한다. 세척한 후에, 산화막표면과 제 2기판을 접합하고 열처리를 행해서 일체화한다. 이 최종구조체는 제 1기판의 하부면 쪽으로부터 연삭을 행해서, 다공질층이 나타난다. 결국에는 표면에 노출된 다공질실리콘층은, 단결정실리콘막을 남겨두고 에칭에 의해 제거됨으로써 SOI구조를 가진 기판을 얻는다.
그러나, 종래에는 상기의 다공질실리콘층을 에칭에 의해서 제거하는 경우에 다공질실리콘층이 단결정실리콘막위에 부분적으로 잔류한다.
따라서, 본 발명은 상기의 문제를 해결하기 위해 이루어진 것이고, 다공질실리콘층을 에칭에 의해서 제거하는 공정에 있어서 양호하게 에칭처리를 행할 수 있는 기판처리방법 및 장치를 제공하는 목적을 가진다.
본 발명의 다른 목적은, 상기 처리방법 및 장치에 의해 제조된 SOI기판을 제공하는 데 있다.
도 1A 내지 도 1F는 반도체 기판의 제조공정을 표시하는 도면.
도 2는 양극화성장치의 홀더부분과 기판낱장반송로봇의 기능을 설명하는 개략단면도.
도 3은 양극화성조(槽)의 예를 설명하는 도면.
도 4는 양극화성장치의 시스템의 예를 설명하는 도면.
도 5는 양극화성장치의 시스템의 다른 예를 설명하는 도면.
도 6은 도 5에 표시된 시스템중의 기판반송로봇부분을 설명하는 도면.
도 7은 도 5에 표시된 시스템중의 기판반송로봇부분을 설명하는 도면.
도 8A 내지 도 8D는 양극화성후에 최종 구조체를 대기중에 일정시간 노출시켜서 세척, 건조를 행할 때 다공질층 내의 상태를 표시하는 도면.
도 9A 내지 도 9C는 양극화성직후에 세척, 건조를 행할 때 다공질층 내의 상태를 표시하는 도면.
도 10은 양극화성후에 최종구조체를 대기중에 일정시간 노출시켜서 세척, 건조를 행할 때 기판전면의 다공질에칭특성을 표시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
51 : 단결정실리콘 기판 52 : 다공질실리콘층
53 : 비다공질층 54 : SiO2층
55 : 제 2기판 101 : 기판
102 : 홀더 103 : 개구부
104 : 패드 105 : 감압라인
106a, 106b : 기판반송로봇 206a, 206b : 전극
208 : 배액구 209 : 전해액
210 : 양극화성조
상기 문제를 해결하고 목적을 달성하기 위하여, 본 발명의 제 1목적에 따른 기판처리방법은 아래의 공정을 가진다.
기판처리방법은 전해질용액에서 단결정실리콘기판에 양극화성처리를 행하여 이 단결정실리콘기판의 주표면에 다공질실리콘층을 형성하는 양극화성공정과, 이 다공질실리콘층상에 단결정실리콘막을 성장시키는 실리콘막형성공정과, 이 단결정실리콘막의 표면을 산화해서 이루어지는 제 1기판을, 지지기판인 제 2기판을 접합시켜서 상기 제 1기판의 하부면쪽으로부터 단결정실리콘부분을 제거하여 다공질실리콘층을 노출시키는 제거공정과, 노출된 다공질실리콘층을 에칭하여 단결정실리콘막위의 다공질실리콘층을 제거하는 에칭공정을 포함하고, 양극화성공정후의 세척시에, 제 1기판이 전해질용액으로부터 제거되어 세척할 때까지 대기중에 노출되는 시간은, 에칭공정에서 다공질실리콘층이 단결정실리콘막위에 잔류하는 것을 방지하는 범위로 제한된다.
본 발명의 제 1목적에 따른 SOI기판은 아래의 구조를 가진다.
SOI기판은 제 1목적에 따른 기판처리방법에 의해서 제조된다.
본 발명의 제 2목적에 따른 기판처리방법은 아래의 공정을 가진다.
기판처리방법은 전해질용액에서 단결정실리콘기판에 양극화성처리를 행하여이 단결정실리콘기판의 주표면에 다공질실리콘층을 형성하는 양극화성공정과, 이 다공질실리콘층상에 단결정실리콘막을 성장시키는 실리콘막형성공정과, 이 단결정실리콘막의 표면을 산화해서 이루어지는 제 1기판을, 지지기판인 제 2기판을 접합시켜서 상기 제 1기판의 하부면쪽으로부터 단결정실리콘부분을 제거하여 다공질실리콘층을 노출시키는 제거공정과, 노출된 다공질실리콘층을 에칭하여 단결정실리콘막위의 다공질실리콘층을 제거하는 에칭공정을 포함하고, 양극화성공정후의 세척시에, 제 1기판이 전해질용액으로부터 제거되어 세척할 때까지 대기중에 노출되는 시간은, 전해질용액에 의해 생성되는 화합물이 양극화성에 의해 형성되는 미세공의 내벽에 부착되는 시간보다 짧게 설정된다.
본 발명의 제 2목적에 따른 SOI기판은 아래의 구조를 가진다.
SOI기판은 제 2목적에 따른 기판처리방법에 의해서 제조된다.
본 발명의 제 3목적에 따른 기판처리방법은 아래의 공정을 가진다.
기판처리방법은 전해질용액에서 단결정실리콘기판에 양극화성처리를 행하여 이 단결정실리콘기판의 주표면에 다공질실리콘층을 형성하는 양극화성공정과, 이 다공질실리콘층상에 단결정실리콘막을 성장시키는 실리콘막형성공정과, 이 단결정실리콘막의 표면을 산화해서 이루어지는 제 1기판을, 지지기판인 제 2기판을 접합시켜서 상기 제 1기판의 하부면쪽으로부터 단결정실리콘부분을 제거하여 다공질실리콘층을 노출시키는 제거공정과, 노출된 다공질실리콘층을 에칭하여 단결정실리콘막위의 다공질실리콘층을 제거하는 에칭공정을 포함하고, 양극화성공정후의 세척시에, 제 1기판이 전해질용액으로부터 제거되어 세척할 때까지 대기중에 노출되는 시간은, 3분 이내로 제한된다.
본 발명의 제 3목적에 따른 SOI기판은 아래의 구조를 가진다.
SOI기판은 제 3목적에 따른 기판처리방법에 의해서 제조된다.
본 발명의 제 1목적에 따른 기판처리장치는 아래의 구성을 가진다.
기판처리장치는 전해질용액에서 단결정실리콘기판에 양극화성처리를 행하여 이 단결정실리콘기판의 주표면에 다공질실리콘층을 형성하는 양극화성공정과, 이 다공질실리콘층상에 단결정실리콘막을 성장시키는 실리콘막형성공정과, 이 단결정실리콘막의 표면을 산화해서 이루어지는 제 1기판을, 지지기판인 제 2기판을 접합시켜서 상기 제 1기판의 하부면쪽으로부터 단결정실리콘부분을 제거하여 다공질실리콘층을 노출시키는 제거공정과, 노출된 다공질실리콘층을 에칭하여 단결정실리콘막위의 다공질실리콘층을 제거하는 에칭공정을 행하고, 복수매의 제 1기판은 양극화성공정에서 일괄처리될 수 있고, 양극화성공정후의 세척시에, 각 제 1기판이 전해질용액으로부터 제거되어 세척될 때까지 대기중에 노출되는 시간을, 에칭공정에서 다공질층이 단결정실리콘막위에 잔류하는 것을 방지하는 범위로 한정하고, 모든 제 1기판은 노출되는 시간내에 이동될 수 있다.
본 발명의 제 4목적에 따른 SOI기판은 아래의 구조를 가진다.
SOI기판은 제 4목적에 따른 기판처리장치에 의해 제조된다.
본 발명의 제 2목적에 따른 기판처리장치는 아래의 구성을 가진다.
기판처리장치는 전해질용액에서 단결정실리콘기판에 양극화성처리를 행하여 이 단결정실리콘기판의 주요면에 다공질실리콘층을 형성하는 양극화성공정과, 이다공질실리콘층상에 단결정실리콘막을 성장시키는 실리콘막형성공정과, 이 단결정실리콘막의 표면을 산화해서 이루어지는 제 1기판을, 지지기판인 제 2기판을 접합시켜서 상기 제 1기판의 하부면쪽으로부터 단결정실리콘부분을 제거하여 다공질실리콘층을 노출시키는 제거공정과, 노출된 다공질실리콘층을 에칭해서 단결정실리콘막위의 다공질실리콘층을 제거하는 에칭공정을 행하고, 복수매의 제 1기판은 양극화성공정에서 일괄처리될 수 있고, 양극화성공정후의 세척시에, 각 제 1기판이 전해질용액으로부터 제거되어 세척할 때까지 대기중에 노출되는 시간을, 양극화성에 의해 형성되는 미세공의 내벽에 전해질용액에 의해 형성되는 화합물이 부착하는 시간보다 짧게 설정하고, 모든 제 1기판은 노출되는 시간내에 이동될 수 있다.
본 발명의 제 5목적에 따른 SOI기판은 아래의 구조를 가진다.
SOI기판은 제 5목적에 따른 기판처리장치에 의해 제조된다.
본 발명의 제 3목적에 따른 기판처리장치는 아래의 구성을 가진다.
기판처리장치는 전해질용액에서 단결정실리콘기판에 양극화성처리를 행하여 이 단결정실리콘기판의 주표면에 다공질실리콘층을 형성하는 양극화성공정과, 이 다공질실리콘층상에 단결정실리콘막을 성장시키는 실리콘막형성공정과, 이 단결정실리콘막의 표면을 산화해서 이루어지는 제 1기판을, 지지기판인 제 2기판을 접합시켜서 상기 제 1기판의 하부면쪽으로부터 단결정실리콘부분을 제거하여 다공질실리콘층을 노출시키는 제거공정과, 노출된 다공질실리콘층을 에칭하여 단결정실리콘막위의 다공질실리콘층을 제거하는 에칭공정을 행하고, 복수매의 제 1기판은 양극화성공정에서 일괄처리될 수 있고, 양극화성공정후의 세척시에, 각 제 1기판이 전해질용액으로부터 제거되어 세척할 때까지 대기중에 노출되는 시간은 3분 이내이고, 모든 제 1기판은 노출되는 시간내에 이동될 수 있다.
본 발명의 제 6목적에 따른 SOI기판은 아래의 구조를 가진다.
SOI기판은 제 6목적에 따른 기판처리장치에 의해서 제조된다.
상기 언급된 것 이외의 다른 목적과 효과는 아래의 본 발명의 바람직한 실시예의 설명으로부터 이 기술분야의 기술자들에게 명백해 질 것이다. 명세서에 있어서, 본 발명의 일 예를 도시하고 그 일부를 형성하는 첨부도면을 참조한다. 그러나, 그러한 예는 본 발명의 각종실시예의 전부가 아니므로 본 발명의 범위를 한정하는, 명세서 다음의 청구범위를 참조한다.
다음에 본 발명에 따른 기판처리장치(주로 양극화성장치)의 실시예에 대해서 설명한다. 그 전에 양극화성장치를 공정의 일부에 사용해서 반도체기판을 제조하는 방법의 실시예에 대해서 설명한다.
도 1A 내지 도 1F는 반도체기판의 제조방법을 표시하는 도면이다. 이것을 간단히 설명한다. 이 제조방법에 있어서, 단결정실리콘기판에 다공질실리콘층을 형성하고, 이 다공질실리콘층에 비다공질층을 형성하고, 바람직하게는 비다공질층에 절연막을 형성함으로써 준비된 제 1기판을 절연막을 개재하여 별도로 준비한 제 2기판에 접합시킨다. 이후에 단결정실리콘기판이 제 1기판의 하부면으로부터 제거되고 다공질실리콘층이 에칭됨으로써 반도체기판을 제조한다.
이하에 도 1A 내지 도 1F를 참조해서 반도체기판의 제조방법을 구체적으로 설명한다.
우선, 제 1기판을 형성하기 위한 단결정Si기판(51)을 준비하고, 그 주표면상에 다공질Si층(52)을 형성한다(도 1A참조). 이 다공질Si층(52)은 단결정Si기판(51)의 주표면을 후술하는 실시예의 양극화성장치에 의해 처리함으로써 형성될 수 있다.
그러므로 다공질Si층(52)상에는 적어도 한층의 비다공질층(53)을 형성한다(도 1B 참조). 비다공질층(53)으로서, 예를 들면 단결정Si층, 다결정Si층, 비정질(非晶質)Si층, 금속층, 화합물반도체층, 초전도체층 등이 적합하다. 비다공질층(53)에는 MOSFET등의 소자구조를 형성할 수 있다.
비다공질층(53)상에는 SiO2층(54)을 형성하고 이 최종구조체를 제 1기판으로 사용하는 것이 바람직하다(도 1C 참조). 이 SiO2층(54)은 후속의 공정에서 제 1기판을 제 2기판(55)과 접합시킬 때 그 접합하는 계면의 계면준위를 활성층으로부터 분리할 수 있다는 의미에서도 유용하다.
따라서, SiO2층(54)을 개재하여 제 1기판과 제 2기판(55)을 실온에서 밀착시킨다(도 1D 참조). 그 후에 양극접합처리, 접합처리, 또는 필요에 따라서 열처리를 행하거나, 혹은 이들의 처리를 조합함으로써 기판의 접합을 확실하게 행할 수 있다.
비다공질층(53)으로서 단결정Si층을 형성한 경우에는, 상기 단결정Si층의 표면에 열산화 등의 방법에 의해 SiO2층(54)을 형성한 후에 제 1기판을 제 2기판(55)과 접합시키는 것이 바람직하다.
제 2기판(55)으로서는, Si기판, Si기판상에 SiO2층을 형성한 기판, 석영 등의 광투과성기판, 또는 사파이어기판 등이 적합하다. 제 2기판(55)은 접합되는 면이 평탄하면 충분하므로 다른 종류의 기판도 사용할 수 있다.
도 1D는 SiO2층(54)을 개재해서 제 1기판과 제 2기판을 접합시킨 상태를 표시한다. 이 SiO2층(54)은 비다공질층(53) 또는 제 2기판이 Si에 의해 구성되어 있지 않으면 형성되지 않을 수 있다.
또 접합시에는 제 1기판과 제 2기판사이에 절연성 박판을 삽입할 수 있다.
다공질 Si층(52)에서 제 1기판을 제 2기판으로부터 제거한다(도 1E 참조) 제 1기판을 제거하기 위하여 연삭, 연마 혹은 에칭 등을 사용하는 제 1방법이나 다공질층(52)에서 제 1기판을 제 2기판으로부터 분리하는 제 2방법을 사용한다. 제 2방법에 있어서, 분리된 제 1기판상에 잔류하는 다공질Si층을 제거하고, 필요에 따라서 그 표면이 평탄화할 때, 이 기판을 재사용할 수 있다.
따라서, 비다공질층(53)을 남겨두고 다공질Si층(52)만을 에칭해서 제거한다(도 1F참조).
도 1F는 상기 제조방법에 의해서 얻은 반도체기판을 개략적으로 표시한다. 이 제조방법에 따르면, 비다공질층(53)(예를 들면, 단결정Si층)이 제 2기판(55)의 표면의 전역에 걸쳐서 평탄하고 균일하게 형성된다.
예를 들면, 제 2기판(55)으로서 절연기판을 사용하면, 상기 제조방법에 의해 얻은 반도체기판은 절연된 전자소자의 형성에 매우 유용하다.
도 1A 내지 도 1E에 표시한 처리의 기술적 포인트중 하나에는, 단결정실리콘박막을 잔류시켜 다공질실리콘층을 에칭해서 제거하는 최후의 공정이 해당한다. 잔류해서 남게되는 에피택셜실리콘층(단결정실리콘막)과 제거하고자 하는 다공질실리콘층 모두는 단결정실리콘으로 이루어지기 때문에, 화학에칭비는 기본적으로 동일하다고 생각된다. 그러나, 이 처리에 있어서, 초박막(0.1㎛정도)의 SOI막을 우수한 막두께분포로 형성하기에 필요한 에칭선택비는 약100,000배로 되어 있다. 상기 공정에서는 이 선택비를 실현하고 있다. 다공질실리콘의 에칭속도가 비다공질실리콘 보다도 100,000배 빠른 이유는 다공질층의 구멍에 채워진 에칭액이 구멍의 벽을 에칭해서 다공질층 전체를 물리적으로 붕괴시키기 때문이다.
양극화성반응에 의한 실리콘기판의 다공질화 또는 세공의 형성처리는 예를 들면 HF용액에서 행한다. 이 처리에 대해서는 정공의 존재가 불가결하다고 알려져 있으므로, 그 반응매카니즘은 다음과 같이 추정된다.
우선, HF용액에서 전계를 부여한 실리콘기판내의 정공이 마이너스전극쪽의 표면에 유기(誘起)된다. 그 결과, 표면의 미결합소자를 보상하는 Si-H결합의 밀도가 증가한다. 이 때에, 마이너스전극쪽의 HF용액의 F이온이 Si-H결합에 대해서 구핵성(求核性)공격을 행하여 Si-F결합을 형성한다. 이 반응에 의해서, H2분자가 발생하는 동시에 플러스전극쪽에 1개의 전자가 방출된다. Si-F결합의 분극특성 때문에 표면 근처의 Si-Si결합이 약하게 된다. 이 약한 Si-Si결합은 HF 또는 H2O에 의해 공격받아서, 결정표면의 Si원자는 SiF4로 되고 결정표면으로부터 이탈한다. 그결과, 결정표면에 오목부가 발생한다. 이 부분에 정공을 우선적으로 끌어당기는 전장의 분포(전계집중)가 발생한다. 이 표면 이질성이 확대하여 실리콘원자의 에칭이 전계를 따라서 연속적으로 진행한다. 또, 양극화성처리에 사용하는 용액은 HF용액에 한정하지 않고, 다른 전해질용액도 사용할 수 있다.
상기 공정을 행할 때 다공질실리콘을 형성하는 장치, 즉 양극화성장치로서 대표적으로는 실리콘기판을 그 측면(베벨링)에서 지지하는 장치(일본국 특개평 제 5-198556호)가 사용될 수 있다. 이 양극화성장치에 있어서 실리콘기판은 그 베벨링부에서 지지되고 양극화성조내에 세트된다. 양극화성조의 양단에는 백금 등의 금속전극이 설치되어 있다. 양극화성조에는 불산 등의 전해액이 채워져 있다. 양극화성반응에 의해 발생된 기체(포말)를 기판면으로부터 효율적으로 제거하기 위하여 전해액에 알코올을 자주 첨가한다. 기판의 상부면과 하부면쪽에는 전해액이 기판에 의해서 분리되어 있다. 이 상태에 기판의 상부면쪽의 전극에 마이너스전위를 부여하면, 기판의 상부면쪽이 양극화성된다.
양극화성공정에 있어서 실리콘의 에칭은 다음과 같은 반응식에 의해 설명되고 있다.
Si + 2HF + (2-n)e+→ SiF2+ 2H + ne-
2SiF2→ Si + SiF4
SiF4+ 2HF → H2SiF6
불산에 의해서 실리콘화합물 H2SiF6가 생성됨으로써 실리콘이 에칭된다. 상기 반응식으로부터 명백한 바와 같이, HF(불산)의 농도가 높아지면, H2SiF6도 대량으로 생성된다. 이 H2SiF6는 불산을 나타내는 산 또는 알카리용액과 거의 반응하기 어렵다. 즉, H2SiF6는 거의 용해되지 않다.
양극화성반응의 진행은, 먼저 기판표면에 수십∼수백Å의 세공이 형성되고 전계방향을 따라서 연장된다. 즉, 전해액(불산용액)이 세공의 가운데로 들어가고 구멍의 선단에서 반응을 일으킨다. 전계가 없어진다고 해도 불산용액은 세공의 가운데로 한정된 그대로 유지된다. 문제점으로는 세공중에 한정된 불산용액이 전계가 없어진 후에도 반응을 계속하여 세공내에서 H2SiF6를 계속 생성하는 것이다. 생성된 H2SiF6가 구멍의 내벽에 부착하면, 최종 공정에서 에칭에 의해 다공질실리콘층이 제거될 수 없다.
에칭을 용이하게 하기 위해서는 세공내에서의 H2SiF6의 발생을 억제할 필요가 있다. 이를 위하여 세공내에서의 HF의 농도를 높게하지 않도록 해야한다.
도 8A 내지 도 8D는 양극화성처리를 종료하고, 단 시간후에(예를 들면 7분) 세척, 건조를 행할 때의 세공내의 상태를 모델화한 것을 표시한다. 도 8A는 양극화성처리가 종료하고 대기중에 꺼낸 직후의 다공질층의 상태를 표시한 단면도이다. 기판(601)에는 양극화성에 의해 세공(602)이 형성되고 각 세공내에 불산용액(603)이 잔류한다. 상기 언급한 바와 같이, 불산용액은 불산과 알코올의 혼합용액인 것이 많다.
도 8B는 최종구조체를 대기중에서 수분 동안 방치한 때의 상태를 표시한다. HF용액중의 수분이나 알코올은 점차 증발되고, 증발에 의해 용액이 응축된다.
도 8C는 최종구조체를 세척하고 있는 상태를 표시한다. 불산으로 처리한 기판은 세척에 의해 불산을 제거한 후에 다음 공정으로 진행하는 것이 일반적이다. 이 때에 액체(세척수, 구체적으로는 순수)는 모세관현상에 의해서 세공의 가운데로 침입하여 응축된 불산용액과 혼합된다. 세공 밖으로 불산이 확산하면, 세공내의 불산이 순수로 치환되어 세공이 세척된다. 모세관현상에 의해 액체가 세공내에 침입한 경우에 침입깊이 H는 다음의 식으로 표시된다.
H = 2γ·cosθ/aρg
여기에서 γ는 표면장력, θ는 기판에 대한 액체의 습윤각, a는 다공질의 구멍사이즈, ρ는 액체의 밀도, g는 중력가속도이다. 이때 불산으로 처리된 기판(601)의 표면은 소수성(疏水性)이기 때문에 물의 습윤각θ가 매우 커지므로 물의 침입깊이 H는 거의 0(zero)으로 된다. 즉, 세척수는 세공내로 깊이 들어갈 수 없다. 이 때문에, 공기층(604)이 세공의 표면근처에 형성되어 있다. 이 경우에 있어서 세척을 종료하고 수분을 스핀드라이어 등에 의해 제거해도 각 세공의 불산은 치환되지 않고 농도를 더욱 높인다. 최후에는 각 세공의 용액이 완전히 건조해서 도 8D에 도시된 바와 같이, 생성물(606)이 구멍의 벽면에 부착한다. 이 생성물(606)은 상기 언급한 H2SiF6이다.
도 9A 내지 도 9C는 양극화성처리를 종료한 직후에 세척을 행하는 상태를 표시한다.
도 9A는 양극화성처리를 종료하고, 대기중에 노출시킨 직후의 다공질층의 상태를 표시하는 단면도이다. 도 9B는 기판(701)을 순수(705)로 즉시 이동한 상태를 표시한다.
각 세공내의 불산용액(703)의 액면은 기판(701)의 표면과 거의 동일하기 때문에 공기층이 형성되는 일 없이 순수(705)와 용액(703)을 혼합한다. 세척이 충분히 행해지면, HF용액(703)이 희석되어 대부분의 HF용액(703)이 물로 치환된다. 최종구조체가 스핀드라이어 등을 사용해서 건조되면, 도 9C에 도시된 바와 같이, 세공내에 어떤 생성물이 없는 다공질실리콘층을 얻는다.
도 10은 양극화성종료후의 기판의 대기방출시간과 최종 공정의 에칭시의 다공질잔류물과의 관계를 실험에 의해 관찰한 결과를 표시한다.
실험의 조건은 다음과 같다.
기판 · ··6인치 P형 (0.01∼0.02Ω㎝), 두께 : 625㎛
전해질용액 ··· HF : C2H5OH = 2 : 1
양극화성전류 ··· 1㎃/㎠
양극화성시간 ··· 11분
양극화성처리를 행한 후에, 에피택셜성장을 0.3㎛, 에피택셜성장층의 산화를 0.2㎛, 행한다. 제 2기판인 실리콘기판과 이 기판을 세척후에 접합시킨다. 접합시킨 후에, 1100℃로 2시간동안 열처리를 행한다. 상기 다공질처리한 쪽의 기판을 백그라인더라고 하는 연삭장치에 의해 약 615㎛ 연삭하면 다공질실리콘층이 노출된다. 이 기판을 HF : H2O2= 1 : 100용액을 사용해서 에칭한다.
그 결과, 도 10에 표시된 차이가 나타난다. 도면의 상부쪽에서부터 양극화성처리 후의 대기방치시간이 각각 10, 7, 5, 3분이다. 해칭부분은 에칭되지 않고 남은 다공질층이다. 이 결과로부터 명백한 바와 같이, 양극화성처리 후의 대가방치시간과 다공질층의 에칭특성에 대한 관계가 나타난다. 즉, 대기방치시간은 가능한 짧을수록 바람직하다. 하지만 실제의 공정에 있어서는 어떤 시간을 고려할 필요가 있다. 예를 들면, 자동화 양극화성장치에서는 배액시간, 급수시간, 로봇의 동작시간 등을 충분히 고려해서 설계하여야 한다.
이 실험의 결과로서 양극화성처리후에 전해액으로부터 꺼낸 기판이 대기에 노출되는 허용시간은 3분 이내로 한다. 그러나, 불산농도가 높은 용액을 사용하는 경우에는 3분의 대기노출시간에서도 에칭잔류물이 발생하는 경우가 있으므로 바람직하게는 2분이내의 대기방치시간으로 억제한다.
본 발명의 바람직한 실시예에 따른 양극화성장치는 상기 언급한 바와 같이, 대량으로 또한 균질한 SOI기판을 제공하는 본 발명의 목적을 달성하기 위하여 기판반송로봇 등을 가진 자동장치이고 복수의 기판을 일괄해서 양극화성할 수 있다. 또한, 이 양극화성장치는 전체기판이 양극화성처리종료로부터 순수의 세척개시시 까지 대기에 노출되는 시간을 균일하게 3분 이내로 하는 구조도 가진다.
장치의 구조를 결정하는 중요한 항목은 일괄해서 처리되는 기판의 매수이다. 만약 기판낱장반송로봇을 기판반송로봇으로 사용하면, 양극화성조로부터 순수의 린스조로 1매의 기판을 이동하는 시간에 의해 장치의 기판처리 매수가 결정된다. 반대로 기판의 이동시간이 1매당 20초로 하면, 3분이내에 전부의 반송을 종료하고자 하는 조건에 있어서 단순하게는 9매의 기판을 일괄처리할 수 있는 장치가 가능하게 된다.
실제상은, 양극화성처리를 종료하고 전해액을 배출한 후에 기판의 이동을 행하면, 배수시간도 고려해 넣어야 한다. 이 기판을 수직으로 유지해서 양극화성조에서 처리하면, 배액시에 각 기판의 상부가 먼저 대기중에 노출되고 하부는 최후에 대기에 노출된다. 이때 최초로 대기에 노출된 부분을 기준으로 하여야 하기 때문에 배액시간이 문제로 된다. 상기 로봇을 가진 장치에서 배액시간이 40초인 조건을 부가하면, 이동시간이 20초로서 3분이내에 7매의 기판만 이동시킬 수 있다. 그러므로 이 장치는 7매의 기판을 일괄처리할 수 있다.
그러나, 배액을 행하지 않는 장치도 가능하다. 배액을 하지 않으면 단지 로봇에 의한 이동시간만 고려하면 된다. 기판 1매당의 이동이 3분이내에서 행하면 되고 일괄처리하는 기판의 매수는 기본적으로 제한되지 않는다. 하지만 이 경우에 있어서, 반송로봇이 전해액에 들어가는 일이 필요하기 때문에 로봇의 암이나 기판의 지지부분의 내약품성을 고려하여야 한다. 또한, 로봇을 약품액에 담글때 발생한 파티클이나 불순물에 대해서 충분히 유의하여야 한다.
다른 형태로서, 양극화성처리후에 기판의 이동을 생략할 수 있다. 즉, 전해액이 양극화성처리후에 배액되고, 순수가 동일조에 공급되어 기판을 린스한다. 이 경우에 있어서, 단지 배액시간과 급수시간을 고려하여야 한다. 예를 들면, 전해액이 40초 내에 배액되고, 물이 40초내에 급수되면, 각 기판의 상단부가 대기에 노출되는 시간을 3분 이내로 한다. 순수로 린스를 충분히 행한 후에는 시간을 보내서 건조스테이지 혹은 별도의 세척스테이지로 기판을 이동시킨다. 이 경우도 처리되는 기판의 매수는 기본적으로 제한되지 않는다.
또 다른 형태로서, 양극화성장치는 기판반송로봇로서 웨이퍼일괄반송로봇을 가진다. 이 장치에 있어서, 모든 기판을 기판의 매수에 관계없이 일괄이동 시키기 때문에 배액의 시간과 1회분의 이동시간만을 고려한다. 또 배액을 행한 후 동일한 조에 급수시키는 구조를 가진 양극화성장치에 있어서도 일괄이동의 처리시간단축의 이점도 유효하다. 그러나, 일괄이동은 양극화성장치내에서의 기판의 지지방법을 충분히 고려하지 않으면 실현이 곤란하다. 이에 대한 이유는 다음과 같다. 양극화성은 기판의 주변을 완전히 밀봉하고 전류의 누설을 방지하면서 행하므로 로봇이 기판을 홀더에 세트할 때, 혹은 홀더에 세트되어 있는 기판을 일괄해서 유지할 때에 밀봉이 방해된다.
(제 1실시예)
다음에 본 발명의 제 1실시예에 대해서 첨부도면을 참조하여 설명한다.
도 2 내지 도 4에 제 1실시예의 양극화성장치의 홀더, 기판반송로봇, 양극화성조의 개략도와, 이들을 이용한 양극화성시스템을 표시한다.
본 실시예에서는 3매의 기판을 일괄처리하는 양극화성장치를 설명한다. 도2는 양극화성장치내의 기판유지부분(이하「홀더」라 칭함)과 기판반송로봇의 개략도를 표시하고 있다.
홀더(102)는 사각판의 거의 중심에 원형의 개구부(103)를 가지고, 개구부를 따라서 원환형상의 기판흡착패드(이하「패드」라고 한다)(104)가 매립되어 있다. 패드표면에는 홈이 형성되어 있고, 패드의 하부면으로부터 감압라인(105)을 통해서 홈의 압력을 감압시킬 수 있다. (106a),(106b)는 각각 기판반송로봇이고, 2개가 1조로 동작한다.
먼저, 로봇(106a)이 기판(101)의 하부면을 진공흡착에 의해 유지하고, 홀더(102)의 면과 평행하게 해서 근접시킨다. 다음에, 로봇(106b)이 홀더(102)의 개구부(103)내로 L자형상의 부분을 삽입하여 기판(101)을 기다린다. 또한, 로봇(106b)은 로봇(106a)과 마찬가지로 진공흡착기능을 가진다.
기판(101)의 하부면이 로봇(106b)의 선단에 접촉하면, 로봇(106b)은 기판(101)을 흡착한다. 로봇(106a)은 흡착을 해제해서 위쪽으로 피한다.
로봇(106b)이 도면의 오른쪽으로 이동하면, 기판(101)의 하부면은 패드(104)에 접촉한다. 이때 패드의 홈내의 압력이 감압라인(105)을 통해서 감압되기 때문에 기판(101)이 패드(104)상에 흡착된다. 로봇(106b)은 개구부(103)를 개재해서 위쪽으로 피한다. 이상과 같이 기판(101)을 홀더(102)로 유지한다. 기판(101)을 떼어 낼 때는 상기 수순의 반대의 동작을 행한다.
도 3은 도 2에 표시된 3개의 홀더를 가진 양극화성장치의 개략단면도이다.
양극화성조(210)의 양단에 마이너스전극(206a)과 플러스전극(206b)이 배치되어 있다. 3개의 홀더(102)는 전극사이에 일렬로 샌드위치되어 있다. 도 3은 기판(101)이 이미 홀더(102)에 의해 유지되어 있는 상태를 표시한다. 전극과 홀더 사이 또는 홀더들 사이의 공간은 전해액(구체적으로는 불산)(209)으로 채워져 있으므로 전해액을 함유한 챔버는 기판(101)에 의해 서로 분리되어 있다. 이 상태에서 양극화성은 전극(206a),(206b) 사이에 DC전압을 인가해서 행한다. 양극화성처리를 종료한 후에 배액구(208)로부터 전해액(209)을 배출한다.
도 4는 상기 양극화성장치를 합체한 양극화성시스템의 평면도이다. 이 시스템을 구성하는 스테이지는 왼쪽에서부터 로더(301), 양극화성조(302), 세척조(303), 로봇드라이어(309), 스핀드라이어(304), 언로더(305)를 가진다. 기판낱장반송로봇(106)과 캐리어반송로봇(307)은 배열방향으로의 이동축을 가진다. 이 기판낱장반송로봇은 도 2에 표시된 2개의 부분(106a),(106b)을 구비한다. 또한, 이 시스템은 양극화성조내의 전해액을 순환시켜 필터링하는 시스템(308)을 가진다. 캐리어반송로봇(307)은 기판을 캐리어와 함께 세척조(303)로부터 스핀드라이어(304)로 이동시킨후에 세척조(303)로 되돌리는 도중에 로봇드라이어(309)에 의해 건조된다.
상기 시스템을 이용해서 실리콘의 양극화성을 행했다.
양극화성조건은 전해액으로서 불산과 에탄올을 2:1로 혼합한 혼합용액을 사용하였다. 양극화성시의 전류밀도는 1㎃/㎠로 했고, 11분간 처리를 행했다. 양극화성처리후에 배액펌프(도시하지 않음)에 의해 30초동안 전해액을 배출했다. 배액의 종료와 동시에 기판낱장반송로봇(106)은 마이너스전극에 가까운 쪽으로부터 양극화성기판을 순차적으로 세척조(303)에 미리 설정하고 있었던 웨이퍼캐리어로 이동시켰다. 이때 하나의 기판을 이동하는 데는 25초가 요구되고, 제 2기판 및 제 3기판을 이동하는 데는 각각 23초 및 21초가 요구되었다. 양극화성을 종료하고 배액을 개시한 후에 3개의 기판을 모두 세척조(303)로 이동시키기 까지는 1분 39초가 요구되었다.
상기 처리에 의해 형성된 다공질실리콘상에 시판의 CVD장치를 사용해서 0.3㎛두께의 단결정실리콘층의 에피택셜성장을 행했다. 다음에 에피택셜성장층의 표면을 0.2㎛산화했다. 이 기판과 미리 준비한 실리콘기판을 산과 알칼리의 약액을 사용한 세척을 행하고 청정한 공기하에서 접합시켰다. 접합된 기판은 질소분위기에서 1100℃로 2시간동안 열처리를 행해서 일체화 했다.
일체화된 기판의 양극화성한 쪽으로부터 백그라인더를 사용해서 연마를 행하여 다공질층이 노출될 때까지 실리콘기판부분을 제거했다. 다공질실리콘층이 노출된 후, 에피택셜성장층을 남겨두고 다공질부분을 제거하기 위하여 불산과 과산화수소수의 1:100 혼합액에 이 기판을 약 2시간 동안 담그어 두었다. 그래서 다공질부분은 완전히 제거되고 에피택셜실리콘층이 표면에 나타났다.
이상의 공정에 의해서 0.2㎛두께의 활성층과 0.2㎛두께의 매립된 산화층을 가진 SOI기판을 얻었다.
(제 2 실시예)
도 2 내지 도 4를 참조해서 제 2실시예를 설명한다.
제 2실시예에서는 제 1실시예와 마찬가지의 홀더와, 기판반송로봇을 사용한다. 단, 홀더의 개수는 도 3의 3개에서 25개로 증가한다.
기판반송로봇의 동작과 속도는 제 1실시예와 마찬가지이므로 25개의 기판을 낱장씩 이동하면 많은 시간이 요구된다.
이를 방지하기 위하여, 본 실시예에서는 양극화성처리후에 전해액의 배액은 생략한다. 보다 상세하게는 불산, 알코올계의 전해액에 기판낱장반송로봇(106)의 암을 담그어 액중에서 직접 기판을 제거한다. 따라서 각각의 기판이 대기에 노출되는 시간은 기판을 전해액의 액중에서 꺼내서 세척조(303)의 순수에 담글 때 까지의 로봇(106)의 반송시간으로 된다. 이때 로봇(106)의 암부분과 기판을 흡착하는 부분의 재질은 내불산성의 재료로 한정된다. 본 실시에에서는 로봇의 암은 테프론관(테프론은 미국 듀퐁사의 상표명)내에 삽입된 고강성의 스테인레스 스틸의 봉재를 사용하였다. 로봇(106b)(도 2)의 흡착부분은 불소고무를 사용하였다.
세척조(303)로 이동된 25매의 기판은 최후의 기판이 세척조(303)로 이동된 후에 40분동안 순수를 사용하여 세척되었다. 이후의 공정은 제 1실시예와 마찬가지로 행했고, 제 1실시예와 마찬가지로 다공질층잔류물을 남기지 않고서 균질한 25매의 SOI기판을 얻었다.
(제 3 실시예)
도 2 내지 도 4를 참조하여 제 3실시예를 설명한다.
제 3실시예에서는 제 2실시예와 마찬가지의 홀더와, 기판반송로봇을 사용한다. 즉, 25매의 홀더를 사용한다. 제 3실시예에서는 양극화성처리후에 전해액을 배액한다. 그 직후에 세척조(303)로 기판을 이동시키지 않고서 양극화성조(302)내에 순수를 공급하여 양극화성조(302)내에서 세척을 충분히 행한다. 이 때, 25매의 기판이 대기에 노출되는 시간은 전해액을 배액하는 시간 약 30초와 순수를 공급하는 시간 약 40초 즉 합쳐서 약 1분 10초이다.
양극화성조(302)내에서 순수로 린스하는 시간은 약 40분 이었다. 이후에, 양극화성조(302)내의 순수를 배수하고 기판낱장반송로봇(106)에 의해 기판을 세척조(303)로 이동시켰다. 비록 25매의 기판을 전부 양극화성조로부터 세척조(303)로 이동시키는 데는 약 12분의 시간이 걸리지만, 이 때에는 다공질층의 구멍내에 남아있던 전해액은 모두 순수로 치환되어 있으므로 문제가 되지 않는다. 세척조(303)로 이동한 25매의 기판은 최후의 기판이 세척조(303)로 이동된 후에 순수를 사용하여 10분동안 세척되었다. 이후의 공정은 제 1실시예와 마찬가지로 행했고, 제 1실시예와 마찬가지로 다공질층잔류물을 남기지 않고서 균질한 25매의 SOI기판을 얻었다.
(제 4 실시예)
도 2 내지 도 4를 참조하여 제 4실시예를 설명한다.
제 4실시예는 제 3실시예와 같은 홀더형상, 홀더수, 기판반송로봇을 포함한 동일한 장치구성을 사용한다. 제 4실시예는 전해액이 양극화성처리후에 배액되지 않는 점이 제 3실시예와 다르다. 또한, 전해액을 배액하지 않고서 기판을 양극화성조(302)내에 유지한 그대로 양극화성조(302)내에 순수를 공급함으로써 양극화성조(302)내의 전해액을 순수로 치환한다.
이때, 25매의 기판이 대기에 노출되는 시간은 0(zero)이다. 그러나, 이 경우에 전해액은 희석되어서 버리게 되고, 즉 양극화성처리로서는 1번만 사용된다. 또한, 전해액을 순수로 서서히 희석시키므로 전해액을 완전히 순수로 치환하기 까지의 시간이 상대적으로 많이 필요하다. 이 예에서는 양극화성조(302)내에서 순수로 린스하는 시간은 약 1시간 20분이었다. 이 후에 양극화성조(302)내의 순수를 배수하고, 기판낱장반송로봇(106)에 의해 기판을 세척조(303)로 이동시켰다. 세척조(303)로 이동된 25매의 기판은 최종의 기판이 세척조(303)로 이동된 후에 순수로 10분동안 세척되었다. 이후의 공정은 제 1실시예와 마찬가지로 행했고, 제 1실시예와 마찬가지로 다공질층잔류물을 남기지 않고서 균질한 25매의 SOI기판을 얻었다.
(제 5 실시예)
도 2와 도 5 내지 도 7을 참조하여 제 5실시예를 설명한다.
제 5실시예는 제 4실시예와 같은 홀더형상과 홀더수를 포함한 동일한 장치구성을 사용한다. 그러나, 기판의 반송계를 포함한 전체 시스템은 전혀다른다.
도 5는 제 5실시예의 양극화성시스템을 표시하는 개략평면도이다.
기판은 캐리어에 수납된 그대로 로더(401)에 위치된다. 이 로더(401)는 언로더로서도 기능을 한다. 로더(401)에 의해 소정위치에 설정된 캐리어로부터 기판이 1매씩 기판낱장반송로봇(408)에 의해 보트(402)로 이동된다. 이 보트(402)는 25㎜피치의 25개의 홈을 가진다. 25매의 기판이 보트(402)내에 설정된 후 기판일괄반송로봇(409a)에 의해 일괄유지된다. 도 6은 이 로봇(409a)의 상세한 형상을 표시한다. 이 로봇(409a)은 단 하나의 암이 25매의 기판을 흡착하는 기능을 가지는 것을 제외하고서 도 2에 표시된 기판반송로봇(106a)과 동일한 기능을 가진다.
25매의 기판은 로봇(409a)에 의해 유지된 그대로 양극화성조(403)까지 반송된다. 이 기판은 도 2와 마찬가지의 기구에 의해서 홀더에 설정된다. 그러나, 도 2에 표시된 기판반송로봇 대신에 도 7에 표시되고 25개의 로봇(106b)을 가진 로봇(409b)을 사용한다. 기판일괄반송로봇(409b)에 25매의 기판이 일괄해서 반송되어, 일괄해서 홀더에 설정된다.
양극화성처리후에, 전해액은 약 30초 걸려서 배액된다. 다시 기판일괄반송로봇(409a) 및 (409b)을 사용해서 기판이 양극화성조(403)에서 세척조(404)로 반송된다. 세척조(404)내에는 양극화성장치의 이전 스테이지에서와 동일한 구조를 가진 보트(405)가 가라앉아 있다. 기판은 이 보트(405)상에 위치된다. 반송시간은 약 40초이고 양극화성처리후에 배액시간을 추가하면 약 1분 10초이다. 세척조(404)에서 30분동안 세척한 후 기판은 다시 기판일괄반송로봇(409a)에 의해 보트(402)로 이동된다.
기판은 기판낱장반송로봇(408)에 의해 제 1캐리어로 복귀된다. 캐리어 내에 수납된 기판은 캐리어반송로봇(407)에 의해 스핀드라이어(406)로 반송되어 건조된 후 언로더(401)에 위치된다.
상기 동작에 의해 얻은, 다공질층을 가진 각 기판은 제 1실시예와 마찬가지의 공정을 거쳐서 SOI기판으로 된다.
본 발명은 본 발명의 취지와 범위를 일탈하지 않으면서 상기 실시예를 수정 또는 변경한 것에도 적용할 수 있다.
단결정실리콘을 제거하는 방법으로서는, 예를 들면, 워터제트동력을 사용해서 Si액을 회전시킴으로써 단결정실리콘을 분리하는 방법이 재활용의 목적을 위해 바람직하다.
본 발명은 상기 실시예로 제한되지 않고, 각종 변형과 변경은 본 발명의 취지와 범위내에서 이루어질 수 있다. 그러므로 본 발명의 범위의 공공성을 평가하기 위해 아래의 청구범위가 작성되어 있다.
이상 설명한 바와 같이 반도체기판의 표면을 양극화성처리할 때 양극화성처리후에 전해액으로부터 제거된 기판이 대기에 노출되어 있는 시간을 소정의 시간 이내로 한정한다. 따라서, 기판을 순수에 의해 린스해서 다공질층의 구멍내에 잔류하고 있는 전해액을 바로 희석하여 물로 치환시킨다. 그러므로, 이 방법은 다공질층내에 에칭하기 어려운 생성물의 발생을 억제하면서 다공질층을 에칭하는 공정에 적용할 수 있다.

Claims (4)

  1. 전해질용액에서 단결정실리콘기판에 양극반응을 행하여 이 단결정실리콘기판의 주표면에 다공질실리콘층을 형성하는 양극반응공정과;
    이 다공질실리콘층위에 단결정실리콘막을 성장시키는 실리콘막형성공정과;
    이 단결정실리콘막의 표면을 산화시키는 산화실리콘막형성공정과;
    이 산화실리콘막을 지지기판에 접합하는 접합공정과;
    단결정실리콘기판의 이면측으로부터 단결정실리콘부분을 제거하여 다공질실리콘층을 노출시키는 제거공정과;
    노출된 다공질실리콘층을 에칭하여 단결정실리콘막위의 다공질실리콘층을 제거하는 에칭공정과를 포함한 기판처리방법에 있어서,
    양극반응공정후의 세척시에, 단결정실리콘기판이 전해질용액으로부터 제거되어 세척할 때까지 대기중에 노출되는 시간은 3분 이내로 한정되어 있는 것을 특징으로 하는 기판처리방법.
  2. 제 1항에 있어서, 산화실리콘막을 지지기판에 접합한 후에 열처리를 행하는 공정을 부가하여 포함하는 것을 특징으로 하는 기판처리방법.
  3. 제 1항에 있어서, 상기 제거공정은 다공질실리콘층의 두께내의 중간위치에서 단결정실리콘부분을 분리하여, 이 단결정실리콘부분을 제거하는 공정을 포함하는것을 특징으로 하는 기판처리방법.
  4. 제 1항에 있어서, 접합공정전에 단결정실리콘막의 표면을 산화시키는 산화공정을 부가하여 포함하는 것을 특징으로 하는 기판처리방법.
KR10-1998-0058987A 1997-12-26 1998-12-26 기판처리방법및장치와soi기판 KR100363124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36101797A JP3501642B2 (ja) 1997-12-26 1997-12-26 基板処理方法
JP1997-361017 1997-12-26

Publications (2)

Publication Number Publication Date
KR19990063515A KR19990063515A (ko) 1999-07-26
KR100363124B1 true KR100363124B1 (ko) 2003-01-24

Family

ID=18471844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0058987A KR100363124B1 (ko) 1997-12-26 1998-12-26 기판처리방법및장치와soi기판

Country Status (8)

Country Link
US (2) US6200878B1 (ko)
EP (1) EP0926712A3 (ko)
JP (1) JP3501642B2 (ko)
KR (1) KR100363124B1 (ko)
CN (1) CN1127122C (ko)
AU (1) AU721781B2 (ko)
SG (1) SG70663A1 (ko)
TW (1) TW425628B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128725B1 (ko) * 2005-06-30 2012-03-23 매그나칩 반도체 유한회사 반도체 장치의 제조방법

Families Citing this family (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6417069B1 (en) * 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP4108941B2 (ja) * 2000-10-31 2008-06-25 株式会社荏原製作所 基板の把持装置、処理装置、及び把持方法
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
KR100453454B1 (ko) * 2001-01-09 2004-10-15 텔레포스 주식회사 양극화 반응 장치 및 단위 양극화 반응기
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
US20040077140A1 (en) * 2002-10-16 2004-04-22 Andricacos Panayotis C. Apparatus and method for forming uniformly thick anodized films on large substrates
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7256077B2 (en) * 2004-05-21 2007-08-14 Freescale Semiconductor, Inc. Method for removing a semiconductor layer
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
CN100391826C (zh) * 2005-09-09 2008-06-04 华东师范大学 一种硅的微通道制作方法
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
CN100365454C (zh) * 2005-11-14 2008-01-30 浙江大学 用于纳米光子技术的聚合物上硅纳米膜制备方法
US8168465B2 (en) * 2008-11-13 2012-05-01 Solexel, Inc. Three-dimensional semiconductor template for making high efficiency thin-film solar cells
US8084684B2 (en) 2006-10-09 2011-12-27 Solexel, Inc. Three-dimensional thin-film solar cells
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
US20080264477A1 (en) * 2006-10-09 2008-10-30 Soltaix, Inc. Methods for manufacturing three-dimensional thin-film solar cells
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
US7999174B2 (en) * 2006-10-09 2011-08-16 Solexel, Inc. Solar module structures and assembly methods for three-dimensional thin-film solar cells
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8030119B2 (en) * 2008-03-08 2011-10-04 Crystal Solar, Inc. Integrated method and system for manufacturing monolithic panels of crystalline solar cells
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
CN102460716B (zh) * 2009-05-05 2015-03-25 速力斯公司 高生产率多孔半导体制造设备
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
CN102763226B (zh) 2009-12-09 2016-01-27 速力斯公司 使用薄平面半导体的高效光伏背触点太阳能电池结构和制造方法
EP2534700A4 (en) 2010-02-12 2015-04-29 Solexel Inc DOUBLE-SIDED REUSABLE SHAPE FOR MANUFACTURING SEMICONDUCTOR SUBSTRATES FOR MANUFACTURING PHOTOVOLTAIC CELLS AND MICROELECTRONIC DEVICES
KR20130051013A (ko) 2010-06-09 2013-05-16 솔렉셀, 인크. 고생산성 박막 증착 방법 및 시스템
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
WO2013055307A2 (en) 2010-08-05 2013-04-18 Solexel, Inc. Backplane reinforcement and interconnects for solar cells
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
EP2710639A4 (en) 2011-05-20 2015-11-25 Solexel Inc SELF-ACTIVATED FRONT SURFACE POLARIZATION FOR A SOLAR CELL
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
FR3002219B1 (fr) 2013-02-19 2015-04-10 Commissariat Energie Atomique Procede de fabrication d'une structure micromecanique et/ou nanomecanique comportant une surface poreuse
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
FR3011835B1 (fr) 2013-10-16 2015-12-25 Commissariat Energie Atomique Procede de realisation par voie electrochimique d'au moins une zone poreuse d'une structure micro et/ou nanoelectronique
RU2554298C1 (ru) * 2013-12-05 2015-06-27 Федеральное государственное бюджетное учреждение науки Омский научный центр Сибирского отделения Российской академии наук (ОНЦ СО РАН) Способ получения многослойной структуры пористый кремний на изоляторе
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US20180068886A1 (en) * 2016-09-02 2018-03-08 Qualcomm Incorporated Porous semiconductor layer transfer for an integrated circuit structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
JP6911812B2 (ja) * 2018-06-06 2021-07-28 信越半導体株式会社 陽極酸化装置、陽極酸化方法及び陽極酸化装置の陰極の製造方法
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026066A (ko) * 1994-12-05 1996-07-20 문정환 단결정 SOI(Silicon-on-Insulator) 웨이퍼 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE259098T1 (de) * 1990-08-03 2004-02-15 Canon Kk Verfahren zur herstellung eines soi-substrats
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
SU1829751A1 (ru) * 1991-06-17 1996-08-27 Институт микроэлектроники АН СССР Способ изготовления чувствительного элемента полупроводникового газового сенсора
TW211621B (ko) * 1991-07-31 1993-08-21 Canon Kk
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
JPH05198556A (ja) 1992-01-23 1993-08-06 Canon Inc 陽極化成装置
JP3214631B2 (ja) 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JPH06244389A (ja) 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
DE69628505T2 (de) 1995-07-21 2004-05-06 Canon K.K. Halbleitendes Substrat und dessen Herstellungsverfahren
JP3376258B2 (ja) 1996-11-28 2003-02-10 キヤノン株式会社 陽極化成装置及びそれに関連する装置及び方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026066A (ko) * 1994-12-05 1996-07-20 문정환 단결정 SOI(Silicon-on-Insulator) 웨이퍼 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128725B1 (ko) * 2005-06-30 2012-03-23 매그나칩 반도체 유한회사 반도체 장치의 제조방법

Also Published As

Publication number Publication date
TW425628B (en) 2001-03-11
JPH11195773A (ja) 1999-07-21
JP3501642B2 (ja) 2004-03-02
US6428620B1 (en) 2002-08-06
SG70663A1 (en) 2000-02-22
AU9817998A (en) 1999-07-15
US6200878B1 (en) 2001-03-13
CN1127122C (zh) 2003-11-05
KR19990063515A (ko) 1999-07-26
EP0926712A3 (en) 1999-09-08
CN1221207A (zh) 1999-06-30
EP0926712A2 (en) 1999-06-30
AU721781B2 (en) 2000-07-13

Similar Documents

Publication Publication Date Title
KR100363124B1 (ko) 기판처리방법및장치와soi기판
KR100385255B1 (ko) 다공질체의 세정방법 및 다공질체, 비다공질막 및 접합기판의 제작방법
KR100415513B1 (ko) 양극화성방법 및 양극화성장치와 반도체기판의 제조방법
US6517697B1 (en) Anodizing method
KR100235398B1 (ko) 에스오아이 기판의 제조방법 및 에스오아이 기판
KR100370312B1 (ko) 다공질표면및반도체표면의세정방법
KR19980046273A (ko) Soi기판의 제조방법 및 제조장치
EP0603849B1 (en) Method for producing a semiconducteur substrate by using a bonding process
US6417069B1 (en) Substrate processing method and manufacturing method, and anodizing apparatus
JP3192610B2 (ja) 多孔質表面の洗浄方法、半導体表面の洗浄方法および半導体基体の製造方法
JP3320379B2 (ja) 貼り合わせ基板の作製方法
JP3342381B2 (ja) 陽極化成装置
JP2000336499A (ja) 基板の処理方法及び製造方法並びに陽極化成装置
JP2023506630A (ja) 薄い表面層の厚さの均一性を改善するための、薄い表面層を備える基板をエッチングする方法
JP2004266072A (ja) 基板搬送装置
JPH0878370A (ja) 半導体基板の洗浄装置と洗浄方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131029

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee