JP2023506630A - 薄い表面層の厚さの均一性を改善するための、薄い表面層を備える基板をエッチングする方法 - Google Patents

Abstract

本発明は、基板（１）の薄膜（１１）の主表面（１ａ）をエッチングする方法に関し、方法は、エッチング槽に基板（１）を浸漬するステップを含み、基板（１）が槽（１００）内に導入されるときに、主表面（１ａ）が、初期導入点（ＰＩＩ）から最終導入点（ＰＦＩ）まで導入速度で徐々に浸漬され、基板（１）が槽（１００）から出るときに、主表面（１ａ）が、初期脱出点（ＰＩＳ）から最終脱出点（ＰＦＳ）まで脱出速度で徐々に出現するように、基板（１）が槽（１００）に対して配向され、方法は、導入速度が、初期導入点（ＰＩＩ）と最終導入点（ＰＦＩ）との間の第１の不均一プロファイルに従って主表面（１ａ）をエッチングするように選択されること、及び／又は、脱出速度が、初期脱出点（ＰＩＳ）と最終脱出点（ＰＦＳ）との間の第２の不均一プロファイルに従って主表面（１ａ）をエッチングするように選択されることを特徴とする。
【選択図】 図４ａ

Description

本発明は、マイクロエレクトロニクス、オプトエレクトロニクス、フォトニクス等の分野に関する。特に、本発明は、化学槽マルチウェハクリーナを使用して基板をエッチングする方法に関し、本発明は、シリコンの非常に薄い表面層を備えるＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ「シリコンオンインシュレータ」）基板に特に適する。

ＳＯＩ基板に基づく益々多くの用途が、シリコンの表面薄層（構成要素を収容すること又は構成要素の支持体になることを意図される）の厚さの非常に高い均一性を必要とする。例えば、デジタル用途において、ＦＤＳＯＩ（ｆｕｌｌｙ ｄｅｐｌｅｔｅｄ ＳＯＩ「完全空乏型ＳＯＩ」）基板の薄層は、厚さの非常に低いばらつきを示さなければならない。その理由は、厚さのばらつきが、前記薄層上で生成されるトランジスタの閾値電圧に影響を及ぼすからである。フォトニクス用途において、フィルタ又は変調器デバイスの性能もまた、ＳＯＩ基板の薄層の厚さの不均一性によって著しく影響される。

したがって、厚さ及び均一性の観点からの仕様は、非常に要求が厳しくなってきており、典型的には５０ｎｍより薄い厚さを有する層の場合、数オングストロームより小さい、典型的には４Ａより小さい、ウェハ内（ＷｉＷ：ｗｉｔｈｉｎ－ｗａｆｅｒ）及びウェハ間（ＷｔＷ：ｗａｆｅｒ－ｔｏ－ｗａｆｅｒ）不均一性が期待される。そのような均一性は、達成するのが難しい。その理由は、ＳＯＩ基板を生産するときの工程の連続が、薄層の不均一性に対する寄与の蓄積をもたらすからである。

薄層の厚さの不均一性を補正する１つの知られている解決策は、例えば米国特許出願公開第２０１４０２３４９９２号で説明されるプラズマエッチング法を使用して、又は、特に国際公開第２０１３００３７４５号で説明されるクラスターイオンビームエッチング法を使用して、前記層の局在化エッチングを実施することである。しかしながら、このタイプの解決策は欠点を有し、薄層の表面のエッチングは、アモルファスシリコンの表面領域を生み出し、アモルファスシリコンの表面領域は、電気的問題を引き起こす傾向があり、したがって、除去されなければならない。アモルファス領域の除去は、表面粗さの増加につながり、それは、薄層上で生産されるデバイスの性能に悪い影響を及ぼす。

国際公開第２００４０１５７５９号は、局在化犠牲熱酸化を実装する代替の解決策を提案し、局在化犠牲熱酸化は、薄層のより厚い又はより薄い厚さを局所的に消費して、厚さの不均一性を補正する。このアプローチの不利益は、局所温度勾配が、シリコンウェハに導入するのが容易でないことであり、したがって、不均一性の補正の解決が制限される場合がある。

本発明は、従来技術の解決策に対する代替の解決策に関し、上記欠点を完全に又は部分的に克服することを目指す。特に、本発明は、薄層を、前記薄層の厚さの改善された均一性を達成することを目的として用意する方法に関し、その方法の実装は、簡単且つ再現性がある。そのような用意法は、シリコンの非常に薄い表面層を有するＳＯＩ構造を生産するために実装されることが有利であり得る。

本発明は、表面薄層を備える基板の主表面をエッチングする方法に関し、主表面は、前記薄層の自由面に対応し、方法は、主表面をエッチャントにさらすために、エッチング槽に基板を浸漬するステップを含み、基板は、
基板が槽内に導入されるときに、主表面が、初期導入点から最終導入点まで導入速度で徐々に浸漬され、
基板が槽から除去されるときに、主表面が、初期除去点から最終除去点まで除去速度で徐々に出現する
ように槽に対して配向され、
方法は、薄層の厚さの不均一性を補償するために、
導入速度が、初期導入点と最終導入点との間の第１の不均一プロファイルに従って主表面をエッチングするように選択されること、及び／又は、
除去速度が、初期除去点と最終除去点との間の第２の不均一プロファイルに従って主表面をエッチングするように選択されること
を特徴とする。

単独で又は技術的に実行可能な任意の組み合わせで考えられる、以下の本発明の他の有利で非制限的な特徴を有する。

第１のエッチングプロファイルは、０．１５ｎｍ以上の、又はさらには０．２ｎｍ以上の、初期導入点と最終導入点との間で主表面にわたってエッチングされた厚さのばらつきを規定する、及び／又は、
第２のエッチングプロファイルは、０．１５ｎｍ以上の、又はさらには０．２ｎｍ以上の、初期除去点と最終除去点との間で主表面にわたってエッチングされた厚さのばらつきを規定する。

初期導入点は最終除去点に対応し、最終導入点は初期除去点に対応する。

導入速度及び／又は除去速度は、２５ｃｍ／ｓと０．１ｃｍ／ｓとの間、好ましくは、１０ｃｍ／ｓと０．５ｃｍ／ｓとの間である。

基板が槽に導入されるとき、及び槽から取り出されるときに、導入速度及び／又は除去速度がそれぞれ一定でない。

エッチング槽は、それぞれ１／２／２０の比でアンモニア、過酸化水素、及び脱イオン水を有するＳＣ１（ｓｔａｎｄａｒｄ ｃｌｅａｎ １「標準洗浄１」）溶液を含む。

基板はＳＯＩ基板であり、基板の表面薄層は、５０ｎｍより薄い厚さを有し、シリコンから作られたキャリア基板上に配置されている絶縁層上に配置されている。

薄層は単結晶シリコンから作られている。

本発明の他の特徴及び利点は、添付図を参照して与えられる本発明の以下の詳細な説明から明らかになる。

本発明による生産方法を用いて処理されるのに適する基板を示す図である。 従来技術から知られている、薄層をキャリア基板に転写する方法の工程を示す図である。 本発明による生産方法を用いて処理されるのに適する基板の薄層の厚さの不均一性のマップを示す図である。 本発明によるエッチング法において、基板がエッチング槽に導入されるときの基板の簡略化された図である。 本発明によるエッチング法において、基板がエッチング槽から取り出されるときの基板の簡略化された図である。 基板の薄層にわたる、本発明によるエッチング法から得られる不均一エッチングプロファイルのマップを示す図である。 基板の薄層にわたる、本発明によるエッチング法から得られる、１～５と番号を付けられた直線に沿う北／南プロファイルにおける正規化されたエッチング勾配を示す図である。 本発明によるエッチング法を用いて処理された複数の基板にわたって得られる不均一エッチングプロファイルの一例におけるエッチングされた厚さ勾配を示す箱ひげ図を示す図であり、箱ひげ図は、エッチング槽の従来の使用に関するエッチングされた厚さ勾配も示す。

説明において、図における同じ参照は、同じタイプの要素のために使用され得る。図は、概略的表現であり、読み易さのために、一定比例尺に従っていない。特に、ｚ軸に沿う層の厚さは、ｘ軸及びｙ軸に沿う横寸法に対して一定比例尺に従っていない、また、互いに対する層の相対的厚さは、図において必ずしも考慮されていない。

本発明は、基板１の主表面１ａをエッチングする方法に関する。主表面１ａは、特に、基板１の前面、すなわち、その物理的特性（粗さ、均一性、洗浄度等）が、構成要素を生産する目的で厳重にモニターされる前面である。

エッチング法はウェットエッチング法であり、ウェットエッチング法は、主表面１ａをエッチャントにさらすために、液体エッチング槽１００内に基板１を浸漬することを含む（図４ａ）。

本発明は、キャリア基板２０上に配置された表面薄層１１を備える基板１の特定の場合において説明される（図１）。主表面１ａは、この場合、前記薄層１１の自由面に対応し、自由面上で、構成要素が生産されることを意図される。薄層１１は、非常に低い欠陥密度を有する単結晶材料から作られることが有利である。

それ自体よく知られているように、基板１は、キャリア基板２０上に直接配置された薄層１１から形成されてもよい（図１の（ａ））、又は、基板１は、薄層１１とキャリア基板２０との間に中間層３０を備えてもよい（図１の（ｂ））。この中間層３０は、ＳＯＩタイプの基板１の場合にそうであるように、絶縁性であってもよい。代替的に、中間層１は、基板１の意図される特性に応じて、半導体又は伝導性基板であってもよい。

単結晶薄層１１をキャリア基板２０に転写する多数の知られている方法が存在し、それらの方法は、ドナー基板１０内に埋め込み弱化平面１２を生み出すために軽量種を打ち込むことに基づくスマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）法を含む（図２の（ａ））。この方法はまた、２つの基板１０と２０との間に接合界面２１を形成し、２つの基板を共に結合するために分子接着による直接接合にも基づく（図２の（ｂ））。

ドナー基板１０及びキャリア基板２０は、好ましくは、それぞれ、２００ｍｍ又は３００ｍｍ、又はさらには４５０ｍｍの径及び典型的には５００ミクロンと９００ミクロンとの間の厚さを有する円形ウェハの形態である。

もちろん、基板１０、２０のいずれか（又は両方）は、中間層３０が基板１の最終積層において必要とされるとき、結合される基板の面に中間層３０の全て又は一部を備えてもよい。埋め込み弱化平面１２に沿って分離することは、薄層１１が、ドナー基板１０からキャリア基板２０に転写されることを可能にする（図２の（ｃ））。分離直後に、薄層１１の自由表面は、（３０×３０ミクロンのスキャン上で、原子間力顕微鏡を用いて測定された、４０～８０Ａのオーダーの）高レベルの粗さを示す。表面仕上げ技法の間に、中性又は還元雰囲気下で、犠牲酸化熱処理、エッチング、及び／又は表面再構成を実装することが特に可能である。これらの処理は、薄層１１を構成する材料に応じて、一般に高温で実施される。例えば、シリコン層の場合、酸化は約７５０℃と１１００℃との間で、中性又は還元雰囲気における平滑化は９５０℃と１２５０℃との間で実施されてもよい。これらの仕上げ処理の終了時に、その表面薄層１１を有する基板１が得られる。導入部で述べたように、前記層１１の厚さの均一性の観点からの仕様は、特に、その厚さが減少するときに、益々要求が厳しくなってきている。

特に、５０ｎｍより薄い又はさらには２０ｎｍより薄い非常に薄い厚さを有する層１１の場合に、スマートカット法を使用して得られる薄層１１の厚さの不均一性が、特に、非同心対称の２つの寄与によることを出願人は特定した。

薄層１１の不均一性に対する第１の寄与は、基板１を生産するために実施される複数の連続工程の本質的なばらつき性に由来し、層１１の厚さの予測できない（「ランダムな」）ばらつきをもたらし、したがって、それらのばらつきは、なくすのが難しい。

第２の寄与は、非同心対称を有する生産工程、例えば、イオン打ち込み、埋め込み弱化平面における分離、及び／又は、基板１を局所的に保持する支持体を伴うバッチ熱処理に由来する。この寄与は、基板１の基本方位Ｎ、Ｓ、Ｅ、Ｏの間における薄層１１の厚さのより目立つ又はより目立たない不均一性を生み出す。例えば、図３において、０．６ｎｍのオーダーの厚さの不均一性が、２つの基本方位Ｎ（北）とＳ（南）との間で北－南方向に見ることができる。図３の値のスケールがオングストロームであることに留意されたい。薄層１１は、方位Ｓの近くでより薄く、方位Ｎの近くでより厚い。この不均一性プロファイルは、北－南方向に平行に描かれることができる仮想線の全てに沿って実質的に反復される。換言すれば、薄層１１の北領域（方位Ｎに近い領域）は、（方位Ｓに近い）南領域より厚く見える。

図３における厚さの不均一性のマップが、偏光解析又は反射率測定によって薄層１１の厚さを測定することに基づいて確立されることに留意されたい。この例において、薄層１１は、シリコンから作られ、１２ｎｍの平均厚を有する。

非同心対称を有する不均一性を生成する上記工程は、マルチウェハ装置において、基板１の数十の又はさらには数百のバッチで同時に実施される。基板１の種々のバッチにわたる種々の工程における性能のトレーサビリティ及び再現性を確保するために、各基板１の縁部に作られたフラット又はノッチ２２の存在によって識別可能である同じ位置に基板１の全てを配置することが一般的なやり方である。実際には、ノッチは、頂部（北基本方位）に又は底部（南基本方位－図３の例の場合と同様）に又は基本方位のうちの２つの基本方位間で規定された角度にあることになる。そのため、不均一性プロファイルは、種々の工程において、同時に又は連続的に処理されるバッチの基板１の全てにわたって比較的再現性のある形で現れる。

本発明によるエッチング法は、特に、厚さの不均一性に対する第２に述べた寄与に対処する。

上記で述べたように、エッチング法は、液体溶液を含む槽１００内への浸漬によって、基板１の主表面１ａをエッチャントにさらすことを目指す。

基板１は、基板１が槽１００内に導入されるときに、主表面１ａが、初期導入点ＰＩＩから、基板１の全体浸漬を反映する最終導入点ＰＦＩまで徐々に浸漬される（図４ａ）ように、エッチング槽１００に対して配向される。換言すれば、主表面１ａは、槽１００に含まれる溶液の表面に対して非ゼロ角度を形成する。通常、この角度は９０°のオーダーである。

Ｓにおいて基板１が槽１００から除去されるとき、主表面１ａは、初期除去点ＰＩＳから、基板１の全体除去を反映する最終除去点ＰＦＳまで徐々に出現する（図４ｂ）。

本発明のエッチング法によれば、槽１００内への基板１の導入速度及び／又は槽１００からの基板１の除去速度は、主表面１ａにわたって不均一エッチングプロファイルを生み出すように選択される。

より詳細には、導入速度は、初期導入点ＰＩＩと最終導入点ＰＦＩとの間の第１の不均一プロファイルに従って主表面１ａをエッチングするように選択されてもよい。代替的に又は付加的に、除去速度は、初期除去点ＰＩＳと最終除去点ＰＦＳとの間の第２の不均一プロファイルに従って主表面１ａをエッチングするように選択されてもよい。

第１のエッチングプロファイルが、０．１５ｎｍ以上の、又はさらには０．２ｎｍ以上の、初期導入点ＰＩＩと最終導入点ＰＦＩとの間で主表面１ａにわたってエッチングされた厚さのばらつき（又は勾配）を規定することが有利である。

同様に、第２のエッチングプロファイルは、０．１５ｎｍ以上の、又はさらには０．２ｎｍ以上の、初期除去点ＰＩＳと最終除去点ＰＦＳとの間で主表面１ａにわたってエッチングされた厚さのばらつき（又は勾配）を規定することが好ましい。

初期導入点ＰＩＩは、最終除去点ＰＦＳに対応してもよく、最終導入点ＰＦＩは、初期除去点ＰＩＳに対応してもよい。

任意選択で、不均一エッチングプロファイルを薄層１１の厚さの特定のタイプの不均一性になるようにより精密に調整するために、導入点ＰＩＩ、ＰＦＩ及び除去点ＰＩＳ、ＰＦＳは互いに異なるように、規定された角度による回転が基板１に適用されることができる。

さらに別の任意選択によれば、エッチング法は、反復のそれぞれの間に基板１を回転させながら、連続する複数回、適用されて、各反復における不均一エッチングプロファイルを、薄層１１の厚さの特定のタイプの不均一性になるように精密に調整してもよい。

液体化学槽マルチウェハ洗浄又はエッチング装置内への／からの基板１の導入速度及び除去速度は、慣例的に速い。例えば、それらの速度は、径が３００ｍｍの基板の場合、３０ｃｍ／ｓのオーダーである。したがって、各基板１は、工程における処理の考えられる最良の均一性を得るために、２秒未満で槽に入る。

この原理と対照的に、本発明のエッチング法においては、１つの基板１の（又は複数の基板１の）導入速度と除去速度との内の少なくとも１つの速度は、減少されることが有利であり、その速度は、２５ｃｍ／ｓと０．１ｃｍ／ｓとの間、又はさらには特に、１０ｃｍ／ｓと０．５ｃｍ／ｓとの間であってもよい。以下の１つの好ましい実施形態においてより詳細に説明されるように、基板１が、槽１００に導入される及び／又は槽１００から取り出される速度を減少させることは、不均一エッチングプロファイルを生み出し、上記の第２の寄与による、薄層１１の厚さの不均一性を補償することを可能にする。

導入速度及び／又は除去速度は、基板１の径にわたる非線形不均一性プロファイルを補償するために、一定でないように選択されてもよい。

１つの好ましい実施形態によれば、薄層１１は単結晶シリコンから作られており、エッチング槽１００内の溶液は、脱イオン水、アンモニア（ＮＨ_３）、及び過酸化水素（Ｈ_２Ｏ_２）に基づくＳＣ１（「標準洗浄１」）溶液である。シリコンウェハを洗浄するために典型的に使用されるＳＣ１溶液は、処理された表面から粒子状汚染物質を除去するときに特に効果的である。

本発明によるエッチング法は、例えば、０．５ｎｍ／分のオーダーのシリコン薄層１１のエッチング速度と共にＳＣ１溶液を使用する。溶液の３つの化合物ＮＨ_３／Ｈ_２Ｏ_２／Ｈ_２Ｏのそれぞれの体積比は、１／２／２０であり、槽の温度は７０℃である。溶液のメガソニック撹拌も好ましい。

例によれば、図５ａは、槽内への基板１の２３ｃｍ／ｓの導入速度、槽内での９０ｓの滞留時間、及び０．６７ｃｍ／ｓの除去速度（すなわち、初期除去点ＰＩＳの出現と最終除去点ＰＦＳの出現との間が４５ｓ）を用いた、上記のエッチング槽ＳＣ１における、径が３００ｍｍの基板１の薄層１１にわたって得られた不均一エッチングプロファイルを示す。この例において、初期導入点ＰＩＩは最終除去点ＰＦＳに一致し、最終導入点ＰＦＩは初期除去点ＰＩＳに一致し、ノッチ２２は、最終導入点ＰＦＩ（同様に初期除去点ＰＩＳ）にある。

除去速度は、より詳細には減少しており、したがって、それは、基板が槽から除去されるときに、図５ａの不均一エッチングプロファイル（又は、上記で述べた第２の不均一エッチングプロファイル）が実質的に形成されるということである。２つの導入点ＰＩＩ、ＰＦＩの間の（又は２つの除去点ＰＩＳ、ＰＦＳの間の）エッチングされた厚さ勾配は、３Ａのオーダーであり、エッチングされた厚さは、初期導入点ＰＩＩ（又は最終除去点ＰＦＳ）においてより大きく、最終導入点ＰＦＩ（又は初期除去点ＰＩＳ）においてより小さい。

図５ｂは、上記で述べた例によるエッチング法を受けた、基板１上で１～５と番号を付けられた直線に沿う北／南プロファイルにおける正規化されたエッチング勾配を示す。２つの導入点ＰＩＩ、ＰＦＩの間の（又は２つの除去点ＰＩＳ、ＰＦＳの間の）エッチングされた厚さ勾配が３Ａのオーダーであることが見出される。

この第２のプロファイルの再現性が、エッチング槽１００内で同時に処理された複数の基板１にわたってチェックされた。図６のグラフは、導入速度及び除去速度が標準的である、すなわち２５ｃｍ／ｓより大きいときに得られる結果と比較した、第２のプロファイルの厚さ勾配（オングストローム単位）の結果を箱ひげ図の形態で示す。

０．３Ａのオーダーの標準偏差（図６における「標準偏差」）を有する、平均（図６における「平均」）で２．８Ａに等しい２つの導入点ＰＩＩ、ＰＦＩの間の、基板１にわたるエッチング勾配が明らかに統計的に見出される。

最終導入点ＰＦＩに（及び初期除去点ＰＩＳに）ノッチ２２を配置するように配慮しながら、図３に示すように、厚さの不均一性を示す特定の基板１に対して第２の不均一エッチングプロファイルを適用することは、薄層１１の均一性が改善されることを可能にする。特に、第２のプロファイルは、前記基板１の南領域（最初に最も薄い領域）に対する北領域（最初に最も厚い領域）のより大幅な薄化を可能にすることになる。そのため、０．６ｎｍのオーダーの薄層１１の初期不均一性は、本発明によるエッチング法によって、０．４ｎｍ未満になる。

２つの導入点又は除去終了点の間の差分除去をより精密に調整するために、導入速度もまた、２５ｃｍ／ｓと０．１ｃｍ／ｓとの間に制限された可能性があることに留意されたい。

この好ましい実施形態によるエッチング法は、化学槽マルチウェハ洗浄装置（又は「ウェットベンチ（ｗｅｔ ｂｅｎｃｈ）」）内の洗浄シーケンスに容易に統合されてもよい。例えば、エッチング法は、オゾン／ＳＣ１／ＳＣ２タイプのシーケンスに統合されてもよく、ＳＣ１工程を置換する又はオゾン工程とＳＣ１工程との間に挿入される。洗浄シーケンス内へのエッチング法の単純な統合は特に有利である。その理由は、基板１のバッチのリンシング及びローディング時間が、共有され、ステージを分離することによって倍加されないからである。

本発明によるエッチング法は、ＳＯＩ基板１の表面薄層１１内の非同心対称不均一を補正するのに特に適し、前記薄層１１及び下にある絶縁層３０は５０ｎｍより薄い厚さを有する。

言うまでもなく、本発明は、説明した実施形態及び例に限定されず、変形実装態様が、特許請求項によって規定される本発明の範囲から逸脱することなく、本発明に適用されてもよい。

本発明は、特に、好ましい実施形態を参照して説明され示されたが、本発明は、もちろん、単結晶シリコン以外の材料（例えば、酸化シリコン等）から作られた薄層１１に転移され、ＳＣ１以外のエッチング槽溶液（例えば、フッ化水素酸ＨＦ）を実装してもよい。

Claims (8)

1. 表面薄層（１１）を備える基板（１）の主表面（１ａ）をエッチングする方法であって、前記主表面（１ａ）は、前記薄層（１１）の自由面に対応し、前記方法は、前記主表面（１ａ）をエッチャントにさらすために、エッチング槽（１００）に前記基板（１）を浸漬するステップを含み、前記基板（１）は、
   前記基板（１）が前記槽（１００）内に導入されるときに、前記主表面（１ａ）が、初期導入点（ＰＩＩ）から最終導入点（ＰＦＩ）まで導入速度で徐々に浸漬され、
   前記基板（１）が前記槽（１００）から除去されるときに、前記主表面（１ａ）が、初期除去点（ＰＩＳ）から最終除去点（ＰＦＳ）まで除去速度で徐々に出現する、
   ように前記槽（１００）に対して配向され、
   前記方法は、前記薄層（１１）の厚さの不均一性を補償するために、
   前記導入速度が、前記初期導入点（ＰＩＩ）と前記最終導入点（ＰＦＩ）との間の第１の不均一プロファイルに従って前記主表面（１ａ）をエッチングするように選択されること、及び／又は、
   前記除去速度が、前記初期除去点（ＰＩＳ）と前記最終除去点（ＰＦＳ）との間の第２の不均一プロファイルに従って前記主表面（１ａ）をエッチングするように選択されること
   を特徴とする、
   エッチングする方法。
2. 前記第１のエッチングプロファイルが、０．１５ｎｍ以上の、又はさらには０．２ｎｍ以上の、前記初期導入点（ＰＩＩ）と前記最終導入点（ＰＦＩ）との間で前記主表面（１ａ）にわたってエッチングされた厚さのばらつきを規定する、及び／又は、
   前記第２のエッチングプロファイルが、０．１５ｎｍ以上の、又はさらには０．２ｎｍ以上の、前記初期除去点（ＰＩＳ）と前記最終除去点（ＰＦＳ）との間で前記主表面（１ａ）にわたってエッチングされた厚さのばらつきを規定する、
   請求項１に記載のエッチングする方法。
3. 前記初期導入点（ＰＩＩ）が前記最終除去点（ＰＦＳ）に対応し、前記最終導入点（ＰＦＩ）が前記初期除去点（ＰＩＳ）に対応する、請求項１又は２に記載のエッチングする方法。
4. 前記導入速度及び／又は前記除去速度が、２５ｃｍ／ｓと０．１ｃｍ／ｓとの間、好ましくは、１０ｃｍ／ｓと０．５ｃｍ／ｓとの間である、請求項１～３のいずれか一項に記載のエッチングする方法。
5. 前記基板（１）が前記槽（１００）に導入されるとき、及び前記槽（１００）から取り出されるときに、前記導入速度及び／又は前記除去速度がそれぞれ一定でない、請求項１～４のいずれか一項に記載のエッチングする方法。
6. 前記エッチング槽（１００）が、それぞれ１／２／２０の比でアンモニア、過酸化水素、及び脱イオン水を有するＳＣ１（ｓｔａｎｄａｒｄ ｃｌｅａｎ １「標準洗浄１」）溶液を含む、請求項１～５のいずれか一項に記載のエッチングする方法。
7. 前記基板（１）がＳＯＩ基板であり、前記基板（１）の表面薄層（１１）が、５０ｎｍより薄い厚さを有し、シリコンから作られたキャリア基板（２０）上に配置されている絶縁層（３０）上に配置されている、請求項１～６のいずれか一項に記載のエッチングする方法。
8. 前記薄層（１１）が単結晶シリコンから作られている、請求項６又は７に記載のエッチングする方法。

Images