CN114830302A - 蚀刻包括薄表面层的基板以改善所述层的厚度均匀性的方法 - Google Patents
蚀刻包括薄表面层的基板以改善所述层的厚度均匀性的方法 Download PDFInfo
- Publication number
- CN114830302A CN114830302A CN202080086896.3A CN202080086896A CN114830302A CN 114830302 A CN114830302 A CN 114830302A CN 202080086896 A CN202080086896 A CN 202080086896A CN 114830302 A CN114830302 A CN 114830302A
- Authority
- CN
- China
- Prior art keywords
- substrate
- point
- main surface
- introduction
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000005530 etching Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000010410 layer Substances 0.000 title description 63
- 239000002344 surface layer Substances 0.000 title description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013019 agitation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000006193 liquid solution Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
Abstract
本发明涉及一种对基板(1)的薄层(11)的主表面(1a)进行蚀刻的方法，该方法包括：将基板(1)浸入蚀刻槽中，以便将主表面(1a)暴露于蚀刻剂，基板(1)按照如下方式相对于槽(100)定向，以补偿薄层(11)的厚度非均匀性：‑当基板(1)被引入到槽(100)中时，主表面(1a)按照引入速度从初始引入点(PII)逐渐浸入到最终引入点(PFI)，并且‑当基板(1)从槽(100)退出时，主表面(1a)按照退出速度从初始退出点(PIS)逐渐显现到最终退出点(PFS)，该方法的特征在于：‑按照根据初始引入点(PII)与最终引入点(PFI)之间的第一非均匀剖面蚀刻主表面(1a)的方式来选择引入速度，和/或‑按照根据初始退出点(PIS)与最终退出点(PFS)之间的第二非均匀剖面蚀刻主表面(1a)的方式来选择退出速度。
Description
技术领域
本发明涉及微电子学、光电子学、光子学等领域。具体地，本发明涉及使用化学槽多晶片清洁器蚀刻基板的方法；本发明特别适用于包括非常薄的硅表面层的SOI(“绝缘体上硅”)基板。
背景技术
越来越多的基于SOI基板的应用要求硅表面薄层(其旨在容纳部件或作为它们的支承件)的厚度具有非常高的均匀性。例如，在数字应用中，FDSOI(“全耗尽型SOI”)基板的薄层必须表现出非常低的厚度变化，因为这些变化影响在所述薄层上产生的晶体管的阈值电压。在光子学应用中，滤波器或调制器器件的性能也严重受到SOI基板的薄层厚度的非均匀性的影响。
因此，厚度和均匀性方面的规格变得非常苛刻：对于厚度通常小于50nm的层，期望晶片内(WiW)和晶片到晶片(WtW)的非均匀性小于几埃，通常小于4埃。这种均匀性难以实现，因为生产SOI基板中的连续步骤使得薄层的非均匀性的贡献因素累积。
一种已知的用于校正薄层厚度非均匀性的解决方案是使用例如在文献US20140234992中描述的等离子体蚀刻方法或者使用具体在文献WO2013003745中描述的簇离子束蚀刻方法对所述层进行局部蚀刻。然而，这种类型的解决方案具有如下缺点：对薄层表面的蚀刻产生了易于引起电气问题并因此必须被移除的非晶硅表面区域。非晶区域的移除导致表面粗糙度的增加，这不利地影响在薄层上制造的器件的性能。
文献WO2004015759提出了一种实现局部牺牲热氧化的另选方案，其局部地消耗薄层的更大或更小的厚度以便校正该薄层的厚度非均匀性。这种方法的缺点是局部温度梯度不容易引入硅层中：因此，非均匀性校正的分辨率可能受到限制。
发明目的
本发明涉及现有技术解决方案的另选解决方案，并且旨在完全或部分地克服上述缺点。具体地，本发明涉及一种制备薄层的方法，其目的是实现所述层的改进的厚度均匀性，该方法的实施是直接的且可重复的。可以有利地实施这种制备方法以产生具有非常薄的硅表面层的SOI结构。
发明内容
本发明涉及一种对包括表面薄层的基板的主表面进行蚀刻的方法，所述主表面对应于所述薄层的自由面，所述方法包括以下步骤：将所述基板浸入蚀刻槽中，以便将所述主表面暴露于蚀刻剂，所述基板按照如下方式相对于所述槽定向，以补偿所述薄层的厚度的非均匀性：
-当所述基板被引入到所述槽中时，所述主表面按照引入速度从初始引入点逐渐浸入到最终引入点，并且
-当所述基板从所述槽移除时，所述主表面按照移除速度从初始移除点逐渐显现到最终移除点，
所述方法的特征在于：
-按照根据所述初始引入点与所述最终引入点之间的第一非均匀剖面蚀刻所述主表面的方式来选择所述引入速度，和/或
-按照根据所述初始移除点与所述最终移除点之间的第二非均匀剖面蚀刻所述主表面的方式来选择所述移除速度。
根据本发明的单独的或以任何技术上可行的组合的其它有利和非限制性特征：
·所述第一蚀刻剖面限定了所述初始引入点与所述最终引入点之间的、在所述主表面上蚀刻的大于或等于0.15nm或甚至大于或等于0.2nm的厚度变化，和/或
·所述第二蚀刻剖面限定了所述初始移除点与所述最终移除点之间的、在所述主表面上蚀刻的大于或等于0.15nm或甚至大于或等于0.2nm的厚度变化；
·所述初始引入点对应于所述最终移除点，并且所述最终引入点对应于所述初始移除点；
·所述引入速度和/或所述移除速度在25cm/s至0.1cm/s之间，优选地，在10cm/s至0.5cm/s之间；
·当将所述基板引入所述槽中和从所述槽取出时，所述引入速度和/或所述移除速度分别是非恒定的；
·所述蚀刻槽包含SC1(“标准清洁1”)溶液，所述SC1溶液具有比例分别为1/2/20的氨、过氧化氢和去离子水；
·所述基板是SOI基板，所述SOI基板的表面薄层具有小于50nm的厚度，并且被布置在绝缘层上，所述绝缘层被布置在由硅制成的载体基板上；
·所述薄层是由单晶硅制成的。
附图说明
从以下参照附图给出的本发明的详细描述中，本发明的其它特征和优点将变得显而易见，在附图中：
-图1示出了适于用根据本发明的生产方法处理的基板；
-图2示出了现有技术中已知的用于将薄层转移到载体基板的方法的步骤；
-图3示出了适于用根据本发明的生产方法处理的基板的薄层的厚度非均匀性的图；
-图4a和图4b分别示出了在根据本发明的蚀刻方法中当将基板引入蚀刻槽中时和当将基板从蚀刻槽中取出时的简化图；
-图5a示出了基板的薄层上的、根据本发明的蚀刻方法获得的非均匀蚀刻剖面的图；
-图5b示出了基板的薄层上的根据本发明的蚀刻方法获得的沿从1至5编号的直线的北/南剖面中的经归一化的蚀刻梯度；
-图6示出了例示了在用根据本发明的蚀刻方法处理的多个基板上获得的非均匀蚀刻剖面的一个示例中的蚀刻厚度梯度的盒形图；该盒形图还例示了传统蚀刻槽使用的蚀刻厚度梯度。
具体实施方式
在说明书中，附图中相同的附图标记可以用于相同类型的要素。附图是示意性表示，为了清晰起见，附图没有按比例绘制。具体地，层的沿z轴的厚度相对于沿x轴和y轴的横向尺寸不成比例；所述层相对于彼此的相对厚度不一定在附图中加以考虑。
本发明涉及一种对基板1的主表面1a进行蚀刻的方法。具体地，主表面1a是基板1的正面，也就是说，考虑到部件的生产，物理性质(粗糙度、均匀性、清洁度等)被密切监控的一面。
蚀刻方法是湿法蚀刻方法，其包括将基板1浸入液体蚀刻槽100(图4a)中，以将主表面1a暴露于蚀刻剂。
将在基板1包括布置在载体基板20(图1)上的表面薄层11的特定情况下描述本发明。在这种情况下，主表面1a对应于所述薄层11的自由面，在该自由面上要生产部件。薄层11有利地由具有非常低的缺陷密度的单晶材料制成。
如本身公知的，基板1可以由直接布置在载体基板20上的薄层11形成(图1的(a))，或者它可以在薄层11与载体基板20之间包括中间层30(图1的(b))。该中间层30可以是绝缘的，如SOI型基板1的情况。另选地，该中间层30可以是半导体或导电基板，这取决于基板1的预期特性。
存在许多用于将单晶薄层11转移到载体基板20的已知方法，包括SmartCutTM方法，其基于注入轻物质以便在供体基板10中产生掩埋弱化平面12(图2的(a))。该方法还基于通过分子粘附在两个基板10、20之间形成接合界面21并将所述两个基板连接在一起的直接接合(图2的(b))。
供体基板10和载体基板20优选地各自为圆形晶片的形式，其直径为200mm或300mm，或甚至450mm，厚度通常介于500微米至900微米之间。
当然，当基板1的最终叠层中需要中间层30时，基板10、20中的任一者(或两者)可以在其待连接的面上包括全部或部分中间层30。沿掩埋弱化平面12的分离允许薄层11从供体基板10转移到载体基板20(图2的(c))。刚分离后，薄层11的自由表面表现出高水平的粗糙度(用原子力显微镜在30×30微米的扫描上测得的约40埃至80埃)。在表面精加工技术中，尤其可以在中性或还原气氛下实施牺牲氧化热处理、蚀刻和/或表面重构。这些处理通常在高温下进行，这取决于构成薄层11的材料。例如，对于硅层，可以在大约750℃至1100℃之间进行氧化，并且在950℃至1250℃之间在中性或还原气氛中进行平滑处理。
在完成这些精加工处理后，获得具有表面薄层11的基板1。如在引言中提到的，就所述层11的厚度均匀性而言的规格变得日益苛刻，尤其是当其厚度减小时。
申请人已经认识到，使用Smart Cut方法获得的薄层11的厚度非均匀性具体是由于非同心对称的两个贡献因素导致的，特别是在具有小于50nm或甚至小于20nm的非常低的厚度的层11的情况下。
对薄层11的非均匀性的第一贡献因素来自于为生产基板1而执行的多个连续步骤中的自然变化，并且导致层11的厚度的不可预测(“随机”)变化，因此难以消除。
第二贡献因素来自于具有非同心对称性的生产步骤：例如，离子注入、掩埋弱化平面处的分离和/或涉及局部保持基板1的支承件的批量热处理。该贡献因素产生基板1的基点N、S、E、O之间的、薄层11的厚度的或多或少明显的非均匀性。例如，在图3中，在南北方向上，在两个基点N(北)与S(南)之间可以看到约为0.6nm的厚度非均匀性。注意，图3中的值标度以埃为单位。薄层11在点S附近较薄而在点N附近较厚。这种非均匀性剖面基本上沿可以平行于南北方向绘制的所有假想线重复。换句话说，薄层11的北区(靠近点N的区域)看起来比南区(靠近点S)厚。
注意，图3中的厚度非均匀性图是基于通过椭圆光度法或反射测定法测量薄层11的厚度而建立的。在该示例中，薄层11由硅制成并且具有12nm的平均厚度。
产生具有非同心对称性的非均匀性的上述步骤在多晶片设备中同时在几十个或甚至几百个基板1的批次中执行。为了确保跨不同批次的基板1的各个步骤中的性能的可追踪性和可再现性，通常的做法是将所有基板1布置在相同的位置，其可以通过在各个基板1的边缘中形成的平坦特征或凹口特征22的存在来识别。实际上，凹口特征将位于顶部(北基点)或底部(南基点-如图3的示例中那样)，或者位于基点中的两个基点之间的限定角度处。因此，非均匀性剖面以相对可重复的方式跨在各个步骤中同时或连续处理的所有批次的基板1出现。
具体地，根据本发明的蚀刻方法解决了所提到的对厚度非均匀性的第二贡献因素。
如上所述，蚀刻方法的目的是通过浸入包含液体溶液的槽100中使基板1的主表面1a暴露于蚀刻剂。
基板1相对于蚀刻槽100定向成使得当该基板1被引入I槽100中时，主表面1a从初始引入点PII逐渐浸入到最终引入点PFI，该最终引入点PFI反映了基板1的总浸入(图4a)。换句话说，主表面1a与包含在槽100中的溶液的表面形成非零角度。通常，该角度约为90°。
当从槽100中移除S时，主表面1a从初始移除点PIS逐渐显现到最终移除点PFS，该最终移除点PFS反映了基板1的总移除(图4b)。
根据本发明的蚀刻方法，选择将基板1引入到槽100中的速度和/或从槽100中移除基板1的速度，以便在主表面1a上产生非均匀的蚀刻剖面。
更具体地，可以选择引入速度，以便根据初始引入点PII与最终引入点PFI之间的第一非均匀剖面蚀刻主表面1a。另选地或另外地，可以选择移除速度，以便根据初始移除点PIS与最终移除点PFS之间的第二非均匀剖面蚀刻主表面1a。
有利地，第一蚀刻剖面限定了初始引入点PII与最终引入点PFI之间的、在主表面1a上蚀刻的大于或等于0.15nm或甚至大于或等于0.2nm的厚度变化(或梯度)。
类似地，第二蚀刻剖面优选地限定了初始移除点PIS与最终移除点PFS之间的、在主表面1a上蚀刻的大于或等于0.15nm或甚至大于或等于0.2nm的厚度变化(或梯度)。
初始引入点PII可以对应于最终移除点PFS，并且最终引入点PFI可以对应于初始移除点PIS。
可选地，为了更精细地将非均匀蚀刻剖面调整为特定类型的薄层11厚度非均匀性，可以对基板1施加限定角度的旋转，使得引入点PII、PFI和移除点PIS、PFS彼此不同。
根据又一选项，可以在每次迭代之间在旋转基板1的同时连续多次应用蚀刻方法，以将每次迭代中的非均匀蚀刻剖面精细地调整为特定类型的薄层11厚度非均匀性。
将基板1引入到液体-化学槽多晶片清洁或蚀刻设备中以及从液体-化学槽多晶片清洁或蚀刻设备中移除基板1的速度通常较快。例如，对于直径为300mm的基板，所述速度约为30cm/s。因此，各个基板1在小于2秒的时间内进入槽，以便在该步骤中获得可能的最佳处理均匀性。
与该原理相反，在本发明的蚀刻方法中，有利地降低了引入基板1(或多个基板1)的速度与移除基板1(或多个基板1)的速度之间的至少一个速度：其可以介于25cm/s至0.1cm/s之间，或甚至具体地介于10cm/s至0.5cm/s之间。如将在下面的一个优选实施方式中更具体地解释的，降低基板1被引入到槽100中和/或从槽100中取出的速度使得可以产生非均匀蚀刻剖面并补偿薄层11的根据前述第二贡献因素的厚度非均匀性。
引入速度和/或移除速度也可以选择为非恒定的，以补偿基板1的直径上的非线性非均匀性剖面。
根据一个优选实施方式，薄层11由单晶硅制成，并且蚀刻槽100中的溶液是基于去离子水、氨(NH3)和过氧化氢(H2O2)的SC1(“标准清洁1”)溶液。通常用于清洁硅晶片的SC1溶液在从经处理的表面移除微粒污染物方面特别有效。
根据本发明的蚀刻方法例如使用SC1溶液，其中，蚀刻硅薄层11的速度约为0.5nm/min。溶液的三种化合物NH3/H2O2/H2O的各自体积比则为1/2/20，并且槽的温度为70℃。溶液的兆声波搅拌也是有利的。
通过示例的方式，图5a示出了在如上所述的蚀刻槽SC1中在直径为300mm的基板1的薄层11上获得的非均匀蚀刻剖面，其中，基板1引入到槽中的速度为23cm/s，在槽中的停留时间为90s，并且移除速度为0.67cm/s(即，初始移除点PIS的出现与最终移除点PFS的出现之间为45s)。在该示例中，初始引入点PII与最终移除点PFS重合，并且最终引入点PFI与初始移除点PIS重合；凹口特征22位于最终引入点PFI(也是初始移除点PIS)。
更具体地，降低了移除速度；因此，当从槽中移除时，基本上形成图5a的非均匀蚀刻剖面(或如上所述的第二非均匀蚀刻剖面)。两个引入点PII、PFI之间(或两个移除点PIS、PFS之间)的蚀刻厚度梯度约为3埃：蚀刻厚度在初始引入点PII(或最终移除点PFS)处较大，而在最终引入点PFI(或初始移除点PIS)处较小。
图5b例示了已经历根据前述示例的蚀刻方法的基板1上的沿从1至5编号的直线的北/南剖面中的经归一化的蚀刻梯度。发现两个引入点PII、PFI之间(或两个移除点PIS、PFS之间)的蚀刻厚度梯度约为3埃。
在蚀刻槽100中同时处理的多个基板1上检查该第二剖面的再现性。图6中的曲线以盒形图的形式示出了与引入速度和移除速度是标准的(即，大于25cm/s)时获得的结果相比较的第二剖面的厚度梯度(以埃计)的结果。
在两个引入点PII、PFI之间在基板1上清楚地统计发现平均等于2.8埃(图6中的“平均”)、标准偏差(图6中的“标准偏差”)约为0.3埃的蚀刻梯度。
将第二非均匀蚀刻剖面应用于诸如图3所示的呈现非均匀厚度的特定基板1(注意将凹口特征22布置在最终引入点PFI(以及初始移除点PIS)处)允许改善薄层11的均匀性。具体地，第二剖面将允许所述基板1的北区(最初最厚区域)相对于其南区(最初最薄区域)更薄。因此，借助于根据本发明的蚀刻方法，约为0.6nm的薄层11初始非均匀性变得小于0.4nm。
注意，引入速度也可以被限制在25cm/s至0.1cm/s之间，以便更精细地调整两个引入端点或移除端点之间的有差别的移除。
根据该优选实施方式的蚀刻方法可以容易地集成到化学槽多晶片清洁设备(或“湿式工作台”)中的清洁序列中。例如，它可以集成到臭氧/SC1/SC2类型的序列中，代替SC1步骤或插在臭氧步骤与SC1步骤之间。将蚀刻方法直接集成到清洁序列中是特别有利的，因为基板1的批次的冲洗和装载时间是共享的，并且不会因分离阶段而倍增。
根据本发明的蚀刻方法特别适于校正SOI基板1的表面薄层11中的非同心对称非均匀性，所述薄层11和下面的绝缘层30具有小于50nm的厚度。
不用说，本发明不限于所描述的实施方式和示例，并且在不脱离由权利要求限定的本发明的范围的情况下，可以对其应用各种实现方式。
虽然已经具体参考优选实施方式描述和例示了本发明，但是本发明当然可以转用到由单晶硅以外的材料(例如，氧化硅等)制成的薄层11，并且实现SC1以外的蚀刻槽溶液(例如，氢氟酸HF)。
Claims (8)
1.一种对包括表面薄层(11)的基板(1)的主表面(1a)进行蚀刻的方法，所述主表面(1a)对应于所述薄层(11)的自由面，所述方法包括以下步骤：将所述基板(1)浸入蚀刻槽(100)中，以便将所述主表面(1a)暴露于蚀刻剂，所述基板(1)按照如下方式相对于所述槽(100)定向，以补偿所述薄层(11)的厚度的非均匀性：
-当所述基板(1)被引入(I)到所述槽(100)中时，所述主表面(1a)按照引入速度从初始引入点(PII)逐渐浸入到最终引入点(PFI)，并且
-当所述基板(1)从所述槽(100)移除(S)时，所述主表面(1a)按照移除速度从初始移除点(PIS)逐渐显现到最终移除点(PFS)，
所述方法的特征在于：
-按照根据所述初始引入点(PII)与所述最终引入点(PFI)之间的第一非均匀剖面蚀刻所述主表面(1a)的方式来选择所述引入速度，和/或
-按照根据所述初始移除点(PIS)与所述最终移除点(PFS)之间的第二非均匀剖面蚀刻所述主表面(1a)的方式来选择所述移除速度。
2.根据权利要求1所述的蚀刻方法，其中，
-所述第一蚀刻剖面限定了所述初始引入点(PII)与所述最终引入点(PFI)之间的、在所述主表面(1a)上蚀刻的大于或等于0.15nm或甚至大于或等于0.2nm的厚度变化，和/或
-所述第二蚀刻剖面限定了所述初始移除点(PIS)与所述最终移除点(PFS)之间的、在所述主表面(1a)上蚀刻的大于或等于0.15nm或甚至大于或等于0.2nm的厚度变化。
3.根据前述权利要求中的一项所述的蚀刻方法，其中，所述初始引入点(PII)对应于所述最终移除点(PFS)，并且所述最终引入点(PFI)对应于所述初始移除点(PIS)。
4.根据前述权利要求中的一项所述的蚀刻方法，其中，所述引入速度和/或所述移除速度在25cm/s至0.1cm/s之间，优选地，在10cm/s至0.5cm/s之间。
5.根据前述权利要求中的一项所述的蚀刻方法，其中，当将所述基板(1)引入所述槽(100)中和从所述槽(100)取出时，所述引入速度和/或所述移除速度分别是非恒定的。
6.根据前述权利要求中的一项所述的蚀刻方法，其中，所述蚀刻槽(100)包含SC1(“标准清洁1”)溶液，所述SC1溶液具有比例分别为1/2/20的氨、过氧化氢和去离子水。
7.根据前述权利要求中的一项所述的蚀刻方法，其中，所述基板(1)是SOI基板，所述SOI基板的表面薄层(11)具有小于50nm的厚度，并且被布置在绝缘层(30)上，所述绝缘层(30)被布置在由硅制成的载体基板(20)上。
8.根据权利要求6或7所述的蚀刻方法，其中，所述薄层(11)是由单晶硅制成的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FRFR1914638 | 2019-12-17 | ||
| FR1914638A FR3104810B1 (fr) | 2019-12-17 | 2019-12-17 | Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l’uniformite d’epaisseur de ladite couche |
| PCT/FR2020/052205 WO2021123529A1 (fr) | 2019-12-17 | 2020-11-27 | Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l'uniformite d'epaisseur de ladite couche |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114830302A true CN114830302A (zh) | 2022-07-29 |
Family
ID=71452295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080086896.3A Pending CN114830302A (zh) | 2019-12-17 | 2020-11-27 | 蚀刻包括薄表面层的基板以改善所述层的厚度均匀性的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230011691A1 (zh) |
| EP (1) | EP4078658B1 (zh) |
| JP (1) | JP2023506630A (zh) |
| CN (1) | CN114830302A (zh) |
| FR (1) | FR3104810B1 (zh) |
| WO (1) | WO2021123529A1 (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0165321B1 (ko) * | 1995-12-27 | 1999-03-20 | 윤종용 | 습식 식각 장비 |
| US7303945B2 (en) * | 2002-06-06 | 2007-12-04 | Nec Corporation | Method for forming pattern of stacked film and thin film transistor |
| US6933241B2 (en) * | 2002-06-06 | 2005-08-23 | Nec Corporation | Method for forming pattern of stacked film |
| AU2003263391A1 (en) | 2002-08-12 | 2004-02-25 | S.O.I.Tec Silicon On Insulator Technologies | A method of preparing a thin layer, the method including a step of correcting thickness by sacrificial oxidation, and an associated machine |
| JP2010153809A (ja) * | 2008-11-26 | 2010-07-08 | Sumco Corp | シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法 |
| US9330885B2 (en) | 2011-06-30 | 2016-05-03 | Seagate Technology Llc | Method of stack patterning using a ion etching |
| KR101913891B1 (ko) | 2011-09-27 | 2018-10-31 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 |
| JP6865431B2 (ja) * | 2017-02-16 | 2021-04-28 | 国立大学法人埼玉大学 | エッチング方法 |
| CN111640661B (zh) * | 2019-03-01 | 2024-01-30 | 东京毅力科创株式会社 | 基板处理方法、基板处理装置以及存储介质 |
-
2019
- 2019-12-17 FR FR1914638A patent/FR3104810B1/fr active Active
-
2020
- 2020-11-27 JP JP2022535839A patent/JP2023506630A/ja active Pending
- 2020-11-27 CN CN202080086896.3A patent/CN114830302A/zh active Pending
- 2020-11-27 US US17/757,408 patent/US20230011691A1/en active Pending
- 2020-11-27 WO PCT/FR2020/052205 patent/WO2021123529A1/fr unknown
- 2020-11-27 EP EP20824606.6A patent/EP4078658B1/fr active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20230011691A1 (en) | 2023-01-12 |
| FR3104810B1 (fr) | 2023-03-31 |
| EP4078658A1 (fr) | 2022-10-26 |
| EP4078658B1 (fr) | 2023-10-25 |
| FR3104810A1 (fr) | 2021-06-18 |
| JP2023506630A (ja) | 2023-02-17 |
| WO2021123529A1 (fr) | 2021-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| KR100362311B1 (ko) | 반도체물품의에칭방법과장치및이것을사용한반도체물품의제조방법 | |
| KR101035699B1 (ko) | 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법 | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| US20070259526A1 (en) | Surface finishing of SOI substrates using an EPI process | |
| US10049916B2 (en) | Method of manufacturing a germanium-on-insulator substrate | |
| WO2005117123A1 (ja) | Ｓｏｉ基板及びその製造方法 | |
| KR20090101119A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 | |
| US9263249B2 (en) | Method and apparatus for manufacturing semiconductor device | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| KR19990023856A (ko) | 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법 | |
| TWI601185B (zh) | A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer | |
| CN117136428A (zh) | 硅晶圆的清洗方法及带自然氧化膜的硅晶圆的制造方法 | |
| CN109690733B (zh) | 贴合式soi晶圆的制造方法 | |
| US9082819B2 (en) | Process for thinning the active silicon layer of a substrate of “silicon on insulator” (SOI) type | |
| CN114830302A (zh) | 蚀刻包括薄表面层的基板以改善所述层的厚度均匀性的方法 | |
| WO2019087517A1 (ja) | 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法 | |
| CN110941046A (zh) | 一种soi硅光栅的制作方法 | |
| CN114556543A (zh) | 基材亲水性结合的方法 | |
| KR100291515B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| EP3029730B1 (en) | Bonded wafer manufacturing method | |
| JP6152829B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| CN115769349A (zh) | 用于soi结构的载体衬底和相关联的生产方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |