KR100415513B1 - 양극화성방법 및 양극화성장치와 반도체기판의 제조방법 - Google Patents

양극화성방법 및 양극화성장치와 반도체기판의 제조방법 Download PDF

Info

Publication number
KR100415513B1
KR100415513B1 KR10-1999-0006598A KR19990006598A KR100415513B1 KR 100415513 B1 KR100415513 B1 KR 100415513B1 KR 19990006598 A KR19990006598 A KR 19990006598A KR 100415513 B1 KR100415513 B1 KR 100415513B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
anodization
porous layer
positive electrode
Prior art date
Application number
KR10-1999-0006598A
Other languages
English (en)
Other versions
KR19990073002A (ko
Inventor
사카구치키요후미
사토노부히코
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19990073002A publication Critical patent/KR19990073002A/ko
Application granted granted Critical
Publication of KR100415513B1 publication Critical patent/KR100415513B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005—Apparatus specially adapted for electrolytic conversion coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

다공구조의 다공질층을 형성한다. 처리대상의 Si기판(102)을 양극화성조 (101)중의 양전극(106)과 음전극(104)사이에 유지해서 제 1전해질용액(141,151)중에서 양극화성처리를 행한다. 그후에 제 1전해질용액(141,151)을 제 2전해질용액 (142,152)으로 교환한다. Si기판(102)에 다시 양극화성처리를 행함으로써 Si기판 (102)에 다층구조의 다공질층을 형성한다.

Description

양극화성방법 및 양극화성장치와 반도체기판의 제조방법{ANODIZING METHOD AND APPARATUS AND SEMICONDUCTOR SUBSTRATE MANUFACTURING METHOD}
본 발명은 양극화성방법 및 양극화성장치와 반도체기판의 제조방법에 관한 것이고, 특히 기판에 다공질층을 형성하기 위한 양극화성 방법 및 양극화성장치와, 양극화성방법을 공정의 일부에 적용한 반도체기판의 제조방법에 관한 것이다.
절연층상에 단결정 Si층을 가진 기판으로서 SOI(Silicon ON Insulator)구조를 가진 기판(SOI기판)이 알려져 있다. 이 SOI기판을 채용한 디바이스는 통상의 Si기판에 의해서 달성할 수 없는 많은 우위점을 가진다. 이 우위점으로서는 예를 들면 이하와 같다.
(1) 유전체분리가 용이하므로 고집적화에 적합한다.
(2) 방사선내성이 우수하다.
(3) 부유용량이 적고 소자의 동작속도의 고속화가 가능하다.
(4) 웰공정이 불필요하다.
(5) 래치업을 방지할 수 있다.
(6) 박리화에 의한 완전한 공핍형 전계효과 트랜지스터의 형성이 가능하다.
SOI구조는 상기와 같은 여러가지 우위점을 가지기 때문에 수십년동안 그 형성방법에 관한 연구가 진행되었다.
SOI기술로서는 예전에는 단결정사파이어기판상에 Si를 CVD(화학기상성장)법에 의해 헤테로에피택셜성장시켜서 형성하는 SOS(Silicon on sapphire)기술이 알려져 있다. 이 SOS기술은 가장 성숙한 SOI기술로서 일응의 평가를 얻었다. 그러나, Si층과 밑바탕의 사파이어기판과의 계면에서 격자부정합에 의한 대량의 결정결함의 발생, 사파이어기판을 형성하는 알루미늄의 Si층으로의 혼입, 기판의 가격, 대면적화로의 지연 등에 의해 실용화가 진행되지 않았다.
비교적 최근에는, 사파이어기판을 사용하지 않고서 SOI구조를 실현하려는 실험이 행해졌다. 이 실험은 다음의 2개의 방법으로 분류된다.
제 1방법은 Si단결정기판의 표면을 산화한 후에 그 산화막(SiO2층)에 창을 형성함으로써 Si기판을 부분적으로 표출시키고, 그 부분을 시드(seed)로서 횡방향으로 단결정 Si를 에피택셜성장시켜서 이에 의해 SiO2층상에 Si단결정층을 형성하는 방법이다.(이 방법에서는 SiO2층상에 Si층을 퇴적시킨다)
제 2방법은 Si단결정기판, 그것을 활성층으로서 사용하고, 그하부에 SiO2층을 형성하는 방법이다. (이 방법에서는 Si층을 퇴적시키지 않는다)
상기 제 1방법을 실현하는 수단으로서 CVD법에 의해 직접적으로 단결정 Si층으로부터 횡방향으로 단결정 Si를 에피택셜성장시키는 방법(CVD법), 비결정질 Si를 퇴적해서 열처리에 의해 고상 횡방향 에피택셜성장시키는 방법(고상성장법), 비정질 혹은 다결정 Si층에 전자선이나 레이저광 등의 에너지빔을 수속(收束)시켜 조사해서 용융재결정에 의해 SiO2층상에 단결정 Si층을 성장시키는 방법(빔어닐링법), 봉형상히터에 의해 밴드형상으로 용융영역을 주사하는 방법(zone melting recrystallization법)이 알려져 있다.
이들 방법에서는 각각 일장일단이 있지만, 그 제어성, 생산성, 균일성, 품질에 많은 문제를 가지므로, 공업적으로 실용화되지 않았다. 예를 들면 CVD법에서는 평탄화, 박막화하기 때문에 희생 산화를 필요로 한다. 고상에피택셜성장법에서는 결정성이 불량하다. 빔어닐링법에서는 수속빔을 주사하는데 필요한 처리시간, 빔의 중첩이나 초점조정 등의 제어성에 문제가 있다. 이중에 존 멜팅 리크리스탈라이제이션법(Zone melting Recrystallization)이 가장 성숙된 기술이고, 비교적 대규모의 집적회로가 시험기초상에 제작되었다. 그리고, 아립(亞粒)계 등의 결정결함이 다수 잔류한다고 하는 문제가 있고, 소수 캐리어디바이스를 작성하기 까지에 이르지 않는다.
상기 제 2방법 즉, Si기판을 에피택셜성장의 시드로서 사용하지 않는 방법으로서는 다음의 4개의 기술을 사용할 수 있다.
제 1기술로서, 이방성에피택셜에 의해 V형의 홈이 표면에 형성된 단결정 Si기판에 산화막을 형성하고 상기 산화막상에 단결정 Si기판의 두께와 동일한 정도의 두께의 다결정Si층을 퇴적시킨 후에 단결정Si기판의 하부면으로 부터 단결정 Si를 연마함으로써 두꺼운 다결정 Si층상에 V홈에 의해 둘러싸인 유전분리된 Si단결정영역을 가진 기판을 형성하는 방법이다. 이 기술에서는 결정성이 양호한 기판을 형성할 수 있으나, 다결정 Si를 수백미크론으로 두껍게 퇴적하는 공정이나 단결정 Si기판을 하부면으로부터 연마해서 분리된 Si활성층을 잔류하는 공정에 대해서 제어성이나 생산성의 문제가 있다.
제 2기술은 SIMOX(Separation by Ion Implanted Oxygen)법이다. 이 기술은 단결정 Si기판중에 산소이온을 주입함으로써 SiO2층을 형성하는 기술이다. 이 기술에서는 기판의 내부에 SiO2층을 형성하기 위해 1018(ions/㎠)이상의 산소이온을 주입할 필요가 있다. 그 주입시간이 장시간 걸리기 때문에 생산성이 낮고 제조코스트가 상승한다. 또한, 다수의 결정결함이 발생하기 때문에, 소수 캐리어디바이스를 제작하기 위한 충분한 품질에 이르지 않는다.
제 3기술로서는 다공질 Si층의 산화에 의한 유전체분리에 의해 SOI구조를 형성하는 기술이다. 이 기술에 있어서, 프로톤(proton)이온주입(이마이(Imai)외, J.Crystal Growth, Vol 63,547(1983))에 의해 혹은 에피택셜성장공정 및 패턴화공정에 의해 P형 단결정 Si기판의 표면에 N형 Si층을 섬형상으로 형성하고, 이 기판을 HF용액중에서 양극화성함으로써 이 N형 Si섬을 둘러싸도록 P형 Si기판만을 다공질화한 후에 증속산화에 의해 N형 Si섬을 유전체분리하는 기술이다. 이 기술에 있어서는 분리되는 Si영역을 디바이스공정에 결정할 필요가 있기 때문에 디바이스설계의 자유도를 제한하는 점에 문제가 있다.
제 4기술로서는 단결정 Si기판을 열산화한 별도의 단결정 Si기판에 열처리 또는 접착제에 의해 접합시켜서 SOI구조를 형성하는 기술이다. 이 기술에서는 디바이스를 형성하기 위해 활성층을 균일하게 박막화할 필요가 있다. 즉, 수백미크론의 두께를 가진 단결정 Si기판을 미크론오더 또는 그 이하로 박막화할 필요가 있다.
기판을 박막화하기 위해, 연마, 선택에칭을 사용할 수 있다.
연마에 의해 단결정 Si를 균일하게 박막화하는 것이 곤란하다. 특히, 미크론오더의 박막화에서는 변동범위가 수십%로 된다. 웨이퍼의 사이즈를 대형화하면, 그 곤란성이 더욱 증가된다.
선택에칭에서는 균일한 박막화라는 점에서는 유효하지만, 선택에칭비가 102정도 낮아지고, 에칭후의 표면성이 악화되고, SOI층의 결정성이 악화된다.
글라스로 대표되는 광투과성기판은 수광소자인 콘택트센서나 투영형액정표시장치를 형성하는 점에서 중요하다. 그래서 센서나 표시장치의 화소(회소, 繪素)를 보다 일칭 고정밀화, 고해상도화, 고세밀화하는 데는 고성능의 구동소자가 필요하게 된다. 그래서 광투과성기판상에 우수한 결정성을 가진 단결정 Si층을 형성하는 기술이 요구된다.
하지만, 글라스로 대표되는 광투과성기판상에 Si층을 퇴적한 경우 그 Si층은 비정질 혹은 다결정으로만 얻게된다. 이것은 광투과성기판의 결정구조가 비정질이고 그 위에 형성되는 Si층이 광투과성기판의 결정구조의 무질서성을 반영하기 때문이다.
본 출원인은 일본국 특개평 5-21338호에 새로운 SOI기술을 개시하였다. 이 기술은 단결정 Si기판에 다공질층을 형성하고, 그 위에 비다공질단결정층을 형성한 제 1기판을 절연층을 기재해서 제 2기판에 접합시킨다. 그후에 접합된 기판을 다공질층에서 2매로 분리함으로써 제 2기판에 비다공질단결정층을 운반한다. 이 기술은 SOI층의 막두께균일성이 우수하고, SOI층의 결정결함밀도를 저감시킬 수 있고, SOI층의 표면평탄성이 양호하고, 고가의 특수사양의 제조장치가 불필요하고 수백 Å∼수십㎛정도의 범위의 SOI막을 가진 SOI기판을 동일의 제조장치에서 제조할 수 있습니다.
또, 본 출원인은 일본국 특개평 7-302889호에 제 1기판과 제 2기판을 접합시킨 후에 제 1기판을 파손하는 일없이 제 2기판으로부터 분리하고, 그후에 분리한제 1기판의 표면을 평활화해서 재차 다공질층을 형성하고, 이것을 재이용하는 기술을 개시하였다. 이 기술은 제 1기판을 낭비하지 않고 사용할 수 있기 때문에 제조코스트를 대폭적으로 저감할 수 있고, 제조공정도 단순하다고 하는 우수한 이점을 가진다.
접합된 기판을 제 1 및 제 2기판의 양쪽을 파손하는 일없이 2매로 분리하기 위해서는, 예를 들면 접합면에 대해서 수직방향으로 힘을 가해서 양기판을 서로 반대방향으로 인장하고, 접합면에 대해서 평행하게 전단응력을 가하고, (예를 들면, 접합한 면에 평행한 면내에서 양기판을 서로 반대방향으로 이동시키고, 원주방향으로 힘이 가해지도록 해서 양기판을 반대방향으로 회전시킨다.) 접합면에 대해서 수직방향으로 가압하고, 분리영역에 초음파 등의 파동에너지를 인가하고, 분리영역에 대해서 접합된 기판의 측면쪽으로부터 접합면에 평행하게 박리용부재(예를 들면, 나이프와 같은 예리한 블레이드)를 삽입하고, 분리영역으로서 기능하는 다공질층의 세공을 채우는 물질의 팽창에너지를 이용하고, 분리영역으로서 기능하는 다공질층을 접합된 기판의 측면으로부터 열산화시킴으로써 상기 다공질층을 체적팽창시켜서 분리하고, 분리영역으로서 기능하는 다공질층을 접합된 기판의 측면으로부터 선택적으로 에칭해서 분리한다.
다공질 Si는 우릴(Ublir)등에 의해서 1956년 반도체의 전해연마의 연구과정에서 발견되었다(A. Uhlir, Bell Syst. Tech. J., Vol.35,333(1956))다공질 Si는 Si기판을 HF용액중에서 양극화성함으로써 형성할 수 있다.
우나가미(Unagami)등은 양극화성에 있어서 Si의 용해반응을 연구하고, HF용액중의 Si의 양극반응에는 정공이 필요하고, 그 반응은 아래와 같다고 보고하고 있다.(T. Unagami, J.Electrochem, Soc., Vol. 127,476(1980))
Si + 2HF + (2-n)e+→ SiF2+ 2H+ne-
SiF2+ 2HF → SiF4+ H2
SiF4+ 2HF → H2SiF6
또는
Si + 4HF + (4-λ)e+→ SiF4+ 4H+λe-
SiF4+ 2HF → H2SiF6
여기서 e+와 e-는 각각 공정과 전자를 표시하고, n과 λ는 각각 Si의 1원자가 용해하기 위해 필요한 정공의 수이고, n＞2 또는 λ＞4의 조건을 만족하는 경우에 다공질 Si층을 형성한다.
이상으로부터, 정공이 존재하는 P형 Si는 다공질화되지만, N형 Si는 다공질화되지 않는다고 제안할 수 있다. 이 다공질화에 있어서, 선택성은 나가노 (nagano)등 및 이마이(Imai)에 의해 보고되어 있다(나가노, 나가지마, 안노, 오나카, 가지와라, 전자통신학회 기술연구보고, Vol. 79, SSD79-9549(1979)), (K. Imai, Solid-State Electronics, Vol.24, 159(1981)).
그렇지만, 고농도의 N형 Si이면 다공질화된다는 보고도 있다(R. P.Holmstrom and J.Y.Chi, Appl. Phys. Lett., Vol. 42, 386(1983)). 그러므로, P형 N형의 별도로 다공질화가 가능한 기판을 선택하는 것이 중요하다.
Si기판에 다공질층을 형성하는 것은 HF용액을 채운 처리조내에 한쌍의 전극을 지지하는 동시에 이 전극사이에 Si기판을 유지해서, 이 전극사이에 전류를 흐르게 한다. 이 경우, 문제로 되는 것은 양전극을 구성하는 금속원소가 HF용액중에서 용출함으로서 Si기판이 오염될 수 있다. 본 출원인은 일본국 특개평 6-275598호에서 이 문제를 해결하기 위한 양극화성장치를 개시하고 있다. 동 특개평 6-275598호에 개시된 양극화성장치에서는 Si기판과 양전극 사이에 Si재료로 이루어진 전도성격벽을 배치하고, 양전극을 구성하는 금속원소에 의한 Si기판의 오염을 이 도전성전극에 의해 차단한다.
접합된 기판의 분리를 용이하게 하기 위하여 다공질층의 다공도를 어느 정도 크게 하는 것이 바람직하다. 한편, 다공질층상에 고품질의 단결정 Si층을 형성하는 데는 다공도를 어느 정도 작게 하는 것이 바람직하다. 그러므로 접합된 기판의 분리를 용이하게 하고 동시에 다공질층상에 고품질의 단결정 Si층을 형성하기 위해서는 다공도가 다른 다공질층이 중복된 다층구조의 다공질층을 형성하는 것이 바람직하다.
본 발명은 상기의 요구를 고려해서 이루어진 것이고, 다층구조의 다공질영역을 형성하기 위하여 적당한 방법 및 장치와 이 방법을 적용한 반도체기판의 제조방법을 제공하는 것을 목적으로 한다.
도 1A내지 도 1F는 본 발명의 바람직한 실시예에 따른 반도체기판의 제조공정을 표시하는 도면
도 2는 제 1실시예에 따른 양극화성장치의 개략구성을 표시하는 도면
도 3는 제 2실시예에 따른 양극화성장치의 개략구성을 표시한 도면
도 4는 제 3실시예에 따른 양극화성장치의 개략구성을 표시하는 도면
도 5는 제 3실시예의 변형예를 표시하는 도면
도 6은 도 5에 표시한 양극화성조의 개량예이고 다수매일괄처리가 가능한 양극화성조를 표시하는 도면
도 7은 제 4실시예에 따른 양극화성장치의 개략구성을 표시하는 도면
도 8은 도 7에 표시한 양극화성장치를 합체한 자동처리라인의 개략구성을 표시하는 도면
(도면의 주요부분에 대한 부호의 설명)
11: 단결정 Si기판12, 13: 다공질층
14, 15: 비다공질층16: 제 2기판
101, 101a, 101b, 101c, 101d: 양극화성조
102: Si기판103: 기판홀더
103a: 도전성격벽홀더104: 음전극
105: 음전극홀더106, 106a: 양전극
107, 107a: 양전극홀더108: 도전성격벽
121, 122, 131, 132: 탱크
141, 142, 151, 152: 전해질용액
161∼164: 밸브171∼174: 펌프
181∼182: 필터201∼204: 전해질용액
701: 로더702: 웨이퍼캐리어
703: 세척조704: 스핀드라이어
705: 엔로더710: 구동축
721: 제 1반송도보트722: 제 2반송로보트
731: 제 3반송로보트
본 발명의 일면에 따르면, 기판에 다공질층을 형성하기 위한 양극화성 방법에 있어서, 기판에 양극화성처리를 실시하기 위한 양극화성조를 준비하고, 처리대상의 기판을 이 양극화성조중의 양전극과 음전극 사이에 유지해서 제 1전해질용액2중에서 양극화성처리를 행하고, 그 후에 제 1양극화성용액을 제 2전해질용액으로 교환해서 제 2전해질용액중에서 이 기판에 다시 양극화성처리를 행하고, 이것에 의해 이 기판에 다층구조의 다공질층을 형성하는 것을 특징으로 한다.
상기의 양극화성방법에서는 상기 제 1전해질용액에 의한 양극화성처릴 및 상기 제 2전해질용액에 의한 양극화성처리시에 상기 양전극과 음전극사이에 흐르는 전류의 전류밀도를 서로 다른 전류밀도로 하는 것이 바람직하다.
상기의 양극화성방법에서는 상기 양전극과 처리대상인 기판사이에 도전성격벽을 배치하고, 이에 의해 이 양전극에 의한 이 기판의 오염을 배제하는 것이 바람직하다.
상기의 양극화성방법에서는 상기 양전극으로부터 처리대상의 기판으로 흐르는 전류전체의 상기 도전성격벽을 개재해서 흐르도록 상기 도전성격벽을 배치하는 것이 바람직하다.
상기의 양극화성방법에서는 처리대상의 기판에 대향하는 상기 양전극의 면을 덮도록 상기 도전성격벽을 배치하는 것이 바람직하다.
상기의 양극화성방법에서는 처리대상의 기판의 상기 양전극쪽의 면에 접촉하는 전해질용액과 상기 양전극에 접촉하는 전해질용액을 분리하도록 해서 상기 도전성격벽을 배치하는 것이 바람직하다.
상기의 양극화성방법에서는 적어도 처리대상의 기판에 대향하는 면이 실리콘재료로 이루어진 도전성격벽을 사용하는 것이 바람직하다.
상기의 양극화성방법에서는 양극화성처리의 조건을 변경할 때마다 상기 도전성격벽을 변경하는 것을 더 구비하는 것이 바람직하다.
상기의 양극화성방법에서는 양극화성처리의 각 조건에 대응하는 도전성격벽을 준비하고, 양극화성처리의 조건을 변경할 때마다 그 조건에 대응하는 도전성격벽을 사용하는 것을 더 구비하는 것이 바람직하다.
상기의 양극화성방법에서는, 처리대상의 기판의 표면층에는 상대적으로 다공도가 낮은 다공질층을 형성하고, 이 표면층의 하층에는 상대적으로 다공도가 높은 다공질층을 형성하는 것을 더 구비하는 것이 바람직하다.
상기의 양극화성방법에서는 상기 표면층의 다공질층의 다공도가 30%이하되도록 양극화성처리를 실행하는 것을 더 구비하는 것이 바람직하다.
상기의 양극화성방법에서는 상기 표면층의 하층의 다공질층의 다공도가 30%이상 되도록 양극화성처리를 실행하는 것을 더 구비하는 것이 바람직하다.
상기의 양극화성방법에서는 상기 표면층의 하층의 다공질층의 두께가 5㎛이하로 되도록 양극화성처리를 실행하는 것을 더 구비하는 것이 바람직하다.
본 발명의 다른 면에 따르면, 기판에 다공질층을 형성하기 위한 양극화성방법에 있어서, 기판에 양극화성처리를 실시하기 위해 적어도 2개의 양극화성조를 구비하고, 처리대상의 기판을 1개의 양극화성조중의 양전극과 음전극사이에 유지해서양극화성처리를 행하고, 그후에 이 기판을 다음의 양극화성조중의 양전극과 음전극과의 사이에 유지해서 다시 양극화성처리를 행하고, 이것에 의해 이 기판에 다층구조의 다공질층을 형성하는 것을 특징으로 한다.
상기 다른 양극화성방법에서는, 상기 적어도 2개의 양극화성조의 전부 또는 일부의 양극화성조에 의한 양극화성처리에 사용하는 전해질용액으로서 서로 다른 전해질용액을 사용하는 것이 바람직하다.
상기 다른 양극화성방법에서는, 상기 적어도 2개의 양극화성조의 전부 또는 일부의 양극화성조에 의한 양극화성처리시에 상기 양전극과 음전극사이에 흐르는 전류의 전류밀도를 서로 다른 전류밀도로 하는 것이 바람직하다.
상기 다른 양극화성방법에서는 상기 양전극으로부터 처리대상의 기판사이에 도전성격벽을 배치하고, 이에 의해 이 양전극에 의한 이 기판의 오염을 배제하는 것이 바람직하다.
상기 다른 양극화성방법에서는 상기 양전극으로부터 처리대상의 기판으로 흐르는 전류전체의 상기 도전성격벽을 개재해서 흐르도록 상기 도전성격벽을 배치하는 것이 바람직하다.
상기 다른 양극화성방법에서는 처리대상의 기판에 대향하는 상기 양전극의 면을 덮도록 상기 도전성격벽을 배치하는 것이 바람직하다.
상기 다른 양극화성방법에서는 처리대상의 기판의 상기 양전극쪽의 면에 접촉하는 전해질용액과 상기 양전극에 접촉하는 전해질용액을 분리하도록 해서 상기 도전성격벽을 배치하는 것이 바람직하다.
상기 다른 양극화성방법에서는 적어도 처리대상의 기판에 대향하는 면이 실리콘재료로 이루어진 도전성격벽을 사용하는 것이 바람직하다.
상기 다른 양극화성방법에서는 양극화성처리의 조건을 변경할 때마다 상기 도전성격벽을 변경하는 것을 더 구비하는 것이 바람직하다.
상기 다른 양극화성방법에서는 양극화성처리의 각 조건에 대응하는 도전성격벽을 준비하고, 양극화성처리의 조건을 변경할 때마다 그 조건에 대응하는 도전성격벽을 사용하는 것을 더 구비하는 것이 바람직하다.
상기 다른 양극화성방법에서는, 처리대상의 기판의 표면층에는 상대적으로 다공도가 낮은 다공질층을 형성하고, 이 표면층의 하층에는 상대적으로 다공도가 높은 다공질층을 형성하는 것을 더 구비하는 것이 바람직하다.
상기 다른 양극화성방법에서는 상기 표면층의 다공질층의 다공도가 30%이하되도록 양극화성처리를 실행하는 것을 더 구비하는 것이 바람직하다.
상기 다른 양극화성방법에서는 상기 표면층의 하층의 다공질층의 다공도가 30%이상 되도록 양극화성처리를 실행하는 것을 더 구비하는 것이 바람직하다.
상기 다른 양극화성방법에서는 상기 표면층의 하층의 다공질층의 두께가 5㎛이하로 되도록 양극화성처리를 실행하는 것을 더 구비하는 것이 바람직하다.
본 발명의 또 다른 면에 따르면, 반도체기판의 제조방법은 상기 어느하나의 양극화성방법을 적용해서 제 1기판을 처리하고, 이 제 1기판에 다층구조의 다공질층을 형성하는 공정과, 상기 다공질층상에 비다공질층을 형성하는 공정과, 상기 제 1기판의 다공질층의 표면에 제 2기판을 접합하는 공정과, 접합된 기판을 상기 다공질층을 제거하는 공정을 구비하는 것을 특징으로 한다.
상기 반도체기판의 제조방법은 분리한 제 1기판쪽에 잔류한 다공질층을 제거하는 재이용가능하게 하는 공정을 더 구비하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 분리공정에서는 상기 다층구조의 다공질층내의 다공도가 높은 부분에서 접합된 기판을 분리하는 것을 구비하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 비다공질층은 단결정실리콘을 포함하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 비다공질층은 화합물반도체층을 포함하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 제 2기판을 실리콘기판인 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 제 2기판은 제 1기판쪽과 접합면에 산화실리콘층을 형성한 기판인 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 제 2기판을 광투과성기판인 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 다공질층의 제거공정후에 제 2기판쪽의 표면층을 평탄화하는 공정을 더 포함하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 평탄화공정은 수소를 함유한 분위기중에서 열처리공정을 구비하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 다공질층의 제거공정에서는
a) 불산
b) 불산에 알코올 및 과산화수소수의 적어도 한쪽을 첨가한 혼합액
c) 버퍼드(buffered)불산
d) 버퍼드불산에 알코올 및 과산화수소수의 적어도 한쪽을 첨가한 혼합액의 어느 하나를 에칭액으로서 다공질층을 선택적으로 에칭하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 다공질층의 제거공정에서는 화합물반도체를 에칭하는 속도보다도 다공질층을 에칭하는 속도가 빠른 에칭액에 의해 다공질층을 선택적으로 에칭하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 다공질층의 제거공정에서는 상기 비다공질층을 스토퍼로서 다공질층을 선택적으로 연마하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 접합공정은, 상기 비다공질층이 형성한 제 1기판을 상기 제 2기판에 밀착시키는 공정인 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 접합공정은 상기 비다공질층이 형성된 제 1기판을 상기 제 2기판에 밀착시킨 후에 양극접합, 가압 혹은 열처리 또는 이들의 조합중에서 선택된 처리를 실시하는 공정인 것이 바람직하다.
본 발명의 또 다른 면에 따르면, 기판에 다공질층을 형성하기 위한 양극화성장치에 있어서, 양전극 및 음전극을 가진 양극화성조와, 상기 양극화성조에 공급하기 위한 전해질용액을 수용하는 복수의 탱크와 상기 복수의 탱크의 어느 하나의 수용된 전해질용액을 선택적으로 상기 양극화성조에 공급하는 공급기구와, 상기 양극화성조내의 전해질용액을 공급원의 탱크로 배출하는 배출기구를 구비하는 것을 특징으로 한다.
상기 양극화성장치는 상기 양전극과 처리대상의 기판의 사이에 도전성격벽을 유지하는 유지기구를 더 구비하고, 이 도전성격벽에 의해서 상기 양전극에 의한 이 기판의 오염을 배제하는 것이 바람직하다.
상기 양극화성장치에 있어서, 상기 유지기구는 상기 도전성격벽이 처리대상의 기판에 대향하는 상기 양전극의 면을 덮도록 상기 도전성 격벽을 유지하는 것이 바람직하다.
상기 양극화성장치에 있어서, 상기 유지기구는 상기 도전성격벽이 처리대상의 기판의 상기 양극화성쪽의 면에 접촉되는 전해질용액과 상기 양전극에 접촉하는 전해질용액을 분리하도록 상기 전도성격벽을 유지하는 것이 바람직하다.
상기 양극화성장치에 있어서, 상기 도전성격벽내의 적어도 처리대상의 기판에 대향하는 면은 실리콘재료로 구성되어 있는 것이 바람직하다.
상기 양극화성장치에 있어서, 상기 유지기구는 상기 도전성격벽을 탈착가능하게 유지하는 것이 바람직하다.
본 발명의 또 다른 면에 따르면, 기판에 다공질층을 형성하기 위한 양극화성장치에 있어서, 양전극 및 음전극을 각각 가진 적어도 2개의 양극화성조와, 1개의 양극화성조에서 양극화성처리가 실시된 기판을, 다음의 양극화성조내에 반송하는 반송기구를 구비한 것을 특징으로 한다.
상기 다른 양극화성장치에서는 상기 적어도 2개의 양극화성조의 전부 또는일부에서 서로 다른 조건에 의해 기판에 양극화성처리를 실시하는 것이 바람직하다.
상기 다른 양극화성장치는 상기 적어도 2개의 양극화성조의 최종단의 양극화성조에서 처리된 기판을 세척하는 세척장치와 상기 세척장치에 의해 세척된 기판을 건조시키는 건조장치를 더 구비하는 것이 바람직하다.
상기 다른 양극화성장치에 있어서, 상기 각 양극화성조는 상기 양전극과 처리대상의 기판사이에 도전성격벽을 유지하는 유지기구를 가지고, 이 도전성격벽에 의해 상기 양전극에 의한 이 기판의 오염을 배제하는 것이 바람직하다.
상기 다른 양극화성장치에 있어서, 상기 유지기구는 상기 양전극으로부터 처리대상의 기판으로 흐르는 전류의 전체가 상기 도전성격벽을 개재해서 흐르도록 상기 도전성격벽을 유지하는 것이 바람직하다.
상기 다른 양극화성장치에 있어서, 상기 유지기구는 상기 도전성격벽이 처리대상의 기판에 대향하는 상기 양전극의 면을 덮도록 상기 도전성격벽을 유지하는 것이 바람직하다.
상기 다른 양극화성장치에 있어서, 상기 유지기구는 상기 도전성격벽이 처리대상의 기판의 상기 양전극쪽의 면에 접촉하는 전해질용액과 상기 양전극에 접촉하는 전해질용액을 분리하도록 상기 도전성격벽을 유지하는 것이 바람직하다.
상기 다른 양극화성장치에 있어서, 상기 도전성격벽내의 적어도 처리대상의 기판에 대향하는 면은 실리콘재료로 구성되어 있는 것이 바람직하다.
상기 다른 양극화성장치에 있어서, 상기 유지기구는 상기 도전성격벽을 탈착가능하게 유지하는 것이 바람직하다.
또한, 본 발명의 목적, 구성, 효과는 첨부도면을 참조해서 본 발명의 다음의 바람직한 실시예로부터 명백해 질 것이다.
이하 첨부도면을 참조해서 본 발명의 바람직한 실시예를 설명한다.
우선, 본 발명의 바람직한 실시예에 따른 반도체기판의 제조공정을 설명한다. 도 1A내지 도 1F는 본 실시예에 따른 반도체기판의 제조공정을 표시하는 도면이다. 도 1A에 표시한 공정에서는 단결정 Si기판(11)을 준비해서, 그 표면쪽에 다공도가 다른 2층의 다공질층(12),(13)을 형성한다. 또, 3층이상의 다공질층을 형성해도 된다.
최표면층의 다공질층(12)은 그 위에 고품질의 에피택셜층을 형성하기 위해 예를 들면 30%이하로 다공도를 낮게하는 것이 바람직하다. 한편, 제 2다공질층(13)은 분리를 용이하게 하기 위해 예를 들면 30%이상으로 다공도를 높게 하는 것이 바람직하다. 또, 다공질층(13)의 두께는 예를 들면 5㎛이하인 것이 바람직하다.
도 1B에 표시한 공정에서는 최표면층의 다공질층(12)상에 적어도 1층의 비다공질층을 형성한다. 이 결과의 기판을 제 1기판으로 한다. 도 1B의 예에서는 2층의 비다공질(14),(15)을 형성한 것이다. 아래쪽의 비다공질층(14)으로서는 예를 들면, 단결정 Si층이 적합하다. 이 단결정 Si층은 활성층으로서 사용된다. 또 표면쪽의 다공질층(15)로서는 예를 들면 SiO2층이 적합하다. 이 SiO2층은 활성층을 접합계면으로부터 분리하기 때문에 적합하다.
또 비다공질층으로서는 다결정 Si층, 비정질 Si층, 금속층, 화합물반도체층, 초전도층이 적합하다. 또, 비다공질층에 이 시점에서 MOSFET층 등의 소자를 형성해도 된다.
도 1C에 표시한 공정에서는 제 1기판과 별도준비한 제 2기판(16)을 비다공질층을 중첩해서 실온에서 밀착시킨다. 그후에 양극접합, 가압 혹은 열처리 또는 이들의 조합에 의해 제 1기판과 제 2기판을 접합시킨다.
비다공질층(14)으로서 단결정 Si층을 형성한 경우에는 단결정 Si의 표면에 상기한 바와 같이, 열산화 등의 방법에 의해 SiO2층을 형성한 후에 제 1의 기판과 제 2기판을 접합시키는 것이 바람직하다.
또, 제 2기판으로서는 Si기판외에 예를 들면, Si기판상에 SiO2층을 형성한 기판, 석영 등의 광투과성기판, 사파이어기판 등이 적합하다. 하지만 제 2기판의 재료는 이들에 한정되지 않고, 적합면이 충분하게 평탄한 기판인 한 다른 종류의 기판을 채용할 수 있다.
또, 비다공질층(14)을 Si로 구성하지 않는 경우, 혹은 제 2기판(16)으로서 Si기판을 채용하지 않는 경우에는 절연층으로서 비다공질층을 형성한 필요가 없다.
또, 접합시에 제 1기판과 제 2기판사이에 별도절연성의 박판을 겹쳐서 3매 중첩시키는 것도 가능하다.
도 1D에 표시한 공정에서는 접합된 기판을 다공질층(13)에서 2매로 분리한다. 접합된 기판을 분리하기 위해서는 예를 들면, 물 등의 유체를 기판사이에 삽입시키고, 가압하고, 인장력, 전단력 등의 외압을 가하고, 다공질 Si층(13)을 주변부로부터 산화해서 팽창시켜 다공질 Si층(13)내에 가압을 발생시키고, 펄스상으로 가열해서 다공질층(13)에 열응력을 가하고, 혹은 다공질층(13)을 연화시킨다. 하지만 이외의 다른 방법도 채용할 수 있다.
도 1E에 표시한 공정에서는, 제 2기판(16)상의 다공질층(12),(13)을 제거한다. 비다공질층(14)이 단결정 Si층인 경우에는 Si를 에칭하기 위한 통상의 에칭액 혹은 다공질 Si를 선택적으로 에칭하기 위한 에칭액인 불산 혹은 불산에 알코올 및 과산화수소수의 적어도 한쪽을 첨가한 혼합액, 또는 버퍼드불산 혹은 버퍼드불산에 알코올 및 과산화수소수의 적어도 한쪽을 첨가한 혼합액중에서 선택된 적어도 1종류의 에칭액을 사용해서 Si층(12),(13)만을 무전해습식화학에칭함으로써 제 2기판(16)상에 비다공질층(14),(15)를 잔류시킬 수 있다. 다공질 Si는 팽대한 표면적을 가지기 때문에 상기와 같이 통상의 Si의 에칭액을 사용해도 선택적으로 다공질 Si만을 에칭하는 것이 가능하다.
비다공질층(14)을 연마스토퍼로서 다공질 Si층(12),(13)을 연마에 의해 선택적으로 제거할 수 있다.
비다공질층(14)으로서 화합물반도체층을 형성한 경우는 예를 들면 화합물반도체를 에칭하는 속도보다도 Si를 에칭하는 속도가 빠른 에칭액을 사용함으로써 다공질 Si층(12),(13)만을 선택적으로 화학에칭해서 제 2기판(16)상에 박막화한 단결정화합물 반도체층(비다공질층(14))을 잔류시킬 수 있다. 또 단결정화합물반도체층(비다공질층(14))을 연마스토퍼로서 다공질 Si층(12),(13)을 연마에 의해 선택적으로 제거할 수 있다.
도 1E는 상기 공정에 의해 제조된 반도체기판을 표시하고 있다. 상기 공정에 따르면, 제 2기판(16)상의 전역에 평탄하고 균일한 막두께를 가진 비다공질박막(예를 들면, 단결정 Si박막)을 형성할 수 있다.
예를 들면, 표면쪽의 비다공질층(14)으로서 단결정 Si층, 내부의 비다공질층(15)으로서 SiO2층을 형성한 반도체기판을 SOI기판으로서 사용된다. 또, 제 2기판(16)으로서 절연성기판을 채용하면, 절연분리된 전자소자를 형성하기 위해 적합한 반도체기판을 제작할 수 있다.
도 1F에 표시한 공정에서는 제 1기판쪽에 즉 단결정 Si기판(11)상에 잔류한 다공질층(13)을 제거한다. 표면평탄성이 허용되지 않는 경우에는 단결정 Si기판 (11)의 표면을 평탄화함으로써 이 기판을 제 1기판의 형성용 기판(단결정 Si기판(11)) 혹은 제 2기판(16)으로서 이용할 수 있다.
이하, 도 1A에 표시한 공정 즉 다층구조의 다공질층을 형성하기 위한 양극화성장치의 실시예를 설명한다.
[제 1실시예]
본 실시예의 양극화성장치에서는 1개의 다공질층을 형성할 때마다, 양극화성조내의 전해질용액을 교환함으로써 양극화성의 조건을 변경하고, 다층구조의 다공질층을 형성한다.
도 2는 제 1실시예에 따른 양극화성장치의 개략구성을 표시하는 도면이다. 이 양극화성장치는, 양극화성조(101), 용액탱크(121),(122),(131),(132)와, 용액의 공급기구 및 배출기구를 구비한다.
양극화성조(101)는 음전극(예를 들면, 백금제),(104), 이 음전극(104)을 조내에 고정하는 음전극홀더(105), 양전극(예를 들면, 백금제)(106), 이 양전극(106)을 조내에 고정하는 양극홀더(107), 처리대상의 Si기판(102)을 1쌍의 전극(104) (106)사이에 고정하는 기판홀더(103)을 구비한다. 기판홀더(103)는 처리대상의 기판(102)의 바닥면을 양전극(106)쪽의 전해질용액과 접속시키기 위한 개구부를 가진다.
양극화성조(101)에서는 처리대상의 Si기판(102)의 음전극(104)쪽 즉 Si기판(102)를 다공질화하는 쪽과 Si기판(102)의 양전극(106)쪽과는 기판홀더(103)에 Si기판(102)를 설정한 상태에서 2조로 분리된다.
양극화성조(101)의 음전극쪽에는 탱크(121) 또는 (122)내의 전해질 용액이 채워지고, 양전극쪽에는 탱크(131) 또는 (132)내의 전해질용액이 채워진다.
양극화성조(101)의 음전극쪽에 채우는 전해질용액과 양전극쪽에 채우는 전해질용액과는 동일한 전해질용액이거나 서로 다른 전해질 용액이어도 된다. 또, 양극화성조(101)의 음전극쪽에 채우는 전해질용액은 양극화성처리에 불가결한 전해질용액, 예를 들면 HF를 함유한 전해질용액을 사용할 필요가 있지만, 양전극쪽에 채우는 전해질용액은 상응의 도전성을 가진 전해질이면 충분하다. 단, 음전극쪽의 전해질용액과 양전극쪽의 전해질용액이 혼합에 의해 폐해를 방지하는 의미이므로,양자를 동일한 전해질용액으로 하는 것이 바람직하다.
이하에서는 제 1탱크(121), 제 2탱크(131)에는 각각 제 1전해질용액(141) (151)이 수용되어 있고, 제 3탱크(122), 제 4탱크(132)에는 각각 제 1전해질용액과는 다른 제 2전해질용액 (142),(152)이 수용되어 있는 것으로 표시한다. 여기서 다른 전해질용액이라는 표현에는 함유된 화합물질의 혼합비가 다른 전해질용액이나 조성이 다른 전해질용액이 포함된다.
이 양극화성장치에서는 먼저 제 1전해질용액(141)(151)에 의해 Si기판(102)에 양극화성처리를 행해서 제 1층의 다공질층을 형성하고, 다음에 제 2전해질용액(142)(152)에 의해 Si기판(102)에 양극화성 처리를 행해서 제 2층의 다공질층을 형성한다.
이하, 이 양극화성장치에 의한 처리의 흐름을 구체적으로 설명한다.
우선, 양극화성조(101)내의 전해질용액을 배출하고, 밸브(161)(163)를 폐쇄한다. 이 상태에서 기판홀더(103)에 처리대상의 Si기판(102)를 자동반송로보트등에 의해 반송하고 진공흡착기구(도시생략)에 의해 흡착해서 고정한다.
다음에 밸브(162)를 제 1탱크(121)쪽으로 개방한다. 펌프(172)에 의해 제 1전해질용액(141)을 퍼올리고, 필터(18)를 통해서 양극화성조(101)의 음전극쪽으로 공급한다. 또한 이것과 병행해서 밸브(164)를 제 2탱크(131)쪽으로 개방해서 펌프(174)에 의해 제 1전해질용액(151)을 퍼올리고 필터(182)를 통해서 양극화성조 (101)의 양전극쪽으로 공급한다.
제 1의 전해질용액(141),(151)이 각각 양극화성조(101)의 음전극쪽, 양전극쪽에 채워지면, 음전극(104)와 양전극(106)과의 사이에 제 1전류치의 전류를 소정시간까지 흘려서 Si기판(102)에 양극화성처리를 행하고, Si기판(102)의 음전극쪽에 제 1층의 다공질층을 형성한다.
다음에, 양극화성조(101)내의 제 1전해질용액을 제 2전해질용액으로 대체하기 위해 밸브(161)를 제 1탱크쪽으로 개방해서, 펌프(171)에 의해 양극화성조(101)의 음전극쪽의 하부로부터 제 1전해질용액을 인발해서 제 1탱크로 배출하고, 그 후에 밸브(161)를 폐쇄한다. 또 이것과 병행해서 밸브(163)를 제 2탱크쪽으로 개방해서 펌프(173)에 의해 양극화성조(101)의 양전극쪽의 하부로부터 제 1전해질용액을 인발해서 제 2탱크(151)로 배출하고 그후에 밸브(163)을 폐쇄한다.
다음에, 밸브(162)를 제 3탱크(122)쪽으로 개방해서 펌프(172)에 의해 제 2전해질용액(142)을 퍼올리고 필터(181)를 통해서 양극화성조(101)의 음극전극쪽에 공급한다. 또 이것과 병행해서 밸브(164)를 제 4탱크(132)쪽으로 개방해서 펌프(174)에 의해 제 1전해질 용액(152)을 퍼올리고, 필터(182)를 통해서 양극화성조(101)의 양전극쪽으로 공급한다. 여기서 제 2전해질용액(142),(152)을 양극화성조에 공급하기 전에 양극화성조(101)내를 물 등의 세척액으로 세척하는 것이 바람직하다. 또 세척이 완료되면 세척액을 완전히 양극화성조(101)로부터 배출하여, 다음에 공급하는 전해질용액에 영향을 주지 않도록 하는 것이 바람직하다.
제 2전해질용액(142),(152)이 각각 양극화성조(101)의 음전극쪽, 양전극쪽에 채워지면, 음전극(104)과 양전극(106)사이에 제 2전극치의 전류를 소정시간까지 흘려서, Si기판(102)에 양극화성처리를 행하고, Si기판(102)의 음전극쪽에 제 2층의다공질층을 형성한다. 또 제 2층의 다공질층을 제 1다공질층의 아래쪽에 형성한다.
다음에, 밸브(161)를 제 3탱크(121)쪽으로 개방한다. 펌프(171)에 의해 양극화성조(101)의 음전극쪽의 하부로부터 제 2전해질용액을 인발해서 제 3탱크로 배출하고 그후에 밸브(161)를 폐쇄한다. 또한, 이것과 병행해서 밸브(163)를 제 4탱크(131)쪽으로 개방해서 펌프(173)에 의해 양극화성조(101)의 양전극쪽의 하부로부터 제 2전해질용액을 인발해서 제 2탱크(151)로 배출하고 그후에 밸브(163)을 폐쇄한다. 여기서, 제 2전해질용액(142),(152)를 배출한 후에 양극화성조(101)내를 물 등의 세척액으로 세척하는 것이 바람직하다. 또 세척이 완료되면, 세척액을 완전히 양극화성조(101)로부터 배출하여, 다음에 공급하는 전해질용액에 영향을 주지 않도록 하는 것이 바람직하다.
또 제 2층의 다공질층의 형성후에 다시 제 1전해질용액(141),(151) 혹은 다른 전해질용액을 양극화성조(101)내에 채워서 제 3층의 다공질층을 형성할 수 있다. 또 이러한 처리를 반복해서 더욱 다층의 다공질층을 형성할 수 있다.
[제 2실시예]
본 실시예의 양극화성장치는 복수의 양극화성조를 가지고 1개의 다공질층을 형성할 때마다 양극화성조를 교체함으로써 다층구조의 다공질층을 형성한다.
도 3은 제 2실시예에 따른 양극화성장치의 개략구성을 표시하는 도면이다. 이 양극화성장치는 4층구조의 다공질층을 형성하기 위하여 양극화성장치에 있어서 4개의 양극화성조(101a),(101b),(101c),(101d)를 구비한다. 양극화성조(101a),(101b),(101c),(101d)는 도 2에 표시한 양극화성조(101)와 실질적으로 동일하고 각각 1쌍의 전극(105),(106)과 기판홀더(103)를 구비한다.
양극화성조 (101a),(101b),(101c),(101d)에는 제 1, 제 2, 제 3, 제 4전해질용액(201),(202),(203),(204)이 채워져 있다. 또, 제 3전해질용액(203)은 제 1전해질용액과 동일해도 된다. 또 제 4전해질용액(204)는 제 1 또는 제 2전해질용액 (201) 또는 (202)와 동일해도 된다.
이 양극화성장치에 따르면, 1개의 양극화성조에서 Si기판(102)을 처리한 후에 다른 용액이 채워진 별도의 양극화성조에 이 Si기판(102)을 옮겨서 이것에 의해 양극화성의 조건을 변경해서 다음의 처리를 실행한다. 그러므로 1개의 다공질층을 형성할 때마다 전해질용액을 교환할 필요가 없고 또 빈 양극화성조를 다음의 Si기판(102)의 처리를 위해 사용할 수 있기 때문에 높은 스루풋(thoughput)을 실현 할 수 있다.
구체적으로는 먼저 제 1전해질용액(201)이 채워진 제 1양극화성조(101a)의 기판홀더(103)에 Si기판(102)를 세트하고, 제 1조건에서 양극화성처리를 실행한다. 다음에 이 Si기판(102)을 제 2전해질용액이 채워진 제 2양극화성조(101b)의 기판홀더(103)에 세트하고, 제 2조건에서 양극화성처리를 실행한다. 다음에 이 Si기판 (102)를 제 3전해질용액(203)이 채워진 제 3양극화성조(101c)의 기판홀더(103)에 세트하고, 제 3조건에서 양극화성처리를 실행한다. 다음에 이 Si기판(102)을 제 4전해질용액(204)이 채워진 제 4양극화성조(101d)의 기판홀더(103)에 세트하고 제 4조건에서 양극화성처리를 실행한다.
[제 3실시예]
본 실시예는 제 1실시예의 양극화성장치의 개량예이다. 제 3실시예에 따른 양극화성장치에서는 양전극의 구성재료(예를 들면, 백금)가 전해질용액중에 용출해서 이것에 의해 처리대상의 Si기판(102)이 금속에 의해 오염되는 것을 방지한다.
도 4는 제 3실시예에 따른 양극화성장치의 개략구성을 표시하는 도면이다.
이 양극화성장치에서는 양전극(106a)과 전해질용액과의 사이에 이 전해질용액 및 처리대상의 Si기판(102)의 오염을 방지하기 위한 도전성격벽(108)을 배치하고 있다. 이 도전성격벽(108)은 예를 들면 Si기판 특히 처리대상의 Si기판(102)과 동일한 정도의 비저항을 가진 Si기판에 의해 구성하는 것이 바람직하다. 이와 같이, 도전성격벽(108)을 처리대상의 Si기판(102)과 동질의 재료에 의해 구성하면 처리대상의 Si기판(102)이 오염되는 것을 방지할 수 있다.
이 도전성격벽(108)은 탈착가능하게 하는 것이 바람직하다. 도 4에 표시한 예에서는 예를 들면, 양전극(106b)의 표면 혹은 양전극홀더(107a)에 진공흡착기구를 설치하는 것이 바람직하다. 또한, 도전성격벽(108a)과 양전극(106a)과는 전기적으로 접촉할 필요가 있다. 그러므로, 도전성격벽(108)a)과 양전극(106a)의 사이에 극간이 있는 경우에는 그 극간에 도전성의 용액이나 도전성의 재료등을 채우는 것이 필요하다.
이 양극화성장치를 사용해서, Si기판을 처리하는 경우, 도전성격벽(108)을 양전극홀더(107)에 세트한 후에, 양극화성조(101)에 제 1전해질용액(141),(151)을 채워서 Si기판(102)를 처리하고, 다음에 도전성격벽(108)을 교환하지 않고, 제 1전해질용액(141),(151)을 제 2전해질용액(142)(152)으로 교반해서 Si기판(102)을 처리해도 된다.
하지만, 예를 들면, 도전성격벽으로서 처리대상의 Si기판과 동질의 Si기판을 사용하고, 양전극(106a)쪽에 채우는 전해질용액(151),(152)으로서 양극화성반응을 일으키는 전해질용액(예를 들면 HF함유용액)을 사용하는 경우 전해질용액을 교환할 때마다 각 전해질용액에 전용의 도전성격벽으로 교환하는 것이 바람직하다. 그 이유는 이하에 설명한다.
처리대상의 Si기판(102)과 도전성격벽(108)사이에 HF함유용액 등의 전해질용액을 채워서 양극화성처리를 행하면, 처리대상의 Si기판(102)의 음전극쪽 뿐만 아니라 도전성격벽(108)의 음전극쪽도 다공질화한다. 그리고 양극화성조건을 변경하면서 다층구조의 다공질층을 형성하는 처리를 다수의 Si기판(102)의 수에 대해서 반복하면, 전도성격벽(108)에는 다공도가 다른 다공질층이 다수 중첩된 두꺼운 다공질층이 형성되고, 최종적으로는 다공질층이 파손되어 처리대상의 Si기판을 오염시키게 된다. 도전성격벽(108)의 다공질층의 파손의 원인은 다음의 2점에 있다고 사료된다.
1) 다공도가 다른 다공질층이 층형상으로 형성되기 때문에 공벽이 응력에 견디게 된다.
2) 다공도가 낮은 다공질층의 아래(안쪽)에 다공도가 높은 다공질층이 형성될 때, 이 다공도가 높은 다공질층의 다공도는 도전성격벽(108)의 표면으로부터 상기 층까지의 깊이(다공질층의 전체의 두께)에 의존해서, 그 깊이가 깊이만큼 높아진다. 따라서, Si기판의 처리매수가 많게 되면, 전도성격벽(108)의 최심부에 형성되는 다공질층의 다공도가 한계치까지 도달해서 공벽의 파손이 일어난다.
이와 같은 공백의 파손은 동일한 양극화성조건하에서 처리를 반복하는 경우에는 거의 일어나지 않는다. 이 경우에 도전성격벽(108)의 깊이방향으로 향해서 대략 일정한 다공도가 유지되기 때문이다.
이하, 이 양극화성장치를 사용해서 다공질층을 형성하는 적절한 처리수순을 설명한다. 또, 이경우에는 25매의 Si기판(102)에 다층구조의 다공질층을 형성하도록 한다.
먼저, 양극화성조(101)내의 전해질용액을 드레인시키고, 밸브(161),(163)을 폐쇄한다. 이 상태에서 제 1의 전해질용액(151)용의 도전성격벽(108)을 양전극홀더(107a)에 자동반송로보트 등에 의해 반송하고 고정한다.
다음에, 기판홀더(103)에 처리대상인 제 1 Si기판(102)을 자동반송로보트 등에 의해 반송하고 고정한다.
다음에, 밸브(162)를 제 1탱크(121)쪽으로 열어서 펌프(172)에 의해 제 1전해질용액(141)을 퍼올리고, 필터(181)를 통해서 양극화성조(101)의 음전극쪽으로 공급한다. 또, 이와 병행해서, 밸브(164)를 제 2탱크(131)쪽으로 열어서, 펌프(174)에 의해 제 1전해질용액(151)을 퍼올리고 필터(182)를 통해서 양극화성조(101)의 양전극쪽으로 공급한다.
제 1전해질용액(141),(151)이 각각 양극화성조(101)의 음전극쪽, 양전극쪽에 채워지면서, 음전극(104)과 양전극(106)사이에 제 1전류치의 전류를 소정시간 동안흘려서 제 1 Si기판(102)에 양극화성처리를 해하여, 이 Si기판(102)의 음전극쪽에 제 1층의 다공질층을 형성한다.
밸브(161)를 제 1탱크(121)쪽으로 열어서 펌프(171)에 의해 양극화성조(101)의 음전극쪽의 하부로부터 제 1전해질용액을 인발해서 제 1탱크로 배출하고 그후에 밸브(161)를 닫는다. 또 이것과 병행해서 밸브(163)를 제 2탱크(131)쪽으로 열어서 펌프(173)에 의해 양극화성조(101)의 양전극쪽의 하부로 부터 제 1전해질용액을 퍼올려서 제 2탱크(151)로 배출하고 그후에 밸브(163)를 닫는다.
기판홀더(103)에 고정된 제 1Si기판(102)을 제 2Si기판(102)으로 교환한다.
밸브(162)를 제 1탱크(121)쪽으로 열어서, 펌프(172)에 의해 제 1전해질용액(141)을 퍼올리고, 필터(181)를 통해서 양극화성조(101)의 음전극쪽으로 공급한다. 또한, 밸브(164)를 제 2탱크(131)쪽으로 열어서 펌프(174)에 의해 제 1전해질용액(151)을 퍼올리고, 필터(182)를 통해서 양극화성조(101)의 양전극쪽으로 공급한다.
제 1전해질용액(141),(151)이 각각 양극화성조(101)의 음전극쪽, 양전극쪽에 채워지면서, 음전극(104)와 양전극(106)사이에 제 1전류치의 전류를 소정시간동안 흘려서 제 2 Si기판(102)에 양극화성처리를 행함으로써 이 Si기판(102)의 음선극쪽의 제 1층의 다공질층을 형성한다.
이상의 처리를 제 25 Si기판(102)까지 반복해서 실행한다.
다음에, 양극화성조(101)내의 제 1전해질용액을 제 2전해질용액으로 대체하기 위하여 밸브(161)를 제 1탱크쪽으로 열어서 펌프(171)에 의해 양극화성조(101)의 음전극쪽의 하부로부터 제 1전해질용액을 인발해서 제 1탱크로 배출하고 그후에 밸브(161)을 닫는다. 또 이와 병행해서, 밸브(163)를 제 2의 탱크(131)쪽으로 열어서 펌프(173)에 의해 양극화성조(101)의 음전극쪽의 하부로부터 제 1전해질용액을 인발해서 제 2탱크로 배출하고 그후에 밸브(163)를 닫는다.
다음에, 제 2전해질(152)용의 도전성격벽(108)을 양전극홀더(107a)에 자동반송로보트 등에 의해 반송하고 고정한다.
다음에, 밸브(162)를 제 3탱크(122)쪽으로 열어서, 펌프(172)에 의해 제 2전해질용액(142)을 퍼올리고, 필터(181)를 통해서 양극화성조(101)의 음전극쪽에 공급한다. 또 이와 병행해서, 밸브(164)를 제 4탱크(132)쪽으로 열어서 펌프(174)에 의해 제 1전해질용액(152)을 퍼올리고, 필터(182)를 통해서 양극화성조(101)의 양전극쪽으로 공급한다. 여기서 제 2전해질용액(142), (152)을 양극화성조(101)로 공급하기 전에, 양극화성조(101)내를 물 등의 세척액으로 세척하는 것이 바람직하다. 또, 세척의 완료시에, 세척액을 완전히 양극화성조(101)로부터 배출하여, 다음에 공급하는 전해질용액에 영향을 주지 않도록 하는 것이 바람직하다.
제 2전해질용액(142),(152)이 각각 양극화성조(101)의 음전극쪽, 양전극쪽에 채워지면서, 음전극(104)과 양전극(106)사이에 제 2전류치의 전류를 소정시간동안 흘려서, Si기판(102)에 양극화성처리를 행하고, Si기판(102)의 음전극쪽에 제 2층의 다공질층을 형성한다. 또 제 2다공질층은 제 1다공질층의 아래쪽에 형성된다.
다음에 밸브(161)를 제 3탱크(122)쪽으로 열어서 펌프(171)에 의해 양극화성조(101)의 음전극쪽의 하부로부터 제 2전해질용액을 인발해서 제 3탱크(122)로 배출하고, 그후에 밸브(161)를 닫는다. 또, 이와 병행해서 밸브(163)를 제 4탱크(131)쪽으로 열어서 펌프(173)에 의해 양극화성조(101)의 양전극쪽의 하부로부터 제 2전해질용액을 인발해서 제 2탱크(151)로 배출하고 그후에 밸브(163)를 닫는다.
다음에 기판홀더(103)에 고정된 제 1Si기판(102)을 제 2Si기판(102)으로 교환한다.
다음에 밸브(162)를 제 3탱크(122)쪽으로 열어서 펌프(172)에 의해 제 2전해질용액(142)을 퍼올리고 필터(181)를 통해서 양극화성조(101)의 음전극쪽으로 공급한다. 이와 병행해서, 밸브(164)를 제 4탱크(132)쪽으로 열어서 펌프(174)에 의해 제 1전해질용액(152)을 퍼올리고 필터(182)를 통해서 양극화성조(101)의 양전극쪽으로 공급한다.
제 2전해질용액(142)(152)이 각각 양극화성조(101)의 음전극쪽, 양전극쪽에 채워질때 음전극(104)와 양전극(106)사이에 제 2전류치의 전류를 소정시간 동안 흘려서 Si기판(102)에 양극화성처리를 행하고 Si기판(102)의 음전극쪽에 제 2층의 다공질층을 형성한다.
이상의 처리를 제 25Si기판(102)까지 반복해서 실행한다.
최종적으로, 밸브(161)를 제 3탱크(121)쪽으로 열어서 펌프(171)에 의해 양극화성조(101)의 음전극쪽의 하부로부터 제 2전해질용액을 인발해서 제 3탱크(122)로 배출하고, 그후에 밸브(161)를 닫는다. 또한, 밸브(163)를 제 4탱크(131)쪽으로 열어서, 펌프(173)에 의해 양극화성조(101)의 양전극쪽의 하부로부터 제 2전해질용액을 인발해서 제 2탱크(151)로 배출하고 그후에 밸브(163)를 닫는다. 제 2전해질용액(142),(152)을 배출한 후에, 양극화성조(101)내를 물 등의 세척액으로 세척하는 것이 바람직하다. 세척의 완료시에는 세척액을 완전히 양극화성조(101)로부터 배출하여 다음에 공급하는 전해질용액에 영향을 주지 않도록 하는 것이 바람직하다.
상기 일연의 처리에서는 Si기판(102)을 처리할때마다, 양극화성조(101)로부터 전해질용액을 일단 배출한다. 그러나, 양극화성조(101)의 음전극쪽 및 양전극쪽에 동일의 전해질용액을 공급하는 경우, 특히 Si기판(102)을 반송하기 위한 자동반송로보트 등의 부식을 고려할 필요가 있는 경우에는 양극화성조(101)내에 전해질용액을 채운상태에서 Si기판(102)을 교환할 수도 있다.
또, 제 2다공질층의 형성후에 다시 제 1전해질용액(141),(151) 혹은 다른 전해질용액을 양극화성조(101)내에 채워서 제 3다공질층을 형성할 수 있다. 이러한 처리를 반복해서 더한 다공질층을 형성할 수 있다.
도 5는 본 실시예의 변형예를 표시하는 도면이다. 도 5에 표시한 양극화성조(301)에는 도전성격벽(108)을 고정하기 위한 전용의 홀더인 도전성격벽홀더 (103a)가 설치되어 있다. 이 양극화성조(301)는 도전성격벽(108)과 양전극(106)사이에 도전성 용액을 채운 상태에서 사용된다. 이 도전성 용액은 단순히 도전성격벽(108)과 양전극(106)을 전기적으로 접속하기 위해 사용되기 때문에 처리대상의 Si기판(102)에 다층구조의 다공질층을 형성하는 처리를 실행할 때 매번 교환할 필요가 없다. 이 양극화성조(301)는 예를 들면 도 4에 표시한 양극화성조(101)로치환해서 사용된다.
도 6은 도 5에 표시한 양극화성조의 개량예이고, 다수 일괄처리가 가능한 양극화성조를 표시하는 도면이다. 이 양극화성조(401)에는 복수의 기판홀더(103)가 설치되어 있다.
상기 실시예에서는 도전성격벽과 처리대상의 Si기판 사이에 도전성 용액을 채움으로써 양자를 전기적으로 접속시킨다. 그러나 도전성격벽과 처리대상의 Si기판을 직접 접촉시키는 구성을 채용할 수도 있다.
[제 4실시예]
이 실시예는 제 2실시예에 따른 양극화성장치의 개량예이다. 제 4실시예에 따른 양극화성장치에서는 양전극(106)의 구성재료(예를 들면, 백금)가 전해질 용액중에서 용출함으로써 처리대상의 Si기판(102)이 금속에 의해 오염되는 것을 방치하는 수단을 설치한다.
도 7은 제 4실시예에 따른 양극화성장치의 개략구성을 표시하는 도면이다.
이 양극화성장치에서는 양전극(106)과 전해질용액 사이에 전해질용액 및 처리대상의 Si기판(102)의 오염을 방지하기 위한 도전성격벽(108)을 배치하고 있다. 이 도전성격벽(108)은 예를 들면, Si기판 특히 처리대상의 Si기판(102)과 동일한 비저항을 가진 Si기판에 의해 구성하는 것이 바람직하다. 이와 같이, 도전성격벽(108)을 처리대상의 Si기판(102)과 동질의 재료에 의해 구성함으로써 처리대상의 Si기판(102)이 오염되는 것을 방지할 수 있다.
이 도전성격벽(108)은 탈착가능한 것이 바람직하다. 도 7에 표시한 예에서는 예를 들면 양전극(106a)의 표면 혹은 양전극홀더(107a)에 진공흡착기구를 설치하는 것이 바람직하다. 또, 도전성격벽(108)과 양전극(106a)은 전기적으로 접속할 필요가 있다. 도전성격벽(108)과 양전극(106a)사이에 극간이 있는 경우에는 그 극간에 도전성의 용액이나 도전성의 재료 등을 채울 필요가 있다.
이 실시예의 양극화성장치는 복수의 양극화성조를 가지고, 1개의 다공질층을 형성할 때마다 양극화성조를 교체함으로써, 다층구조의 다공질층을 형성할 수 있다. 각 양극화성조에 있어서, 동일한 조건하에서 양극화성을 실행할 수 있기 때문에, 제 3실시예에서 언급한 문제, 즉 도전성격벽(108)의 파손의 문제를 고려할 필요가 없다. 이 양극화성장치는 도전성격벽을 빈번하게 교환할 필요가 없기 때문에 스루푸트(throughput)점에서 우수하다.
또한, 이 양극화성장치에 의한 처리의 수순은 제 2실시예와 마찬가지이다.
이 실시예에 따른 양극화성장치의 각 양극화성조(101a),(101b),(101c), (101d)를 도 5에 표시한 양극화성조(301), 또는 도 6에 표시한 양극화성조(401)로 치환해도 된다.
상기 실시예에서는 도전성격벽과 처리대상의 Si기판 사이에 도전성 용액을 채움으로써 양쪽을 전기적으로 접속시킨다. 그러나 도전성격벽과 처리대상의 Si기판을 직접 접촉시키는 구성을 채용할 수도 있다.
도 8은 도 7에 표시한 양극화성장치를 합체한 자동처리라인의 개략구성을 표시한 도면이다. 이 자동제조라인에서는 2층구조의 다공질층을 형성하기 위해 2개의 양극화성조(101a),(10b)를 구비한다. 또한 3개이상의 양극화성조를 구비한 것도 물론 가능하다.
이하, 이 자동제조라인에 있어서 처리수순을 설명한다.
로더(701)에 처리대상의 Si기판(102)을 수용한 웨이퍼캐리어(702)를 설치한다. 제어패널(도시생략)을 조작해서 처리의 개시를 지시한다.
이에 응답해서, 제 1반송로보트(721)가 웨이퍼캐리어(702)내의 Si기판(102)의 하부면을 흡착해서 취출하여 제 1양극화성조(101a)내의 음전극(104)쪽으로 담근다. 제 2반송로보트(722)가 Si기판(102)의 하부면을 흡착해서 수취하고, 기판홀더(103)의 흡착면에 접촉하는 위치까지 Si기판(102)을 이동시킨다. 이 상태에서 기판홀더(103)의 진공흡착기구를 작동시켜서 그 흡착면에 Si기판(102)을 흡착시킨다.
다음에 제 1양극화성조(101a)의 전극(104)(106a)사이에 소정의 전류를 흘림으로써 Si기판(102)의 표면에 제 1다공질층을 형성한다.
다음에 제 2반송로보트(722)에 의해 제 1양극화성조(101a)내의 Si기판(102)의 하부면을 흡착하고, 기판홀더(103)에 의해 진공흡착을 해제한 후에 기판홀더(103)로부터 Si기판(102)을 분리한다. 제 2반송로보트(722)로부터 제 1반송로보트(721)로 Si기판(102)를 인도한다.
다음에, 제 1반송로보트(721)에 의해 Si기판(102)을 제 2양극화성조(101b)내로 반송하는 제 2반송로보트(722)로 인도해서 제 2양극화성조(101b)의 기판홀더(103)에 설정한다.
제 2양극화성조(101b)의 전극(104),(106a)사이에 소정의 전류를 흘림으로써Si기판(102)의 제 1다공질층의 아래에 제 2다공질층을 형성한다.
제 2반송로보트(722)에 의해 제 2양극화성조(101b)내의 Si기판(102)의 하부면을 흡착하고 기판홀더(103)에 의해 진공흡착을 해제한 후에 기판홀더(103)로부터 Si기판(102)을 분리한다. 다음에, 제 2반송로보트(722)로부터, 제 1반송로보트 (721)로 Si기판(102)을 인도한다.
그 Si기판(102)을 제 1반송로보트(721)에 의해 세척조(703)내에 미리 담구어둔 웨이퍼캐리어(702)에 수용한다.
이상의 처리를 연속적으로 실행해서 로더(701)상의 웨이퍼캐리어(702)내의 전체Si기판(102)을 처리해서 세척조(703)내의 웨이퍼캐리어(702)내에 수용한다. 이후에 이들 Si기판(102)을 세척한다.
최종적으로, 제 3반송로보트(731)에 의해 세척조(703)내의 Si기판(102)을 웨이퍼캐리어(702)에 수용하면서 취출해서 스핀드라이어(704)로 반송한다. 스핀드라이어(704)에 의해 각 Si기판(102)을 건조시킨 후에, 웨이퍼캐리어(702)에 수용하면서 제 3반송로보트(731)에 의해 언로더(705)상으로 반송한다.
다음에 상기 양극화성장치에 의한 양극화성처리의 예를 설명한다.
[예 1]
상기 각 실시예의 양극화성장치에 단결정Si기판을 설정하였고 2층구조의 다공질층을 형성하였다. 제 1및 제 2양극화성조건은 다음과 같다.
<제 1양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 11(min)
다공질Si층의 두께(목표): 12(㎛)
다공도(목표): ∼24%
<제 2양극화성조건>
전류밀도: 10(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:2:2
처리시간: 3(min)
다공질Si층의 두께(목표): 3(㎛)
다공도(목표): ∼35%
제 1 내지 제 4실시예의 각각의 양극화성장치에 있어서, 2층 구조의 다공질층을 가진 기판을 제조할 수 있었다. 또, 제 2및 제 4양극화성장치에서는 2개의 양극화성조를 사용하였다.
제 3실시예의 양극화성장치에 있어서, 25매의 Si기판에 제 1다공질층을 형성한 후에, 전해질용액 및 도전성격벽을 교환해서 25매의 Si기판에 제 2다공질층을 형성했다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
제 4실시예의 양극화성장치에 있어서, 25매의 Si기판에 순차 제 1및 제 2의 다공질층을 형성하였다. 이때, 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
[예 2]
상기 각 실시예의 양극화성장치에 단결정Si기판을 설정하였고, 3층구조의 다공질층을 형성하였다. 제 1내지 제 3의 양극화성조건은 다음과 같았다.
<제 1양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 11(min)
다공질Si층의 두께(목표): 12(㎛)
다공도(목표): ∼24%
<제 2양극화성조건>
전류밀도: 10(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:2:2
처리시간: 3(min)
다공질Si층의 두께(목표): 3(㎛)
다공도(목표): ∼35%
<제 3양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 1(min)
다공질Si층의 두께(목표): 1.1(㎛)
다공도(목표): ∼25%
제 1 내지 제 4실시예의 각각의 양극화성장치에 있어서, 3층구조의 다공질층을 가진 기판을 제조할 수 있었다. 제 1 및 제 3실시예의 양극화성장치에서는 제 1및 제 3양극화성처리를 위한 양극화성용액을 제 1 및 제 2탱크로부터 공급했고, 제 2양극화성처리를 위한 양극화성용액을 제 3 및 제 4탱크로부터 공급했다. 제 2 및 제 4실시예의 각 양극화성장치에서는 3개의 양극화성조를 사용하였다.
제 3실시예의 양극화성장치에 있어서, 제 1도전성격벽을 설정하였고, 제 1양극화성조건하에서 25매의 Si기판에 제 1다공질층을 형성하였다. 이어서 제 2도전성격벽을 설정하였고, 제 2양극화성조건하에서 25매의 Si기판에 제 2다공질층을 형성하였다. 다음에 제 3도전성격벽을 설정하였고, 제 3양극화성조건하에서 25매의 Si기판에 제 3다공질층을 형성하였다. 이때 도전성격벽으로서 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
제 4실시예의 양극화성장치에 있어서, 25매의 Si기판에 순차 제 1 내지 제 3다공질층을 형성하여다. 이때 도전성격벽으로서 사용한 각 Si기판에 순차형성된다공질층이 붕괴되지 않았다.
[예 3]
상기 각 실시예의 양극화성장치에 단결정Si기판을 설정하였고, 2층구조의 다공질층을 형성하였다. 제 1 및 제 2의 양극화성조건은 다음과 같았다.
<제 1양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 5(min)
다공질Si층의 두께(목표): 6(㎛)
다공도(목표): ∼24%
<제 2양극화성조건>
전류밀도: 30(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 110(sec)
다공질Si층의 두께(목표): 3(㎛)
다공도(목표): ∼40%
제 1 내지 제 4실시예의 각각의 양극화성장치에 있어서, 2층 구조의 다공질층을 가진 기판을 제조할 수 있었다. 또, 제 2및 제 4양극화성장치에서는 2개의양극화성조를 사용하였다.
제 3실시예의 양극화성장치에 있어서, 25매의 Si기판에 제 1다공질층을 형성한 후에, 전해질용액 및 도전성격벽을 교환해서 25매의 Si기판에 제 2다공질층을 형성했다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
제 4실시예의 양극화성장치에 있어서, 25매의 Si기판에 순차 제 1 및 제 2의 다공질층을 형성하였다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
[예 4]
상기 각 실시예의 양극화성장치에 단결정Si기판을 설정하였고, 2층구조의 다공질층을 형성하였다. 제 1 및 제 2의 양극화성조건은 다음과 같았다.
<제 1양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 11(min)
다공질Si층의 두께(목표): 12(㎛)
다공도(목표): ∼24%
<제 2양극화성조건>
전류밀도: 10(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:2:2
처리시간: 3(min)
다공질Si층의 두께(목표): 3(㎛)
다공도(목표): ∼35%
제 1 내지 제 4실시예의 각각의 양극화성장치에 있어서, 2층구조의 다공질층을 가진 기판을 제조할 수 있었다. 제 2 및 제 4실시예의 양극화성장치에서는 2개의 양극화성조를 사용하였다.
제 3실시예의 양극화성장치에 있어서, 25매의 Si기판에 제 1다공질층을 형성한 후에 전해질용액 및 도전성격벽을 교환해서, 25매의 Si기판에 제 2다공질층을 형성하였다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
제 4실시예의 양극화성장치에 있어서, 25매의 Si기판에 순차 제 1및 제 2다공질층을 형성하였다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
다음에, 다공질층을 가진 기판을 산소분위기에서 400℃로 1시간 산화하였다. 이 산화에 의해 다공질Si층의 구멍의 내벽은 열산화막으로 덮였다.
다음에 다공질Si층상에 CVD(Chemical Vapor Dposition)법에 의해 0.3㎛두께의 단결정Si층을 에피택셜성장시켰다. 이 성장조건은 다음과 같았다. 또, 에피택셜성장의 전단에서는 H2중에 다공질Si층의 표면이 노출되기 때문에, 표면의 구멍이 채워지고, 표면이 평탄하게 된다.
<에피택셜성장조건>
소스가스: SiH2Cl2/H2
가스유량: 0.5/180(ℓ/min)
가스압력: 80(Torr)
온도: 950(℃)
성장속도: 0.3(㎛/min)
다음에 에피택셜성장시킨 단결정Si층의 표면에 열산화에 의해 200㎚두께의 SiO2층을 형성하였다(제 1기판의 완성).
이 SiO2층의 표면과 별도로 준비한 Si기판(제 2기판)의 표면을 밀착시킨 후에 1000℃에서 1시간의 열처리를 행해서 접합시켰다.
접합된 기판의 베벨링(beveling)극간을 향해서 0.2㎜직경의 워터제트를 분사해서, 접합된 기판을 제 2(아래쪽)다공질Si층에서 2매의 기판으로 분리하였다.
제 2기판쪽에 잔류한 다공질Si층을 49%불산과 30%과산화수소수와 물의 혼합액으로 에칭하였다. 이때에 단결정Si는 에칭스토퍼로서 기능을 했고, 다공질Si층이 선택적으로 에칭되었다.
이 에칭액에 의해 비다공질층의 단결정Si의 에칭속도는 극히 낮고, 비다공질단결정Si에 대한 다공질단결정Si의 에칭속도의 선택비는 105이상에 도달한다. 이런 이유때문에 비다공질층의 에칭량(수십Å정도)은 실용상 무시할 수 있다.
이상의 공정에 의해, Si산화막상에 0.2㎛두께를 가진 단결정 Si층을 가진 SOI기판을 얻었다. 이 SOI기판의 단결정 Si층의 막두께를 면내 전면에 걸쳐서 100점에 대해서 측정하였다. 두께의 균일성은 201㎚±4㎚이었다.
또 수소중에서 1100℃로 열처리를 1시간행해서, 표면거칠기를 원자간력현미경에 의해 평가하였다. 50㎛의 사각영역에서의 평균제곱거칠기는 대략 0.2㎚이었다. 이것은 통상 시판되고 있는 Si웨이퍼와 동등하였다.
투과전자현미경에 의해 단면을 관찰한 결과, Si층에는 새로운 결정결함이 도입되지 않았고 양호한 결정성이 유지되는 것이 확인되었다.
에피택셜성장된 단결정Si층의 표면에 산화막을 형성하지 않은 경우에도 상기와 마찬가지의 결과를 얻었다.
또 제 2기판의 표면이나 제 1및 제 2기판의 표면양쪽에 산화막을 형성한 경우에도 상기와 마찬가지의 결과를 얻었다.
또 제 1기판쪽에 잔류한 다공질Si에 관해서도 49%불산과 30%과산화수소수와 물의 혼합액에 의해 선택적으로 에칭하였다. 이때에 단결정Si는 에칭스토퍼로서 기능을 하였고, 다공질Si가 선택적으로 에칭되었다. 이 기판은 다시 제 1기판을 형성하기 위한 기판으로서 양극화성공정에, 혹은 제 2기판으로서 접합공정에 사용할 수 있다.
제 1기판을 형성하기 위해 상기 기판을 재이용하기 전에, 수소중에서 1100℃에서 열처리를 1시간 행해서, 미소구멍에 기인한 표면거칠기(미소거칠기)를 회복해도 된다. 하지만, 제 1기판을 형성하기 위해 상기 기판을 재사용할 때에는 에피택셜성장공정의 전단에 있어서 수소중에서의 전베이킹중에 다공질Si층의 표면의 구멍의 실링과 동시에 표면평탄화가 행해지기 때문에 미소거칠기의 평탄화는 항상 필요하지 않았다.
수소중에서의 열처리 대신에 표면접촉폴리싱에 의해서 미소구멍에 기인하는 미소거칠기를 평탄화해도 된다.
[예 5]
예 5는 예 4의 변형예이다. 구체적으로는 제 1 및 제 2양극화성조건을 다음과 같이 변경하였다.
<제 1양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 5(min)
다공질Si층의 두께(목표): 6(㎛)
다공도(목표): ∼24%
<제 2양극화성조건>
전류밀도: 30(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 110(sec)
다공질Si층의 두께(목표): 3(㎛)
다공도(목표): ∼40%
[예 6]
예 6은 예 4의 변형예이다. 구체적으로는 예 4의 제조조건을 이하와 같이 변경하였다.
1) 에피택셜 Si층의 두께: 2㎛
2) 에피택셜 Si층의 표면의 열산화막의 두께: 0.1㎛
3) 제 2기판: 1.9㎛의 SiO2층을 형성한 Si기판
4) 접합공정: 제 1 및 제 2기판의 표면을 질소플라즈마에 노출시킨 후 양쪽기판을 밀착시켜서 400℃에서 10시간 어닐링하였다.
[예 7]
예 7은 예 4의 변형예이다. 구체적으로는 예 4의 제조조건을 이하와 같이 변경하였다.
1) 제 2기판: 석영기판
2) 접합공정: 제 1 및 제 2기판의 표면을 질소플라즈마에 노출시킨 후 또는 물론 세척한 후에 양쪽기판을 밀착시켜서 200℃에서 24시간 어닐링하였다.
3) 수소중의 열처리: 수소중에서 결과의 기판을 970℃에서 2시간 어닐링을 행했고, 원자간력현미경으로 표면거칠기를 평가하였다. 50㎛사각영역의 평균제곱칠기는 대략 0.2㎚이었다. 이것은 통상 시판되고 있는 Si웨이퍼와 동등했다.
4) 재이용: 분리한 후 제 1기판쪽을, 제 1기판을 형성하기 위한 기판으로서 양극화성 공정에 사용하였다.
[예 8]
상기 각 실시예의 양극화성장치에 단결정Si기판을 설정하였고, 2층구조의 다공질층을 형성하였다. 제 1 및 제 2의 양극화성조건은 다음과 같았다.
<제 1양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 5(min)
다공질Si층의 두께(목표): 6(㎛)
다공도(목표): ∼24%
<제 2양극화성조건>
전류밀도: 30(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 110(sec)
다공질Si층의 두께(목표): 3(㎛)
다공도(목표): ∼40%
제 1 내지 제 4실시예의 각각의 양극화성장치에 있어서, 2층구조의 다공질층을 가진 기판을 제조할 수 있었다. 제 2 및 제 4실시예의 양극화성장치에서는 2개의 양극화성조를 사용하였다.
제 3실시예의 양극화성장치에 있어서, 25매의 Si기판에 제 1다공질층을 형성한 후에 전해질용액 및 도전성격벽을 교환해서, 25매의 Si기판에 제 2다공질층을 형성하였다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
제 4실시예의 양극화성장치에 있어서, 25매의 Si기판에 순차 제 1및 제 2다공질층을 형성하였다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
다음에, 다공질층을 가진 기판을 산소분위기에서 400℃로 1시간 산화하였다. 이 산화에 의해 다공질Si층의 구멍의 내벽은 열산화막으로 덮였다.
다음에 다공질Si층사에 MOCVD(Metal Organic Chemical Vapor Dposition)법에 의해 1㎛두께의 단결정GaAs층을 에피택셜성장시켰다. 이 성장조건은 다음과 같았다.
<에피택셜성장조건>
소스가스: TMG/AsH3/H2
가스압력: 80(Torr)
온도: 700(℃)
GaAs층의 표면과 별도로 준비한 Si기판(제 2기판)의 표면을 밀착시켰다.
다음에, 접합된 기판의 베벨링(beveling)의 극간으로 향해서 0.2㎜직경의 워터제트를 분사해서, 접합된 기판을 제 2(아래쪽)다공질Si층에서 2매의 기판으로 분리하였다.
제 2기판쪽에 잔류한 다공질Si층을 에틸렌디아민/피로카테콜/물(17㎖:3g:8㎖의 비율)의 혼합액(에칭액)에 의해 110℃에서 에칭하였다. 이때 단결정 GaAs층은 에칭스토퍼로서 기능을 했고, 다공질Si층이 선택적으로 에칭되었다.
이 에칭액에 의해 단결정GaAs의 에칭속도는 극히 낮고, 단결정GaAs의 에칭량(수십Å정도)은 실용상 무시할 수 있다.
이상의 공정에 의해, 단결정 Si상에 1㎛두께를 가진 단결정 GaAs층을 가진 기판을 얻었다. 이 기판의 단결정 GaAs층의 막두께를 면내 전면에 걸쳐서 100점에 대해서 측정하였다. 두께의 균일성은 1㎛±29.8㎚이었다.
투과전자현미경에 의해 단면을 관찰한 결과, GaAs층에는 새로운 결정결함이 도입되지 않았고 양호한 결정성이 유지되는 것이 확인되었다.
지지기판으로서 산화막을 가진 Si기판을 사용함으로써 절연막상에 GaAs층을 가진 기판을 형성할 수 있었다.
또 제 1기판쪽에 잔류한 다공질Si에 관해서도 49%불산과 30%과산화수소수와 물의 혼합액에 의해 교반하면서 선택적으로 에칭하였다. 이때에 단결정Si는 에칭스토퍼로서 기능을 하였고, 다공질Si가 선택적으로 에칭되었다. 이 기판은 다시 제 1기판을 형성하기 위한 기판으로서 양극화성공정에, 혹은 제 2기판으로서 접합공정에 사용할 수 있다.
제 1기판을 형성하기 위해 상기 기판을 재이용하기 전에, 수소중에서 1100℃에서 열처리를 1시간 행해서, 미소구멍에 기인한 표면거칠기(미소거칠기)를 회복해도 된다. 하지만, 제 1기판을 형성하기 위해 상기 기판을 재사용할 때에는 에피택셜성장공정의 전단에 있어서 수소중에서의 전베이킹중에 다공질Si층의 표면의 구멍의 실링과 동시에 표면평탄화가 행해지기 때문에 미소거칠기의 평탄화는 항상 필요하지 않았다.
수소중에서의 열처리 대신에 표면접촉폴리싱에 의해서 미소구멍에 기인하는 미소거칠기를 평탄화해도 된다.
[예 9]
상기 각 실시예의 양극화성장치에 단결정Si기판을 설정하였고, 2층구조의 다공질층을 형성하였다. 제 1 및 제 2의 양극화성조건은 다음과 같았다.
<제 1양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 11(min)
다공질Si층의 두께(목표): 12(㎛)
다공도(목표): ∼24%
<제 2양극화성조건>
전류밀도: 10(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:2:2
처리시간: 3(min)
다공질Si층의 두께(목표): 3(㎛)
다공도(목표): ∼35%
제 1 내지 제 4실시예의 각각의 양극화성장치에 있어서, 2층구조의 다공질층을 가진 기판을 제조할 수 있었다. 제 2 및 제 4실시예의 양극화성장치에서는 2개의 양극화성조를 사용하였다.
제 3실시예의 양극화성장치에 있어서, 25매의 Si기판에 제 1다공질층을 형성한 후에 전해질용액 및 도전성격벽을 교환해서, 25매의 Si기판에 제 2다공질층을 형성하였다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
제 4실시예의 양극화성장치에 있어서, 25매의 Si기판에 순차 제 1및 제 2다공질층을 형성하였다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
다음에, 다공질층을 가진 기판을 산소분위기에서 400℃로 1시간 산화하였다. 이 산화에 의해 다공질Si층의 구멍의 내벽은 열산화막으로 덮였다.
다음에 다공질Si층상에 MOCVD(Metal Organic Chemical Vapor Dposition)법에 의해 1㎛두께의 단결정InP층을 에피택셜성장시켰다.
다음에, InP층의 표면과 별도로 준비한 실리카 또는 석영기판(제 2기판)의표면을 각각 질소플라즈마에 노출시킨 후 밀착시켜서 200℃에서 10시간 어닐링하였다.
접합된 기판의 베벨링(beveling)극간을 향해서 0.2㎜직경의 워터제트를 분사해서, 접합된 기판을 제 2(아래쪽)다공질Si층에서 2매의 기판으로 분리하였다.
제 2기판쪽에 잔류한 다공질Si층을 49%불산과 30%과산화수소수와 물의 혼합액으로 교반하면서 선택적으로 에칭하였다. 이때에 단결정Si는 에칭스토퍼로서 기능을 했고, 다공질Si층이 선택적으로 에칭되었다.
이 에칭액에 의해 단결정InP의 에칭속도는 극히 낮고, 단결정InP의 에칭량(수십Å정도)은 실용상 무시할 수 있다.
이상의 공정에 의해, 실리카 또는 석영기판상에 1㎛두께를 가진 단결정 InP층을 가진 기판을 얻었다. 이 기판의 단결정 InP층의 막두께를 면내 전면에 걸쳐서 100점에 대해서 측정하였다. 두께의 균일성은 1㎛±29.0㎚이었다.
투과전자현미경에 의해 단면을 관찰한 결과, InP층에는 새로운 결정결함이 도입되지 않았고 양호한 결정성이 유지되는 것이 확인되었다.
또 제 1기판쪽에 잔류한 다공질Si에 관해서도 49%불산과 30%과산화수소수와 물의 혼합액에 의해 교반하면서 선택적으로 에칭하였다. 이때에 단결정Si는 에칭스토퍼로서 기능을 하였고, 다공질Si층이 선택적으로 에칭되었다. 이 기판은 다시 제 1기판을 형성하기 위한 기판으로서 양극화성공정에 사용할 수 있다.
제 1기판을 형성하기 위해 상기 기판을 재이용하기 전에, 수소중에서 1100℃에서 열처리를 1시간 행해서, 미소구멍에 기인한 표면거칠기(미소거칠기)를 회복해도 된다. 하지만, 제 1기판을 형성하기 위해 상기 기판을 재사용할 때에는 에피택셜성장공정의 전단에 있어서 수소중에서의 전베이킹중에 다공질Si층의 표면의 구멍의 실링과 동시에 표면평탄화가 행해지기 때문에 미소거칠기의 평탄화는 항상 필요하지 않았다.
수소중에서의 열처리 대신에 표면접촉폴리싱에 의해서 미소구멍에 기인하는 미소거칠기를 평탄화해도 된다.
[예 10]
예 10은 예 4 내지 9에 있어서 접합된 기판의 분리방법을 변경하는 것이었다. 구체적으로 예 10에서는 워터제트법을 사용하는 대신에 접합된 기판의 베벨링의 간극에 수지성의 얇은 쐐기를 삽입함으로써 접합된 기판을 제 2(아래쪽)다공질Si층에서 2매의 기판으로 분리되었다.
[예 11]
상기 각 실시예에 따른 양극화성장치에 단결정 Si기판을 설정하였고, 4층구조의 다공질층을 형성하였다. 제 1 내지 제 4양극화성조건은 다음과 같았다.
<제 1양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 5(min)
다공질Si층의 두께(목표): 6(㎛)
다공도(목표): ∼24%
<제 2양극화성조건>
전류밀도: 10(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:2:2
처리시간: 3(min)
다공질Si층의 두께(목표): 3(㎛)
다공도(목표): ∼35%
<제 3양극화성조건>
전류밀도: 7(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 5(min)
다공질Si층의 두께(목표): 6(㎛)
다공도(목표): ∼25%
<제 4양극화성조건>
전류밀도: 20(㎃·㎝-2)
양극화성용액: HF:H2O:C2H5OH=1:1:1
처리시간: 80(sec)
다공질Si층의 두께(목표): 1(㎛)
다공도(목표): ∼45%
제 1 내지 제 4실시예의 각각의 양극화성장치에 있어서, 4층 구조의 다공질층을 가진 기판을 제조할 수 있었다. 또 제 1및 제 3양극화성장치에서는 제 1, 제 3 및 제 4양극화성처리를 위한 양극화성용액을 제 1및 제 2의 탱크로부터 공급하였고, 제 2양극화성처리를 위한 양극화성용액을 제 3 및 제 4탱크로부터 공급하였다. 제 2 및 제 4실시예의 각각의 양극화성장치에서는 4개의 양극화성조를 사용하였다.
제 3실시예의 양극화성장치에 있어서, 제 1도전성격벽을 설정해서 제 1양극화성조건하에서 25매의 Si기판에 제 1다공질층을 형성하였다. 다음에 제 2도전성격벽을 설정해서, 제 2양극화성조건하에서 25매의 Si기판에 제 2다공질층을 형성하였다. 다음에, 제 3도전성격벽을 설정해서, 제 3양극화성조건하에서 25매의 Si기판에 제 3다공질층을 형성하였다. 최종적으로 제 4도전성격벽을 설정해서, 제 4양극화성조건하에서 25매의 Si기판에 제 4다공질층을 형성하였다. 이때 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
제 4실시예의 양극화성장치에 있어서, 25매의 Si기판에 순차 제 1 내지 제 4다공질층을 형성하였다. 도전성격벽으로서 사용한 각 Si기판에 순차 형성된 다공질층이 붕괴되지 않았다.
[기타]
상기 실시예에 있어서, 다공질Si층상에 단결정Si층 등의 비다공질층을 에피택셜성장시키는 공정에서는, CVD법외에 MBE법, 스퍼터링법, 액상성장법 등을 채용할 수 있다.
다공질 Si층을 선택적으로 에칭하기 위한 에칭액은 49%불산과 30% 과산화수소수와 물의 혼합액에 한정되지 않는다. 예를 들면
1) 불산과 물의 혼합액
2) 불산과 물의 혼합액에 알코올 혹은 과산화수소수의 적어도 하나를 첨가한 혼합액
3) 버퍼드(buffered)불산
4) 버퍼드불산에 알코올 혹은 과산화수소수의 적어도 하나를 첨가한 혼합액
5) 불산, 질산 및 아세트산의 혼합액
등을 사용할 수 있다. 다공질Si층은 팽대한 표면적을 가지기 때문에 각종 에칭액에 의해 선택적으로 에칭할 수 있다.
접합된 기판의 분리공정에서는 워터제트법을 적용한 유체에 의한 분리방법외에 각종 방법을 채용할 수 있다.
이외의 공정에서도 상기 예의 방법뿐아니라 각종 방법에 의해서 행할 수 있다.
이상과 같이, 1개의 다공질층을 형성할 때마다 양극화성처리용 전해질용액을 교체함으로써, 최종의 다공질층의 다공도를 정밀하게 제어할 수 있다.
또한 1개의 도전성격벽을 동일의 양극화성의 조건하에서 사용함으로써 이 도전성격벽의 붕괴를 제어할 수 있다.
본 발명은 상기 예에 한정되지 않고, 각종 변화와 변경은 본 발명의 사상과 범위내에서 이루어질 수 있다. 그러므로 본 발명의 범위의 공공성을 평가하기 위해 다음의 청구범위를 작성한다.
본 발명에 의하면, 다층구조의 다공질층을 형성할 수 있다.

Claims (63)

  1. 기판에 다공질층을 형성하기 위한 양극화성방법에 있어서,
    기판에 양극화성처리를 행하기 위해 사용되고, 양전극과 음전극을 가진 양극화성조를 준비하는 단계와,
    상기 양전극과 상기 기판사이에 도전성격벽을 배치함과 동시에, 상기 기판을 상기 양전극과 상기 음전극 사이에 유지해서 상기 양극화성조중의 제 1전해질용액을 사용해서 상기 기판에 양극화성처리를 행하는 단계와,
    이 제 1전해질용액을 이 제 1전해질용액과는 다른 제 2전해질용액으로 교환하는 단계와,
    상기 양전극과 상기 기판사이에 도전성격벽을 배치함과 동시에, 상기 기판을 상기 양전극과 상기 음전극 사이에 유지해서 상기 양극화성조중의 상기 제 2전해질용액을 사용해서 상기 기판에 양극화성처리를 행함으로써, 상기 기판에 다층구조의 다공질층을 형성하는 단계와,
    를 포함하는 것을 특징으로 하는 양극화성방법.
  2. 제 1항에 있어서, 제 1전해질용액에 의한 양극화성처리 및 제 2전해질용액에 의한 양극화성처리사이에서 상기 양전극과 상기 음전극 사이에 흐르는 전류의 전류밀도를 변경하는 것을 특징으로 하는 양극화성방법.
  3. 제 1항에 있어서, 상기 도전성격벽은, 상기 양전극에 의한 상기 기판의 오염을 배제하기 위해 배치하는 것을 특징으로 하는 양극화성방법.
  4. 제 1항에 있어서, 상기 양전극으로부터 상기 기판으로 흐르는 전류의 전체를 상기 도전성격벽을 개재해서 흐르도록 상기 도전성격벽을 배치한 것을 특징으로 하는 양극화성방법.
  5. 제 1항에 있어서, 상기 기판의 뒤쪽면에 대향하는 상기 양전극의 면을 덮도록 상기 도전성격벽을 배치하는 것을 특징으로 하는 양극화성방법.
  6. 제 1항에 있어서, 상기 기판의 상기 양전극쪽의 면에 접촉하는 전해질용액과 상기 양전극에 접촉하는 전해질용액을 분리하도록 상기 도전성격벽을 배치하는 것을 특징으로 하는 양극화성방법.
  7. 제 1항에 있어서, 적어도 상기 기판에 대향하는 상기 도전성격벽의 면이 실리콘재료로 형성되어 있는 것을 특징으로 하는 양극화성방법.
  8. 제 1항에 있어서, 양극화성처리의 조건을 변경할 때마다 상기 도전성격벽을 변경하는 단계를 부가하여 포함하는 것을 특징으로 하는 양극화성방법.
  9. 제 1항에 있어서, 양극화성처리의 각 조건에 대응하는 도전성격벽을 준비하고, 양극화성처리의 조건을 변경할 때마다 그 조건에 대응하는 도전성격벽을 사용하는 단계를 부가하여 포함하는 것을 특징으로 하는 양극화성방법.
  10. 제 1항에 있어서, 상기 기판의 표면층으로서는 상기 제 1전해질용액을 사용해서 상대적으로 다공도가 낮은 다공질층을 형성하고, 상기 표면층의 하층으로서는 상기 제 2전해질용액을 사용해서 상대적으로 다공도가 높은 다공질층을 형성하는 것을 특징으로 하는 양극화성방법.
  11. 제 10항에 있어서, 상기 표면층으로서 다공도가 30%이하인 다공질층을 형성하는 것을 특징으로 하는 양극화성방법.
  12. 제 10항에 있어서, 상기 표면층의 하층으로서 다공도가 30%이상인 다공질층을 형성하는 것을 특징으로 하는 양극화성방법.
  13. 제 10항에 있어서, 상기 표면층의 상기 하층으로서 두께가 5㎛이하인 다공질층을 형성하는 것을 특징으로 하는 양극화성방법.
  14. 기판에 다공질층을 형성하기 위한 양극화성방법에 있어서,
    기판에 양극화성처리를 행하기 위한 적어도 2개의 양극화성조를 준비하는 단계와,
    한 쪽의 양극화성조의 양전극에 의한 상기 기판의 오염을 배제하도록 상기 한 쪽의 양극화성조의 상기 양전극과 상기 기판사이에 도전성격벽을 배치함과 동시에, 상기 처리대상의 기판을 상기 한 쪽의 양극화성조의 양전극과 음전극사이에 유지해서 양극화성처리를 행하는 단계와,
    다음의 다른 쪽의 양극화성조의 양전극에 의한 기판의 오염을 배제하도록 상기 다음의 다른 쪽의 양극화성조의 상기 양전극과 상기 기판사이에 도전성격벽을 배치함과 동시에, 상기 기판을 상기 다음의 다른 쪽의 양극화성조의 양전극과 음전극 사이에 유지해서 양극화성처리를 행함으로써 상기 기판에 다층구조의 다공질층을 형성하는 단계와,
    를 포함하는 것을 특징으로 하는 양극화성방법.
  15. 제 14항에 있어서, 상기 적어도 2개의 양극화성조의 전체 또는 일부의 양극화성조에 의한 양극화성처리에 사용하는 전해질용액으로서 서로 다른 전해질용액을 사용하는 것을 특징으로 하는 양극화성방법.
  16. 제 14항에 있어서, 상기 적어도 2개의 양극화성조의 전체 또는 일부의 양극화성조에 의한 양극화성처리시에 상기 양전극과 상기 음전극 사이에 흐르는 전류의 전류밀도를 변경하는 것을 특징으로 하는 양극화성방법.
  17. 삭제
  18. 제 14항에 있어서, 상기 양전극으로부터 처리대상의 기판으로 흐르는 전류의 전체를 상기 도전성격벽을 개재해서 흐르도록 상기 도전성격벽을 배치한 것을 특징으로 하는 양극화성방법.
  19. 제 14항에 있어서, 상기 처리대상의 기판의 뒤쪽 면에 대향하는 상기 양전극의 면을 덮도록 상기 도전성격벽을 배치하는 것을 특징으로 하는 양극화성방법.
  20. 제 14항에 있어서, 상기 처리대상의 기판의 상기 양전극쪽의 면에 접촉하는 전해질용액과 상기 양전극에 접촉하는 전해질용액을 분리하도록 상기 도전성격벽을 배치하는 것을 특징으로 하는 양극화성방법.
  21. 제 14항에 있어서, 적어도 처리대상의 기판에 대향하는 상기 도전성격벽의 면이 실리콘재료로 형성되어 있는 것을 특징으로 하는 양극화성방법.
  22. 제 21항에 있어서, 양극화성처리의 조건을 변경할 때마다 상기 도전성격벽을 변경하는 단계를 부가하여 포함하는 것을 특징으로 하는 양극화성방법.
  23. 제 21항에 있어서, 양극화성처리의 각 조건에 대응하는 도전성격벽을 준비하고, 양극화성처리의 조건을 변경할 때마다 그 조건에 대응하는 도전성격벽을 사용하는 단계를 부가하여 포함하는 것을 특징으로 하는 양극화성방법.
  24. 제 14항에 있어서, 상기 처리대상의 기판의 표면층으로서 상대적으로 다공도가 낮은 다공질층을 형성하고, 상기 표면층의 하층으로서는 상대적으로 다공도가 높은 다공질층을 형성하는 단계를 부가하여 포함하는 것을 특징으로 하는 양극화성방법.
  25. 제 24항에 있어서, 상기 표면층의 다공질층의 다공도가 30%이하로 형성되도록 양극화성처리를 행하는 단계를 부가하여 포함하는 것을 특징으로 하는 양극화성방법.
  26. 제 24항에 있어서, 상기 표면층의 상기 하층으로서 다공도가 30%이상인 다공질층이 형성되도록 양극화성처리를 행하는 단계를 부가하여 포함하는 것을 특징으로 하는 양극화성방법.
  27. 제 24항에 있어서, 상기 표면층의 하층으로서 두께가 5㎛이하인 다공질층이 형성되도록 양극화성처리를 행하는 것을 특징으로 하는 양극화성방법.
  28. 반도체기판의 제조방법에 있어서,
    제 1항 내지 제 27항중 어느 한 항에 기재된 양극화성방법을 적용해서 제 1기판을 처리하여 상기 제 1기판에 다층구조의 다공질층을 형성하는 단계와;
    상기 다공질층상에 적어도 하나의 비다공질층을 형성하는 단계와;
    상기 제 1기판의 상기 비다공질층의 표면에 제 2기판을 접합시키는 단계와;
    접합된 기판을 상기 다공질층의 부분에서 제 1기판쪽과 제 2기판쪽으로 분리하는 단계와;
    상기 분리된 제 2기판쪽에 잔류한 상기 다공질층을 제거하는 단계와;
    를 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  29. 제 28항에 있어서, 분리된 제 1기판쪽에 잔류한 다공질층을 제거해서 상기 제 1기판을 재이용가능하게 하는 단계를 부가하여 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  30. 제 28항에 있어서, 상기 분리단계에서는 상기 다층구조의 다공질층 내의 다공도가 높은 부분에서 상기 접합된 기판을 분리하는 것을 특징으로 하는 반도체기판의 제조방법.
  31. 제 28항에 있어서, 상기 비다공질층은 단결정실리콘층을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  32. 제 28항에 있어서, 상기 비다공질층은 상기 다공질층상에 순차로 형성된 단결정실리콘층과 산화실리콘층을 구비하는 것을 특징으로 하는 반도체기판의 제조방법.
  33. 제 28항에 있어서, 상기 비다공질층은 화합물 반도체층을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  34. 제 28항에 있어서, 상기 제 2기판은 실리콘기판인 것을 특징으로 하는 반도체기판의 제조방법.
  35. 제 28항에 있어서, 상기 제 2기판은 상기 제 1기판쪽과 접합하는 면에 산화실리콘층을 형성한 기판인 것을 특징으로 하는 반도체기판의 제조방법.
  36. 제 28항에 있어서, 상기 제 2기판은 광투과성 기판인 것을 특징으로 하는 반도체기판의 제조방법.
  37. 제 28항에 있어서, 상기 다공질층을 제거하는 단계 다음에 상기 제 2기판쪽의 표면층을 평탄화하는 단계를 부가하여 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  38. 제 37항에 있어서, 상기 평탄화단계는 수소를 함유한 분위기중에서 어닐링처리하는 단계를 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  39. 제 28항에 있어서, 상기 다공질층을 제거하는 단계에서는,
    a) 불산,
    b) 불산에 알코올 및 과산화수소수중 적어도 하나를 첨가한 혼합액,
    c) 버퍼드(buffered)불산,
    d) 버퍼드불산에 알코올 및 과산화수소수중 적어도 하나를 첨가한 혼합액중,
    어느 하나를 에칭액으로서 사용하여 상기 다공질층을 선택적으로 에칭하는 것을 특징으로 하는 반도체기판의 제조방법.
  40. 제 33항에 있어서, 상기 다공질층을 제거하는 단계에서는 화합물 반도체를 에칭하는 속도보다도 상기 다공질층을 에칭하는 속도가 빠른 에칭액에 의해 상기 다공질층을 선택적으로 에칭하는 것을 특징으로 하는 반도체기판의 제조방법.
  41. 제 28항에 있어서, 상기 다공질층을 제거하는 단계에서는, 상기 비다공질층을 스토퍼로서 사용하여 상기 다공질층을 선택적으로 연마하는 것을 특징으로 하는 반도체기판의 제조방법.
  42. 제 28항에 있어서, 상기 접합하는 단계는 상기 비다공질층이 형성된 제 1기판을 상기 제 2기판에 밀착시키는 단계인 것을 특징으로 하는 반도체기판의 제조방법.
  43. 제 28항에 있어서, 상기 접합하는 단계는 상기 비다공질층이 형성된 제 1기판을 상기 제 2기판에 밀착시키는 단계후에 양극접합, 가압, 열처리 및 이들의 조합으로 구성한 군으로부터 선택된 처리를 행하는 단계인 것을 특징으로 하는 반도체기판의 제조방법.
  44. 제 28항에 기재된 제조방법에 의해서 제조할 수 있는 것을 특징으로 하는 반도체기판.
  45. 제 28항에 기재된 제조방법의 실행과정에 있는 것을 특징으로 하는 반도체기판.
  46. 제 1항 내지 제 27항 중 어느 한 항에 기재된 양극화성방법에 의해 다공질층이 형성된 것을 특징으로 하는 기판.
  47. 제 1항 내지 제 27항중 어느 한 항에 기재된 양극화성방법을 실행하는 것을 특징으로 하는 양극화성장치.
  48. 기판에 다공질층을 형성하기 위한 양극화성장치에 있어서,
    양전극 및 음전극을 가진 양극화성조와;
    상기 양전극에 의한 상기 기판의 오염을 배제하는 도전성격벽을 상기 양전극과 처리대상의 기판 사이에 유지하는 유지기구와;
    상기 양극화성조에 공급하기 위한 전해질용액을 수용하는 복수의 탱크와;
    상기 복수의 탱크 중 어느 하나에 수용된 전해질용액을 선택적으로 상기 양극화성조에 공급하는 공급기구와;
    상기 양극화성조내의 전해질용액을 공급원의 탱크로 배출하는 배출기구와;
    를 포함하는 것을 특징으로 하는 양극화성장치.
  49. 삭제
  50. 제 48항에 있어서, 상기 유지기구는 상기 양전극으로부터 처리대상의 기판으로 흐르는 전류의 전체가 상기 도전성격벽을 개재해서 흐르도록 상기 도전성격벽을 유지하는 것을 특징으로 하는 양극화성장치.
  51. 제 48항에 있어서, 상기 유지기구는 상기 도전성격벽이 상기 처리대상의 기판의 뒷쪽면에 대향하는 상기 양전극의 면을 덮도록 상기 도전성격벽을 유지하는 것을 특징으로 하는 양극화성장치.
  52. 제 48항에 있어서, 상기 유지기구는 상기 도전성격벽이 상기 처리대상의 기판의 상기 양전극쪽의 면에 접촉하는 전해질용액과, 상기 양전극에 접촉하는 전해질용액을 분리하도록 상기 도전성격벽을 유지하는 것을 특징으로 하는 양극화성장치.
  53. 제 50항 내지 제 52항중 어느 한 항에 있어서, 상기 도전성격벽중 적어도 상기 처리대상의 기판에 대향하는 면은 실리콘재료로 구성되어 있는 것을 특징으로 하는 양극화성장치.
  54. 제 50항 내지 제 52항중 어느 한 항에 있어서, 상기 유지기구는 상기 도전성격벽을 탈착가능하게 유지하는 것을 특징으로 하는 양극화성장치.
  55. 기판에 다공질층을 형성하기 위한 양극화성장치에 있어서,
    양전극 및 음전극을 각각 가진 적어도 2개의 양극화성조와;
    상이한 조건하에서 상기 기판에 양극화성처리를 행하도록 한개의 양극화성조에서 양극화성처리가 행해진 기판을 다음의 양극화성조로 반송하는 반송기구와;
    를 구비한 것을 특징으로 하는 양극화성장치.
  56. 삭제
  57. 제 55항에 있어서,
    상기 적어도 2개의 양극화성조의 최종단의 양극화성조에서 처리된 기판을 세척하는 세척장치와;
    상기 세척장치에 의해 세척된 기판을 건조시키는 건조장치와;
    를 부가하여 구비한 것을 특징으로 하는 양극화성장치.
  58. 제 55항, 제 57항중 어느 한 항에 있어서, 상기 각 양극화성조는 상기 양전극과 처리대상의 기판 사이에 도전성격벽을 유지하는 유지기구를 구비하고, 상기 도전성격벽은 상기 양전극에 의한 상기 기판의 오염을 배제하는 것을 특징으로 하는 양극화성장치.
  59. 제 58항에 있어서, 상기 유지기구는 상기 양전극으로부터 처리대상의 기판으로 흐르는 전류의 전체가 상기 도전성격벽을 개재해서 흐르도록 상기 도전성격벽을 유지하는 것을 특징으로 하는 양극화성장치.
  60. 제 58항에 있어서, 상기 유지기구는 상기 도전성격벽이 상기 처리대상의 기판에 대향하는 상기 양전극의 면을 덮도록 상기 도전성격벽을 유지하는 것을 특징으로 하는 양극화성장치.
  61. 제 58항에 있어서, 상기 유지기구는 상기 도전성격벽이 상기 처리대상의 기판의 상기 양전극쪽의 면에 접촉하는 전해질용액과, 상기 양전극에 접촉하는 전해질용액을 분리하도록 상기 도전성격벽을 유지하는 것을 특징으로 하는 양극화성장치.
  62. 제 59항에 있어서, 상기 도전성격벽중 적어도 상기 처리대상의 기판에 대향하는 면은 실리콘재료로 구성되어 있는 것을 특징으로 하는 양극화성장치.
  63. 제 55항에 있어서, 상기 유지기구는 상기 도전성격벽을 탈착가능하게 유지하는 것을 특징으로 하는 양극화성장치.
KR10-1999-0006598A 1998-02-26 1999-02-26 양극화성방법 및 양극화성장치와 반도체기판의 제조방법 KR100415513B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10045309A JPH11243076A (ja) 1998-02-26 1998-02-26 陽極化成方法及び陽極化成装置並びに半導体基板の製造方法
JP1998-045309 1998-02-26

Publications (2)

Publication Number Publication Date
KR19990073002A KR19990073002A (ko) 1999-09-27
KR100415513B1 true KR100415513B1 (ko) 2004-01-31

Family

ID=12715724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0006598A KR100415513B1 (ko) 1998-02-26 1999-02-26 양극화성방법 및 양극화성장치와 반도체기판의 제조방법

Country Status (6)

Country Link
US (2) US20030008473A1 (ko)
EP (1) EP0940483A3 (ko)
JP (1) JPH11243076A (ko)
KR (1) KR100415513B1 (ko)
CN (1) CN1227405A (ko)
TW (1) TW480293B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347681B1 (ko) 2010-09-24 2014-01-06 솔렉셀, 인크. 고생산성 배치 다공성 실리콘 제조 장치 디자인 및 가공 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US7800199B2 (en) * 2003-06-24 2010-09-21 Oh Choonsik Semiconductor circuit
DE19914905A1 (de) * 1999-04-01 2000-10-05 Bosch Gmbh Robert Elektrochemische Ätzanlage und Verfahren zur Ätzung eines Ätzkörpers
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US8529738B2 (en) * 2005-02-08 2013-09-10 The Trustees Of Columbia University In The City Of New York In situ plating and etching of materials covered with a surface film
US8496799B2 (en) * 2005-02-08 2013-07-30 The Trustees Of Columbia University In The City Of New York Systems and methods for in situ annealing of electro- and electroless platings during deposition
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
KR20080005947A (ko) * 2005-04-08 2008-01-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 도금조 및 에칭조를 모니터링하기 위한 시스템 및 방법
WO2007027907A2 (en) * 2005-09-02 2007-03-08 The Trustees Of Columbia University In The City Of New York A system and method for obtaining anisotropic etching of patterned substrates
US8241470B1 (en) * 2006-06-28 2012-08-14 Tantalum Pellet Company Method of anodizing
WO2008070786A1 (en) * 2006-12-06 2008-06-12 The Trustees Of Columbia University In The City Of New York Microfluidic systems and methods for screening plating and etching bath compositions
KR100897259B1 (ko) * 2007-10-24 2009-05-14 공주대학교 산학협력단 다중조건 다공질 규소층의 제작 방법
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US8985050B2 (en) * 2009-11-05 2015-03-24 The Trustees Of Columbia University In The City Of New York Substrate laser oxide removal process followed by electro or immersion plating
US8241940B2 (en) 2010-02-12 2012-08-14 Solexel, Inc. Double-sided reusable template for fabrication of semiconductor substrates for photovoltaic cell and microelectronics device manufacturing
CN102212857A (zh) * 2010-04-01 2011-10-12 上海禹锦半导体科技有限公司 半导体部件的阳极氧化工艺
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US9953989B2 (en) 2014-03-31 2018-04-24 Taiwan Semiconductor Manufacturing Company Limited and National Taiwan University Antifuse array and method of forming antifuse using anodic oxidation
US9528194B2 (en) 2014-03-31 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited & National Taiwan University Systems and methods for forming nanowires using anodic oxidation
WO2015195639A1 (en) * 2014-06-16 2015-12-23 Sikorsky Aircraft Corporation Anodized metal component
CN104576504A (zh) * 2014-12-24 2015-04-29 合肥协知行信息系统工程有限公司 一种soi晶片的制作工艺
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
CN109786392A (zh) * 2017-11-13 2019-05-21 丁欣 显示设备及其制造方法
JP6911812B2 (ja) * 2018-06-06 2021-07-28 信越半導体株式会社 陽極酸化装置、陽極酸化方法及び陽極酸化装置の陰極の製造方法
CN109487315B (zh) * 2018-09-21 2021-08-10 上海大学 结合碳黑薄膜的多孔材料、其应用及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1120602B (de) * 1959-08-03 1961-12-28 Siemens Ag Vorrichtung zur Durchfuehrung des anodischen Behandlungsverfahrens von Halbleiterkoerpern zur Herstellung einer elektrischen Halbleiteranordnung
FR2615036B1 (fr) * 1987-05-05 1989-08-18 France Etat Machine pour la fabrication de silicium poreux
JP2663544B2 (ja) * 1988-08-24 1997-10-15 松下電器産業株式会社 アルミニウム電解コンデンサ用電極箔の製造方法
GB8927709D0 (en) * 1989-12-07 1990-02-07 Secretary Of The State For Def Silicon quantum wires
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
FI93974C (fi) * 1992-06-18 1995-06-26 Outokumpu Harjavalta Metals Oy Menetelmä sulfidisten, vaikeasti sulatettavien nikkelirikasteiden tai vastaavien seosten hyödyntämiseksi
JP3416190B2 (ja) * 1993-03-23 2003-06-16 キヤノン株式会社 陽極化成装置及び陽極化成方法
US5458755A (en) * 1992-11-09 1995-10-17 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US5534126A (en) * 1995-02-09 1996-07-09 International Hardcoat, Inc. Apparatus and method for selective coating of metal parts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347681B1 (ko) 2010-09-24 2014-01-06 솔렉셀, 인크. 고생산성 배치 다공성 실리콘 제조 장치 디자인 및 가공 방법

Also Published As

Publication number Publication date
US20030008473A1 (en) 2003-01-09
CN1227405A (zh) 1999-09-01
KR19990073002A (ko) 1999-09-27
TW480293B (en) 2002-03-21
EP0940483A3 (en) 2003-08-13
JPH11243076A (ja) 1999-09-07
US20030205480A1 (en) 2003-11-06
EP0940483A2 (en) 1999-09-08

Similar Documents

Publication Publication Date Title
KR100415513B1 (ko) 양극화성방법 및 양극화성장치와 반도체기판의 제조방법
US6428620B1 (en) Substrate processing method and apparatus and SOI substrate
KR100371450B1 (ko) 기판 및 그의 제조방법
US6376332B1 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
KR100351024B1 (ko) 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법
US6517697B1 (en) Anodizing method
KR100246902B1 (ko) 반도체기판 및 그의 제작방법
KR100416963B1 (ko) 웨이퍼처리장치와그방법및에스오아이웨이퍼제조방법
US5856229A (en) Process for production of semiconductor substrate
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
EP1039517A2 (en) Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US6417069B1 (en) Substrate processing method and manufacturing method, and anodizing apparatus
JPH05275663A (ja) 半導体素子基体及びその作製方法
KR19980046273A (ko) Soi기판의 제조방법 및 제조장치
CA2233132C (en) Semiconductor substrate and process for producing same
KR20060007428A (ko) 기판, 그 제조방법, 및 반도체 디바이스
KR20020016547A (ko) 시료의 분리장치 및 분리방법
JP4272796B2 (ja) 基板の処理方法
JP2000188269A (ja) 部材の分離方法及び分離装置並びに基板の製造方法
JP2004103600A (ja) 基板及びその製造方法
JP3293766B2 (ja) 半導体部材の製造方法
JP3320379B2 (ja) 貼り合わせ基板の作製方法
JP2000133558A (ja) 半導体基体の作製方法およびそれにより作製された基体
JP2004214237A (ja) 処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee