KR100351024B1 - 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법 - Google Patents

복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법 Download PDF

Info

Publication number
KR100351024B1
KR100351024B1 KR1019990005455A KR19990005455A KR100351024B1 KR 100351024 B1 KR100351024 B1 KR 100351024B1 KR 1019990005455 A KR1019990005455 A KR 1019990005455A KR 19990005455 A KR19990005455 A KR 19990005455A KR 100351024 B1 KR100351024 B1 KR 100351024B1
Authority
KR
South Korea
Prior art keywords
gas
layer
porosity
composite member
separation
Prior art date
Application number
KR1019990005455A
Other languages
English (en)
Other versions
KR19990072744A (ko
Inventor
오오미카즈아키
사카구치키요후미
야나기타카즈타카
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19990072744A publication Critical patent/KR19990072744A/ko
Application granted granted Critical
Publication of KR100351024B1 publication Critical patent/KR100351024B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

제 1기체와 제 2기체를 갈라지게 하는 일없이 분리하기 위하여, 파손된 기체를 수율을 향상시키기 위하여 반도체기판으로 다시 사용하기 위하여, 제 1기체와 제 2기체를 절연층을 개재해서 서로 접합해서 형성된 복합부재를 제 1기체속의 접합면과는 다른 개소에 형성된 분리영역에서 복수의 부재로 분리함으로써 한쪽의 기체의 일부를 다른 쪽의 기체상에 이동시키는 것을 특징으로 하는 반도체기체의 제조방법이 기재되어 있다. 분리영역의 기계적 강도는 복합부재의 접합면을 따라서 불균일하다.

Description

복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법{COMPOSITE MEMBER, ITS SEPARATION METHOD, AND PREPARATION METHOD OF SEMICONDUCTOR SUBSTRATE BY UTILIZATION THEREOF}
본 발명은 복합부재, 그 분리방법 및 반도체기체의 제조방법, 특히 내부에 낮은 기계적 강도의 취약한 구조부를 가진 복합부재, 그 분리방법 및 반도체기체의 제조방법에 관한 것이다. 본 발명은 특히 반도체기체의 일종인 SOI (semiconductor on insulator)구조를 가진 기판(SOI기판)의 제조방법에 적합하다.
SOI기판을 사용하는 디바이스는 통상의 Si기판에 의해 얻어질 수 없는 여러가지 이점을 가진다. 예를 들면, 이점은 다음과 같다.
(1) 유전체는 쉽게 분리되며, 이 디바이스는 고집적화에 적합하다.
(2) 이 디바이스는 방사선내성이 뛰어나다.
(3) 부유용량이 적고, 소자의 고속동작을 실현할 수 있다.
(4) 웰공정이 불필요하다.
(5) 래치업을 방지할 수 있다.
(6) 완전 공핍형 전해효과트랜지스터를 박막에 의해 형성할 수 있다.
SOI구조는 상술한 바와 같이 여러 가지 이점을 가지기 때문에 그 형성방법에 관한 연구가 요 수십년간 진전되어 왔다. 종래의 SOI기술로서 CVD(chemical vapor deposition)법에 의해서 헤테로에피택셜성장시켜서 Si를 단결정사파이어기판상에 Si를 형성하는 SOS(silicon on sapphire)기술이 알려져 있다. SOS기술이 가장 성숙된 SOI기술로서 평가되어 왔지만, Si층과 하지의 사파이어기판의 계면에서의 격자부정합에 의한 다량의 결정결함, 사파이어기판을 구성하는 알루미늄의 Si층에의 혼합, 기판가격, 대면적화에의 지연 및 여러가지 다른 이유때문에 실용화가 되지 못했다.
SOS기술에 이어서 SIMOX(separation by ion implanted oxygen)기술이 나타났다. SIMOX기술에 관해서는 결정결함의 감소 또는 제조코스트의 감소를 목표로 해서 여러가지 방법이 개발되어 왔다. 이들 방법의 예로서는, 매복산화층을 형성하기 위하여 산소이온을 기판에 주입하는 방법; 2개의 웨이퍼를 산화막을 개재해서 접합하고, 이들 웨이퍼중의 하나를 연마 또는 에칭해서, 산화막상에 박단결정Si층을 남기는 방법; 산화막이 형성된 Si기판의 표면으로부터 소정의 깊이에 수소이온을 주입하고, 다른 기판과 접합한 후에, 가열 또는 다른 열처리에 의해 산화막상에 박단결정Si층을 남기고, 접합된 기판(다른 기판)을 박리하는 방법 등을 들 수 있다.
일본 특허 제 2,608,351호 또는 미국특허 제 5,371,037호에는 새로운 SOI기술이 개시되어 있다. 이 기술에서는, 다공질층이 형성된 단결정반도체기판상에 비다공질단결정층을 형성해서 얻어진 제 1기판이 제 2기판상에 접합되고, 이들 기판이 접합된 후, 불필요한 부분이 제거되어, 비다공질단결정층이 제 2기판에 이설되게 된다. 이 기술은, SOI층이 뛰어난 막두께균일성을 가지며, SOI층의 결정결함밀도를 감소시킬 수 있으며, SOI층은 양호한 표면평탄성을 가지며, 고가이고 특별 사양을 가진 제조장치가 불필요하며, 약 수 10㎚∼10㎛의 범위의 SOI막을 가진 SOI기판을 동일한 제조장치로 제조할 수 있다는 점에서 뛰어나다.
또한, 본 출원인은, 일본 특허공개공보 제 7-302889호에서, 제 1 및 제 2기판이 접합된 후, 제 1기판이 파괴되지 않고 제 2기판으로부터 분리되고, 그후 분리된 제 1기판의 표면이 평탄화되고, 그 위에 다시 다공질층이 형성되어, 제 1기판을 재사용하는 기술이 개시되어 있다. 제안된 방법의 예를 도 12A 내지 도 12C를 참조해서 설명한다. 제 1Si기판(1001)의 표면층이 다공질화되어 다공질층(1002)을 형성한 후, 이 다공질층(1002)위에 단결정Si층(1003)이 형성되고, 단결정Si층과 제 1 Si기체로부터 분리된 제 2Si기판(1004)의 주표면이 절연층(1005)을 개재해서 서로 접합된다(도 12A). 그 후, 다공질층을 개재해서 접합된 웨이퍼가 분할되고(도 12B), 제 2Si기체의 표면에 노출된 다공질Si층이 선택적으로 제거되어 SOI기판을형성한다(도 12C). 제 1Si기판(1001)은 잔류하는 다공질층을 제거함으로써 재사용할 수 있다.
일본특허공개공보 제 7-302889호에 개시된 발명에서는, 기판은 다공질실리콘층의 구조가 비다공질실리콘보다 더 취약하다는 특성을 사용해서 분리된다. 반도체기판의 제작공정에서 일단 사용된 기판은 반도체기판의 제작공정에서 다시 사용될 수 있기 때문에 반도체기판의 코스트는 효과적으로 감소될 수 있다. 또한, 이 기술에서는 제 1기판을 낭비없이 사용할 수 있기 때문에 제조코스트를 크게 감소시킬 수 있다. 또한 제조공정도 매우 단순해서 유리하다.
제 1기체(기판) 및 제 2기체(기판)을 분리하는 방법의 예로는, 가압, 인장, 전단, 쐐기삽입, 열처리, 산화, 진동인가, 와이어커팅 등을 들 수 있다. 또한, 본 발명자들은 1998. 3. 25.자로 제출된 미국특허출원 제 047,327호 또는 일본특허출원 제 9-75498호에서 유체를 분리영역에 분리시키는 분리방법을 제안했다. 가스 및/또는 액체가 유체로서 사용되고, 특히 주로 물을 주성분으로한 액체를 사용하는 워터제트가 바랍직하다. 이 방법에 있어서, 분리시에 물은 접합면을 절단할 뿐만 아니라 제 1및 제 2기체 사이의 갭에 균일하게 들어가기도 해서, 비교적 균일한 분리압력을 전분리면에 작용시킬 수 있다. 또한, 이 방법에 있어서, 가스가 사용되지 않은 경우와 달리, 입자들을 분산되는 일이 없이 세정할 수 있다. 이 방법은 쐐기방법에 의한 분리방법에 대해 이들 2점에서 뛰어나다. 특히, 분리영역의 기계강도는 접합장소의 기계강도보다 낮게 설정되고, 유체흐름을 분리영역에 분출시킴으로써 취약부만이 파열되거나 파괴되거나 제거되며, 다른 강한 부분은 파괴되지 않고 남을 수 있어서 유리하다.
그러나, 워터제트 또는 다른 유체가 복합부재의 측면, 특히 분리영역의 측면둘레에 유체를 분출시킴으로써 접합된 복합부재를 분리하는데 사용된다면, 유체흐름은 분리영역이 과도한 강도를 가지기 때문에 분리영역을 용이하게 파괴 또는 절단할 수 없는 경우가 있다. 이 경우에 복합부재는 유체압력을 높임으로써 분리될 수 있지만, 압력이 과도하게 상승된다면, 크랙이 접합된 기체의 측면으로부터 안쪽으로 진행한다. 도중까지 분리된 기체의 한쪽 또는 양쪽이 분리영역에 주입된 유체의 압력 때문에 갈라지는 일이 있다. 따라서, 분리공정에서 수율이 낮아진다. 이것을 피하기 위해서 분리영역의 기계적 강도를 더 약하게 해서 보다 취약한 구조로 해두는 방법이 있다. 그러나, 구조가 과도하게 취약하면, 복합부재를 제조하는 도중에서 기체의 가열, 세정 또는 취급시에 분리영역이 파괴되어 접합할 수 없거나, 분리영역이 붕괴되어 오염물질로서의 입자가 발생하는 문제가 생긴다.
또한, 유체를 사용하지 않고 다른 방법에 의해서 분리하려고 하는 경우에도 기본적으로는 마찬가지의 문제가 발생한다. 따라서, 분리공정에서의 수율이 떨어진다.
본 발명의 목적은 복합부재와, 분리된 기체를 손상시키지 않고 복합부재를 비교적 용이하게 분리할 수 있는 그 분리방법을 제공하는 데 있다.
본 발명의 다른 목적은 복합부재와, 주분리영역의 기계적 강도를 상대적으로 높일 수 있고, 분리영역의 붕괴를 방지하고, 입자의 발생을 억제할 수 있는 그 분리방법을 제공하는 데 있다.
도 1A, 1B, 1C는 본 발명에 따른 복합부재의 개략단면도
도 2A, 2B는 본 발명에 따른 복합부재의 상면도
도 3A, 3B는 본 발명에 따른 복합부재의 기계적강도의 면내분포를 표시하는 도면
도 4는 본 발명에 사용하는 양극화성을 적용하는 상태를 표시하는 도면
도 5는 본 발명에 따른 반도체기판의 다공도의 특성도
도 6A, 6B, 6C는 본 발명에 따른 복합부재의 분리방법을 표시하는 도면
도 7은 워터제트장치의 개략도
도 8은 본 발명의 복합부재의 단면도
도 9는 다공질두께와 양극화성전류를 표시하는 특성도
도 10은 제 1층의 두께에 대한 제 2층의 다공도의 특성도
도 11은 본 발명의 실시예에 따른 복합부재의 단면도
도 12A, 12B, 12C는 종래의 반도체기판의 제조방법을 표시하는 도면
(도면의 주요부분에 대한 부호의 설명)
1: 제 1기체2: 제 2기체
3: 분리영역5: 접합계면
6: 절연막10: 실선
11: 점선12: 파선
22: 제 2다공질층23: 제 1다공질층
31: 기계적 강도가 약한 부분32: 기계적 강도가 큰 부분
37: 잔류층101: 전원
102: 음전극103: 양전극
104, 105: 절연지지부110: 쐐기
403, 404: 지지부408, 411: 베어링
409: 지지기체412: 압축베어링
본 발명의 일국면에 의하면, 복합부재를 분리영역에서 복수의 부재로 분리하는 공정을 구비하고, 상기 분리영역의 기계적 강도는 접합면을 따라서 불균일한 복합부재의 분리방법을 사용하는 반도체기체의 제조방법을 제공한다.
특히, 분리영역에서 복합부재의 주변부는 중앙부보다 기계적 강도가 낮은 것이 바람직하다. 또한, 분리영역은 접합계면보다 기계적 강도가 낮은 것이 바람직하다.
본 발명의 다른 국면에 의하면, 상술한 분리방법을 사용하는 반도체기체의 제조방법을 제공한다.
본 발명의 또 다른 국면에 의하면, 제 1기체와 제 2기체를 서로 접합함으로써 형성된 복합부재를 접합면과 다른 위치에 형성된 분리영역에서 복수의 부재로 분리하는 공정을 구비하고, 상기 분리영역의 기계적 강도는 접합면을 따라서 불균일하며, 상기 분리영역의 주변부의 기계적 강도는 국부적으로 낮은, 반도체기체의 제조방법을 제공한다.
본 발명의 다른 국면에 의하면, 내부에 분리영역을 가지고, 상기 분리영역의 기계적 강도는 복합부재의 표면을 따라서 불균일하고, 상기 분리영역의 주변부의 기계적 강도는 국부적으로 낮은, 복합부재를 제공한다.
이 분리영역은 양극화성법에 의해서 형성된 다공질층이나 이온주입에 의해서 형성된 미소기포를 얻을 수 있는 층 등을 사용할 수 있다. Si웨이퍼 또는 반도체기체 또는 석영웨이퍼 등을 제 1기체나 제 2기체로서 이용할 경우, 이것은 방위결정평탄부 또는 노치부를 가지더라도 대체로 원반형상이므로 이들 제 1기체와 제 2기체를 서로 접합해서 이루어진 상기 복합부재로 대략 원형이다. 이와 같은 경우에는 상기 분리영역의 기계적 강도가 이 복합부재내의 중심부에서 높고 주변부에서 낮게되는 불균일성을 가지며, 또한 원주방향으로는 대략 균일한 쪽이 양호하게 분리된다. 복합부재가 직사각형 판부재일 경우, 모서리, 측면 또는 전 주변부의 기계적 강도는 낮아진다.
기계적 강도는 분리영역에서 다공도가 서로 다른 부분을 형성함으로써 불균일하게 할 수 있다. 다공도가 증가함에 따라서 기계적 강도는 저하한다. 따라서, 기계적 강도는 다공도를 변경함으로써 변경할 수 있다. 특히 주변부의 기계적 강도는 다공도를 중앙부보다 주변부에서 높게 함으로써 낮게 할 수 있다.
기계적 강도는 또한 분리영역의 두께를 변경함으로써 불균일하게 할 수 있다. 분리영역의 두께를 증가시킴에 따라서 기계적 강도는 낮아진다. 따라서, 기계적 강도는 또한 두께를 변경함으로써 변경된다. 특히 주변부의 기계적 강도는 분리영역의 다공층의 두께를 기체의 중앙부보다 주변부에서 두껍게 설정함으로써 낮게할 수 있다.
복합부재가 분리공정 전의 공정에서 분리되지 못하고 분리공정에서 확실하게 분리되는 적합한 복합부재를 얻기 위해서는, 상기 분리영역은 기계적 강도가 다른 복수의 층에 의해 형성되는 것이 바람직하다. 특히, 복수의 층으로 이루어진 분리영역에서는 다공도가 큰 층의 두께는 비다공질단결정반도체층에 인접한 다공도가낮은 층의 두께보다 얇은 것이 바람직하다. 복수의 층의 각각의 구조는 그 계면에 있어서 반드시 급격하게 변화할 필요는 없다. 각 층의 강도나 구조는 인접하는 층의 계면에서 연속적으로 변화하더라도 강도가 전체분리영역에 걸쳐서 균일할때와 비교해서 분리하기 쉽게 된다.
기계적 강도가 다른 복수의 층으로 이루어진 분리영역에 있어서는 상기 다공도가 큰 층의 다공도가 기체의 중앙부 부근보다도 주변부에서 큰 것이 보다 바람직하다.
기계적 강도가 다른 복수의 층으로 이루어진 분리영역에 있어서, 상기 다공도가 작은 제 1층의 두께를 기체의 중앙부보다도 주변부에서 크게 함으로써 상기 다공도가 큰 제 2층의 다공도를 기체의 중앙부보다도 주변부에서 크게 할 수 있다.
본 발명자들은 양질의 다공층을 형성하기 위하여 양극화성장치가 여러가지로 변형되는 실험을 행했다. 그 결과, 그들은 양극화성장치의 일정한 모드를 사용해서 다공질화처리를 받은 복수의 Si웨이퍼중에서 면내다공도분포를 가진 Si웨이퍼가 있음을 발견했다. 다공질층위에 비다공질층을 형성함으로써 샘플이 제조되고 비다공질층이 박리되는 실험의 결과로서, 샘플의 몇몇에 있어서, 다공도가 비교적 낮은 다공질층도 다공도가 비교적 높은 층보다 더 용이하게 박리될 수 있는 것을 발견하였다. 상술한 2개의 실험결과로부터 후술하는 실시예에서와 같이 다공도가 비교적 높은 층이 다공도의 면내분포를 가진 다공질층에서 파열되거나 붕괴될때, 다공도의 절대치에 의해 그다지 영향받지 않는 비교적 다공도가 낮은 층도 용이하게 파열된다는 것을 알았다.
특히, 분리를 용이하게 개시할 수 있는 부재의 주변부에 다공도가 비교적 높은 층이 있으면, 다공도의 절대치에 관계없이 분리가 용이하게 된다는 것이 발견되어서, 본 발명이 개발되었다.
도 1A 내지 도 1C는 본 발명의 일 실시예에 따른 복합부재의 단면도이다.
이 복합부재는 제 1기체(1)와 제 2기체(2)를 서로 접합함으로써 형성되고, 그 내부에는 분리영역(3)이 형성되어 있다. 여기서 제 1기체(1)는 분리영역(3)상에 형성된 층(4)이 제 2기체(2)의 표면상에 접해서, 접합된 계면(5)이 형성되도록 접합되어 있다. 이 분리영역(3)은 비교적 기계적 강도가 높은 부분(31)과 약한 부분(32)을 가지고, 기계적으로 약한 부분(32)은 복합부재의 주변부(분리영역의 주변부)에 위치하고 있다. 복합부재를 분리하는 경우에는 비교적 기계적 강도가 낮은 부분(32)이 복합부재의 주변부에 위치하기 때문에, 이 부분(32)이 먼저깨지거나 붕괴되므로 복합부재의 분리를 용이하게 한다.
구체적으로는, 도 1A는 다공도가 높은 다공질재료의 부분(32)이 두께가 균일한 분리영역(3)의 주변부에 형성되고, 다공도가 낮은 다공질재료의 부분(31)이 중심부에 형성되므로, 기계적강도가 국부적으로 낮은 부분(32)이 주변부에 형성되는 것을 표시한다. 도 2A는 상면에서 볼때 복합부재에서 기계적으로 강하거나 약한 부분(31),(32)의 위치를 표시한다. (7)은 필요에 따라 형성된 방위결정평탄부이다. 또한 도 2B에 표시된 바와 같이, 기계적으로 약한 부분(32)이 전체외주에 형성되는 대신에 복합부재의 외주에 부분적으로 형성될 수 있다. 기계적으로 강한 부분은 약한부분보다 더 크다. 도 1B는 다공도가 균일한 다공질재료의분리영역(3)의 두께를 불균일하게 함으로써 주변부에 형성된 기계적으로 약한 부분(32)을 표시한다. 또한, 이 경우에서는, 도 2B에 표시된 바와 같이 이 부분(32)이 분리영역(3)의 면내의 외주부에 부분적으로 형성될 수 있다. 도 1C는 주변부에 큰 이온주입량을 가진 부분을 형성하기 위해 이온을 주입함으로써 형성된 기계적으로 약한 부분(32)을 표시한다. 또한 이 경우에 도 2B에 표시된 바와 같이, 이 기계적으로 약한 부분(32)은 이온주입량을 국부적으로 증가함으로써 외주부에 부분적으로 형성될 수 있다. 수소이온이나 희가스이온이 주입되고, 소정의 열처리를 행하면, 미소기포가 생성된다. 그러므로, 이온이 고농도로 분사된 부분은 고다공도의 다공질부분내에 형성될 수 있다. 기계적으로 약한부분(32)은 다른 부분보다 다공질재료의 두께와 다공도를 더 높게 설정함으로써 국부적으로 형성될 수 있다. 또한, 이온주입부의 기계적 강도는 다공질재료로 형성된 분리영역으로 이온을 국부적으로 주입하고 다공질재료를 약하게 함으로써 낮아질 수 있다. 즉 도 1A 내지 도 1C에 표시된 구조의 특징을 적절하게 결합하는 것이 바람직하다.
본 발명의 제 1기체(1)로서 Ge, SiGe, SiC, GaAs, GaAlAs, InP, GaN 등의 판형상의 반도체웨이퍼나 Si웨이퍼를 사용하는 것이 바람직하다.
제 1기체(1)와 마찬가지로 동일한 반도체웨이퍼에 추가하여, 석영글라스, 수지시트나 다른 절연기체와 스테인레스 스틸 또는 다른 금속기체를 제 2기체(2)로 사용할 수 있다.
바람직하게 비다공질층은 제 1기체에 사용하는 재료와 동일한 반도체재료로 구성한 군으로부터 선택된 재료로 형성된 단일층이나 복수의 층을 구비한다. 복합부재가 분리되어 SOI기판을 제작할 경우에는 단결정 반도체층이 바람직하다.
층(6)은 절연재료, 도전성재료 또는 층(4)의 재료와 다른 층으로 형성되는 것이 바람직하다.
더욱이, 제 1 및 제 2기체는 절연층이나 접착층을 개재해서 접착되는 것이 바람직하다.
도 3A, 도 3B는 복합부재의 평면에서 기계적강도의 분포를 상대적으로 표시하는 그래프이다.
실선(10)은 기계적 강도가 외주부 LE1의 왼쪽에지에서부터 복합부재의 중심(0)을 향해서 점차 증가하고, 중심(0)을 포함한 위치 LE2와 RE2사이의 부분이 최저의 기계적 강도를 가지는 모드를 나타낸다. 점선(11)은 기계적 강도가 외주부(외주부에지 LE1와 위치LE2사이 또는 외주부에지 RE1과 위치RE2사이)와 중심부(위치 LE2에서 위치RE2까지)사이에 간헐적인변화를 가지는 모드를 나타낸다. 파선(12)은 기계적 강도가 외주부에지 LE1, RE1로부터 중심(0)을 향해서 연속적으로 증가하고, 기계적강도가 중심부(0)에서만 최대치를 취하는 모드를 나타낸다.
본 발명에 있어서, 복합부재의 외주부에지 안쪽의 5㎜위치로 부터 분리영역의 외주부로의 기계적 강도는 중심부의 기계적 강도보다 국부적으로 낮은 것이 바람직하다. 도 3A는 참조하면 복합부재의 외주부에지 안쪽의 5㎜위치가 LE1과 LE2사이 및/또는 RE2와 RE1사이에 있도록 분리영역을 박층으로 형성하는 것이 바람직하다.
더욱이, 큰직경의 복합부재가 그 외주부에지로부터 중심을 향해서 분리될때,소망에 따라 복합부재의 중심부를 분리할 수 없는 경우도 있다. 이 경우에는 기계적으로 약한 부분이 중심부에 국부적으로 형성될 수 있다. 도 3B는 주변부와 중심부사이의 부분, 즉 고리형상의 부분(M)이 기계적 강도가 높은 형태의 예를 표시한다.
다공질층을 분리영역으로 사용할 때, 기계적으로 약한 주변부의 다공도를 20%이상으로 바람직하게는 35%이상으로 설정하고, 다공도의 상한치는 80%이하로 할 수 있다.
기계적으로 강한 중심부의 다공도는 주변부의 다공도보다 낮은한 제한되지 않고, 이 다공도가 주변부의 다공도보다 낮게 되도록, 바람직하게 5∼35%의 범위, 더 바람직하게는 5∼20%의 범위로부터 선택될 수 있다. 다공도의 차이를 5%이상, 바람직하게는 10%이상으로 하면, 복합부재를 용이하게 분리하기 위한 충분한 기계적 강도의 차이는 외주부와 중심부에서 얻을 수 있다.
또한, 도 3B에서는 부분M이 기계적으로 강하다. 그러므로, 분리영역이 다공질층으로 형성될때, 부분M, 즉 기계적강도의 최대값을 가진부분의 다공도를 도 3A의 중심부의 다공도와 마찬가지로 5∼35%의 범위, 바람직하게는 5∼20%의 범위로 낮게 설정될 수 있다.
도 3B에서 중심부(0)의 다공도는 부분(M)의 다공도보다 높게할 필요가 있고, 20∼80%의 범위에서 적절하게 선택해서, 그런 관계를 마족시킨다.
여기서 다공질재료의 다공도P(%)는 다공질재료의 외관상 체적중에서 구멍체적의 비율을 표시한다. 다공도는 제 1기체상에 형성된 다공질재료의 밀도m와 비다공질재료의 밀도M을 사용한 아래의 식으로 표현된다.
P={(M-m)÷M}×100(%) (1)
여기서, 다공질재료의 밀도m은 아래와 같이 구멍을 포함한 다공질재료의 외관상 중량G을 구멍을 포함한 다공질재료의 외관상 체적V로 나눔으로써 얻는다.
m=G÷V (2)
실제로, 표면쪽의 깊이d만이 다공질층 구조를 가지는 제 1기체의 다공질층의 다공도P는, 다공질층을 형성하기 전의 제 1기체의 중량A, 다공질층을 형성한 후의 제 1기체의 중량a, 다공질층을 완전히 제거한 후의 제 1기체의 중량B를 사용해서 아래의 식으로부터 구할 수 있다.
P={(A-a)÷(A-B)}×100 (3)
다음에 복합부재를 제조하는 방법을 설명한다.
우선, Si웨이퍼 등의 제 1기체를 준비하고, 분리영역(3)을 제 1기체의 표면상에 또는 그 표면으로부터 소정의 깊이에 형성한다. 분리영역을 형성하는 방법의 예는 양극화성 등에 의해 제 1기체의 표면을 다공질화 하는 방법 및/또는 이 기체의 구성요소와 다른 수소이온, 희가스이온 등을 주입하여 제 1기체의 표면으로부터 소정의 깊이에서 최대이온주입농도를 가진 이온주입층을 형성하는 방법을 포함한다. 기계적으로 약한 부분은, 이후에 언급되는 공정으로 양극화성이나 이온주입의 조건을 제어함으로써 주변부에 형성된다.
이어서, 필요하면 비다공질층(4)을 분리영역(3)상에 형성하고, 제 2기체를 접합한다. 이온주입의 경우에 제 1기체의 표면층은 비다공질층(4) 그대로 구성한다. 제 1기체(1)의 표면이 다공질화되어 있으면, 스퍼터링이나 CVD에 의해 이 층(4)을 그위에 형성한다. 이어서, 비다공질층(4)을 Si웨이퍼등의 제 2기체상에 직접 또는 필요에 따라 절연층(4)을 개재해서 접합한다. 이렇게해서 복합부재를 완성한다.
기계적 강도가 국부적으로 낮은 다공질층을 형성하는 방법에 있어서, 양극화성의 전류밀도는 평면내에서 변화한다. 반도체기판의 주변부로 흐르는 양극화성전류의 밀도가 기체의 주변부에서 높게 설정되어 있으면, 다공질층의 기체의 주변부의 두께 및/또는 다공도는 기체의 중심부보다 높게될 수 있다. 이 전류밀도분포를 실현하기 위해, 예를 들면, 양극화성시에, 화성된 기체의 부근의 양극화성액에 이온전류가 흐르는 단면적은 화성된 기체의 면적보다 더 크게 설정된다. 그에 의해, 기체주변부를 흐르는 양극화성전류의 표면밀도를 기체중심으로 흐르는 양극화성전류의 표면밀도보다 크게 설정할 수 있다. 구체적으로는, 화성된 기체보다 더 큰 양극화성조를 사용함으로써 기체의 면적보다 더 넓은 단면적을 가진 이온전류를 기체에 의해서 받게된다.
도 4는 양극화성에 사용하는 디바이스를 표시하는 개략도이다. 도 4에 있어서, (101)은 양극화성용 DC전원, (102)는 음전극, (103)은 양전극, (104)(105)는 처리된 기체(1)를 지지하는 절연지지부를 표시한다. 이 기체(1)는 지지부(104), (105)의 오목부에 걸어맞추어져 있다. (106)은 절연조바닥을 표시한다. 전극(102),(103)의 면적은 제 1기체(1)의 면적의 약 1.2∼3.0배, 바람직하게 1.3∼2.0배이다. 이 구조에서, 기체의 외주부에지를 개재해서 외부로부터 흐르는 이온이 기체내에 모일때, 더 많은 이온이 기체의 주변부로 흐르고, 주변부의 다공질층의 두께와 다공도가 증가될 수 있다.
더욱이, 복수의 스테이지의 양극화성을 행하는 동안, 제 1다공질층의 주변부를 중심부보다 더 두껍게 형성한다. 그러므로, 이후에 형성된 제 2다공질층의 주변부의 다공도를 중심부의 다공도보다 더 높게할 수 있다.
이러한 전류흐름의 분포를 좀더 정밀하게 제어할 필요가 있으면 전류가이드를 기체의 표면으로 흐르는 이온전류의 분포를 제어하는 화성된 기체의 부근에 형성한다. 이온전류분포를 제어하면, 작은 다공도를 가진 층의 두께의 분포를 제어할 수 있다.
미소기포를 얻을 수 있는 이온주입에 의해 형성된 층을 분리영역으로 사용하면, 미소기포의 밀도나 사이즈, 또는 분포된 미소기포의 두께는 이온주입밀도를 상승시킴으로써 증가될 수 있으므로 이 영역의 기계적강도를 감소시킬 수 있다.
그러므로, 기체주변부의 이온주입량을 기체중심부보다 크게 설정하면, 기체주변부의 단위체적당 미소기포의 밀도가 증가되고, 다공도는 기체중심부보다 더 높게할 수 있다.
도 5는 도 4에 표시된 방법에서 얻은 다공질재료의 직경방향의 다공도의 면내분포를 표시하는 그래프이다.
다공도가 증가함에 따라서 기계적 강도는 감소한다. 그러므로, 도 5는 도 3A의 실선(10)으로 표시된 패턴과 수직으로 반대인 패턴을 표시한다. 기체의 면적에 대한 전극(102),(103)의 면적의 비가 충분히 크면, 실선(15)으로 표시된 패턴을 형성한다. 기체의 면적에 대한 전극의 면적의 비가 작으면, 파선(14)으로 표시된 경향이 나타난다. 그래서 고다공도를 가진 다공질재료가 주변부에 형성될 수 있다.
도 1A에 표시되거나, 도 3A의 점선(11)으로 표시된 기게적 강도분포를 가진 다공질층을 제작하는 기술을 다음에 설명한다.
제 1방법은 아래와 같다.
붕소이온을 중심부에 분사하는 동안, 이온주입이나 포토레지스트 패턴용 마스크를 기체(1)의 외주부상에만 형성한다. 외주부에 국부적으로 낮은 붕소이온농도를 가진 기체를 대략 기체와 동일한 면적을 가진 전극을 사용하는 양극화성을 행해서 중심부가 저다공도를 가지고 외주부는 고다공도를 가지는 다공질층이 제작된다.
제 2방법은 다음과 같다.
외주부를 제외한 기체의 중심부는 양극화성에 견디는 왁스나 다른 마스크로 피복되고, 통상의 양극화성은 고전류밀도하에서 행해져서 외주부를 다공질화한다. 이어서, 외주부가 마스크되고, 통상 양극화성을 저전류밀도하에서 행해서 중심부를 다공질화한다.
제 3방법에서는 통상의 양극화성에 의해 균일한 다공질층을 형성한 후에, 외주부의 다공도만을 이온주입에 의해 증가시킨다. 이온주입량의 분포를 제어하면, 도 3A, 3B에 표시된 바와 같은 강도분포를 가진 다공질층은 우수한 제어성을 가지고 형성될 수 있다.
또한, 제조비용면에서 도 4에 표시된 방법은 이들 방법보다 더 유익하다.
이하, 도 1C에 표시된 복합부재를 제조하는 방법을 더 구체적으로 설명한다.
Si웨이퍼나 다른 기체를 산화시켜서 절연막(6)을 형성한다. 수소 또는 희가스이온을 소정의 가속전압에 의해 기체의 전체표면내로 주입시킨다. 외주부를 제외한 중심부는 포토레지스트마스크패턴으로 피복되고 이온을 동일한 가속전압에 의해 다시 외주부내에 주입한다. 기계적으로 약한 부분(32)을 가진 분리영역(3)은 이런방식으로 형성될 수 있다. 마스크패턴을 제거한 후에, 절연층(6)을 제 2기체(2)상에 접착시킨다. 제 1 및 제 2이온주입동작시의 각 용량은 1015∼1017㎝-2의 범위에 설정되고, 기계적으로 약한 부분에서 다른 원자의 농도가 1020∼1023㎝-3의 범위내에 설정된다.
본 발명에서 사용하는 복합부재를 분리하는 방법을 다음에 설명한다. 도 1A에 표시된 복합부재를 분리하는 모드를 예를 들어 설명한다. 도 6A에 표시된 바와 같이, 열처리 등이나 외력에 의해 생성된 내부응력이 복합부재를 분리하기 위해 사용된다. 분리영역(3)에 있어서, 외주부(32)는 국부적으로 낮은 기계적강도를 가지기 때문에, 그것이 우선 파손되거나 깨진다. 도 6A는 쐐기(110)가 삽입되고, 힘(111)이 부여되어 제 2기체(2)로부터 제 1기체(1)의 외주부를 분리하는 것을 표시한다. 이어서, 도 6B에 표시된 바와 같이, 복합부재는 2개로 분리된다. 비다공질층(4)상에 잔류하는 분리영역(3)의 잔류층(37)이 비교적 두꺼우면, 잔류층은 폴리싱이나 에칭에 의해서 제거된다. 다음에, 필요하면, 수소분위기에서 열처리(수소어닐링)을 행한다. 도 6C에 표시된 바와 같이, 평활한 표면을 가진 층(4)으로 형성된 기체(2)를 얻는다. 태양전지를 사용하기 위해서는 잔류층을 제거할 필요가 없다.
본 발명에서 유용한 복합부재의 분리방법의 예는 가압, 인장, 전단, 쐐기삽입, 열처리, 진동부여, 와이어커팅 등 일본국 특개평 제 7-302009호에 개시된 방법을 포함한다. 또한 동 일본특허출원 제 9-75498호에 개시된 바와 같이, 접합된 제 1및 제 2기체는 분리영역의 측면 부근에 유체제트를 분사하거나 유체를 분출함으로써 접합된 계면이외의 분리영역에서 복수의 부재로 분리될 수 있다.
본 발명에서 분리시에 사용하는 유체제트는 얇은 노즐을 개재해서 가압유체를 분출함으로써 실현할 수 있다. "워터제트"Vol 1, 제 1호 4페이지에 소개된 바와 같이 유체제트방법을 빔의 고속고압흐름을 분출하는 방법으로서 사용될 수 있다. 본 발명에 유용한 유체제트에 있어서, 고압펌프에 의해서 가압된 100∼3000㎏f/㎠의 범위의 고압을 가진 액체를 약 0.1∼0.5㎜의 직경을 가진 미세노즐을 개재해서 분출시켜서, 세라믹, 금속, 콘크리트, 수지, 고무, 목재 등 재료를 절단하거나(경질재료에 대해서는 물에 면마제를 첨가)가공할 수 있다. 또한, 표면층의 피복막을 제거하거나 부재표면을 세척할 수 있다. 종래의 워터제트 방법에서는 상기 언급한 바와 같이 재료의 일부를 제거하는 것이 주목적이다. 특히, 워터제트절단동작에서는, 주부재의 절단폭을 제거하거나, 피복막을 제거하거나 불필요한 부분을 제거함으로써 부재표면을 세척한다.
워터제트를 본 발명에 따른 유체흐름을 형성하기 위해 사용하면, 복합부재는분리영역의 측면에 워터제트를 분출함으로써 분리될 수 있다. 이 경우에, 우선 분리영역의 측면이 접합된 기체의 측면에 노출되고, 워터제트를 노출면이나 그 주변부에 직접 분출시킨다. 다음에, 기체가 손상되지 않고 2개로 분할되고, 단지 기계적으로 약한 분리영역만이 워터제트에 의해 제거된다. 또한, 분리영역의 측면이 어떤이유때문에 노출되지 않고, 대응부분이 산화막 등의 박막으로 피복되어 있더라도, 기체를 워터제트로 분리하기 전에 분리영역을 덮는 층을 워터제트로 먼저 제거한다.
또한, 종래 워터제트의 미사용효과를 사용한다. 구체적으로, 복합부재의 측면의 오목부에 제트를 분출시켜서 구조적으로 약한 분리영역을 팽창, 붕괴시킴으로써 접합된 웨이퍼를 분리시킬 수 있다. 이 경우에, 분리영역의 칩은 거의 생성되지 않는다. 분리영역이 제트에 의해 제거될 수 없는 재료로 형성되어 있더라도 연마재를 사용하지 않거나 분리면을 손상시키지 않고서 분리를 행할 수 있다.
상기 언급한 효과는 절단이나 연마의 효과는 아니고, 도 6A에 표시된 바와 같이 유체의 의한 쐐기효과로 추측될 수 있다. 이 효과는 접합된 기체의 측면에 형성된 오목부에 제트를 분출함으로써 분리영역을 떼어 내는 방향으로 힘을 부여할때 많이 나타나리라고 예상된다. 이 효과를 충분히 나타내기 위해서는 복합부재의 측면의 형상은 볼록형상 대신에 오목형상인 것이 바람직하다.
도 7은 본 발명의 반도체기판의 제조방법에 사용하는 워터제트장치의 예를 표시하는 개략사시도이다. 도 7에서, 복합부재(1)는 2개의 Si웨이퍼를 일체로 접합시킴으로써 형성되어 있고 그 내부에 분리영역(3)이 형성되어 있다.지지부(403)(404)는 진공척에 의해 복합부재를 흡착/고정하는 동일 회전축상에 설치되어 있다. 또한, 지지부(404)는 베어링(408)을 개재해서 지지기체(409)에 연결되어 있고, 그 후방부는 속도제어모터(410)에 직접 연결되어 있으므로, 지지부(404)는 임의의 속도로 회전될 수 있다. 또한, 지지부(403)는 베어링(411)을 개재해서 지지기체(409)에 연결되어 있고, 그 후방부는 압축스프링(412)을 개재해서 지지기체(409)에 연결되어 있으므로, 지지부(403)를 복합부재(1)로부터 떼어내는 방향으로 힘을 부여한다.
우선, 복합부재(1)는 위치결정핀(413)과 일치해서 설치되어 있고, 지지부(404)에 의해서 흡착/유지된다. 복합부재(1)가 공구(407)의 위치결정핀 (413)에 의해 위치결정되어 있기 때문에, 복합부재의 중심부가 유지될 수 있다. 이어서, 지지부(403)는 복합부재(1)가 흡착/유지될 때까지, 베어링(411)을 따라서 왼쪽으로 진행된다. 다음에, 압축스프링(412)에 의해 오른쪽으로 작용된 힘이 지지부(403)에 부여된다. 이 경우에 압축스프링(412)의 복원력과 복합부재(1)를 흡인하는 지지부(430)의 힘이 균형을 이루어, 지지부(403)가 압축스프링(412)의 힘에 의해 복합부재(1)로부터 분리되는 것을 방지한다.
다음에, 물이 워터제트펌프(414)로부터 워터제트노즐(402)로 공급되어, 분출수가 안정화 될때 까지 물이 일정시간 동안 연속적으로 분출된다. 물이 안정화되면, 셔터(406)를 개방해서 워터제트노즐(402)로부터 복합부재(1)의 측면에 물(이후 제트워터라고 함)을 분출한다. 이 경우에 복합부재(1)와 지지부(403)는 지지부(404)를 회전시킴으로써 회전된다. 제트워터가 복합부재(1)의 측면의 두께중심 근처에 작용하기 때문에, 복합부재(1)는 그 외주부로부터 그 중심을 향해서 둘로 밀려넓혀지고, 복합부재(1)에서 비교적 약한 분리영역이 붕괴되어, 결국 복합부재(1)는 그 조각으로 분리된다.
상기 언급한 바와 같이, 제트워터를 복합부재(1)에 균일하게 작용시킨다. 또한, 지지부(403)가 복합부재(1)를 지지하는 동안 오른쪽으로 힘을 작용시킨다. 그러므로, 복합부재(1)의 분리된 조각은 서로 미끄러지지 않는다.
알코올 등의 유기용매; 불화수소산, 질산 등의 산; 수산화칼륨 등의 알칼리; 또는 분리영역을 선택적으로 에칭하는 기능을 가진 다른 액체 등을 물 대신의 유체로 사용할 수 있다. 또한, 유체로 유용한 것은 공기, 질소가스, 탄산가스, 희가스 등의 가소이다. 또한 분리영역을 에칭하는 기능을 가진 가스 또는 플라즈마를 사용할 수도 있다. 반도체기판의 제조방법에 도입된 복합부재의 분리방법에는 불순물금속이나 입자를 가능한 많이 제거한 순수한 물, 초순수의 물 등 순도가 높은 물을 사용하는 것이 바람직하다. 또한, 완전히 저온의 공정이 도입된다. 그러므로, 순수한 물이외의 제트유체를 사용하더라도, 분리후의 세척에 의해 불순물이나 입자를 제거할 수 있다.
상기 언급한 바와 같은 유체를 분무하는 방법에서는 바랍직하게 복합부재의 분리영역의 근처가 액체를 받는 오목형상으로 되어 있고 분리영역이 밀려 넓혀지는 방향으로의 힘을 발생시킨다. 분리영역을 개재해서 2개의 기체를 접합함으로써 형성된 합성부재가 분리영역에서 분리되면, 상기 언급한 구조는 기체의 에지를 모따기함으로써 용이하게 실현될 수 있다.
워터제트 등 유체흐름, 가압, 인장, 전단, 쐐기삽입, 열처리, 진동부여, 와이어커팅, 등 각종방법을 사용해서 복합부재에 미리 형성된 분리영역에 분리력을 부여해서, 복합부재를 2개로 분리한다. 이 경우에 분리영역의 기계적으로 약한 부분을 붕괴시킴으로써 분리를 행한다. 유체를 분리영역 근처에 분출시키면, 유체흐름에 의해서 기계적으로 약한 분리영역이 제거되거나 붕괴된다. 하지만 유체를 사용하면 기본적으로 분리영역은 제거되고, 다른 약하지 않은 부분은 붕괴되지 않고 잔류한다. 그 결과, 분거후에 사용하는 부분에 손상을 주지 않고서 분리를 유효하게 행할 수 있다. 하지만, 이 방법에서는 분리영역이 충분히 약하지 않으면, 붕괴될 수 없다. 예를 들면, 분리영역이 소정압력의 유체흐름에 의해 붕괴되지 않거나 제거되지 않는 경우가 있다.
이 문제점을 해결하기 위하여 유체의 압력을 상승시키면 분리영역뿐아니라 다른 부분도 붕괴된다. 예를 들면, 접합된 기체가 분리될 때 판형상의 제 1 및 제 2기체가 파손된다. 이를 방지하기 위해 유체의 압력을 낮추면 분리를 행할 수 없다.
대부분의 분리방법에서는 초기분리스테이지에서 고체쐐기를 복합부재에 형성된 분리영역, 즉 디스크형상의 접합기체의 주변부에 형성된 부분의 분리영역의 표면근처로 밀어넣을 필요가 있다. 많은 경우에, 표면으로부터 분리를 진행시킬 필요가 있다. 분리를 진행시키지 못할때 표면에 인접한 부분은 분리력이 작용하는 작은 영역을 가진다. 그러므로 힘의 표면밀도가 상승해야 한다는 문제가 일어난다. 이것은 분리력이 분리된 표면에 작용할 수 있기 때문이지만, 표면에 분리력이 작용하지 않으면 분리되지 않는다. 분리가 진행되면 분리력이 작용할 수 있는 영역은 확대된다. 그러므로, 분리를 용이하게 하기 위해 분리면에 작용하는 분리력이 증가하더라도, 표면밀도가 감소되어 기체가 분리에 의해 파손되는 것(깨지는 것등)을 용이하게 방지할 수 있다.
분리를 용이하게 하기 위해 분리의 초기스테이지에서 분리영역의 다공질층의 다공도를 증가시키거나, 다공질층의 두께를 증가시키거나 이온주입량을 증가시켜서 발생되는 미소기포의 양을 증가시킴으로써 기계적강도를 낮출 수 있다. 하지만 강도가 지나치게 낮아지면, 복합부재의 형성공정에서 분리영역이 분리공정전에 붕괴되는 단점이 발생한다.
심도있는 연구의 결과로, 본 발명자는 상기 언급한 단점을 피하기 위해, 분리영역의 기계적강도를 접합면과 평행하게 변경시켜서, 접합기체에 인접한 분리영역의 특정부분, 즉 외주부의 기계적강도를 기체중심부보다 낮게 설정해야하는 것을 알았다.
분리의 초기스테이지에서 분리면의 면적이 작고, 분리력을 증가시킬 수 없기 때문에 분리영역의 기계적강도를 감소시켜서 작은 힘으로 분리를 진행한다. 이것은 기체주변부의 근처에서 분리영역의 기계적강도를 낮춤으로써 실현된다. 이 공정동안 분리영역의 기계적 강도를 주변부보다 기체중심부에서 더 높게 설정함으로써 박리를 방지한다.
이 경우에, 중심부로 분리를 진행할때 분리영역이 확장된다. 그러므로, 분리력의 표면밀도가 감소하더라도, 전체 분리력이 증가해서 분리를 진행시킬 수 있다. 그런 효과는 분리방법에 관계없이 충족되나 분리영역에 유체흐름을 분출하는 방법이 기체를 파손시키지 않고서, 전체분리면에 비교적 균일하게 분리력을 부여하기 위해 가장 바람직하다.
손상을 주지 않고서, 기체를 확실히 분리하기 위해 안정된 분리를 행하는 조건의 범위를 확대하기 위해서는 도 8에 표시된 바와 같이, 분리영역(3)을 기계적 강도가 다른 복수의 층이나 영역(22),(23)으로 형성하는 것이 바람직하다. 이 경우에 주변부의 기계적 강도는 기체의 중심부와 비교해서, 비교적 용이하게 더 작게할 수 있다. 분리영역이 다공도가 작은 층(23)(이후, 제 1다공질층이라고 한다)과 다공도가 큰 층(22)(이후, 제 2다공질층이라고 한다)의 적층구조를 가지면, 다공도가 작은 층(23)이 양극화성에 의해 먼저 형성되고, 이어서 양극화성전류가 증가해서 양극화성에 의해 다공도가 큰 층(22)을 마찬가지로 형성한다.
심도있는 연구결과로, 본 연구자는 제 2다공질층(22)의 다공도는 전류의 양에 의해서만 결정되지 않고, 제 1다공질(23)층의 두께나 다공도에도 따른 다는 것을 알았다. 제 2다공질층(22)의 양극화성전류는 동등하게 설정되지만, 제 1다공질층(23)이 두껍거나 다공도가 낮을 경우, 제 2다공질층(22)의 다공도는 증가하는 경향이 있다. 따라서, 예를 들면, 제 1다공질층(23)의 두께가 감소함에 따라서 제 2다공질층(22)의 다공도를 높게 유지하기 위해 제 2다공질층(22)의 양극화성전류를 상승시킬 필요가 있다. 이 관계는 도 9에 표시되어 있다.
제 2다공질층의 양극화성전류가 일정하고, 제 1다공질층의 두께가 변경되면, 제 2다공질층의 다공도는 영향을 받는다. 이러한 관계는 도 10에 표시되어 있다.제 1다공질층을 형성한 후에 제 2다공질층은 독립적으로 형성될 수 없고 제 1다공질층의 특성은 제 2다공질층의 다공도에 영향을 미치는 것이 명백하다. 이러한 현상의 상세한 메커니즘은 완전하게 설명되어 있지 않다. 하지만 이하 언급된 바와 같이, 형성액체 중의 F-이온은 다공질Si형성에 필요하다. F-이온이 구멍의 끝단의 구멍형성부에서 소모되면, 새로운 F-이온이 구멍을 통해서, 다공질Si의 표면으로부터 구멍의 끝단으로 공급될 필요가 있다.
전기장이나 확산에 의한 구멍내의 F-이온의 이러한 효과적인 운반성은 제 1층의 구멍사이즈 또는 길이, 즉 제 1층의 두께에 따른다고 추측된다. 특히, 양극화성에 의해, 형성된 제 1다공질층 그 자체는 다음의 다공질층을 형성하기 위해 필요한 이온의 운반을 제한한다.
그러므로, 형성된 제 1다공질층을 다음의 다공질층을 형성하기 위해 필요한 F-이온의 효과적인 운반성을 제한하는 층으로서 작용한다. 양극화성전류가 일정하면, 화성이 진행되어 다공도를 크게 변경하지 않고서 충분한 두께를 형성한다. 이것은 F-이온의 소비와 공급사이의 균형에 의해 결정된 사이즈의 구멍을 일정한 전류에서 형성하기 때문이지만, 그러나 전류가 도중에 증가하면, F-이온의 소비와 공급사이의 균형이 형성된 다공질층의 존재에 의해 변경되고 구멍사이즈가 크게 변경된다.
제 1층의 두께가 증가하고, 층을 통해서 운반된 F-이온의 효과적인 운반성이 저하되면, 구멍의 끝단내에 F-이온의 농도가 감소하고 이온 부족층이 구멍내의 화성액체내에 분산된다. 그러므로, 구멍내의 Si단결정면과 화성액 사이의 계면의 전위배리어가 저하되는 부분이 확장된다. 이 부분에서 Si가 에칭되고 구멍사이즈가 증가할 수 있다.
실제로는 양극화성전류가 단순히 증가할 때에도, 운반성제한층이 Si표면상에 형성되지 않는다면, 다공도는 그다지 증가하지 않는다. 이것은 화성속도를 다소 증가시킨다. 그러므로, 양극화성전류를 증가시킴으로써 다공도를 크게 변경하기 위해 다공도증가층과 화성액사이에는 F-이온의 운반성을 제한하는 층이 필요하다.
제 1다공질층의 두께를 기체의 주변에서 증가시킬 수 있으면, 대응부분에서의 제 2다공질층의 다공도는 제 1층이 얇은 중심부에서의 제 2층의 다공도보다 커질 수 있다. 그에 의해 기체주변부의 분리영역의 기계적 강도는 감소될 수 있다.
본 발명은, 기계적 강도가 다른 복수의 층이나 영역을 구비한 분리영역을 형성하기 위해 상기 언급한 바와 같이 양극화성의 매커니즘을 잘 사용할 때, 다공도가 큰 층(22)의 다공도는 기체의 중심부보다 주변부에서 다공도가 작은 층(23)의 두께를 증가시킴으로써 기체의 중심부보다 주변부에서 더 높게 할 수 있다.
상기 언급한 바와 같이, 다공질층은 도 4에 표시된 간단한 장치를 사용해서 양극화성에 의해 웨이퍼상에 형성될 수 있다. 작은 다공도를 가진 층은, 기체중심부에서보다 기체주변부에서 더 두껍게 형성될 수 있고, 이것은 기체중심부에서보다 기체 주변부에서 큰 다공도를 가진 다음에 형성된 층의 다공도를 더 높게 할 수 있다. 유입전류의 분포를 더욱 정밀하게 제어할 필요가 있으면, 전류가이드는 기체표면으로 흐르는 이온 전류의 분포를 제어하기 위한 화성된 기체의 주변부에 설치된다. 이온 전류분포를 제어하면, 작은 다공도를 가진 층의 두께분포를 제어할 수 있다.
또한, 제 1 및 제 2기체를 구비한 복합부재로부터 웨이퍼와 박막반도체를 분리하는 워터제트분사장치는 도 7을 참조해서 상기에 설명하였다.
본 발명의 방법에서 유용한 접착기체의 예를 도 8을 참조해서 구체적으로 설명한다. 이 예에서는 도 8에 표시된 바와 같이, 분리영역(3)은 낮은 다공도를 가진 제 1다공질층(23)과, 높은 다공도와 낮은 기계적 강도를 가진 제 2다공질층을 구비한 2층구조를 가진다. 본 발명에 있어서, 제 2다공질층(22)에 대해서는 그 다공도나 두께가 중심부에서 보다 기체 주변부의 조방에서 더 높게 설정된다. 분리시에는 접합계면이나 접합계면과 다른 위치에서 제 2다공질층(22)에 크랙이 발생된다. 제 2다공질층(22)은 낮은 기계적 강도를 가진다. 그러므로 제 1기체(21)와 제 2기체(27)를 서로 분리하는 방향으로 힘을 작용시키면, 제 2다공질층만 붕괴되어 기체가 분리된다. 이 경우에, 비다공질 단결정 Si의 층(4)을 형성하면 결정결함의 발생을 억제하거나 분리공정시에 층(4)이 붕괴되는 것을 방지하는 보호층으로서 제 1다공질층(23)이 필요하다. 다공도가 그다지 증가하지 않으면, 제 2다공질층(22)을 형성하지 않고서 분리를 행할 수 있지만, 제 2다공질층(22)을 형성해서 수율을 높이는 것이 바람직하다.
다음에, 본 발명의 실시예를 더 구체적으로 설명한다.
(실시예 1)
625㎛의 두께, 0.01Ωm의 비저항, 8인치의 직경을 가진 제 1 P형(또는 N형)(100)단결정 Si기판을 사용해서 HF용액에서 양극화성을 행했다. Si단결정기체와 양극화성층의 형성전극과 평행한 면의 단면적이 Si기체의 면적의 약 2배가 되도록 화성조를 제작해서, 이 화성조를 사용하였다.
양극화성조건은 다음과 같다.
양극화성전류 : 2.6A
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시간 : 11분
화성된 기체의 다공질층의 중심부의 두께는 약 12㎛이었고, 중심부의 다공도는 약 20%이었고, 한편 주변부의 다공질층의 두께는 최대로 약 19㎛이었고, 다공도는 30%이었다. 이런 조건하에서 제작된 기체의 주변부의 구멍의 사이즈를 전자현미경으로 관찰해서 측정할 수 있다. 구멍의 사이즈가 중심부에서 보다 표면으로부터 깊은 부분에서 더 큰 것이 명백하다. 하지만, 중심부 또는 주변부에 대해서는, 구멍사이즈의 뚜렷한 차이를 다공질층의 표면의 근처에서 발견할 수 없다. 이것은 결함을 적게 가진 Si단결정이 다공질층 구조내를 에피택셜성장되는 후속공정에서 필수적이다.
기판은 수소분위기속에서 400℃에서 염화수소산으로 세정된 후, 한 시간동안산화되었다. 이 산화에 의해 다공질 Si의 구멍의 내벽은 열산화막으로 덮여졌다. 수소분위기속에서 950℃에서 열처리가 행해진 후, 다공질 Si상에 CVD법에 의해 단결정 Si가 0.3㎛에피택셜성장했다. 성장조건은 이하와 같다.
소스가스 : SiH4
캐리어가스 : H2
온 도 : 900℃
압 력 : 1×10-2Torr
성장속도 : 3.3nm/sec
또한, 이 에피택셜 Si층 표면에 열산화에 의해 100nm의 SiO2층을 형성했다.
이 SiO2층 표면과 별도로 준비한 Si기판의 표면을 중합해서, 접속시킨 후, 1180℃에서 5분동안 열처리를 행해서 접합을 행했다. 도 7에 표시한 장치에 복합부재가 설치되고, 1000kgt/㎠의 수압과 0.15mm의 직경으로 워터제트분사가 행해졌을 때, 다공질 Si층은 붕괴되었고, 웨이퍼는 효과적으로 2분할되었고, 다공질 Si는 2개의 Si기판의 분리면에 표출되었다. 그후, 다공질 Si층은 HF/H2O2/C2H5OH의 에칭액에 의해 선택적으로 에칭되었다. 다공질 Si는 선택적으로 에칭되어 완전히 제거되었다. 비다공질 Si단결정의 이 에칭액에 대한 에칭속도는 극히 낮고, 비다공질층에 있어서의 에칭량은 실용상 무시할 수 있다.
즉, Si산화막상에 0.2㎛의 두께를 가진 단결정 Si층을 형성할 수 있었다.단결정 Si층은 다공질 Si의 선택에칭에 의해서도 아무런 변화가 없었다. 이와 같이 형성된 SOI기판은 수소분위기속에서 열처리되었다.
투과전자현미경에 의한 단면관찰의 결과, Si층에는 새로운 결정결함은 도입되지 않았고, 양호한 결정성이 유지되고 있는 것이 확인되었다. 에피택셜 Si층표면에 산화막을 형성하지 않아도 마찬가지의 결과가 얻어졌다. 제 1의 Si단결정기판은 잔류다공질 Si를 제거해서, 다시 다른 SOI기판을 얻기 위한 제 1의 Si단결정기판으로서 사용했다.
(실시예 2)
625㎛의 두께를 가진 비저항 0.01Ω·㎝의 P형 또는 N형의 8인치직경의 제 1의(100)단결정 Si기판을 HF용액속에서 양극화성을 행했다. 양극화성층의 화성전극 및 상기 Si단결정기체와 평행한 면의 단면적을 이 Si기체의 면적의 약 2배가 되도록 화성조를 제작하고, 이것을 사용했다.
양극화성조건은 이하와 같다.
양극화성전류 : 2.6A
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시간 : 11분
이와 같이 해서 화성된 기체의 제 1다공질층의 중앙부의 두께는 약 12미크론이고 중앙부의 다공도는 약 20%가 되었다. 주변부의 다공질층의 두께는 최대로 약 19㎛이고, 다공도는 30%였다. 제 1층의 화성후 제 2층의 화성을 하기의 조건에서 행했다.
양극화성전류 : 8A
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시간 : 2분
제 1층 형성후에 상기와 같은 조건에서 제 2층의 화성을 행했을 때 제 2층의 중앙의 막후는 약 2미크론, 다공도는 40%정도였다. 그러나, 기체의 주변부에서는 다공도는 최대 55%정도, 그 두께는 2미크론미만이었다.
그러나, 제 1다공질층의 표면부근에서는 중앙부도 주변부도 구멍의 크기에 현저한 차를 볼 수 없었다. 이것은 후공정에서 결함이 적은 Si단결정을 다공질층구조로 에피택셜성장시키는데 있어서 대단히 중요하다.
이 기판은 산소분위기속에서 400℃에서 1시간동안 산화되었다. 이 산화에 의해 다공질 Si의 구멍의 내벽은 열산화막으로 덮여졌다. 이어서, HF용액으로 세정이 행해지고, 수소분위기속에서 열처리가 행해진 후, 다공질 Si상에 CVD법에 의해 단결정 Si가 0.3㎛에피택셜성장했다. 성장조건은 이하와 같다.
소스가스 : SiH4
캐리어가스 : H2
온도 : 900℃
압 력 : 1×10-2Torr
성장속도 : 3.3nm/sec
또한, 이 에피택셜 Si층 표면에 열산화에 의해 100nm의 SiO2을 형성했다.
이 SiO2층 표면과 별도로 준비한 Si기판의 표면을 중합해서, 접촉시킨 후, 1180℃에서 5분동안 열처리를 해서 접합을 행했다. 이와 같이 형성된 복합부재의 단면을 도 11에 개략적으로 표시한다. 웨이퍼에지에 다공질층을 표출시키고, 다공질 Si를 어느 정도 에칭하고, 그곳에 면도날과 같이 예리한 판을 삽입했더니, 다공질층 Si층이 파괴되고, 웨이퍼는 2분할되고, 다공질 Si가 표출되었다. 그후, 다공질 Si층을 HF/H2O2/C2H5OH의 에칭액으로 선택에칭했다. 다공질 Si는 선택에칭되어 완전히 제거되었다. 비다공질 Si단결정의 이 에칭액에 대한 에칭속도는 극히 낮고, 비다공질층에 있어서의 에칭량은 실용상 무시할 수 있는 막후 감소이다. 즉 Si산화막상에 0.2㎛의 두께를 가진 단결정 Si층을 형성할 수 있었다. 다공질 Si의 선택에칭에 의해서도 단결정 Si층에는 아무런 변화가 없었다. 이와 같이 형성된 SOI기판은 수소분위기속에서 열처리되었다.
투과전자현미경에 의한 단면관찰의 결과, Si층에는 새로운 결정결함은 도입되지 않았고, 양호한 결정성이 유지되고 있는 것이 확인되었다. 에피택셜 Si층의 표면에 산화막을 형성하지 않았을 경우에도 마찬가지의 결과가 얻어졌다. 제 1의 Si단결정기판은 잔류다공질 Si를 제거해서, 다시 제 1의 단결정기판으로서 사용했다.
(실시예 3)
625㎛의 두께를 가진 비저항 0.01Ω·㎝의 P형 또는 N형의 8인치직경의 제1의(100)단결정 Si기판을 HF용액속에서 양극화성을 행했다. 양극화성층의 화성전극 및 상기 Si단결정기체와 평행한 면의 단면적을 이 Si기체의 면적의 약 2배가 되도록 화성조를 제작하고, 이것을 사용했다.
양극화성조건은 이하와 같다.
양극화성전류 : 2.6A
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시간 : 11분
이와 같이 해서 화성된 기체의 제 1다공질층의 중앙부의 두께는 약 12미크론이고, 중앙부의 다공도는 약 20%가 되었다. 주변부의 다공질층의 두께는 최대로 약 19㎛이고, 다공도는 30%였다. 제 1층의 화성후, 제 2층의 화성을 하기의 조건에서 행했다.
양극화성전류 : 8A
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시간 : 2분
제 1층 형성후에 상기와 같은 조건에서 제 2층의 화성을 행했을 때 제 2층의 중앙의 막후는 약 2미크론, 다공도는 40%정도였다. 그러나, 기체의 주변부에서는 다공도는 최대 55%정도, 그 두께는 2미크론 미만이었다.
그러나, 제 1다공질층의 표면부근에서는 중앙부도 주변부도 구멍의 크기에 현저한 차를 볼 수 없었다. 이것은 후공정에서 결함이 적은 Si단결정을 다공질층구조로 에피택셜성장시키는데 있어서 대단히 중요하다.
이 기판을 산소분위기속에서 400℃에서 1시간동안 산화했다. 이 산화에 의해 다공질 Si의 구멍의 내벽은 열산화막으로 덮여졌다. HF용액으로 세정이 행해지고, 수소분위기속에서 열처리가 행해진 후, 다공질 Si상에 CVD법에 의해 단결정 Si가 0.3㎛에피택셜성장했다. 성장조건은 이하와 같다.
소스가스 : SiH4
캐리어가스 : H2
온도 : 900℃
압 력 : 1×10-2Torr
성장속도 : 3.3nm/sec
또한, 이 에피택셜 Si층 표면에 열산화에 의해 100nm의 SiO2을 형성했다.
이 SiO2층 표면과 별도로 준비한 Si기판의 표면을 중합해서, 접촉시킨 후, 1180℃에서 5분동안 열처리를 해서, 접합을 행했다. 이와 같이 해서 도 11에 표시한 복합부재가 얻어졌다. 웨이퍼측면에 300kgf/㎠의 수압과 0.1㎜의 직경으로 워터제트분사를 행한 바, 다공질 Si층이 파괴되고, 웨이퍼는 2분할되고, 다공질 Si가 표출되었다. 그후, 다공질 Si층을 HF/H2O2/C2H5OH의 에칭액으로 선택에칭했다. 다공질 Si는 선택에칭되어 완전히 제거되었다. 비다공질 Si단결정의 이 에칭액에 대한 에칭속도는 극히 낮고, 비다공질층에 있어서의 에칭량은 실용상 무시할 수 있는 막후 감소였다. 즉 Si산화막상에 0.2㎛의 두께를 가진 단결정 Si층을 형성할 수 있었다. 다공질 Si의 선택에칭에 의해서도 단결정 Si층에는 아무런 변화가 없었다. 이와 같이 형성된 SOI기판은 수소분위기속에서 열처리되었다.
투과전자현미경에 의한 단면관찰의 결과, Si층에는 새로운 결정결함은 도입되지 않았고, 양호한 결정성이 유지되고 있는 것이 확인되었다. 에피택셜 Si층표면에 산화막을 형성하지 않아도 마찬가지의 결과가 얻어졌다. 제 1의 Si단결정기판은 잔류다공질 Si를 제거하고, 다시 제 1의 Si단결정기판으로서 사용했다.
(실시예 4)
625㎛의 두께를 가진 비저항 0.01Ω·㎝의 P형 또는 N형의 8인치직경의 제 1의(100)단결정 Si기판을 HF용액속에서 양극화성을 행했다. 양극화성층의 화성전극 및 상기 Si단결정기체와 평행한 면의 단면적을 이 Si기체의 면적의 약 1.3배가 되도록 화성조를 제작하고, 이것을 사용했다.
양극화성조건은 이하와 같다.
양극화성전류 : 2.6A
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시간 : 11분
이와 같이 해서 화성된 기체의 제 1다공질층의 중앙부의 두께는 약 6미크론이고, 중앙부의 다공도는 약 20%가 되었다. 주변부의 다공질층의 두께는 최대로 8㎛이다. 제 1층의 화성후 제 2층의 화성을 하기의 조건에서 행했다.
양극화성전류 : 12A
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시간 : 1분
제 1다공질층의 표면부근에서는 중앙부도 주변부도 구멍의 크기에 현저한 차는 볼 수 없었다. 이것은 후공정에서 결함이 적은 Si단결정을 다공질층구조로 에피택셜성장시키는 데 있어서 대단히 중요하다.
이 기판을 산소분위기속에서 400℃에서 1시간동안 산화했다. 이 산화에 의해 다공질 Si의 구멍의 내벽은 열산화막으로 덮여졌다. HF용액으로 세정을 행하고, 수소분위기속에서 열처리가 행해진 후, 다공질 Si상에 CVD법에 의해 단결정 Si가 0.3㎛에피택셜성장했다. 성장조건은 이하와 같다.
소스가스 : SiH4
캐리어가스 : H2
온 도 : 900℃
압 력 : 1×10-2Torr
성장속도 : 3.3nm/sec
또한, 이 에피택셜 Si층 표면에 열산화에 의해 100nm의 SiO2을 형성했다.
이 SiO2층 표면과 별도로 준비한 Si기판의 표면을 중합해서, 접촉시킨 후, 1180℃에서 5분동안 열처리를 하고, 접합을 행했다. 웨이퍼에지에 다공질층을 표출시키고, 다공질 Si를 어느 정도 에칭하는 일없이 그곳에 300kgf/㎠의 수압, 0.1㎜의 직경의 조건에서 워터제트분사를 행했을 때, 다공질Si층이 붕괴되고, 웨이퍼는 효과적으로 2분할되고, 다공질 Si가 표출되었다. 그후, 다공질 Si층을 HF/H2O2/C2H5OH의 에칭액으로 선택에칭했다. 다공질 Si는 실시예 3보다도 짧은 시간으로 선택에칭되어 완전히 제거되었다. 비다공질 Si단결정의 이 에칭액에 대한 에칭속도는 극히 낮고, 비다공질층에 있어서의 에칭량은 실용상 무시할 수 있는 막후 감소였다. 즉 Si산화막상에 0.2㎛의 두께를 가진 단결정 Si층을 형성할 수 있었다. 다공질 Si의 선택에칭에 의해서도 단결정 Si층에는 아무런 변화가 없었다. 이와 같이 형성된 SOI기판은 수소분위기속에서 열처리되었다.
투과전자현미경에 의한 단면관찰의 결과, Si층에는 새로운 결정결함은 도입되지 않았고, 양호한 결정성이 유지되고 있는 것이 확인되었다. 에피택셜 Si층의 표면에 산화막을 형성하지 않았을 경우에도 마찬가지의 결과가 얻어졌다. 제 1의 Si단결정기판은 잔류다공질 Si를 제거해서, 다시 제 1의 Si단결정기판으로서 사용했다.
(실시예 5)
625㎛의 두께를 가진 비저항 0.01Ω·㎝의 P형 또는 N형의 8인치직경의 제 1의(100)단결정 Si기판을 HF용액속에서 양극화성을 행했다. 양극화성층의 화성전극 및 상기 Si단결정기체와 평행한 면의 단면적을 이 Si기체의 면적의 약 1.3배가 되도록 화성조를 제작하고, 이것을 사용했다.
양극화성조건은 이하와 같다.
양극화성전류 : 2.6A
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시간 : 11분
이와 같이 해서 화성된 기체의 제 1다공질층의 중앙부의 두께는 약 6미크론이고 중앙부의 다공도는 약 20%가 되었다. 주변부의 다공질층의 두께는 최대로 8㎛이고, 다공도는 25%였다. 제 1층의 화성후 제 2층의 화성을 하기의 조건에서 행했다.
양극화성전류 : 12A
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시간 : 1분
제 1다공질층의 표면부근에서는 중앙부도 주변부도 구멍의 크기에 현저한 차는 볼 수 없었다. 이것은 후공정에서 결함이 적은 Si단결정을 다공질층구조로 에피택셜성장시키는 데 있어서 대단히 중요하다.
이 기판은 산소분위기속에서 400℃에서 1시간동안 산화되었다. 이 산화에 의해 다공질 Si의 구멍의 내벽은 열산화막으로 덮여졌다. HF용액으로 세정을 행하고, 수소분위기속에서 열처리가 행해진 후, 다공질 Si상에 CVD법에 의해 단결정 Si가 0.3㎛에피택셜성장했다. 성장조건은 이하와 같다.
소스가스 : SiH4
캐리어가스 : H2
온 도 : 900℃
압 력 : 1×10-2Torr
성장속도 : 3.3nm/sec
또한, 이 에피택셜 Si층 표면에 열산화에 의해 100nm의 SiO2을 형성했다.
이 SiO2층 표면과 별도로 준비한 Si기판의 표면을 중합해서, 접촉시킨 후, 1180℃에서 5분동안 열처리를 하고, 접합을 행했다. 웨이퍼에지에 다공질층을 표출시키고, 다공질 Si를 어느 정도 에칭했다. 이렇게 해서 제작된 다수매의 접합기체를 동시에 초음파조사장치의 수조에 담그고 50k㎐정도의 초음파를 조사한 바, 모든 접합기체의 다공질 Si층이 파괴되고, 웨이퍼는 일거에 2분할되고, 다공질 Si가 표출되었다. 그후, 다공질 Si층을 HF/H2O2/C2H5OH의 에칭액으로 선택에칭했다. 다공질 Si는 실시예 3보다도 짧은 시간으로 선택에칭되어 완전히 제거된다. 비다공질 Si단결정의 이 에칭액에 대한 에칭속도는 극히 낮고, 비다공질층에 있어서의 에칭량은 실용상 무시할 수 있는 막후 감소였다. 즉 Si산화막상에 0.2㎛의 두께를 가진 단결정 Si층을 형성할 수 있었다. 다공질 Si의 선택에칭에 의해서도 단결정 Si층에는 아무런 변화가 없었다.
투과전자현미경에 의한 단면관찰의 결과, Si층에는 새로운 결정결함은 도입되지 않았고, 양호한 결정성이 유지되고 있는 것이 확인되었다. 에피택셜 Si층의표면에 산화막을 형성하지 않았을 경우에도 마찬가지의 결과가 얻어졌다. 제 1의 Si단결정기판은 잔류다공질 Si를 제거해서, 다시 제 1의 Si단결정기판으로서 사용했다.
(실시예 6)
제 1의 단결정 Si기판표면에 절연층으로서 200nm의 산화막(SiO2층)을 형성했다.
여기서 투영비정이 Si기판속이 되도록 제 1의 기판표면으로부터 제 1회째의 이온주입을 행했다. 이에 의해서 분리영역으로서 작용하는 층이 투명비정의 깊이의 장소에 미소기포층 또는 투입이온의 고농도층에 의한 변형층으로서 형성되었다. 이후, 제 1회째와 거의 동일한 조건에서 기판의 주변부 100mm의 범위에 다시 이온주입을 행했다. 이에 의해 주변부의 이온주입량은 중앙부의 약 2배가 되었다.
상기 이온주입 후, 이 SiO2층 표면과 별도로 준비한 제 2의 Si기판의 표면을 중합해서, 접촉시킨 후, 600℃의 온도에서 열처리를 행해서, 접합을 행했다.
상기와 같이 형성된 접합기판의 중심부를 유지하고, 이 기판을 중심축의 둘레에 회전시키면서, 주변부로부터 접합면에 평행하게 300kgf/㎠의 수압, 0.1mm의 직경의 조건에서 워터제트분사를 행했던바, 상기 분리영역이 파괴되고, 웨이퍼는 극히 양호하게 분리되었다.
그 결과, 원래 제 1의 기체표면에 형성된 SiO2층, 표면 단결정층, 및 분리층의 일부가 제 2의 기판쪽에 이설되었다. 제 1의 기판표면에는 분리층의 나머지부부분이 남았다. 상기 분리 후 상기 제 2의 기판을 1000℃에서 어닐하고, 그 후 제 2의 기판상에 이설된 분리층을 CMP장치에 의해 연마해서 제거하고, 표면을 평탄화했다.
즉 Si산화막상에 0.2㎛의 두께를 가진 단결정 Si층을 형성할 수 있었다. 이렇게 해서 완성된 절연층상에 형성된 단결정 Si층의 막후를 면내전면에 대해서 100점위치에서 측정한 바, 막후의 균일성은 201nm±7nm였다.
투과전자현미경에 의한 단면관찰의 결과, Si층에는 새로운 결정결함은 도입되지 않았고, 양호한 결정성이 유지되고 있는 것이 확인되었다.
또한 수소속에서 1100℃에서 열처리를 1시간 동안 행하고, 표면조도를 원자간력현미경에 의해 평가했던 바, 50㎛각의 영역에서의 평균2승조도는 대략 0.2nm이고, 통상 시판되고 있는 Si웨이퍼와 동등했다.
산화막은 에피택셜층표면이 아니라 제 2의 기판표면에 형성해도 또는 그 양자에 형성해도 마찬가지의 결과가 얻어졌다.
또한 제 1의 기판쪽에 남은 분리층을 에칭 또는 표면연마에 의해 재생하고, 또한 필요에 따라서 수소어닐 등의 표면처리를 실시해서 다시 제 1의 기판으로서 또는 제 2의 기판으로서 투입할 수 있다.
본 실시예는 원래 Si웨이퍼의 표면영역을 이온주입에 의한 분리층을 개재해서 제 2의 기판으로 이설하는 예이지만, 에피택셜웨이퍼를 사용해서 에피택셜층을 이온주입에 의한 분리층을 개재해서, 제 2의 기판에 이설해도 된다. 또한, 본 실시예의 이온주입후에 표면 SiO2를 제거하고 에피택셜층을 형성하고, 또한 SiO2를 형성한 후, 접합공정에 들어가서, 에피택셜층을 이온주입에 의한 분리층을 개재해서 제 2의 기판에 이설해도 된다. 후자의 경우는 Si웨이퍼의 표면영역도 이설되게 된다.
복합부재를 분리하는 상술한 실시예에 있어서, 분리력이 상승되는 경우에도 접합기체의 에지부로부터 분리가 내부로 진행해갈 때에 도증까지 분리된 기체의 한쪽 또는 양쪽이 깨지는 일은 없다. 또한 분리된 제 1기체는 다음의 SOI기판을 얻기 위한 반도체기판으로서 다시 사용할 수 있다.
또한, 분리된 기체의 한쪽을 다시 이용해서 접합기체를 제작할 수 있어, 기체분리의 수율을 높일 수 있다.
또한, 분리영역이 붕괴되어 발생하는 입자가 공정을 오염 시키는 것을 방지할 수 있다. 또한 유체의 흐름을 사용하지 않고 다른 방법에 의해서 분리하거나 하는 경우에도 분리의 수율을 향상시킬 수 있다.
또한, 접합된 반도체기체 기타의 복합부재 내부에 형성된 분리영역으로부터 기체를 분리하는 경우에 도중의 공정에서는 분리가 일어나지 않고, 분리공정에서는 확실하게 분리하기에 적합한 복합부재를 형성할 수 있다.

Claims (72)

  1. 제 1기체와 제 2기체가 서로 접합된 복합부재를, 접합면과는 다른 개소로서 상기 복합부재의 내부에 형성된 분리영역에서 복수의 부재로 분리하는 공정을 포함한 복합부재의 분리방법에 있어서,
    상기 분리영역의 기계적 강도는 상기 접합면을 따른 방향으로 불균일하고 또한 상기 복합부재의 접합계면의 기계적 강도보다 낮으며, 상기 분리영역의 주변부의 기계적 강도는 국부적으로 약한 것을 특징으로 하는 복합부재의 분리방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 분리영역은 양극화성에 의해 형성된 다공질층인 것을 특징으로 하는 복합부재의 분리방법.
  4. 제 1항에 있어서, 상기 복합부재는 실질적으로 원반형상을 가지고, 상기 분리영역의 기계적 강도는 상기 복합부재의 중앙부에서 높고, 주변부에서 낮으며, 원주방향을 따라서 실질적으로 균일한 것을 특징으로 하는 복합부재의 분리방법.
  5. 제 1항에 있어서, 상기 분리영역의 기계적 강도는 다공도가 서로 다른 층부분들을 형성함으로써 불균일하게 하고 있는 것을 특징으로 하는 복합부재의 분리방법.
  6. 제 1항에 있어서, 상기 분리영역의 다공도는 중앙부보다 주변부에서 높게 설정되어 있는 것을 특징으로 하는 복합부재의 분리방법.
  7. 제 1항에 있어서, 상기 기계적 강도는 상기 분리영역에서 두께가 서로 다른 부분들을 형성함으로써 불균일하게 하고 있는 것을 특징으로 하는 복합부재의 분리방법.
  8. 제 5항에 있어서, 상기 다공질층이 중앙부보다 주변부에서 두껍게 형성되어 있는 것을 특징으로 하는 복합부재의 분리방법.
  9. 제 1항에 있어서, 상기 분리영역은 기계적 강도가 다른 복수의 층으로 이루어져 있는 것을 특징으로 하는 복합부재의 분리방법.
  10. 제 1항에 있어서, 상기 분리영역은 다공도가 높은 층과 다공도가 낮은 층으로 이루어져 있는 것을 특징으로 하는 복합부재의 분리방법.
  11. 제 10항에 있어서, 다공도가 높은 상기 층의 다공도는 중앙부보다 주변부에서 높게 되어 있는 것을 특징으로 하는 복합부재의 분리방법.
  12. 제 10항에 있어서, 다공도가 낮은 상기 층의 두께는 중앙부보다 주변부에서 두껍게 설정되어 있고, 다공도가 높은 상기 층의 다공도는 중앙부보다 주변부에서 높게 설정되어 있는 것을 특징으로 하는 복합부재의 분리방법.
  13. 제 12항에 있어서, 다공도가 낮은 상기 층의 두께는 양극화성의 전류밀도를 면내에서 변화시킴으로써 기체의 중앙부보다 주변부에서 두껍게 설정되어 있는 것을 특징으로 하는 복합부재의 분리방법.
  14. 제 13항에 있어서, 양극화성시, 화성되는 기체의 근방에 있어서의 양극화성액중의 이온전류가 흐르는 단면적을 상기 제 1기체의 면적보다도 크게 함으로써, 상기 기체 주변부에 유입하는 화성전류의 면밀도를 상기 기체중앙에 유입하는 화성전류의 면밀도보다도 크게 하고, 상기 다공도가 작은 층의 기체주변부의 두께를 기체중앙부보다 두껍게 하고, 이에 의해 그 후에 형성하는 상기 다공도가 큰 층의 기체주변부의 다공도를 기체중앙부의 다공도보다 크게 하는 것을 특징으로 하는 복합부재의 분리방법.
  15. 제 13항에 있어서, 상기 양극화성되는 제 1기체근방에 제 1기체표면에 유입하는 이온전류분포를 제어하는 전류가이드를 형성해서, 상기 다공도가 작은 층의 두께를 면내에서 변화시키는 것을 특징으로 하는 복합부재의 분리방법.
  16. 제 1항에 있어서, 상기 분리영역은 이온주입에 의해 형성된 미소기포(microcavity)를 얻을 수 있는 층인 것을 특징으로 하는 복합부재의 분리방법.
  17. 제 1항에 있어서, 기체주변부의 이온주입량을 기체중앙부보다 높게 하는 것을 특징으로 하는 복합부재의 분리방법.
  18. 제 1항에 있어서, 상기 분리방법에서 파열을 발생시키기 위하여 유체가 분사되는 것을 특징으로 하는 복합부재의 분리방법.
  19. 제 18항에 있어서, 상기 유체를 분사하는 방법으로서, 고압의 수류를 노즐로부터 분출하는 워터제트법을 사용하는 것을 특징으로 하는 복합부재의 분리방법.
  20. 제 18항에 있어서, 상기 복합부재의 측면은, 유체를 받아서 분리영역을 밀어넓히는 방향의 힘을 발생시키는 오목부로 이루어진 것을 특징으로 하는 복합부재의 분리방법.
  21. 제 1항에 있어서, 제 1기체는, 단결정실리콘기판을 부분적으로 다공질화 함으로써 다공질단결정실리콘층을 형성하고, 이 다공질단결정실리콘층상에 비다공질단결정실리콘층을 에피택셜성장시킴으로써 형성되는 것을 특징으로 하는 복합부재의 분리방법.
  22. 제 21항에 있어서, 상기 제 1기체와 제 2기체는 절연층을 개재해서 접합되고, 상기 절연층은 상기 제 1기체의 비다공질단결정실리콘의 표면을 산화함으로써 형성되는 것을 특징으로 하는 복합부재의 분리방법.
  23. 제 1항에 있어서, 단결정반도체로 이루어진 제 1기체의 소정의 깊이에 이온을 주입함으로써, 상기 분리영역으로서 미소기포층을 얻을 수 있는 이온주입층을 형성하는 공정, 상기 제 1기체와 제 2기체를 상기 제 1기체의 이온을 주입한 면이 안쪽에 위치하는 복합부재를 얻을 수 있도록 접합하는 공정, 및 상기 복합부재의 측면에 유체를 분사함으로써 상기 복합부재를 분리하는 공정을 가진 것을 특징으로 하는 복합부재의 분리방법.
  24. 제 1항에 있어서, 상기 복합부재의 측면은, 유체를 받아서 이온주입층을 밀어넓히는 방향의 힘을 발생시키는 오목부로 이루어진 것을 특징으로 하는 복합부재의 분리방법.
  25. 제 23항에 있어서, 상기 이온주입층은 상기 접합계면보다 낮은 기계적 강도를 가진 것을 특징으로 하는 복합부재의 분리방법.
  26. 제 1항에 있어서, 상기 주변부의 다공도와 다공도의 최소치와의 차이는 5%이상인 것을 특징으로 하는 복합부재의 분리방법.
  27. 제 1항에 있어서, 상기 주변부의 다공도와 다공도의 최소치와의 차이는 10%이상인 것을 특징으로 하는 복합부재의 분리방법.
  28. 제 1항에 있어서, 상기 주변부의 다공도는 20%이상과 80%이하의 범위에서 선택되는 것을 특징으로 하는 복합부재의 분리방법.
  29. 제 1항에 있어서, 상기 주변부의 다공도는 35%이상과 80%이하의 범위에서 선택되는 것을 특징으로 하는 복합부재의 분리방법.
  30. 제 1항에 있어서, 상기 중앙부의 다공도는 5%이상과 35%이하의 범위에서 선택되는 것을 특징으로 하는 복합부재의 분리방법.
  31. 제 1항에 있어서, 상기 중앙부의 다공도는 5%이상과 20%이하의 범위에서 선택되는 것을 특징으로 하는 복합부재의 분리방법.
  32. 제 1항에 있어서, 상기 분리영역은 상기 주변부보다 큰 높은 기계적 강도를 가진 부분으로 이루어진 것을 특징으로 하는 복합부재의 분리방법.
  33. 제 1항에 있어서, 상기 분리영역은 상기 복합부재의 중심으로부터 벗어난 위치에 높은 기계적 강도를 가진 부분으로 이루어진 것을 특징으로 하는 복합부재의 분리방법.
  34. 제 1항에 의한 분리방법을 사용하는 반도체기체의 제조방법.
  35. 제 1기체와 제 2기체가 서로 접합된 복합부재를, 접합면과는 다른 개소로서 상기 복합부재의 내부에 형성된 분리영역에서 복수의 부재로 분리하는 공정을 포함한 반도체기체의 제조방법에 있어서,
    상기 분리영역의 기계적 강도는, 상기 접합면을 따른 방향으로 불균일하고 또한 상기 접합면의 기계적 강도보다 낮으며, 상기 분리영역의 주변부의 기계적 강도는 국부적으로 약한 것을 특징으로 하는 반도체기체의 제조방법.
  36. 삭제
  37. 제 35항에 있어서, 상기 분리영역은 양극화성에 의해 형성된 다공질층인 것을 특징으로 하는 반도체기체의 제조방법.
  38. 제 35항에 있어서, 상기 복합부재는 실질적으로 원반형상을 가지며, 상기 분리영역의 기계적 강도는 상기 복합부재의 중앙부에서 높고, 주변부에서 낮으며, 원주방향을 따라서 실질적으로 균일한 것을 특징으로 하는 반도체기체의 제조방법.
  39. 제 35항에 있어서, 상기 분리영역의 기계적 강도는 다공도가 서로 다른 층부분들을 형성함으로써 불균일하게 하고 있는 것을 특징으로 하는 반도체기체의 제조방법.
  40. 제 35항에 있어서, 상기 분리영역의 다공도는 중앙부보다 주변부에서 높게하고 있는 것을 특징으로 하는 반도체기체의 제조방법.
  41. 제 35항에 있어서, 상기 기계적 강도는 상기 분리영역에서 두께가 서로 다른 부분들을 형성함으로써 불균일하게 하고 있는 것을 특징으로 하는 반도체기체의 제조방법.
  42. 제 37항에 있어서, 상기 다공질층이 중앙부보다 주변부에서 두껍게 형성되어 있는 것을 특징으로 하는 반도체기체의 제조방법.
  43. 제 35항에 있어서, 상기 분리영역은 기계적 강도가 다른 복수의 층으로 이루어져 있는 것을 특징으로 하는 반도체기체의 제조방법.
  44. 제 35항에 있어서, 상기 분리영역은 다공도가 높은 층과 다공도가 낮은 층으로 이루어져 있는 것을 특징으로 하는 반도체기체의 제조방법.
  45. 제 44항에 있어서, 다공도가 높은 상기 층의 다공도는 중앙부보다 주변부에서 높게 되어 있는 것을 특징으로 하는 반도체기체의 제조방법.
  46. 제 44항에 있어서, 다공도가 낮은 상기 층의 두께는 중앙부보다 주변부에서 두껍게 설정되어 있고, 다공도가 높은 상기 층의 다공도는 중앙부보다 주변부에서 높게 설정되어 있는 것을 특징으로 하는 반도체기체의 제조방법.
  47. 제 46항에 있어서, 다공도가 낮은 상기 층의 두께는 양극화성의 전류밀도를 면내에서 변화시킴으로써 기체의 중앙부보다 주변부에서 두껍게 설정되어 있는 것을 특징으로 하는 반도체기체의 제조방법.
  48. 제 47항에 있어서, 양극화성시, 화성되는 기체의 근방에 있어서의 양극화성액중의 이온전류가 흐르는 단면적을 상기 제 1기체의 면적보다도 크게 함으로써, 상기 기체 주변부에 유입하는 화성전류의 면밀도를 상기 기체중앙에 유입하는 화성전류의 면밀도보다도 크게 하고, 상기 다공도가 작은 층의 기체주변부의 두께를 기체중앙부보다 두껍게 하고, 이에 의해 그 후에 형성하는 상기 다공도가 큰 층의 기체주변부의 다공도를 기체중앙부의 다공도보다 크게 하는 것을 특징으로 하는 반도체기체의 제조방법.
  49. 제 47항에 있어서, 상기 양극화성되는 제 1기체근방에 제 1기체표면에 유입하는 이온전류분포를 제어하는 전류가이드를 형성해서, 상기 다공도가 작은 층의 두께를 면내에서 변화시키는 것을 특징으로 하는 반도체기체의 제조방법.
  50. 제 35항에 있어서, 상기 분리영역은 이온주입에 의해 형성된 미소기포(microcavity)를 얻을 수 있는 층인 것을 특징으로 하는 반도체기체의 제조방법.
  51. 제 35항에 있어서, 기체주변부의 이온주입량을 기체중앙부보다 높게 하는 것을 특징으로 하는 반도체기체의 제조방법.
  52. 제 35항에 있어서, 상기 분리영역에서 파열을 발생시키기 위하여 유체가 상기 분리영역의 근방에 분사되는 것을 특징으로 하는 반도체기체의 제조방법.
  53. 제 52항에 있어서, 상기 유체를 분사하는 방법으로서, 고압의 수류를 노즐로부터 분출하는 워터제트법을 사용하는 것을 특징으로 하는 반도체기체의 제조방법.
  54. 제 52항에 있어서, 상기 복합부재의 측면은, 유체를 받아서 분리영역을 밀어넓히는 방향의 힘을 발생시키는 오목부로 이루어진 것을 특징으로 하는 반도체기체의 제조방법.
  55. 제 35항에 있어서, 제 1기체는, 단결정실리콘기판을 부분적으로 다공질화 함으로써 다공질단결정실리콘층을 형성하고, 이 다공질단결정실리콘층상에 비다공질단결정실리콘층을 에피택셜성장시킴으로써 형성되는 것을 특징으로 하는 반도체기체의 제조방법.
  56. 제 55항에 있어서, 상기 제 1기체와 제 2기체는 절연층을 개재해서 접합되고, 상기 절연층은 상기 제 1기체의 비다공질단결정실리콘의 표면을 산화함으로써 형성되는 것을 특징으로 하는 반도체기체의 제조방법.
  57. 제 35항에 있어서, 단결정반도체로 이루어진 제 1기체의 소정의 깊이에 이온을 주입함으로써, 상기 분리영역으로서 미소기포층을 얻을 수 있는 이온주입층을 형성하는 공정, 상기 제 1기체와 제 2기체를 상기 제 1기체의 이온을 주입한 면이 안쪽에 위치하는 복합부재를 얻을 수 있도록 접합하는 공정, 및 상기 복합부재의 측면에 유체를 분사함으로써 상기 복합부재를 분리하는 공정을 가진 것을 특징으로 하는 반도체기체의 제조방법.
  58. 제 35항에 있어서, 상기 복합부재의 측면은, 유체를 받아서 이온주입층을 밀어넓히는 방향의 힘을 발생시키는 오목부로 이루어진 것을 특징으로 하는 반도체기체의 제조방법.
  59. 제 57항에 있어서, 상기 이온주입층은 상기 접합계면보다 낮은 기계적 강도를 가진 것을 특징으로 하는 반도체기체의 제조방법.
  60. 제 35항에 있어서, 상기 주변부의 다공도와 다공도의 최소치와의 차이는 5%이상인 것을 특징으로 하는 반도체기체의 제조방법.
  61. 제 35항에 있어서, 상기 주변부의 다공도와 다공도의 최소치와의 차이는 10%이상인 것을 특징으로 하는 반도체기체의 제조방법.
  62. 제 35항에 있어서, 상기 주변부의 다공도는 20%이상과 80%이하의 범위에서 선택되는 것을 특징으로 하는 반도체기체의 제조방법.
  63. 제 35항에 있어서, 상기 주변부의 다공도는 35%이상과 80%이하의 범위에서 선택되는 것을 특징으로 하는 반도체기체의 제조방법.
  64. 제 35항에 있어서, 상기 중앙부의 다공도는 5%이상과 35%이하의 범위에서 선택되는 것을 특징으로 하는 반도체기체의 제조방법.
  65. 제 35항에 있어서, 상기 중앙부의 다공도는 5%이상과 20%이하의 범위에서 선택되는 것을 특징으로 하는 반도체기체의 제조방법.
  66. 제 35항에 있어서, 상기 부분영역은 상기 주변부보다 큰 높은 기계적 강도를 가진 부분으로 이루어진 것을 특징으로 하는 반도체기체의 제조방법.
  67. 제 35항에 있어서, 상기 분리영역은 상기 복합부재의 중심으로부터 벗어난 위치에 높은 기계적 강도를 가진 부분으로 이루어진 것을 특징으로 하는 반도체기체의 제조방법.
  68. 제 1기체와 제 2기체가 서로 접합된 복합부재를, 접합면과는 다른 개소로서 상기 복합부재의 내부에 형성된 분리영역에서 복수의 부재로 분리하는 공정을 포함한 반도체기체의 제조방법에 있어서,
    상기 분리영역을, 양극화성에 의해 형성된 다공질층 또는 이온주입에 의해 형성된 이온주입층 중의 적어도 어느 하나로부터 제작하고, 상기 분리영역의 기계적 강도는 상기 복합부재의 접합계면의 기계적 강도 보다 낮고 또한 상기 분리영역의 주변부의 기계적 강도는 국부적으로 약해지도록, 상기 분리영역의 두께, 다공도, 이온주입량 중 적어도 어느 하나를, 상기 접합면을 따른 방향으로 불균일하게 하고, 상기 주변부에 분리력을 부여해서, 상기 주변부로부터 분리를 개시하는 것을 특징으로 하는 반도체기체의 제조방법.
  69. 제 35항에 있어서, 상기 주변부에 분리력을 부여해서, 상기 주변부로부터 분리를 개시하는 반도체기체의 제조방법.
  70. 제 35항에 있어서, 상기 주변부에 유체에 의한 분리력을 부여해서, 상기 주변부로부터 분리를 개시하는 반도체기체의 제조방법.
  71. 제 68항에 있어서, 상기 주변부에 분리력을 부여해서, 상기 주변부로부터 분리를 개시하는 반도체기체의 제조방법.
  72. 제 68항에 있어서, 상기 주변부에 의한 분리력을 부여해서, 상기 주변부로부터 분리를 개시하는 반도체기체의 제조방법.
KR1019990005455A 1998-02-18 1999-02-18 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법 KR100351024B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-35820 1998-02-18
JP3582098 1998-02-18

Publications (2)

Publication Number Publication Date
KR19990072744A KR19990072744A (ko) 1999-09-27
KR100351024B1 true KR100351024B1 (ko) 2002-08-30

Family

ID=12452596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990005455A KR100351024B1 (ko) 1998-02-18 1999-02-18 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법

Country Status (9)

Country Link
US (2) US6342433B1 (ko)
EP (1) EP0938129B1 (ko)
KR (1) KR100351024B1 (ko)
CN (1) CN1175498C (ko)
AT (1) ATE322080T1 (ko)
DE (1) DE69930583T2 (ko)
MY (1) MY118019A (ko)
SG (1) SG81964A1 (ko)
TW (1) TW437078B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101568898B1 (ko) 2008-10-30 2015-11-12 코닝 인코포레이티드 방향성 박리를 사용한 반도체 온 절연체 구조를 생성하기 위한 방법 및 장치

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2233127C (en) 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
TW508690B (en) * 1999-12-08 2002-11-01 Canon Kk Composite member separating method, thin film manufacturing method, and composite member separating apparatus
FR2802346B1 (fr) * 1999-12-13 2002-02-08 Upsys Probe Technology Sas Connecteur de test de haute densite d'interconnexion destine notamment a la verification de circuits integres
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
TW553891B (en) * 2001-08-15 2003-09-21 Reveo Inc MEMS and method of manufacturing
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
WO2003058725A1 (en) * 2002-01-02 2003-07-17 Reveo, Inc. Photovoltaic cell and method of manufacture of photovoltaic cells
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
TWI242796B (en) 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103855A (ja) 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
WO2005013355A1 (en) * 2003-08-04 2005-02-10 S.O.I.Tec Silicon On Insulator Technologies Method of detaching a semiconductor layer
FR2858715B1 (fr) 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
EP2002475B1 (de) * 2006-03-14 2016-05-04 Institut Für Mikroelektronik Stuttgart Verfahren zum herstellen einer integrierten schaltung
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2902926B1 (fr) 2006-06-22 2008-10-24 Commissariat Energie Atomique Procede et dispositif de suivi d'un traitement thermique d'un substrat microtechnologique.
US8148629B2 (en) * 2006-09-11 2012-04-03 Silicon China (Hk) Limited Method and structure for hydrogenation of porous monocrystalline silicon substrates
US8153887B2 (en) * 2006-09-11 2012-04-10 Silicon China (HK) Ltd. Method and structure for hydrogenation of silicon substrates with shaped covers
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US8143514B2 (en) * 2007-09-11 2012-03-27 Silicon China (Hk) Limited Method and structure for hydrogenation of silicon substrates with shaped covers
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US7816225B2 (en) * 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US20110155182A1 (en) * 2009-12-29 2011-06-30 First Solar, Inc. High pressure cleaner
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
KR101289140B1 (ko) * 2010-09-28 2013-07-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
CN102122691B (zh) * 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
CN102064186A (zh) * 2010-11-15 2011-05-18 王楚雯 半导体结构及其形成方法
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
CN102231408B (zh) * 2011-07-04 2015-04-08 无锡成敏光伏技术咨询有限公司 层转移太阳能电池的制造方法
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
TWI777433B (zh) * 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9443869B2 (en) * 2013-11-05 2016-09-13 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for a semiconductor structure having multiple semiconductor-device layers
US9523158B2 (en) * 2014-02-07 2016-12-20 Applied Materials, Inc. Methods and apparatus for forming semiconductor
CN103887157B (zh) 2014-03-12 2021-08-27 京东方科技集团股份有限公司 光学掩膜板和激光剥离装置
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
DE102015210384A1 (de) * 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
JP6991673B2 (ja) * 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
US11626371B2 (en) * 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
CN117133637B (zh) * 2023-10-26 2024-04-02 青禾晶元(天津)半导体材料有限公司 提升碳化硅复合衬底有效面积的方法及碳化硅复合衬底

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3177084D1 (en) 1980-04-10 1989-09-21 Massachusetts Inst Technology Method of producing sheets of crystalline material
JPS628100A (ja) 1985-07-04 1987-01-16 今野　富夫 元素の生成方法とその装置
SG59963A1 (en) 1990-08-03 1999-02-22 Canon Kk Semiconductor member and process for preparing semiconductor member
JPH06112451A (ja) 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Ｓｏｉ基板の製造方法
JPH0799295A (ja) 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JPH09263500A (ja) 1996-01-22 1997-10-07 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉウェーハの剥がし治具
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2752332B1 (fr) 1996-08-12 1998-09-11 Commissariat Energie Atomique Dispositif de decollement de plaquettes et procede de mise en oeuvre de ce dispositif
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
KR100218347B1 (ko) * 1996-12-24 1999-09-01 구본준 반도체기판 및 그 제조방법
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
SG63832A1 (en) 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
US6143628A (en) 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101568898B1 (ko) 2008-10-30 2015-11-12 코닝 인코포레이티드 방향성 박리를 사용한 반도체 온 절연체 구조를 생성하기 위한 방법 및 장치

Also Published As

Publication number Publication date
DE69930583D1 (de) 2006-05-18
CN1175498C (zh) 2004-11-10
DE69930583T2 (de) 2006-12-28
KR19990072744A (ko) 1999-09-27
EP0938129A1 (en) 1999-08-25
US20020093047A1 (en) 2002-07-18
ATE322080T1 (de) 2006-04-15
MY118019A (en) 2004-08-30
EP0938129B1 (en) 2006-03-29
CN1228607A (zh) 1999-09-15
SG81964A1 (en) 2001-07-24
TW437078B (en) 2001-05-28
US6342433B1 (en) 2002-01-29
US6597039B2 (en) 2003-07-22

Similar Documents

Publication Publication Date Title
KR100351024B1 (ko) 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법
KR100283373B1 (ko) 반도체부재 및 그 제조방법
KR100370914B1 (ko) 분리장치, 분리방법 및 반도체기판의 제조방법
KR100420311B1 (ko) 복합부재와 그 분리방법, 접합적층기판과 그 분리방법,이설층의 이설방법 및 ｓｏｉ기판의 제조 방법
KR100371450B1 (ko) 기판 및 그의 제조방법
KR100225699B1 (ko) Soi기판의 제조방법 및 제조장치
KR100433057B1 (ko) 복합부재분리방법, 박막제조방법, 및 복합부재분리장치
KR20060007428A (ko) 기판, 그 제조방법, 및 반도체 디바이스
JP4323577B2 (ja) 分離方法および半導体基板の製造方法
TWI242796B (en) Substrate and manufacturing method therefor
JP2000349267A (ja) 半導体部材の作製方法
KR19990068239A (ko) Ｓｏｉ기판의 재생방법 및 재생기판
US20040152319A1 (en) Processing apparatus for processing substrate by process solution
JP3031904B2 (ja) 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JP2001230393A (ja) 複合部材の分離方法及び薄膜の製造方法並びに複合部材の分離装置
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP2004103600A (ja) 基板及びその製造方法
JP4272796B2 (ja) 基板の処理方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
JP2005347301A (ja) 基板の作製方法
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JP2004103801A (ja) 基板及びその製造方法
JPH11243040A (ja) 試料の分離装置及び分離方法並びに基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130726

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150727

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee