JP2004103801A - 基板及びその製造方法 - Google Patents
基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004103801A JP2004103801A JP2002263138A JP2002263138A JP2004103801A JP 2004103801 A JP2004103801 A JP 2004103801A JP 2002263138 A JP2002263138 A JP 2002263138A JP 2002263138 A JP2002263138 A JP 2002263138A JP 2004103801 A JP2004103801 A JP 2004103801A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- region
- crystal silicon
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】表面の平坦性が高く部分的な絶縁層の端部やその近傍の領域を有効に使用することができる基板の製造方法を提供する。
【解決手段】単結晶シリコン基板101を用意し、その表面に分離層102を形成し、その上に単結晶シリコン層103aを形成する。次いで、単結晶シリコン層103a中の酸素イオン等の注入により部分的な絶縁層104を形成する。次いで、単結晶シリコン層103a上に第2単結晶シリコン層105を形成し、第1基板110bを得る。次いで、この第1基板110bの表面に第2基板120を結合させて結合基板130を作製し、その結合基板130を分離層102の部分で2枚の基板に分割する。
【選択図】図2D
【解決手段】単結晶シリコン基板101を用意し、その表面に分離層102を形成し、その上に単結晶シリコン層103aを形成する。次いで、単結晶シリコン層103a中の酸素イオン等の注入により部分的な絶縁層104を形成する。次いで、単結晶シリコン層103a上に第2単結晶シリコン層105を形成し、第1基板110bを得る。次いで、この第1基板110bの表面に第2基板120を結合させて結合基板130を作製し、その結合基板130を分離層102の部分で2枚の基板に分割する。
【選択図】図2D
Description
【0001】
【発明の属する技術分野】
本発明は、基板及びその製造方法に係り、特に、内部に部分的な絶縁層を有する基板及びその製造方法に関する。
【0002】
【従来の技術】
近年、絶縁層上に半導体層を有する基板が注目されている。このような基板は、Semiconductor−On−Insulator基板又はSilicon−On−Insulator基板と呼ばれる。後者は、Semiconductor−On−Insulator基板のうち半導体体層がシリコンで構成される基板である。Semiconductor−On−Insulator基板及びSilicon−On−Insulator基板は、共にSOI基板と呼ばれる。
【0003】
SOI基板の1つとして、半導体層或いはシリコン層の下の全体領域ではなく、部分的な領域にのみ絶縁層を有する基板(以下では、このような基板を部分SOI基板と呼ぶ)が提案されている。このような提案の1つとして、SIMOX法を応用した方法がある。この方法を部分SIMOX法と呼ぶことにする。
【0004】
図1は、部分SIMOX法によって製造される部分SOI基板である。図1において、単結晶シリコン基板30は、領域10において内部に部分的な絶縁層40を有する。部分的な絶縁層40を内部に有する領域10はSOI領域であり、部分的な絶縁層40を内部に有しない領域は非SOI領域である。部分SIMOX法では、領域20をマスクした状態で領域10に対して選択的に酸素イオンを注入し、その後、熱処理することにより、部分SOI基板を得ることができる。
【0005】
【発明が解決しようとする課題】
上記の部分SIMOX法では、単結晶シリコン基板30に酸素イオンを注入し、この酸素イオンとシリコンとを反応させて部分的な絶縁層40としてSiO2層を形成するので、部分的な絶縁層40上の領域において単結晶シリコン基板30の表面が盛り上がる。このような隆起により部分SOI基板は、その表面に凹凸を生じる。このような凹凸が存在すると、露光工程において、部分SOI基板の全領域を露光装置の投影光学系の深度内に収めることができず、焦点ずれを引き起こす。そこで、部分SOI基板の表面を研磨により平坦化する方法が必要となるが、この場合、SOI領域のSOI層の膜厚を所望の膜厚に制御するとともに、部分SOI基板の全面を平坦化するためには、高い研磨精度が要求される。
【0006】
さらに、部分SIMOX法においては、部分的な絶縁層40の形成時に単結晶シリコンの酸化による堆積膨張が起こるために、部分的な絶縁層40の端部の上方の領域Aにおいて単結晶シリコンに強い歪みが加わる。したがって、このような領域Aやその近傍は、デバイスを形成するための有効領域として使用することができない。
【0007】
本発明は、上記の考察を基礎としてなされたものであり、例えば、表面の平坦性が高い基板、及び/又は、部分的な絶縁層の端部やその近傍の領域を有効に使用することができる基板の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、基板の製造方法に係り、該方法は、内部に部分的な絶縁層が形成するためのイオンを第1基板の全領域のうち一部の領域に注入して前記第1基板の内部にイオン注入領域を形成する工程と、前記第1基板に第2基板を結合させて結合基板を作製する工程とを含むことを特徴とする。
【0009】
本発明の好適な実施の形態によれば、前記方法は、前記第1基板を前記第2基板に結合させる際、又は、結合させる前、又は、結合させた後に、熱処理により前記イオン注入領域を前記部分的な絶縁層に変化させる工程を更に含むことが好ましい。
【0010】
本発明の好適な実施の形態によれば、前記方法は、前記部分的な絶縁層上に所定厚の層が残るように、前記結合基板から前記第1基板の一部を除去する工程を更に含むことが好ましい。
【0011】
本発明の好適な実施の形態によれば、前記第1基板を作製する工程では、前記第1基板として、前記イオン注入領域の下方であって前記イオン注入領域と離隔した位置に分離層を有する基板を作製し、前記方法は、前記結合基板を前記第1基板中に形成されている前記分離層の部分で分割する工程を更に含むことが好ましい。
【0012】
本発明の好適な実施の形態によれば、前記方法は、前記イオン注入領域を形成する工程の前に、前記第1基板の表面に前記分離層を形成する工程と、前記分離層の上に第1半導体層を形成する工程とを含み、前記イオン注入領域を形成する工程では、前記第1半導体層中に前記イオン注入領域を形成することが好ましい。
【0013】
本発明の好適な実施の形態によれば、前記方法は、前記イオン注入領域を形成する工程の後に、前記第1半導体層の上に第2半導体層を形成する工程を更に含むことが好ましい。ここで、前記方法は、前記第2半導体層が形成された前記第1基板の表面を平坦化する工程を更に含むことが好ましい。
【0014】
本発明の好適な実施の形態によれば、前記イオン注入領域を形成する工程では、前記第1基板に酸素、又は、窒素、又は、酸素及び窒素をイオン注入することが好ましい。
【0015】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【0016】
図2A〜図2Hは、本発明の好適な実施の形態に係る基板製造方法を説明するための図である。図2Aに示す工程では、単結晶シリコン基板(シード基板)101を準備し、次いで、図2Bに示す工程では、単結晶シリコン基板101の表面に分離層102を形成する。この分離層102としては、例えば、単結晶シリコン基板101の表面を陽極化成することにより形成することができる多孔質層が好適である。陽極化成は、例えば、フッ化水素酸を含む電解液中に陽極及び陰極を配置し、それらの電極の間に単結晶シリコン基板101を配置し、それらの電極間に電流を流すことにより実施することができる。多孔質層は、互いに多孔度が異なる2以上の層で構成されてもよい。
【0017】
次いで、図2Cに示す工程では、分離層102上にエピタキシャル成長法により単結晶シリコン層(第1半導体層)103を形成する。ここで、エピタキシャル成長法によれば、良質の単結晶シリコン層103を形成することができる。これにより、内部に分離層102を有し、その上に単結晶シリコン層103を有する第1基板110が得られる。
【0018】
ここで、図2B及び図2Cに示す方法に代えて、例えば、図2Aに示す状態の単結晶シリコン基板101に対してその表面から所定深さの部分に水素イオン等のイオンを打ち込み、これにより分離層102としてイオン注入層を形成する方法を採用してもよい。この場合、分離層102から見て表面側に存在する部分は、単結晶シリコン層103として機能する。
【0019】
また、ここでは、分離層102上に単結晶シリコン層を形成する例を中心として説明するが、分離層102上には他の材料からなる半導体層を形成することもできる。
【0020】
次いで、図2Dに示す工程では、まず、第1基板110の全面のうち所定領域に対して、例えば、酸素、又は、窒素、又は、酸素及び窒素をイオン注入して単結晶シリコン層103中にイオン注入領域(図示の”104”で示す領域)を形成する。次いで、熱処理工程を実施することにより、イオン注入領域中の注入イオンを単結晶シリコンと反応させて単結晶シリコン層103中に部分的な絶縁層104を形成する。ここで、イオン注入は、例えば、単結晶シリコン層103上に、部分的な絶縁層104を形成すべき領域に開口部を有するマスク材を形成し、該開口部を通して実施することができる。
【0021】
イオン注入に付随する熱処理は、イオン注入と同時に実施してもよいし、イオン注入が完了した後であって図2Fに示す結合工程の前に実施していも良いし、該結合工程の際に実施してもよいし、該結合工程の後に実施してもよい。
【0022】
部分的な絶縁層104又はそれを形成するためのイオン注入層は、単結晶シリコン層103の内部であって、かつ、分離層102の上面から所定距離だけ離れた位置に形成される。
【0023】
次いで、図2Eに示す工程では、内部に部分的な絶縁層104が形成された単結晶シリコン層(第1半導体層)103aの上に単結晶シリコン層(第2半導体層)105を形成する。単結晶シリコン層105の形成は、既に単結晶シリコン層103a中に部分的な絶縁層104が形成されている場合に特に有効であり、第1単結晶シリコン層103a上に第2単結晶シリコン層105を形成することにより、第1単結晶シリコン層103aの表面の凹凸を緩和し第1基板110bの表面の平坦性を高めることができる。
【0024】
ここで、第1半導体層と第2半導体層は、同一材料で同一の結晶構造を持つように形成することが好ましいが、例えば、両者を異なる材料で構成することもできるし、同一材料であるが異なる結晶構造を持つように形成することもできる。
【0025】
部分的な絶縁層104及び単結晶シリコン層(第2半導体層)105を形成した後に、該単結晶シリコン層105の表面を平坦化する平坦化工程を実施することが好ましい。このような平坦化工程では、例えばCMP(Chemical Mechanical Polish)を採用することができる。このような平坦化工程により、続く結合工程(図2F)において第2基板に結合させるべき第1基板110bの表面を平坦化し、第1基板110bと第2基板との密着性を向上させることができる。
【0026】
次いで、2Fに示す工程では、第1基板110bの表面に第2基板(ハンドル基板)120を結合させて、結合基板(はり合わせ基板)130を形成する。なお、結合に先立って、第1基板110bの表面に熱酸化法等によりSiO2層(絶縁層)を形成してもよい。第2基板120としては、典型的には、単結晶シリコン基板又はその表面にSiO2層等の絶縁層を形成した基板を採用することができる。しかしながら、第2基板20は、それ以外の基板、例えば、絶縁性基板(例えば、ガラス基板等)であってもよい。
【0027】
ここで、第1基板110bと第2基板120との結合強度を高めるために、結合基板130に熱処理を施してもよい。また、この熱処理を、結合強度の向上の他、部分的な絶縁層104を形成すること(図2Dに示す工程で注入されたイオンを単結晶シリコン層103aと反応させて部分的な絶縁層104を形成すること)を目的として実施していもよい。
【0028】
図2Gに示す工程では、結合基板130を分離層102の部分で切断することにより2枚の基板に分割する。この分割は、例えば、流体を使って行うことができる。流体を使う方法としては、例えば、流体(液体又は気体)の噴流を形成してこれを分離層102に打ち込む方法や、流体の静圧を利用する方法等が好適である。前者の方法において、流体として水を利用する方法は、ウォータージェット法と呼ばれる。更に、上記の分割は、例えば、結合基板130に熱処理を施すことによっても実施することができる。このような熱処理による分割は、分離層102としてイオン注入層を形成した場合に特に有効である。更に、上記の分割は、例えば、固体の楔等の部材を分離層102に挿入することによっても実施することができる。
【0029】
ここで、上記のような分割方法の他、結合基板130をその裏面(露出面)から研削、研磨し、部分的な絶縁層104上に所定厚の単結晶シリコン層を残す研削・研磨方法を採用してもよい。なお、この場合、必ずしも分離層102を予め形成する必要はない。
【0030】
図2Hに示す工程では、第2基板120の単結晶シリコン層103a上に残っている分離層102bをエッチング液等を使って除去する。このとき、単結晶シリコン層103aをエッチングストップ層として利用すればよい。その後、必要に応じて、水素アニール工程、研磨工程等の平坦化工程を実施して基板表面を平坦化してもよい。
【0031】
以上の方法により、図3に示すような半導体基板(部分SOI基板)140が得られる。図3に示す半導体基板140は、SOI領域141と非SOI領域142とを有する。SOI領域141は、表面に薄い単結晶シリコン層(第1半導体層)103aを有し、その下に部分的な絶縁層104を有し、SOI基板と同様の特性を有する。非SOI領域142は、内部に絶縁層(埋め込み絶縁層)を有せず、バルクの単結晶シリコンと同様の特性を有する。
【0032】
この実施の形態によれば、第1基板110bにおける分離層102と単結晶シリコン層103aとの境界(或いは、第1基板110bにおける単結晶シリコン層103a)が、結合工程(図2F)、分割工程(図2G)及び残留多孔質層の除去工程(図2H)を経て、最終的に半導体基板140の表面となる。したがって、表面の平坦性が高い部分SOI基板140を容易に得ることができる。一方、図1に示す従来方法による半導体基板は、部分的な絶縁層の形成に起因する凹凸が表面に形成され、この凹凸を除去するために精密な研磨工程が要求される。
【0033】
また、この実施の形態によれば、図2Dに示す工程(より正確には、部分的な絶縁層104を形成する工程)において、部分的な絶縁層104の端部と第1基板110aとの間の領域の単結晶シリコンに歪みが加わるものの、該端部と分離層102との間の領域(最終的な半導体基板140において部分的な絶縁層140の端部と表面との間になる領域)に加わる歪みは従来の部分SIMOX法と比べてかなり小さくなる。したがって、この実施の形態によれば、半導体基板140の全領域を有効に利用することができる。
【0034】
この実施の形態によって製造され得る半導体基板140は、例えば、SOI領域141には論理回路を形成し、非SOI領域142にはトレンチ型キャパシタを有するDRAMを形成するアプリケーションに有用である。或いは、この半導体基板140は、SOI領域141にはDRAMのメモリセルトランジスタや論理回路を形成し、非SOI領域142にはDRAMのメモリセルキャパシタを形成するアプリケーションに有用である。DRAMを形成するために使用される半導体基板140におけるSOI領域及び非SOI領域の単結晶シリコン層の厚さの一例を挙げると、SOI領域では約100nm、非SOI領域では数ミクロン〜10ミクロン程度である。
【0035】
図2Fに示す工程に先立って第1基板110bの表面に絶縁層106を形成した場合、又は、第2基板120として表面に絶縁層106を有する第2基板120を採用した場合は、最終的に図4に示すような半導体基板(変形SOI基板)150が得られる。図4に示す半導体基板150は、単結晶シリコン層(第1半導体層)103aの下に部分的な絶縁層14aを有し、その下に離隔して全面の絶縁層106を有する基板となる。部分的な絶縁層104を有しない領域は、部分的な絶縁層104を有する領域に対して厚いSOI層(以下、このような領域を厚SOI領域と呼ぶ)を有する。このような構造によれば、部分的な絶縁層104を有しない領域に形成されるデバイスについても、バルクシリコンから誘電分離することができる。
【0036】
[実施例]
以下、本発明の好適な実施例を挙げる。
【0037】
(実施例1)
まず、比抵抗0.01〜0.02Ω・cmのP型又はN型の第1の単結晶Si基板101を準備した(図2Aに示す工程に相当)。
【0038】
次いで、第1の単結晶Si基板101を陽極化成溶液中において陽極化成して、分離層102としての多孔質Si層を形成した。陽極化成条件は、以下の通りであった。
【0039】
電流密度:7(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:11(分)
多孔質Siの厚み:12(μm)
ここで、電流密度や、陽極化成溶液の濃度は、形成すべき分離層(多孔質Si層)102の厚さや構造等に応じて適宜変更し得る。電流密度は、0〜700mA/cm2の範囲が好ましく、陽極化成溶液の濃度は、1:10:10〜1:0:0の範囲が好ましい。
【0040】
多孔質Si層は、その上に高品質のエピタキシャルSi層を形成するため、及び、分離層として機能させるために有用である。なお、第1基板と第2基板とを結合させて結合基板を作製した後に、結合基板を研削して第1基板の部分を除去する場合には、多孔質Si層を分離層として使用する必要はない。
【0041】
陽極化成溶液は、HF含有液であればよく、エタノールを含まなくてもよい。しかしながら、エタノールは、基板表面から発生する気泡を除去するために有効であるので、陽極化成溶液に添加することが好ましい。このような気泡の除去機能を有する薬品としては、エタノールの他、例えば、メチルアルコール、イソプロピルアルコール等の他のアルコール類や、界面活性剤を挙げることができる。また、これらの薬品を添加する代わりに、超音波等の振動で気泡を基板表面から脱離させることも有効である。
【0042】
多孔質Si層の厚さは、上記の例に限られず、例えば、数百μm〜0.1μm程度の範囲で良好な結果を得ることができる。
【0043】
次いで、陽極化成後の基板を酸素雰囲気中400℃で1時間にわたって酸化させた。この酸化工程により多孔質Si層の孔の内壁は熱酸化膜で覆われた。
【0044】
次いで、多孔質Si層上にCVD(Chemical Vapor Deposition)法により0.8μm厚の単結晶Si層103をエピタキシャル成長させた(図2Cに示す工程に相当)。成長条件は、以下の通りであった。
【0045】
ソースガス:SiH2Cl2/H2
ガス流量:0.5/180 l/min
ガス圧力:80Torr
温度:950℃
成長速度:0.3μm/min
なお、この成長条件は、要求される単結晶Si層103の仕様に応じて適宜変更可能である。
【0046】
ここで、エピタキシャル成長工程に先立って、エピタキシャル装置内において水素雰囲気中で基板をベークして、及び/又は、エピタキシャル装置内の基板に極少量のSiソースを供給して、多孔質Si層の表面の孔を埋めて基板を平滑化してもよい。このような付加的な工程を実施することにより、多孔質Si層上に、欠陥密度が非常に少ない(104cm−2以下)エピタキシャル層を形成することができた。
【0047】
次いで、エピタキシャル層103の上に50nm厚のSiO2層を形成した(不図示)。このSiO2層は、部分的な絶縁層104を形成するためのイオン注入の際に第1基板の表面が荒れることを防止するために有効であるが、必ずしもこのようなSiO2層を形成する必要はない。
【0048】
次いで、SiO2層上にマスク材(SiN、SiO等が好適)を堆積して、その上に更にレジストを塗布し、非SOI領域(あるいは厚SOI領域)とする領域に開口が形成されるように、これらを順にパタニングした。なお、ここでは、第1基板と第2基板とを結合させる結合法(例えば、ELTRAN法(ETRANは、登録商標))を用いるので、パタニングは、正常なパターンの鏡像が形成されるように行う必要が有る。
【0049】
次いで、単結晶シリコン層103上に形成されたSiO2層パターンの開口部を通して、酸素イオン(O+)を180keVで第1基板110に注入した(図2Dに示す工程に相当)。このとき、注入量は2×1018cm−2、温度は550℃とした。この処理により、単結晶シリコン層103とその下の分離層102の上面との界面の近くに濃度ピークを有する酸素イオン注入層が形成された。
【0050】
次いで、第1基板110aをO2(10%)/Ar雰囲気中で1350℃の熱処理を4時間行った。これにより、酸素イオンを注入した領域は、分離層102上に、約450nm厚の単結晶シリコン層103a、約400nm厚の埋め込み酸化膜(部分的な酸化膜)104、約150nm厚の単結晶シリコン層103aを順に有する構造が得られた。
【0051】
ここで、酸素イオンの注入エネルギーを180keV、注入量を4×1017cm−2に変更して同様の実験を行ったところ、分離層102上に、約410nm厚の単結晶シリコン層103a、約85nm厚の埋め込み酸化膜(部分的な酸化膜)104、約350nm厚の単結晶シリコン層103aを順に有する構造が得られた。
【0052】
なお、酸素イオン注入の条件は、上記の例に限られず、埋め込み酸化膜104の下方(分離層側)及び上方(表面側)の双方に単結晶シリコン層が残留するように決定すればよい。
【0053】
次いで、第1基板110bの表面の酸化膜等を除去した後、第1基板110bの単結晶シリコン層103a上に更に単結晶シリコン層105をエピタキシャル成長させた(図2Eに示す工程に相当)。第2単結晶シリコン層105は、部分的な絶縁層104の形成により第1単結晶シリコン層103上に生じていた凹凸を解消することができる程度の厚さに形成することが好ましい。この実施例では、約10ミクロン厚の第2単結晶シリコン層105を形成することにより、凹凸が解消された。
【0054】
ここで、第2単結晶シリコン層105の堆積によっては凹凸が許容可能なレベルまで解消されない場合(例えば、第2単結晶シリコン層105の厚さが要求される仕様等により制限される場合)には、第1基板110bの表面を研磨(例えば、CMP;Chemical Mechanical Polish)等により平坦化することが好ましい。このような平坦化工程を実施した場合には、更に、平坦化工程による第1基板表面のダメージを除去するために、第1基板を洗浄及び/又はエッチングすることが好ましい。
【0055】
次いで、第1基板110bの表面と別に用意した第2のSi基板120の表面とを重ね合わせ、接触させた後、窒素雰囲気あるいは酸化雰囲気中において温度1100℃で1時間の熱処理をし、第1基板110bと第2基板120との結合強度を向上させた(図2Fに示す工程に相当)。これにより、結合基板130が得られた。
【0056】
第1基板110bの表面及び第2基板120の表面の少なくとも一方の上に酸化膜を形成した場合には、部分的な絶縁層104を有しない領域は、非SOI領域ではなく厚SOI領域となる(図4参照)。厚SOI領域のシリコン膜厚は、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、10ミクロンとすることができる。
【0057】
上記のような酸化膜を形成しない場合には、部分的な絶縁層104が存在しない領域は、SOI構造にはならず、エピタキシャルウエハと同じ構造になる(図3参照)。
【0058】
次いで、結合基板130の周辺部の隙間(2枚の基板110b、120のベベリングで構成された隙間)に向けて、結合基板130の結合界面に平行な方向に、ウォータージェット装置の0.1mmのノズルから50MPaの圧力で高圧の純水を噴射して、結合基板130を分離層102の部分で切断し、結合基板130を2枚の基板に分割した(図2Gに示す工程に相当)。ここで、純水の圧力は、例えば、数十〜100MPaであることが好ましい。
【0059】
この分割工程では、(1)ノズルから噴射される純水で構成される噴流(ジェット)がベベリングで構成された隙間に沿って移動するようにノズルを走査してもよいし、
(2)結合基板をウエハホルダで挟んで保持しながら自転させ、結合基板の全外周にわたってベベリングで構成された隙間に純水が注入されるようにしてもよいし、
(3)上記の(1)及び(2)を併用していもよい。
【0060】
その結果、元々第1基板110bに形成されていた第2単結晶シリコン層105、第1単結晶シリコン層103a、部分的な絶縁層104、及び多孔質Si層102の一部102bが、第2基板120側に移設された。第1基板101の表面には多孔質Si層102aのみが残った。
【0061】
結合基板をウォータージェット法で分割(分離)する代わりに、気体ジェットを利用してもよいし、結合基板の分離層に固体楔を挿入してもよいし、結合基板に引っ張り力やせん断力等の機械的な力を印加してもよいし、結合基板に超音波を印加してもよいし、他の方法を採用してもよい。
【0062】
更には、結合基板を分割せずに、結合基板を構成する2枚の基板のうち第1基体110bの裏面側から多孔質Si層までを研削、研磨、エッチング等で除去し、多孔質Siの全面を表出させてもよい。
【0063】
この際、
(1)結合基板の第1基板の露出面から多孔質Si層まで連続的に研削してもよいし、
(2)結合基板の第1基板の露出面から多孔質Si層の直前まで研削して、残りのバルクSiについては、RIE等のドライエッチング又はウェットエッチングで除去してもよいし、
(3)結合基板の第1基板の露出面から多孔質Si層の直前まで研削して、残りのバルクSiについては、研磨で除去してもよい。
【0064】
次いで、第2基板120上の最表面に移設された多孔質Si層102bを少なくとも49%弗化水素酸と30%過酸化水素水と水とが混合されたエッチング液で選択エッチングした(図2Hに示す工程に相当)。単結晶Si層103aはエッチングされずに残り、単結晶Si層103aをエッチ・ストップの材料として多孔質Si層102bが選択エッチングされて完全に除去された。選択エッチングでは、循環装置を併せ持った装置で超音波をON/OFFさせるとともにウエハを回転させながらエッチングすると、エッチングの不均一な分布を面内及び基板間で抑制することができる。また、エッチング液にアルコールや界面活性剤を混ぜることにより、反応気泡が表面に付着することに起因するエッチングむらを抑制することができる。
【0065】
非多孔質Si単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視することができる膜厚減少である。
【0066】
以上の工程により、表面に凹凸或いは段差のない部分SOI基板(すなわち、SOI領域と非SOI領域が混在した基板)が得られた。なお、図4に示すように内部の全領域に埋め込み絶縁層を形成した場合には、薄いSOI層を有するSOI領域(部分的な絶縁層を有する領域)と、厚いSOI層を有する厚SOI領域とが混在したSOI基板が得られる。
【0067】
得られた半導体基板140又は150の面内全面について100点を測定したところ、膜厚の均一性は445nm±3nmであった。
【0068】
透過電子顕微鏡による断面観察の結果、単結晶Si層103aには新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0069】
さらに、水素中で1100℃で熱処理(水素アニール)を1時間行い、表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均2乗粗さはおよそ0.2nmであり、通常市販されているSiウエハと同等であった。
【0070】
水素アニールの代わりに、CMP等の研磨によっても表面平坦化を行ってもよい。
【0071】
結合工程(はり合わせ工程)の前処理として、結合させる第1、第2基板のそれぞれの面の少なくとも一方にプラズマ処理をおこなうと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に処理された基板を水洗することが好ましい。
【0072】
なお、分割工程では、複数の結合基板(はり合わせ基板)をその面方向に並べて配置し、ウォータージェット装置のノズルを該面方向に沿って走査することにより、複数の結合基板を連続的に分割させることも可能である。
【0073】
更に、複数の結合基板をその面に垂直方向に並べてセットし、ウォータージェットのノズルにX−Yスキャンを持たせて、複数の結合に向けて順にウォータージェットを噴射し、複数の結合基板を自動で連続的に分割することも可能である。
【0074】
第1半導体層103(103a)、第2半導体層105としては、単結晶Si層に代えて、例えば、SiGe、GaAs、SiC、C等を形成してもよい。
【0075】
第2基板としては、例えば、シリコン基板の他、石英、サファイア、セラミック、カーボン、SiC等からなる基板を採用することもできる。
【0076】
(実施例2)
この実施例は、実施例1の改良例であり、陽極化成条件を除いて実施例1と同様である。
【0077】
この実施例では、準備した単結晶Si基板101に対して、HF含有溶液中において、次の陽極化成条件に従って陽極化成を行った。
(第1の陽極化成条件)
(第1段階)
電流密度:8(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:11(分)
多孔質Siの厚み:13(μm)
(第2段階)、
電流密度:22(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:2(分)
多孔質Siの厚み:3(μm)
或いは、
(第2の陽極化成条件)
(第1段階)
電流密度:8(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:5(分)
多孔質Siの厚み:6(μm)
(第2段階)、
電流密度:33(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:1.3(分)
多孔質Siの厚み:3(μm)
第1段階の陽極化成で形成される第1多孔質Si層は、その上に高品質のエピタキシャルSi層を形成させるために使用され、第2段階の陽極化成で第1多孔質Si層の下に形成される第2多孔質Siは、分離層として使用される。なお、結合基板を研削して第1基板を除去する場合には、多孔質Si層は、分離層としては用いられない。
【0078】
分離面(分離すべき面)を第1多孔質Si層と第2多孔質Si層との界面付近に制限することは、分離面の平坦化に効果があった。
【0079】
(実施例3)
実施例1及び実施例2に挙げた各方法で製造した図3に示す構造を有する半導体基板の非SOI領域に、トレンチキャパシタを有するDRAMを形成し、SOI領域に、論理回路を含む他のデバイスを形成した。実施例1及び実施例2に挙げた方法は、結合法であるので、製造される半導体基板の表面が平坦である。したがって、露光工程において、露光ショットの全域が投影光学系の深度内に収まり、局所的な焦点ずれ(基板表面の凹凸に起因する焦点ずれ)は起こらなかった。非SOI領域には、十分な厚さの単結晶シリコン層が形成されているので、トレンチキャパシタを形成する上で何ら障害がなかった。
【0080】
なお、上記の半導体基板は、DRAMを混載した集積回路以外の集積回路の形成にも有効である。
【0081】
(その他)
第1半導体層や第2半導体層を形成するためのエピタキシャル成長工程には、CVD法、MBE法、スパッタ法、液相成長法等の各種の成膜技術を適用することができる。
【0082】
分割後に残留する分離層(多孔質層、イオン注入層等)の選択エッチング工程には、上記の49%弗化水素酸と30%過酸化水素水と水との混同液の他、他の種々のエッチング液(例えば、フッ化水素酸、硝酸、酢酸の混合液)を適用することができる。
【0083】
【発明の効果】
本発明によれば、例えば、表面の平坦性が高い基板、及び/又は、部分的な絶縁層の端部やその近傍の領域を有効に使用することができる基板を製造することができる。
【図面の簡単な説明】
【図1】部分SIMOX法によって製造される部分SOI基板である。
【図2A】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2B】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2C】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2D】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2E】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2F】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2G】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2H】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図3】図2A〜図2Hに示す製造方法により製造され得る基板の構造を示す図である。
【図4】図2A〜図2Hに示す製造方法の変形例により製造され得る基板の構造を示す図である。
【符号の説明】
10 部分的な絶縁層を内部に有する領域
20 部分的な絶縁層を有しない領域
30 単結晶シリコン基板
40 部分的な絶縁層
A 歪みが加わる領域
101 単結晶シリコン基板(シード基板)
102、102a、102b 分離層
103、103a 単結晶シリコン層(第1半導体層)
104 部分的な絶縁層
105 単結晶シリコン層(第2半導体層)
110、110a、110b 第1基板
120 第2基板(ハンドル基板)
130 結合基板
140 部分SOI基板
141 SOI領域
142 非SOI領域
150 変形SOI基板
【発明の属する技術分野】
本発明は、基板及びその製造方法に係り、特に、内部に部分的な絶縁層を有する基板及びその製造方法に関する。
【0002】
【従来の技術】
近年、絶縁層上に半導体層を有する基板が注目されている。このような基板は、Semiconductor−On−Insulator基板又はSilicon−On−Insulator基板と呼ばれる。後者は、Semiconductor−On−Insulator基板のうち半導体体層がシリコンで構成される基板である。Semiconductor−On−Insulator基板及びSilicon−On−Insulator基板は、共にSOI基板と呼ばれる。
【0003】
SOI基板の1つとして、半導体層或いはシリコン層の下の全体領域ではなく、部分的な領域にのみ絶縁層を有する基板(以下では、このような基板を部分SOI基板と呼ぶ)が提案されている。このような提案の1つとして、SIMOX法を応用した方法がある。この方法を部分SIMOX法と呼ぶことにする。
【0004】
図1は、部分SIMOX法によって製造される部分SOI基板である。図1において、単結晶シリコン基板30は、領域10において内部に部分的な絶縁層40を有する。部分的な絶縁層40を内部に有する領域10はSOI領域であり、部分的な絶縁層40を内部に有しない領域は非SOI領域である。部分SIMOX法では、領域20をマスクした状態で領域10に対して選択的に酸素イオンを注入し、その後、熱処理することにより、部分SOI基板を得ることができる。
【0005】
【発明が解決しようとする課題】
上記の部分SIMOX法では、単結晶シリコン基板30に酸素イオンを注入し、この酸素イオンとシリコンとを反応させて部分的な絶縁層40としてSiO2層を形成するので、部分的な絶縁層40上の領域において単結晶シリコン基板30の表面が盛り上がる。このような隆起により部分SOI基板は、その表面に凹凸を生じる。このような凹凸が存在すると、露光工程において、部分SOI基板の全領域を露光装置の投影光学系の深度内に収めることができず、焦点ずれを引き起こす。そこで、部分SOI基板の表面を研磨により平坦化する方法が必要となるが、この場合、SOI領域のSOI層の膜厚を所望の膜厚に制御するとともに、部分SOI基板の全面を平坦化するためには、高い研磨精度が要求される。
【0006】
さらに、部分SIMOX法においては、部分的な絶縁層40の形成時に単結晶シリコンの酸化による堆積膨張が起こるために、部分的な絶縁層40の端部の上方の領域Aにおいて単結晶シリコンに強い歪みが加わる。したがって、このような領域Aやその近傍は、デバイスを形成するための有効領域として使用することができない。
【0007】
本発明は、上記の考察を基礎としてなされたものであり、例えば、表面の平坦性が高い基板、及び/又は、部分的な絶縁層の端部やその近傍の領域を有効に使用することができる基板の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、基板の製造方法に係り、該方法は、内部に部分的な絶縁層が形成するためのイオンを第1基板の全領域のうち一部の領域に注入して前記第1基板の内部にイオン注入領域を形成する工程と、前記第1基板に第2基板を結合させて結合基板を作製する工程とを含むことを特徴とする。
【0009】
本発明の好適な実施の形態によれば、前記方法は、前記第1基板を前記第2基板に結合させる際、又は、結合させる前、又は、結合させた後に、熱処理により前記イオン注入領域を前記部分的な絶縁層に変化させる工程を更に含むことが好ましい。
【0010】
本発明の好適な実施の形態によれば、前記方法は、前記部分的な絶縁層上に所定厚の層が残るように、前記結合基板から前記第1基板の一部を除去する工程を更に含むことが好ましい。
【0011】
本発明の好適な実施の形態によれば、前記第1基板を作製する工程では、前記第1基板として、前記イオン注入領域の下方であって前記イオン注入領域と離隔した位置に分離層を有する基板を作製し、前記方法は、前記結合基板を前記第1基板中に形成されている前記分離層の部分で分割する工程を更に含むことが好ましい。
【0012】
本発明の好適な実施の形態によれば、前記方法は、前記イオン注入領域を形成する工程の前に、前記第1基板の表面に前記分離層を形成する工程と、前記分離層の上に第1半導体層を形成する工程とを含み、前記イオン注入領域を形成する工程では、前記第1半導体層中に前記イオン注入領域を形成することが好ましい。
【0013】
本発明の好適な実施の形態によれば、前記方法は、前記イオン注入領域を形成する工程の後に、前記第1半導体層の上に第2半導体層を形成する工程を更に含むことが好ましい。ここで、前記方法は、前記第2半導体層が形成された前記第1基板の表面を平坦化する工程を更に含むことが好ましい。
【0014】
本発明の好適な実施の形態によれば、前記イオン注入領域を形成する工程では、前記第1基板に酸素、又は、窒素、又は、酸素及び窒素をイオン注入することが好ましい。
【0015】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【0016】
図2A〜図2Hは、本発明の好適な実施の形態に係る基板製造方法を説明するための図である。図2Aに示す工程では、単結晶シリコン基板(シード基板)101を準備し、次いで、図2Bに示す工程では、単結晶シリコン基板101の表面に分離層102を形成する。この分離層102としては、例えば、単結晶シリコン基板101の表面を陽極化成することにより形成することができる多孔質層が好適である。陽極化成は、例えば、フッ化水素酸を含む電解液中に陽極及び陰極を配置し、それらの電極の間に単結晶シリコン基板101を配置し、それらの電極間に電流を流すことにより実施することができる。多孔質層は、互いに多孔度が異なる2以上の層で構成されてもよい。
【0017】
次いで、図2Cに示す工程では、分離層102上にエピタキシャル成長法により単結晶シリコン層(第1半導体層)103を形成する。ここで、エピタキシャル成長法によれば、良質の単結晶シリコン層103を形成することができる。これにより、内部に分離層102を有し、その上に単結晶シリコン層103を有する第1基板110が得られる。
【0018】
ここで、図2B及び図2Cに示す方法に代えて、例えば、図2Aに示す状態の単結晶シリコン基板101に対してその表面から所定深さの部分に水素イオン等のイオンを打ち込み、これにより分離層102としてイオン注入層を形成する方法を採用してもよい。この場合、分離層102から見て表面側に存在する部分は、単結晶シリコン層103として機能する。
【0019】
また、ここでは、分離層102上に単結晶シリコン層を形成する例を中心として説明するが、分離層102上には他の材料からなる半導体層を形成することもできる。
【0020】
次いで、図2Dに示す工程では、まず、第1基板110の全面のうち所定領域に対して、例えば、酸素、又は、窒素、又は、酸素及び窒素をイオン注入して単結晶シリコン層103中にイオン注入領域(図示の”104”で示す領域)を形成する。次いで、熱処理工程を実施することにより、イオン注入領域中の注入イオンを単結晶シリコンと反応させて単結晶シリコン層103中に部分的な絶縁層104を形成する。ここで、イオン注入は、例えば、単結晶シリコン層103上に、部分的な絶縁層104を形成すべき領域に開口部を有するマスク材を形成し、該開口部を通して実施することができる。
【0021】
イオン注入に付随する熱処理は、イオン注入と同時に実施してもよいし、イオン注入が完了した後であって図2Fに示す結合工程の前に実施していも良いし、該結合工程の際に実施してもよいし、該結合工程の後に実施してもよい。
【0022】
部分的な絶縁層104又はそれを形成するためのイオン注入層は、単結晶シリコン層103の内部であって、かつ、分離層102の上面から所定距離だけ離れた位置に形成される。
【0023】
次いで、図2Eに示す工程では、内部に部分的な絶縁層104が形成された単結晶シリコン層(第1半導体層)103aの上に単結晶シリコン層(第2半導体層)105を形成する。単結晶シリコン層105の形成は、既に単結晶シリコン層103a中に部分的な絶縁層104が形成されている場合に特に有効であり、第1単結晶シリコン層103a上に第2単結晶シリコン層105を形成することにより、第1単結晶シリコン層103aの表面の凹凸を緩和し第1基板110bの表面の平坦性を高めることができる。
【0024】
ここで、第1半導体層と第2半導体層は、同一材料で同一の結晶構造を持つように形成することが好ましいが、例えば、両者を異なる材料で構成することもできるし、同一材料であるが異なる結晶構造を持つように形成することもできる。
【0025】
部分的な絶縁層104及び単結晶シリコン層(第2半導体層)105を形成した後に、該単結晶シリコン層105の表面を平坦化する平坦化工程を実施することが好ましい。このような平坦化工程では、例えばCMP(Chemical Mechanical Polish)を採用することができる。このような平坦化工程により、続く結合工程(図2F)において第2基板に結合させるべき第1基板110bの表面を平坦化し、第1基板110bと第2基板との密着性を向上させることができる。
【0026】
次いで、2Fに示す工程では、第1基板110bの表面に第2基板(ハンドル基板)120を結合させて、結合基板(はり合わせ基板)130を形成する。なお、結合に先立って、第1基板110bの表面に熱酸化法等によりSiO2層(絶縁層)を形成してもよい。第2基板120としては、典型的には、単結晶シリコン基板又はその表面にSiO2層等の絶縁層を形成した基板を採用することができる。しかしながら、第2基板20は、それ以外の基板、例えば、絶縁性基板(例えば、ガラス基板等)であってもよい。
【0027】
ここで、第1基板110bと第2基板120との結合強度を高めるために、結合基板130に熱処理を施してもよい。また、この熱処理を、結合強度の向上の他、部分的な絶縁層104を形成すること(図2Dに示す工程で注入されたイオンを単結晶シリコン層103aと反応させて部分的な絶縁層104を形成すること)を目的として実施していもよい。
【0028】
図2Gに示す工程では、結合基板130を分離層102の部分で切断することにより2枚の基板に分割する。この分割は、例えば、流体を使って行うことができる。流体を使う方法としては、例えば、流体(液体又は気体)の噴流を形成してこれを分離層102に打ち込む方法や、流体の静圧を利用する方法等が好適である。前者の方法において、流体として水を利用する方法は、ウォータージェット法と呼ばれる。更に、上記の分割は、例えば、結合基板130に熱処理を施すことによっても実施することができる。このような熱処理による分割は、分離層102としてイオン注入層を形成した場合に特に有効である。更に、上記の分割は、例えば、固体の楔等の部材を分離層102に挿入することによっても実施することができる。
【0029】
ここで、上記のような分割方法の他、結合基板130をその裏面(露出面)から研削、研磨し、部分的な絶縁層104上に所定厚の単結晶シリコン層を残す研削・研磨方法を採用してもよい。なお、この場合、必ずしも分離層102を予め形成する必要はない。
【0030】
図2Hに示す工程では、第2基板120の単結晶シリコン層103a上に残っている分離層102bをエッチング液等を使って除去する。このとき、単結晶シリコン層103aをエッチングストップ層として利用すればよい。その後、必要に応じて、水素アニール工程、研磨工程等の平坦化工程を実施して基板表面を平坦化してもよい。
【0031】
以上の方法により、図3に示すような半導体基板(部分SOI基板)140が得られる。図3に示す半導体基板140は、SOI領域141と非SOI領域142とを有する。SOI領域141は、表面に薄い単結晶シリコン層(第1半導体層)103aを有し、その下に部分的な絶縁層104を有し、SOI基板と同様の特性を有する。非SOI領域142は、内部に絶縁層(埋め込み絶縁層)を有せず、バルクの単結晶シリコンと同様の特性を有する。
【0032】
この実施の形態によれば、第1基板110bにおける分離層102と単結晶シリコン層103aとの境界(或いは、第1基板110bにおける単結晶シリコン層103a)が、結合工程(図2F)、分割工程(図2G)及び残留多孔質層の除去工程(図2H)を経て、最終的に半導体基板140の表面となる。したがって、表面の平坦性が高い部分SOI基板140を容易に得ることができる。一方、図1に示す従来方法による半導体基板は、部分的な絶縁層の形成に起因する凹凸が表面に形成され、この凹凸を除去するために精密な研磨工程が要求される。
【0033】
また、この実施の形態によれば、図2Dに示す工程(より正確には、部分的な絶縁層104を形成する工程)において、部分的な絶縁層104の端部と第1基板110aとの間の領域の単結晶シリコンに歪みが加わるものの、該端部と分離層102との間の領域(最終的な半導体基板140において部分的な絶縁層140の端部と表面との間になる領域)に加わる歪みは従来の部分SIMOX法と比べてかなり小さくなる。したがって、この実施の形態によれば、半導体基板140の全領域を有効に利用することができる。
【0034】
この実施の形態によって製造され得る半導体基板140は、例えば、SOI領域141には論理回路を形成し、非SOI領域142にはトレンチ型キャパシタを有するDRAMを形成するアプリケーションに有用である。或いは、この半導体基板140は、SOI領域141にはDRAMのメモリセルトランジスタや論理回路を形成し、非SOI領域142にはDRAMのメモリセルキャパシタを形成するアプリケーションに有用である。DRAMを形成するために使用される半導体基板140におけるSOI領域及び非SOI領域の単結晶シリコン層の厚さの一例を挙げると、SOI領域では約100nm、非SOI領域では数ミクロン〜10ミクロン程度である。
【0035】
図2Fに示す工程に先立って第1基板110bの表面に絶縁層106を形成した場合、又は、第2基板120として表面に絶縁層106を有する第2基板120を採用した場合は、最終的に図4に示すような半導体基板(変形SOI基板)150が得られる。図4に示す半導体基板150は、単結晶シリコン層(第1半導体層)103aの下に部分的な絶縁層14aを有し、その下に離隔して全面の絶縁層106を有する基板となる。部分的な絶縁層104を有しない領域は、部分的な絶縁層104を有する領域に対して厚いSOI層(以下、このような領域を厚SOI領域と呼ぶ)を有する。このような構造によれば、部分的な絶縁層104を有しない領域に形成されるデバイスについても、バルクシリコンから誘電分離することができる。
【0036】
[実施例]
以下、本発明の好適な実施例を挙げる。
【0037】
(実施例1)
まず、比抵抗0.01〜0.02Ω・cmのP型又はN型の第1の単結晶Si基板101を準備した(図2Aに示す工程に相当)。
【0038】
次いで、第1の単結晶Si基板101を陽極化成溶液中において陽極化成して、分離層102としての多孔質Si層を形成した。陽極化成条件は、以下の通りであった。
【0039】
電流密度:7(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:11(分)
多孔質Siの厚み:12(μm)
ここで、電流密度や、陽極化成溶液の濃度は、形成すべき分離層(多孔質Si層)102の厚さや構造等に応じて適宜変更し得る。電流密度は、0〜700mA/cm2の範囲が好ましく、陽極化成溶液の濃度は、1:10:10〜1:0:0の範囲が好ましい。
【0040】
多孔質Si層は、その上に高品質のエピタキシャルSi層を形成するため、及び、分離層として機能させるために有用である。なお、第1基板と第2基板とを結合させて結合基板を作製した後に、結合基板を研削して第1基板の部分を除去する場合には、多孔質Si層を分離層として使用する必要はない。
【0041】
陽極化成溶液は、HF含有液であればよく、エタノールを含まなくてもよい。しかしながら、エタノールは、基板表面から発生する気泡を除去するために有効であるので、陽極化成溶液に添加することが好ましい。このような気泡の除去機能を有する薬品としては、エタノールの他、例えば、メチルアルコール、イソプロピルアルコール等の他のアルコール類や、界面活性剤を挙げることができる。また、これらの薬品を添加する代わりに、超音波等の振動で気泡を基板表面から脱離させることも有効である。
【0042】
多孔質Si層の厚さは、上記の例に限られず、例えば、数百μm〜0.1μm程度の範囲で良好な結果を得ることができる。
【0043】
次いで、陽極化成後の基板を酸素雰囲気中400℃で1時間にわたって酸化させた。この酸化工程により多孔質Si層の孔の内壁は熱酸化膜で覆われた。
【0044】
次いで、多孔質Si層上にCVD(Chemical Vapor Deposition)法により0.8μm厚の単結晶Si層103をエピタキシャル成長させた(図2Cに示す工程に相当)。成長条件は、以下の通りであった。
【0045】
ソースガス:SiH2Cl2/H2
ガス流量:0.5/180 l/min
ガス圧力:80Torr
温度:950℃
成長速度:0.3μm/min
なお、この成長条件は、要求される単結晶Si層103の仕様に応じて適宜変更可能である。
【0046】
ここで、エピタキシャル成長工程に先立って、エピタキシャル装置内において水素雰囲気中で基板をベークして、及び/又は、エピタキシャル装置内の基板に極少量のSiソースを供給して、多孔質Si層の表面の孔を埋めて基板を平滑化してもよい。このような付加的な工程を実施することにより、多孔質Si層上に、欠陥密度が非常に少ない(104cm−2以下)エピタキシャル層を形成することができた。
【0047】
次いで、エピタキシャル層103の上に50nm厚のSiO2層を形成した(不図示)。このSiO2層は、部分的な絶縁層104を形成するためのイオン注入の際に第1基板の表面が荒れることを防止するために有効であるが、必ずしもこのようなSiO2層を形成する必要はない。
【0048】
次いで、SiO2層上にマスク材(SiN、SiO等が好適)を堆積して、その上に更にレジストを塗布し、非SOI領域(あるいは厚SOI領域)とする領域に開口が形成されるように、これらを順にパタニングした。なお、ここでは、第1基板と第2基板とを結合させる結合法(例えば、ELTRAN法(ETRANは、登録商標))を用いるので、パタニングは、正常なパターンの鏡像が形成されるように行う必要が有る。
【0049】
次いで、単結晶シリコン層103上に形成されたSiO2層パターンの開口部を通して、酸素イオン(O+)を180keVで第1基板110に注入した(図2Dに示す工程に相当)。このとき、注入量は2×1018cm−2、温度は550℃とした。この処理により、単結晶シリコン層103とその下の分離層102の上面との界面の近くに濃度ピークを有する酸素イオン注入層が形成された。
【0050】
次いで、第1基板110aをO2(10%)/Ar雰囲気中で1350℃の熱処理を4時間行った。これにより、酸素イオンを注入した領域は、分離層102上に、約450nm厚の単結晶シリコン層103a、約400nm厚の埋め込み酸化膜(部分的な酸化膜)104、約150nm厚の単結晶シリコン層103aを順に有する構造が得られた。
【0051】
ここで、酸素イオンの注入エネルギーを180keV、注入量を4×1017cm−2に変更して同様の実験を行ったところ、分離層102上に、約410nm厚の単結晶シリコン層103a、約85nm厚の埋め込み酸化膜(部分的な酸化膜)104、約350nm厚の単結晶シリコン層103aを順に有する構造が得られた。
【0052】
なお、酸素イオン注入の条件は、上記の例に限られず、埋め込み酸化膜104の下方(分離層側)及び上方(表面側)の双方に単結晶シリコン層が残留するように決定すればよい。
【0053】
次いで、第1基板110bの表面の酸化膜等を除去した後、第1基板110bの単結晶シリコン層103a上に更に単結晶シリコン層105をエピタキシャル成長させた(図2Eに示す工程に相当)。第2単結晶シリコン層105は、部分的な絶縁層104の形成により第1単結晶シリコン層103上に生じていた凹凸を解消することができる程度の厚さに形成することが好ましい。この実施例では、約10ミクロン厚の第2単結晶シリコン層105を形成することにより、凹凸が解消された。
【0054】
ここで、第2単結晶シリコン層105の堆積によっては凹凸が許容可能なレベルまで解消されない場合(例えば、第2単結晶シリコン層105の厚さが要求される仕様等により制限される場合)には、第1基板110bの表面を研磨(例えば、CMP;Chemical Mechanical Polish)等により平坦化することが好ましい。このような平坦化工程を実施した場合には、更に、平坦化工程による第1基板表面のダメージを除去するために、第1基板を洗浄及び/又はエッチングすることが好ましい。
【0055】
次いで、第1基板110bの表面と別に用意した第2のSi基板120の表面とを重ね合わせ、接触させた後、窒素雰囲気あるいは酸化雰囲気中において温度1100℃で1時間の熱処理をし、第1基板110bと第2基板120との結合強度を向上させた(図2Fに示す工程に相当)。これにより、結合基板130が得られた。
【0056】
第1基板110bの表面及び第2基板120の表面の少なくとも一方の上に酸化膜を形成した場合には、部分的な絶縁層104を有しない領域は、非SOI領域ではなく厚SOI領域となる(図4参照)。厚SOI領域のシリコン膜厚は、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、10ミクロンとすることができる。
【0057】
上記のような酸化膜を形成しない場合には、部分的な絶縁層104が存在しない領域は、SOI構造にはならず、エピタキシャルウエハと同じ構造になる(図3参照)。
【0058】
次いで、結合基板130の周辺部の隙間(2枚の基板110b、120のベベリングで構成された隙間)に向けて、結合基板130の結合界面に平行な方向に、ウォータージェット装置の0.1mmのノズルから50MPaの圧力で高圧の純水を噴射して、結合基板130を分離層102の部分で切断し、結合基板130を2枚の基板に分割した(図2Gに示す工程に相当)。ここで、純水の圧力は、例えば、数十〜100MPaであることが好ましい。
【0059】
この分割工程では、(1)ノズルから噴射される純水で構成される噴流(ジェット)がベベリングで構成された隙間に沿って移動するようにノズルを走査してもよいし、
(2)結合基板をウエハホルダで挟んで保持しながら自転させ、結合基板の全外周にわたってベベリングで構成された隙間に純水が注入されるようにしてもよいし、
(3)上記の(1)及び(2)を併用していもよい。
【0060】
その結果、元々第1基板110bに形成されていた第2単結晶シリコン層105、第1単結晶シリコン層103a、部分的な絶縁層104、及び多孔質Si層102の一部102bが、第2基板120側に移設された。第1基板101の表面には多孔質Si層102aのみが残った。
【0061】
結合基板をウォータージェット法で分割(分離)する代わりに、気体ジェットを利用してもよいし、結合基板の分離層に固体楔を挿入してもよいし、結合基板に引っ張り力やせん断力等の機械的な力を印加してもよいし、結合基板に超音波を印加してもよいし、他の方法を採用してもよい。
【0062】
更には、結合基板を分割せずに、結合基板を構成する2枚の基板のうち第1基体110bの裏面側から多孔質Si層までを研削、研磨、エッチング等で除去し、多孔質Siの全面を表出させてもよい。
【0063】
この際、
(1)結合基板の第1基板の露出面から多孔質Si層まで連続的に研削してもよいし、
(2)結合基板の第1基板の露出面から多孔質Si層の直前まで研削して、残りのバルクSiについては、RIE等のドライエッチング又はウェットエッチングで除去してもよいし、
(3)結合基板の第1基板の露出面から多孔質Si層の直前まで研削して、残りのバルクSiについては、研磨で除去してもよい。
【0064】
次いで、第2基板120上の最表面に移設された多孔質Si層102bを少なくとも49%弗化水素酸と30%過酸化水素水と水とが混合されたエッチング液で選択エッチングした(図2Hに示す工程に相当)。単結晶Si層103aはエッチングされずに残り、単結晶Si層103aをエッチ・ストップの材料として多孔質Si層102bが選択エッチングされて完全に除去された。選択エッチングでは、循環装置を併せ持った装置で超音波をON/OFFさせるとともにウエハを回転させながらエッチングすると、エッチングの不均一な分布を面内及び基板間で抑制することができる。また、エッチング液にアルコールや界面活性剤を混ぜることにより、反応気泡が表面に付着することに起因するエッチングむらを抑制することができる。
【0065】
非多孔質Si単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視することができる膜厚減少である。
【0066】
以上の工程により、表面に凹凸或いは段差のない部分SOI基板(すなわち、SOI領域と非SOI領域が混在した基板)が得られた。なお、図4に示すように内部の全領域に埋め込み絶縁層を形成した場合には、薄いSOI層を有するSOI領域(部分的な絶縁層を有する領域)と、厚いSOI層を有する厚SOI領域とが混在したSOI基板が得られる。
【0067】
得られた半導体基板140又は150の面内全面について100点を測定したところ、膜厚の均一性は445nm±3nmであった。
【0068】
透過電子顕微鏡による断面観察の結果、単結晶Si層103aには新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0069】
さらに、水素中で1100℃で熱処理(水素アニール)を1時間行い、表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均2乗粗さはおよそ0.2nmであり、通常市販されているSiウエハと同等であった。
【0070】
水素アニールの代わりに、CMP等の研磨によっても表面平坦化を行ってもよい。
【0071】
結合工程(はり合わせ工程)の前処理として、結合させる第1、第2基板のそれぞれの面の少なくとも一方にプラズマ処理をおこなうと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に処理された基板を水洗することが好ましい。
【0072】
なお、分割工程では、複数の結合基板(はり合わせ基板)をその面方向に並べて配置し、ウォータージェット装置のノズルを該面方向に沿って走査することにより、複数の結合基板を連続的に分割させることも可能である。
【0073】
更に、複数の結合基板をその面に垂直方向に並べてセットし、ウォータージェットのノズルにX−Yスキャンを持たせて、複数の結合に向けて順にウォータージェットを噴射し、複数の結合基板を自動で連続的に分割することも可能である。
【0074】
第1半導体層103(103a)、第2半導体層105としては、単結晶Si層に代えて、例えば、SiGe、GaAs、SiC、C等を形成してもよい。
【0075】
第2基板としては、例えば、シリコン基板の他、石英、サファイア、セラミック、カーボン、SiC等からなる基板を採用することもできる。
【0076】
(実施例2)
この実施例は、実施例1の改良例であり、陽極化成条件を除いて実施例1と同様である。
【0077】
この実施例では、準備した単結晶Si基板101に対して、HF含有溶液中において、次の陽極化成条件に従って陽極化成を行った。
(第1の陽極化成条件)
(第1段階)
電流密度:8(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:11(分)
多孔質Siの厚み:13(μm)
(第2段階)、
電流密度:22(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:2(分)
多孔質Siの厚み:3(μm)
或いは、
(第2の陽極化成条件)
(第1段階)
電流密度:8(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:5(分)
多孔質Siの厚み:6(μm)
(第2段階)、
電流密度:33(mA・cm−2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:1.3(分)
多孔質Siの厚み:3(μm)
第1段階の陽極化成で形成される第1多孔質Si層は、その上に高品質のエピタキシャルSi層を形成させるために使用され、第2段階の陽極化成で第1多孔質Si層の下に形成される第2多孔質Siは、分離層として使用される。なお、結合基板を研削して第1基板を除去する場合には、多孔質Si層は、分離層としては用いられない。
【0078】
分離面(分離すべき面)を第1多孔質Si層と第2多孔質Si層との界面付近に制限することは、分離面の平坦化に効果があった。
【0079】
(実施例3)
実施例1及び実施例2に挙げた各方法で製造した図3に示す構造を有する半導体基板の非SOI領域に、トレンチキャパシタを有するDRAMを形成し、SOI領域に、論理回路を含む他のデバイスを形成した。実施例1及び実施例2に挙げた方法は、結合法であるので、製造される半導体基板の表面が平坦である。したがって、露光工程において、露光ショットの全域が投影光学系の深度内に収まり、局所的な焦点ずれ(基板表面の凹凸に起因する焦点ずれ)は起こらなかった。非SOI領域には、十分な厚さの単結晶シリコン層が形成されているので、トレンチキャパシタを形成する上で何ら障害がなかった。
【0080】
なお、上記の半導体基板は、DRAMを混載した集積回路以外の集積回路の形成にも有効である。
【0081】
(その他)
第1半導体層や第2半導体層を形成するためのエピタキシャル成長工程には、CVD法、MBE法、スパッタ法、液相成長法等の各種の成膜技術を適用することができる。
【0082】
分割後に残留する分離層(多孔質層、イオン注入層等)の選択エッチング工程には、上記の49%弗化水素酸と30%過酸化水素水と水との混同液の他、他の種々のエッチング液(例えば、フッ化水素酸、硝酸、酢酸の混合液)を適用することができる。
【0083】
【発明の効果】
本発明によれば、例えば、表面の平坦性が高い基板、及び/又は、部分的な絶縁層の端部やその近傍の領域を有効に使用することができる基板を製造することができる。
【図面の簡単な説明】
【図1】部分SIMOX法によって製造される部分SOI基板である。
【図2A】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2B】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2C】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2D】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2E】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2F】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2G】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図2H】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図3】図2A〜図2Hに示す製造方法により製造され得る基板の構造を示す図である。
【図4】図2A〜図2Hに示す製造方法の変形例により製造され得る基板の構造を示す図である。
【符号の説明】
10 部分的な絶縁層を内部に有する領域
20 部分的な絶縁層を有しない領域
30 単結晶シリコン基板
40 部分的な絶縁層
A 歪みが加わる領域
101 単結晶シリコン基板(シード基板)
102、102a、102b 分離層
103、103a 単結晶シリコン層(第1半導体層)
104 部分的な絶縁層
105 単結晶シリコン層(第2半導体層)
110、110a、110b 第1基板
120 第2基板(ハンドル基板)
130 結合基板
140 部分SOI基板
141 SOI領域
142 非SOI領域
150 変形SOI基板
Claims (9)
- 基板の製造方法であって、
内部に部分的な絶縁層が形成するためのイオンを第1基板の全領域のうち一部の領域に注入して前記第1基板の内部にイオン注入領域を形成する工程と、
前記第1基板に第2基板を結合させて結合基板を作製する工程と、
を含むことを特徴とする基板の製造方法。 - 前記第1基板を前記第2基板に結合させる際、又は、結合させる前、又は、結合させた後に、熱処理により前記イオン注入領域を前記部分的な絶縁層に変化させる工程を更に含むことを特徴とする請求項1に記載の基板の製造方法。
- 前記部分的な絶縁層上に所定厚の層が残るように、前記結合基板から前記第1基板の一部を除去する工程を更に含むことを特徴とする請求項2に記載の基板の製造方法。
- 前記第1基板を作製する工程では、前記第1基板として、前記イオン注入領域の下方であって前記イオン注入領域と離隔した位置に分離層を有する基板を作製し、
前記方法は、前記結合基板を前記第1基板中に形成されている前記分離層の部分で分割する工程を更に含むことを特徴とする請求項2に記載の基板の製造方法。 - 前記イオン注入領域を形成する工程の前に、
前記第1基板の表面に前記分離層を形成する工程と、
前記分離層の上に第1半導体層を形成する工程と、
を含み、
前記イオン注入領域を形成する工程では、前記第1半導体層中に前記イオン注入領域を形成することを特徴とする請求項2又は請求項4に記載の基板の製造方法。 - 前記イオン注入領域を形成する工程の後に、前記第1半導体層の上に第2半導体層を形成する工程を更に含むことを特徴とする請求項5に記載の基板の製造方法。
- 前記第2半導体層が形成された前記第1基板の表面を平坦化する工程を更に含むことを特徴とする請求項6に記載の基板の製造方法。
- 前記イオン注入領域を形成する工程では、前記第1基板に酸素、又は、窒素、又は、酸素及び窒素をイオン注入することを特徴とする請求項1乃至請求項7のいずれか1項に記載の基板の製造方法。
- 請求項1乃至請求項8のいずれか1項に記載の製造方法により製造され得る基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002263138A JP2004103801A (ja) | 2002-09-09 | 2002-09-09 | 基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002263138A JP2004103801A (ja) | 2002-09-09 | 2002-09-09 | 基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004103801A true JP2004103801A (ja) | 2004-04-02 |
Family
ID=32262981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002263138A Withdrawn JP2004103801A (ja) | 2002-09-09 | 2002-09-09 | 基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004103801A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103824972A (zh) * | 2012-11-15 | 2014-05-28 | 住友重机械工业株式会社 | 有机el元件的制造方法及有机el元件 |
-
2002
- 2002-09-09 JP JP2002263138A patent/JP2004103801A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103824972A (zh) * | 2012-11-15 | 2014-05-28 | 住友重机械工业株式会社 | 有机el元件的制造方法及有机el元件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100238571B1 (ko) | 반도체기판의 제조방법 | |
US6376332B1 (en) | Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method | |
US6426270B1 (en) | Substrate processing method and method of manufacturing semiconductor substrate | |
US6624047B1 (en) | Substrate and method of manufacturing the same | |
JP3352340B2 (ja) | 半導体基体とその製造方法 | |
KR100351024B1 (ko) | 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법 | |
KR100265539B1 (ko) | 기판 및 그 제작방법 | |
US5277748A (en) | Semiconductor device substrate and process for preparing the same | |
US6946354B2 (en) | Substrate and manufacturing method therefor | |
KR20060007428A (ko) | 기판, 그 제조방법, 및 반도체 디바이스 | |
US6951796B2 (en) | Substrate and manufacturing method therefor | |
JP2004103946A (ja) | 基板及びその製造方法 | |
JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
JP2004103600A (ja) | 基板及びその製造方法 | |
JP2004103602A (ja) | 基板及びその製造方法 | |
JP3013932B2 (ja) | 半導体部材の製造方法および半導体部材 | |
JP2004103801A (ja) | 基板及びその製造方法 | |
JP2004103601A (ja) | 基板及びその製造方法 | |
JP2005347301A (ja) | 基板の作製方法 | |
JP2002289818A (ja) | 半導体基板の作製方法 | |
JPH10200078A (ja) | 半導体部材の製造方法および半導体部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |