JPH10200078A - 半導体部材の製造方法および半導体部材 - Google Patents

半導体部材の製造方法および半導体部材

Info

Publication number
JPH10200078A
JPH10200078A JP31033097A JP31033097A JPH10200078A JP H10200078 A JPH10200078 A JP H10200078A JP 31033097 A JP31033097 A JP 31033097A JP 31033097 A JP31033097 A JP 31033097A JP H10200078 A JPH10200078 A JP H10200078A
Authority
JP
Japan
Prior art keywords
layer
porous
substrate
manufacturing
semiconductor member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31033097A
Other languages
English (en)
Other versions
JP3293766B2 (ja
Inventor
Kiyobumi Sakaguchi
清文 坂口
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP31033097A priority Critical patent/JP3293766B2/ja
Publication of JPH10200078A publication Critical patent/JPH10200078A/ja
Application granted granted Critical
Publication of JP3293766B2 publication Critical patent/JP3293766B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 多層構造体を多孔質層で良好、簡易に分離す
るのが困難。 【解決手段】 シリコン基板の少なくとも1つの表面側
に導電型を制御し得る元素を拡散させた拡散領域12を
形成する工程、拡散領域12を含む領域に多孔質シリコ
ン層13,14を形成する工程、多孔質シリコン層13
上に非多孔質半導体層15を形成して第1の基体11を
用意する工程、第1の基体11と第2の基体16とを非
多孔質半導体層15が内側に位置する多層構造体が得ら
れるように貼り合わせる工程、多孔質シリコン層の領域
であって、前記拡散領域以外の領域14より前記多層構
造体を分離する工程、前記分離された第2の基体16側
に残った多孔質シリコン層13,14を除去する工程、
とを有する。さらに、分離された第1の基体11側に残
った多孔質シリコン層14を除去して得られる基体を第
1の基体11または第2の基体16の原材料として使用
する工程、とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路
や、太陽電池、半導体レーザー、発光ダイオード等の半
導体素子を形成する為の半導体部材の製造方法および半
導体部材に関し、特に半導体層を別の基体上に移設(tr
ansfer)する工程を含む半導体部材の製造方法および半
導体部材に関する。
【0002】
【従来の技術】半導体部材は、半導体ウェハー、半導体
基板、半導体装置等の名称で知られており、その半導体
領域を利用して半導体素子が形成されているものや、半
導体素子が形成される前の状態のものを含むものとす
る。
【0003】このような半導体部材のなかには、絶縁物
上に半導体層を有するものもある。
【0004】絶縁物上の単結晶Si半導体層の形成は、
シリコン オン インシュレーター(SOI)技術として
広く知られ、通常のSi集積回路を作製するバルクSi
基板では到達しえない数々の優位点をSOI技術を利用
したデバイスが有することから多くの研究が成されてき
た。すなわち、SOI技術を利用することで、 1.誘電体分離が容易で高集積化が可能、 2.対放射線耐性に優れている、 3.浮遊容量が低減され高速化が可能、 4.ウエル工程が省略できる、 5.ラッチアップを防止できる、 6.薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。これらは例えば以下の文献に詳
しい。Special Issue:“Single-crystal silicon on no
n-single-crystal insulators";edited by G.W.Cullen,
Journal of Crystal Growth,volume 63,no 3,pp429〜59
0(1983) 。
【0005】さらにここ数年においては、SOIが、M
OSFETの高速化、低消費電力化を実現する基板とし
て多くの報告がなされている(IEEE SOI conference 19
94)。また、SOI構造を用いると素子の下部に絶縁層
があるので、バルクSiウエハ上に素子を形成する場合
と比べて、素子分離プロセスが単純化できる結果、デバ
イスプロセス工程が短縮される。すなわち、高性能化と
合わせて、バルクSi上のMOSFET、ICに比べ
て、ウエハコスト、プロセスコストのトータルでの低価
格化が期待されている。
【0006】なかでも完全空乏型MOSFETは駆動力
の向上による高速化、低消費電力化が期待されている。
MOSFETの閾値電圧(Vth)は一般的にはチャネル
部の不純物濃度により決定されるが、SOIを用いた完
全空乏型(FD;Fully Depleted)MOSFETの場合
には空乏層厚がSOIの膜厚の影響も受けることにな
る。したがって、大規模集積回路を歩留まりよくつくる
ためには、SOI膜厚の均一性が強く望まれていた。
【0007】また、化合物半導体上のデバイスはSiで
は得られない高い性能、たとえば、高速、発光などを持
っている。現在は、これらのデバイスはほとんどGaA
s等の化合物半導体基板上にエピタキシャル成長をして
その中に作り込まれている。しかし、化合物半導体基板
は、高価で、機械的強度が低く、大面積ウエハは作製が
困難などの問題点がある。
【0008】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるSiウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。
【0009】SOI基板の形成に関する研究は1970年代
頃から盛んであった。初期には、絶縁物であるサファイ
ア基板の上に単結晶Siをヘテロエピタキシャル成長す
る方法(SOS:Sapphire on Silicon)や、多孔質Si
の酸化による誘電体分離によりSOI構造を形成する方
法(FIPOS:Fully Isolation by Porous Oxidized
Silicon)、酸素イオン注入法がよく研究された。
【0010】FIPOS法は、P型Si単結晶基板表面
にN型Si層をプロトンイオン注入、(イマイ他,J.Cr
ystal Growth,vol 63,547(1983) )、もしくは、エピタ
キシャル成長とパターニングによって島状に形成し、表
面よりSi島を囲むようにHF溶液中の陽極化成法によ
りP型Si基板のみを多孔質化したのち、増速酸化によ
りN型Si島を誘電体分離する方法である。本方法で
は、分離されているSi領域は、デバイス工程のまえに
決定されており、デバイス設計の自由度を制限する場合
があるという問題点がある。
【0011】酸素イオン注入法は、K.Izumi によって初
めて報告されたSIMOXと呼ばれる方法である。Si
ウエハに酸素イオンを1017〜1018/cm2 程度注入
したのち、アルゴン・酸素雰囲気中で1320度程度の
高温でアニールする。その結果、イオン注入の投影飛程
(Rp)に相当する深さを中心に注入された酸素イオン
がSiと結合して酸化Si層が形成される。その際、酸
化Si層の上部の酸素イオン注入によりアモルファス化
したSi層も再結晶化して、単結晶Si層となる。表面
のSi層中に含まれる欠陥は従来105 /cm2 と多か
ったが、酸素の打ち込み量を4×1017/cm2 付近に
することで、〜102 /cm2 まで低減することに成功
している。しかしながら、酸化Si層の膜質、表面Si
層の結晶性等を維持できるような注入エネルギー、注入
量の範囲が狭いために、表面Si層、埋め込み酸化Si
層(BOX;Burried Oxide )の膜厚は特定の値に制限
されていた。所望の膜厚の表面Si層を得るためには、
犠牲酸化、ないしは、エピタキシャル成長することが必
要であった。その場合、膜厚の分布には、これらプロセ
スによる劣化分が重畳される結果、膜厚均一性が劣化す
るという問題点がある。
【0012】また、SIMOXはパイプと呼ばれる酸化
Siの形成不良領域が存在することが報告されている。
この原因のひとつとしては、注入時のダスト等の異物が
考えられている。パイプの存在する部分では活性層と支
持基板の間のリークによりデバイス特性の劣化が生じて
しまう。
【0013】SIMOXのイオン注入は前述の通り、通
常の半導体プロセスで使用するイオン注入と比べ注入量
が多いため、専用の装置が開発されてもなお、注入時間
は長い。イオン注入は所定の電流量のイオンビームをラ
スタースキャンして、あるいは、ビームを拡げて行われ
るため、ウエハの大面積化に伴い、注入時間の増大が想
定される。また、大面積ウエハの高温熱処理では、ウエ
ハ内の温度分布によるスリップの発生などの問題がより
シビアになることが指摘されている。SIMOXでは1
320℃というSi半導体プロセスでは通常使用しない
高温での熱処理が必須であることから、装置開発を含め
て、この問題の重要性がさらに大きくなることが懸念さ
れている。
【0014】また、上記のような従来のSOIの形成方
法とは別に、近年、Si単結晶基板を、熱酸化した別の
Si単結晶基板に、熱処理又は接着剤を用いて貼り合
せ、SOI構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百μmもの厚さのSi単結晶
基板をμmオーダーかそれ以下に薄膜化する必要があ
る。この薄膜化には以下のように3種類の方法がある。 (1).研磨による薄膜化 (2).局所プラズマエッチングによる薄膜化 (3).選択エッチングによる薄膜化 (1)の研磨では均一に薄膜化することが困難である。
特にサブμmの薄膜化は、ばらつきが数十%にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。
【0015】(2)の方法は、あらかじめ(1)の方法
で1〜3μm程度まで(1)の研磨による方法で薄膜化
したのち、膜厚分布を全面で多点測定する。このあとこ
の膜厚分布にもとづいて、直径数mmのSF6 などを用
いたプラズマをスキャンさせることにより膜厚分布を補
正しながらエッチングして、所望の膜厚まで薄膜化す
る。この方法では膜厚分布を±10nm程度にできるこ
とが報告されている。しかし、プラズマエッチングの際
に基板上異物(パーティクル)があるとこの異物がエッ
チングマスクとなるために基板上に突起が形成されてし
まう。
【0016】また、エッチング直後には表面が荒れてい
るために、プラズマエッチング終了後にタッチポリッシ
ングが必要であるが、ポリッシング量の制御は時間管理
によって行われるので、最終膜厚の制御、および、ポリ
ッシングによる膜厚分布の劣化が指摘されている。さら
に研磨ではコロイダルシリカ等の研磨剤が直接に活性層
になる表面を擦るので、研磨による破砕層の形成、加工
歪みの導入も懸念されている。さらにウエハが大面積化
された場合にはウエハ面積の増大に比例して、プラズマ
エッチング時間が増大するため、スループットの著しい
低下も懸念される。
【0017】(3)の方法は、あらかじめ薄膜化する基
板に選択エッチング可能な膜構成をつくり込んでおく方
法である。例えば、P型基板上にボロンを1019/cm
3 以上の濃度に含んだP+ −Siの薄層とP型Siの薄
層をエピタキシャル成長などの方法で積層し、第1の基
板とする。これを酸化膜等の絶縁層を介して、第2の基
板と貼り合わせたのち、第1の基板の裏面を、研削、研
磨で予め薄くしておく。その後、P型層の選択エッチン
グで、P+ 層を露出、さらにP+ 層の選択エッチングで
P型層を露出させ、SOI構造を完成させるものであ
る。この方法はMaszara の報告に詳しい(W.P.Maszara,
J.Electrochem.Soc.,vol.138,341(1991))。
【0018】選択エッチングは均一な薄膜化に有効とさ
れているが、 ・せいぜい102 と選択比が十分でない。
【0019】・エッチング後の表面性が悪いため、エッ
チング後にタッチポリッシュが必要となる。しかし、そ
の結果、膜厚が減少するとともに、膜厚均一性も劣化し
やすい。特にポリッシングは時間によって研磨量を管理
するが、研磨速度のばらつきが大きいため、研磨量の制
御が困難である。したがって、100nmというような
極薄SOI層の形成において、特に問題となる。
【0020】・イオン注入、高濃度BドープSi層上の
エピタキシャル成長あるいはヘテロエピタキシャル成長
を用いているためSOI層の結晶性が悪い。また、被貼
り合わせ面の表面性も通常のSiウエハより劣る。等の
問題点がある(C.Harendt,et.al.,J.Elect.Mater.Vol.2
0,267(1991)、H.Baumgart,et.al.,Extended Abstract of
ECS 1st International Symposium of Wafer Bonding,
pp-733(1991)、 C.E.Hunt,Extended Abstract of ECS 1s
t International Symposium of Wafer Bonding,pp-696
(1991) )。また、選択エッチングの選択性はボロン等
の不純物の濃度差とその深さ方向プロファイルの急峻性
に大きく依存している。したがって、貼り合わせ強度を
高めるための高温のボンディングアニールや結晶性を向
上させるために高温のエピタキシャル成長を行ったりす
ると、不純物濃度の深さ方向分布が拡がり、エッチング
の選択性が劣化してしまう。すなわち、エッチングの選
択比の向上の結晶性は貼り合わせ強度の向上の両立は困
難であった。
【0021】こうしたなか、本出願人は、先に特開平5
−21338号公報において、新規な半導体部材の製造
方法を提案した。当該公報に開示された方法は、次のと
おりのものである。即ち、多孔質単結晶半導体領域上に
非多孔質単結晶半導体領域を配した部材を形成し、前記
非多孔質単結晶半導体領域の表面に、表面が絶縁性物質
で構成された部材の表面を貼り合わせた後、前記多孔質
単結晶半導体領域をエッチングにより除去することを特
徴とする半導体部材の製造方法である。
【0022】また、本発明の発明者である米原らは膜厚
均一性や結晶性に優れ、バッチ処理が可能な貼り合わせ
SOIを報告した(T.Yonehara et.al.,Appl.Phys.Let
t.vol.64,2108(1994))。以下、この貼り合わせSOI
の作製方法について図4(a)〜(c)を用いて説明す
る。
【0023】この方法では、Si基板31上の多孔質層
32を選択エッチングを行なう材料として用いる。多孔
質層32の上に非多孔質単結晶Si層33をエピタキシ
ャル成長した後、酸化Si層35を介して第2の基板3
4と貼り合わせる(図4(a))。第1の基板を裏面よ
り研削等の方法で薄層化し、基板全面において多孔質S
iを露出させる(図4(b))。露出させた多孔質Si
はKOH、HF+H22 などの選択エッチング液によ
りエッチングして除去する(図4(c))。このとき、
多孔質SiのバルクSi(非多孔質単結晶Si)に対す
るエッチングの選択比を10万倍と十分に高くできるの
で、あらかじめ多孔質上に成長した非多孔質単結晶Si
層を膜厚を殆ど減じることなく、第2の基板の上に移設
(transfer)し、SOI基板を形成することができる。
したがって、SOIの膜厚均一性はエピタキシャル成長
時にほぼ決定づけられる。エピタキシャル成長は通常半
導体プロセスで使用されるCVD装置が使用できるの
で、佐藤らの報告(SSDM95)によれば、その均一
性は例えば100nm±2%以内が実現されている。ま
た、エピタキシャルSi層の結晶性も良好で3.5×1
2 /cm2 が報告された。
【0024】従来の方法ではエッチングの選択性は不純
物濃度の差とその深さ方向のプロファイルによっていた
ため、濃度分布を拡げてしまう熱処理の温度(貼り合わ
せ、エピタキシャル成長、酸化等)は概ね800℃以下
と大きく制約されていた。一方、この方法におけるエッ
チングは多孔質とバルクという構造の差がエッチングの
速度を決めているため、熱処理温度の制約は小さく、1
180℃程度の熱処理が可能であることが報告されてい
る。例えば貼り合わせ後の熱処理は、ウエハ同士の接着
強度を高め、貼り合わせ界面に生じる空隙(void)の
数、大きさを減少させることが知られている。また、斯
様な構造差にもとづくエッチングでは多孔質Si上に付
着したパーティクルがあっても、膜厚均一性に影響を及
ぼさない。
【0025】しかしながら、貼り合わせを用いた半導体
基板は、必ず2枚のウエハを必要とし、そのうち1枚は
ほとんど大部分が研磨・エッチング等により無駄に除去
され捨てられており、限りある地球の資源が無駄となっ
ている。したがって、貼り合わせによるSOIにおいて
は、その制御性、均一性の他低コスト化、経済性の向上
が望まれているところである。
【0026】即ち、品質が十分なSOI基板を再現性よ
く作製するとともに、同時にウエハの再使用等による省
資源、コストダウンを実現する方法が望まれていた。
【0027】こうしたなか、本出願人は、先に2板の基
板を貼り合わせた後、貼り合わされた基板を多孔質層に
おいて分離し、分離後の一方の基板から残留多孔質を除
去して、この基板を再利用する半導体基板の製造方法を
特開平7−302889号公報で提案した。
【0028】当該公報に開示された方法の1例を以下に
図5(a)〜(c)を用いて説明する。
【0029】第1のSi基板41の表面層を多孔質化し
て多孔質層42を形成したのち、その上に単結晶Si層
43を形成し、この単結晶Si層と第1のSi基体とは
別の第2のSi基板44の主面とを絶縁層45を介して
貼り合わせる(図5(a))。この後、多孔質層で貼り
合わせたウエハを分割し(図5(b))、第2のSi基
体側の表面に露出した多孔質Si層を選択的に除去する
ことにより、SOI基板を形成する(図5(c))。第
1の基板41は、残留した多孔質層を除去して再利用す
ることができる。そして貼り合わせたウエハの分割は、
例えば次の手法を用いてなし得るとしている。
【0030】即ち、 ・垂直方向にさらに面内に均一に十分な引っ張り力ない
し圧力を加える、 ・超音波等の波動エネルギーを印加する、 ・ウエハ端面に多孔質層を表出させ、多孔質Siをある
程度エッチングし、そこへ剃刀の刃のようなものを挿入
する、 ・ウエハ端面に多孔質層を表出させ、多孔質Siに水等
の液体をしみ込ませた後、貼り合わせウエハ全体を加熱
あるいは冷却し液体を膨張させる、 ・第1(あるいは第2)の基板に対して第2(あるいは
第1)の基板に水平方向に力を加える、等の方法によ
り、多孔質Si層を破壊するという方法を用いている。
【0031】これらは、いずれも多孔質Siの機械的強
度がporosityに依存するが、バルクSiよりも十分に弱
いと考えられることに基づく。たとえば、porosityが5
0%であれば機械的強度はバルクの半分と考えて良い。
すなわち、貼り合わせウエハに圧縮、引っ張りあるいは
剪断力をかけると、まず多孔質Si層が破壊されること
になる。また、porosityを増加させればより弱い力で多
孔質層を破壊できる。
【0032】しかしながら実際には、多孔質Si上に高
品質なエピタキシャル成長をさせることが必要となるた
め、表面層のporosityを小さくして、そして、分離させ
るために内部側のporosityを大きくするような工夫がな
されることが望ましかった。このため、特開平07−3
02889号公報の実施例にも書かれているように、陽
極化成時に通電する電流を制御してporosityを変化させ
ることが行なわれていた。
【0033】また、特開平07−302889号公報に
開示された発明は、一度半導体基板の作製工程に使用し
た基板を再度、半導体基板の作製工程に利用できること
を示した発明であり、半導体基板の低コスト化を図るう
えで非常に有用なものである。ところで、特開平07−
302889号公報に開示されたシリコン基板の多孔質
化においては、陽極化成(Anodization)が用いられてお
り、大規模な工場で多量のシリコン基板をバラツキなく
多孔質化するには、陽極化成がシリコンの陽極反応を利
用するものであることからシリコン基板の比抵抗値を厳
密に制御したものを用いることが必要となる。しかしな
がら、比抵抗値を指定したシリコン基板は比較的高価な
ものであることから、比抵抗値に依存することなくシリ
コン基板を用いることができれば、SOI基板を製造す
るのに、更なる低コスト化が図れる。
【0034】本発明の目的は、2つの基体を貼り合わせ
る工程を有する半導体部材の製造方法であって、該基体
の1部を該半導体部材の原材料として再利用し得る半導
体部材の製造方法を提供することにある。
【0035】
【課題を解決するための手段】本発明の半導体部材の製
造方法は、シリコン基板の少なくとも1つの表面側に導
電型を制御し得る元素を拡散させた拡散領域を形成する
工程、前記拡散領域を含む領域に多孔質シリコン層を形
成する工程、前記多孔質シリコン層上に非多孔質半導体
層を形成して第1の基体を用意する工程、前記第1の基
体と第2の基体とを前記非多孔質半導体層が内側に位置
する多層構造体が得られるように貼り合わせる工程、前
記多孔質シリコン層の領域であって、前記拡散領域以外
の領域より前記多層構造体を分離する工程、前記分離さ
れた第2の基体側に残った多孔質シリコン層を除去する
工程、とを有することを特徴とする。
【0036】また本発明の半導体部材の製造方法は、シ
リコン基板の少なくとも1つの表面側に導電型を制御し
得る元素を拡散させた拡散領域を形成する工程、前記拡
散領域を含む領域に多孔質シリコン層を形成する工程、
前記多孔質シリコン層上に非多孔質半導体層を形成して
第1の基体を用意する工程、前記第1の基体と第2の基
体とを前記非多孔質半導体層が内側に位置する多層構造
体が得られるように貼り合わせる工程、前記多孔質シリ
コン層の領域であって、前記拡散領域以外の領域より前
記多層構造体を分離する工程、前記分離された第2の基
体側に残った多孔質シリコン層を除去する工程、前記分
離された第1の基体側に残った多孔質シリコン層を除去
して得られる基体を前記第1の基体の原材料として使用
する工程、とを有することを特徴とする。
【0037】さらに本発明の半導体部材の製造方法は、
シリコン基板の少なくとも1つの表面側に導電型を制御
し得る元素を拡散させた拡散領域を形成する工程、前記
拡散領域を含む領域に多孔質シリコン層を形成する工
程、前記多孔質シリコン層上に非多孔質半導体層を形成
して第1の基体を用意する工程、前記第1の基体と第2
の基体とを前記非多孔質半導体層が内側に位置する多層
構造体が得られるように貼り合わせる工程、前記多孔質
シリコン層の領域であって、前記拡散領域以外の領域よ
り前記多層構造体を分離する工程、前記分離された第2
の基体側に残った多孔質シリコン層を除去する工程、前
記分離された第1の基体側に残った多孔質シリコン層を
除去して得られる基体を前記第2の基体の原材料として
使用する工程、とを有することを特徴とする。
【0038】本発明の半導体部材の製造方法において
は、シリコン基板の少なくとも1つの表面側に導電性を
制御し得る元素を拡散させた拡散領域(高濃度不純物領
域)を形成した後、この拡散領域を含む領域に多孔質シ
リコン層を形成する。このため、多孔質シリコン層形成
の出発点となる拡散領域における導電性を制御し得る元
素の濃度(半導体分野でいう不純物濃度)を自由に設定
し得る。それゆえ、比抵抗値を指定したシリコン基板を
使用せずに、比較的安価な抵抗無指定のシリコンウエハ
あるいは再生ウエハ(「再生ウエハ」とは、ICプロセ
ス中のモニターウエハ、あるいは不良品となった素子を
表面に持つウエハをエッチングあるいは研磨により表面
層を除去した後、ICプロセスに再投入できるレベルま
で表面をポリッシュしたウエハを指す。)を使用するこ
とができる。そのため本発明によれば、従来法に比べ
て、より低コストで良質な半導体部材を製造することが
できる。
【0039】更に、拡散領域以外の多孔質シリコン層領
域は、拡散領域で且つ多孔質である領域に比べて構造が
脆弱となるため、分離工程で崩壊しやすく、安定して分
離し得る。すなわち、多孔質層形成に用いる電流を途中
で変化させることなく、多孔質シリコン層中に脆弱構造
を内在させることができる。
【0040】つまり、陽極化成条件を変えずに自動的に
2層の多孔質Si層を連続して形成でき、表面多孔質S
i層は高品質エピタキシャル層形成用として、下部の多
孔質Si層は分離層として有効に作用させることができ
る。
【0041】また、拡散領域を拡散法により形成する場
合、シリコン基板の主面と裏面の両面に容易に拡散領域
を形成し得る。このようにシリコンウエハの両面に拡散
領域を形成した場合には、多孔質層形成の為の陽極化成
の際の、ウエハ裏面と+電極との抵抗を下げることがで
き、電流をウエハ面内に均一に流すために大きな効果が
ある。このことにより、多孔質Si層が非常に均一な厚
さで形成されることになる。高濃度不純物領域(特にP
+ 層)の形成方法には、他にイオン注入法、およびエピ
タキシャル成長法があるが、これらの方法は、拡散法と
異なり片面処理であるため、同時に裏面にP+ 層等を形
成することはできない。また、片面処理であるにもかか
わらず、コスト的に拡散法に対して不利である。このよ
うに、拡散法を用いると両面一括処理ができ、さらにプ
ロセスコストが安いという利点が有る。
【0042】本発明によれば、絶縁性基板等で構成でき
る第2の基体上に結晶性に優れた単結晶半導体層を得る
うえで、生産性、均一性、制御性、コストの面において
卓越した半導体部材の製造方法を提供することができ
る。
【0043】また、本発明によれば、SOI構造の大規
模集積回路を作製する際にも、高価なSOSや、SIM
OXの代替足り得る低コストな半導体部材の製造方法を
提供することができる。
【0044】
【発明の実施の形態】以下、本発明の好適な実施態様例
について述べるが、本発明はこれらの実施態様例に限定
されるものではなく、本発明の目的が達成されるもので
あれば良い。
【0045】[拡散領域の形成]本発明において、拡散
法によりシリコン基板中に拡散させる導電型を制御し得
る元素とは、半導体プロセス技術において一般的に使用
されるものであり、例えば表1に示される元素をいう。
【0046】
【表1】 拡散方法としては、導電型を制御し得る元素を熱的にシ
リコン基板中に拡散し得るものを採用するのがコストの
面から好ましい。このような方法の例としては、表2に
示す拡散方法が挙げられる。
【0047】
【表2】 本発明においては、拡散領域に多孔質層を形成するが、
多孔質層の形成はP型拡散領域の方がn型拡散領域に比
べて容易である。この点に鑑みて、B(ホウ素)の拡散
技術について列記すると、例えば表3に示したようにな
る。
【0048】
【表3】 表3に示された技術についても、基本的には“炉”の中
での熱処理によりソースから供給される元素をシリコン
基板中に拡散させるというものである。
【0049】例えばスピンコート膜を用いた拡散法は、
次のように行うことができる。
【0050】B2 3 に有機バインダーと溶媒を加えた
混合物をスピンナーを用いてシリコン基板(シリコンウ
エハー)上に均一に塗布する。これを乾燥して、焼成し
てシリコン基板上にB2 3 膜を形成する。次いで、図
3に示されるような炉の中にシリコン基板を配して熱処
理を行いホウ素(B)を拡散させる。図3において30
1は炉、302はサセプターを示す。100はシリコン
基板であり、該基板の一方の面にB2 3 膜150がコ
ーティングされている。例えば、図3に示した装置を用
いて900℃〜1300℃程度の熱処理を行うことで、
ホウ素(B)をシリコン基板中に拡散することができ
る。この場合、B2 3 を設けた面には勿論のこと、こ
の面の裏面側にも、隣接する別のシリコン基板上に形成
されたB23 膜をソース源として拡散領域が形成され
る。
【0051】シリコン基板の両面に拡散層を形成する
と、陽極化成(Anodization)による多孔質化の際、HF
溶液とのコンタクト抵抗を下げることができるので都合
が良い。
【0052】本発明において形成する拡散領域に含有さ
れる導電型を制御し得る元素の濃度は、一般的には、
5.0×1016/cm3 〜5.0×1020/cm3 の範
囲、好ましくは、1.0×1017/cm3 〜2.0×1
20/cm3 の範囲、最適には、5.0×1017/cm
3 〜1.0×1020cm3 の範囲とされるのが多孔質化
工程及び多孔質シリコン層上に形成されるエピタキシャ
ル膜の特性を考慮すると望ましい。
【0053】本発明において形成される拡散領域の厚み
は、熱処理の温度と時間を制御することで制御可能であ
る。拡散層の厚みは、一般的には100Å〜100μ
m、好ましくは500Å〜50μm、最適には5000
Å〜30μmの範囲である。しかしながら、拡散領域の
形成に次いで行われる多孔質化は、拡散領域を越えて容
易に進行するので、拡散領域をあえて厚く形成すること
は必ずしも必要ではない。
【0054】本発明において、拡散層を形成するシリコ
ン基板としては、原則的にはあらゆる単結晶シリコン基
板(シリコンウエハー)を採用することができる。しか
しながら半導体基板を低コストで製造するといった目的
からすれば比較的安価な抵抗無指定のシリコン基板やI
Cプロセスの際に用いるモニターウエハ、あるいは不良
品となった素子を表面に持つウエハの表面層を除去した
後、ICプロセスに再投入できるレベルまで表面をポリ
ッシュしたウエハである所謂再生ウエハ等を採用するの
が望ましい。
【0055】[多孔質シリコン層の形成]多孔質Siは
Uhlir等によって1956年に半導体の電解研磨の研究過程
において発見された(A.Uhlir,Bell Syst.Tech.J.,vol.
35,333(1956))。多孔質SiはSi基板をHF溶液中で
陽極化成(Anodization)することにより形成することが
できる。ウナガミ等は陽極化成におけるSiの溶解反応
を研究し、HF溶液中のSiの陽極反応には正孔が必要
であり、その反応は、次のようであると報告している
(T.ウナガミ、J.Electrochem.Soc.,vol.127,476(198
0))。
【0056】Si+2HF+(2−n)e+ →SiF2
+2H+ +ne- SiF2 +2HF→SiF4 +H2 SiF4 +2HF→H2 SiF6 または、 Si+4HF+(4−λ)e+ →SiF4 +4H+ +λ
- SiF4 +2HF→H2 SiF6 ここで、e+ およびe- はそれぞれ正孔と電子を表して
いる。また、nおよびλはそれぞれSi1原子が溶解す
るために必要な正孔の数であり、n>2またはλ>4な
る条件が満たされた場合に多孔質Siが形成されるとし
ている。
【0057】以上のことからすると正孔の存在するP型
Siは多孔質化され、N型Siは多孔質化されないとい
うことになるが、条件を変えることでN型Siも多孔質
化できる。
【0058】本発明においては、単結晶性を有する多孔
質Siは、単結晶Si基板を例えばHF溶液中で陽極化
成(Anodization)することにより形成することができ
る。多孔質層は10-1〜10nm程度の直径の孔が10
-1〜10nm程度の間隔で並んだスポンジのような構造
をしている。その密度は、単結晶Siの密度2.33g
/cm3 に比べて、HF溶液濃度を50〜20%に変化
させたり、電流密度を変化させることで2.1〜0.6
g/cm3 の範囲に変化させることができる。すなわ
ち、porosityを可変することが可能である。このように
多孔質Siの密度は単結晶Siに比べると、半分以下に
できるにもかかわらず、単結晶性は維持されており、多
孔質層の上部へ単結晶Si層をエピタキシャル成長させ
ることも可能である。
【0059】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
【0060】多孔質Siの機械的強度はporosityにより
異なるが、バルクSiよりも弱いと考えられる。たとえ
ば、porosityが50%であれば機械的強度はバルクの半
分と考えて良い。すなわち、貼り合わせウエハに圧縮、
引っ張りあるいは剪断力をかけると、まず多孔質Si層
が破壊されることになる。また、porosityを増加させれ
ばより弱い力で多孔質層を破壊できる。
【0061】また、上述の[拡散領域の形成]で説明し
たが、多孔質化は、拡散領域を越えて、拡散領域でない
領域に容易に進行させることができる。本発明におい
て、形成される多孔質層の厚みは、多孔質層形成に要す
る時間と、多孔質層の脆弱性を考慮すると、一般的には
1μm〜150μm、好ましくは2μm〜80μm、最
適には5μm〜50μmの範囲とするのが望ましい。
【0062】[非多孔質半導体層]本発明において非多
孔質半導体層としては、好適には、単結晶Si、多結晶
Si、非晶質Siの他、GaAs,InP,GaAs
P,GaAlAs,InAs,AlGaSb,InGa
As,ZnS,CdSe,CdTe,SiGe等の化合
物半導体等を用いることができる。そして非多孔質半導
体層は、FET(Field Effect Transistor)等の半導体
素子を既に作り込んだものであっても良い。
【0063】[第1の基体]多孔質シリコン層を有する
シリコン基板の多孔質層上に非多孔質半導体層が配され
た第1の基体は、シリコン基板中に形成された多孔質シ
リコン層上に、上述の非多孔質半導体層を形成するか、
もしくは、非多孔質半導体層が設けられたシリコン基板
中に部分的に多孔質シリコン層を形成することにより構
成できる。
【0064】多孔質シリコン層上に非多孔質半導体層を
形成するには、減圧CVD、プラズマCVD、光CV
D、MOCVD(Metal-Organic CVD)等のCVD法の
他、スパッター法(バイアススパッター法を含む)、分
子線エピタキシャル成長法、液相成長法等を採用するこ
とができる。
【0065】[第2の基体]非多孔質半導体層が移設
(transfer) される第2の基体としては、例えば単結晶
シリコン基板のような半導体基板、半導体基板表面に酸
化膜(熱酸化膜を含む)や窒化膜等の絶縁膜を設けたも
の、石英基板(Silica glass) やガラス基板のような光
透過性基板、あるいは、金属基板、アルミナ等の絶縁性
基板等が挙げられる。このような第2の基体は、半導体
部材の用途に応じて適宜選択される。
【0066】[貼り合わせ (bouding)]本発明において
は、多孔質シリコン層と非多孔質半導体層とを有する第
1の基体を、上述の第2の基体と、貼り合わせ(非多孔
質半導体層が内側に位置するように)て、多層構造体を
得る。本発明において、非多孔質半導体層が内側に位置
する多層構造体とは、第1の基体を構成する非多孔質半
導体層が直接第2の基体に貼り合わされた構造体はもち
論のこと、非多孔質半導体層の表面に形成された酸化膜
や窒化膜等の絶縁膜、あるいはこれ以外の膜等が第2の
基体に貼り合わされた構造体をも包含する。即ち、非多
孔質半導体層が、多孔質シリコン層に比べて多層構造体
の内側に位置する構造体を非多孔質半導体層が内側に位
置する多層構造体という。
【0067】具体的な貼り合わせは、第1の基体と第2
の基体の貼り合わせ面を平坦なものとしておくことによ
り、両者を例えば室温で密着させることにより行うこと
ができる。この他、貼り合わせ強度を増すために、陽極
接合、加圧、熱処理等を施すこともできる。
【0068】[多層構造体の分離]拡散領域以外の領域
に形成された多孔質シリコン層は、拡散領域に形成され
た多孔質シリコン層に比べて脆弱であるため、分離工程
で崩壊しやすく、安定して分離し得る。具体的な分離方
法としては、加圧、引っ張り、せん断等の外圧をかける
機械的方法、酸化により多孔質Siを周辺から膨張させ
多孔質Si内に内圧をかける方法、パルス状に加熱し、
熱応力をかける、あるいは軟化させる方法等があるが、
これらの方法に限定されるものではない。
【0069】[多孔質層の除去]第1の基体と第2の基
体を貼り合わせて得られる多層構造体を多孔質Si層に
おいて分離した後、分離された基体に残留する多孔質S
i層は、該多孔質層Si層の機械的強度が低いことと、
表面積が非常に大きいことを利用して、選択的に除去す
ることができる。選択的な除去方法としては、研削や研
磨を用いた機械的な方法の他、エッチング液を用いた化
学エッチングやイオンエッチング(例えば反応性イオン
エッチング(Reactive Ion etching))等の方法を採用す
ることができる。
【0070】多孔質Si層をエッチング液を用いて選択
エッチングする場合、エッチング液としては、49%弗
酸と30%過酸化水素水との混合液に限らず、弗酸,弗
酸にアルコールを添加した混合液、弗酸にアルコールお
よび過酸化水素水を添加した混合液、バッファード弗
酸、バッファード弗酸にアルコールを添加した混合液、
バッファード弗酸に過酸化水素水を添加した混合液、バ
ッファード弗酸にアルコールおよび過酸化水素水を添加
した混合液、あるいは弗酸・硝酸・酢酸の混合液のよう
なものを採用することができる。
【0071】多孔質層を選択除去した後、非多孔質半導
体層が移設されて得られた半導体部材を水素を含む雰囲
気下で熱処理することにより、非多孔質半導体層の平坦
性を増すことができる。
【0072】以下、本発明の実施の形態について図面を
用いて説明する。
【0073】[実施形態例1]Si単結晶基板11を用
意して、主表面層にP+ 層12を拡散法により形成する
(図1(a))。その後、その主表面層をP+ 層12の
厚さより深く多孔質化し、P+ 多孔質Si層13、下部
多孔質Si層14を形成する(図1(b))。P+ 多孔
質Si層13上に少なくとも1層の非多孔質薄膜15を
形成する。これにより第1の基体が形成される。非多孔
質薄膜15は、単結晶Si、多結晶Si、非晶質Si、
あるいは、金属膜、化合物半導体薄膜、超伝導薄膜など
の中から任意に選ばれる。さらに、最表面層にSiO2
を形成しておいた方が、貼り合わせ界面を活性層から離
すことが出来るという意味でもよい。図1(c)に示す
ように、第2の基体16と第1の基体の表面とを非多孔
質薄膜15が内側に位置する多層構造体が得られるよう
に密着させ貼り合わせる。その後、陽極接合、加圧、あ
るいは必要に応じて熱処理、あるいはこれらの組み合わ
せにより貼り合わせを強固にしてもよい。
【0074】単結晶Siを堆積した場合には、単結晶S
iの表面には熱酸化等の方法で酸化Siを形成したのち
貼り合わせることが好ましい。また、第2の基体は、前
述したものから選択できる。図1(c)は第2の基体と
第1の基体とは絶縁層17を介して貼り合わせた様子を
示してあるが、非多孔質薄膜15がSiでない場合、あ
るいは第2の基板がSiでない場合には絶縁層17はな
くてもよい。貼り合わせに際しては絶縁性の薄板をはさ
み3枚重ねで貼り合わせることも可能である。
【0075】非多孔質薄膜をエピタキシャル成長させた
単結晶シリコンで構成する場合、あるいは非多孔質薄膜
をこれ以外のもので構成する場合であっても、エピタキ
シャル成長時の熱処理や、これ以降の工程で熱処理を使
用する場合、熱により多孔質シリコン層の内部の孔の再
配列が生じて孔がふさがり、多孔質層をエッチング除去
する際のエッチング特性が損なわれる恐れがある。そこ
で、例えば、200℃〜700℃程度の温度であらかじ
め熱処理を行い孔の側壁に薄い酸化膜(多孔質層として
の単結晶性は維持されている)を形成して再配列を防止
し、多孔質層の構造を安定化させることが可能である。
【0076】また、極めて欠陥の少ないエピタキシャル
シリコン膜を形成する為には次の工程を採用することも
できる。
【0077】多孔質シリコン層は、単結晶としての構造
を維持しているものの、多孔質シリコン層の表面に存在
する多数の孔に起因してエピタキシャルシリコン膜に欠
陥が入る可能性がある。そこで、エピタキシャルシリコ
ン膜が接触する多孔質シリコン層の最表面を単結晶シリ
コンで閉塞する手法が考えられる。
【0078】この方法の1つには、水素を含有する雰囲
気中での熱処理がある。この水素熱処理によっては、多
孔質シリコンの表面を構成するシリコン原子のマイグレ
ーションが生じ、多孔質シリコン層の孔の最表面が閉塞
される。この場合の熱処理の温度は、500℃〜130
0℃、好ましくは900℃〜1300℃の範囲である。
【0079】また、この手法と別に、シリコン原子を含
有する原料ガスを微量、成膜チャンバー内に流すことで
非常にゆっくりとした速度でシリコン膜を形成し、多孔
質シリコン層の孔の最表面を閉塞させることもできる。
【0080】上述の孔の側壁に薄い酸化膜を形成した後
に孔の閉塞およびエピタキシャルシリコン膜の形成を行
う場合、孔を閉塞させる際には、多孔質シリコン層の最
表面には、単結晶が露出していることが望ましい。この
単結晶の露出は、孔の側壁に薄い酸化膜を形成した多孔
質シリコン層の最表面をHF等の酸につけ、最表面に形
成された薄い酸化膜を除去することで行うことができ
る。
【0081】次に、多孔質Si層14で基板を分離する
(図1(d))。分離する具体的な方法は、前述したと
おりである。
【0082】分離層は、より脆弱な下部多孔質Si層1
4となるが、部分的にあるいは全面P+ 多孔質Si層1
3で分離されても構わない。
【0083】次いで、多孔質Si層13,14を選択的
に除去する。非多孔質薄膜が単結晶Siの場合には通常
のSiのエッチング液、多孔質Siの選択エッチング液
である弗酸、弗酸にアルコールおよび過酸化水素水の少
なくともどちらか一方を添加した混合液、バッファード
弗酸、バッファード弗酸にアルコールおよび過酸化水素
水の少なくともどちらか一方を添加した混合液の少なく
とも1種類を用いて、多孔質Si層13,14のみを無
電解湿式化学エッチングして第2の基体上に予め第1の
基体の多孔質上に形成した膜を残存させる。上記に詳述
したように、多孔質Siの膨大な表面積により通常のS
iのエッチング液でも選択的に多孔質Siのみをエッチ
ングすることが可能である。あるいは、非多孔質薄膜層
15を研磨ストッパーとして多孔質Si層13,14を
選択研磨で除去する。
【0084】化合物半導体層を多孔質上に形成している
場合には化合物半導体に対してSiのエッチング速度の
速いエッチング液を用いて、多孔質Si層13,14の
みを化学エッチングして第2の基体16上に薄膜化した
単結晶化合物半導体層15を残存させ形成する。あるい
は、単結晶化合物半導体層15を研磨ストッパーとして
多孔質Si層13,14を選択研磨で除去する。
【0085】図1(e)には、本発明で得られる半導体
部材が示される。第2の基体16上に非多孔質薄膜、例
えば単結晶Si薄膜15が平坦に、しかも均一に薄層化
されて、ウエハ全域に、大面積に形成される。第2の基
体16として絶縁性基板を用いれば、こうして得られた
半導体基板は、絶縁分離された電子素子作製という点か
ら見ても好適に使用することができる。
【0086】Si単結晶基板11は残留多孔質Siを除
去して、表面平坦性が許容できないほど荒れている場合
には表面平坦化を行った後、再度第1の基体を構成する
Si単結晶基板11、あるいは次の第2の基体16とし
て使用できる。
【0087】[実施形態例2]本実施形態例は図2に示
すように、第1の基体を構成するSi単結晶基板21の
両面にP+ 層22を拡散法により形成(図2(a))す
る。その後、P+ 層22の厚さより深く多孔質化し、P
+ 多孔質Si層23、下部多孔質Si層24を形成(図
2(b))する。次いでP+ 多孔質Si層23上に非多
孔質薄膜25を形成し、それぞれの面に絶縁層28を介
して第2の基体26,27を貼合わせる(図2
(c))。ここでは、半導体部材を同時に2組作製しよ
うとしている。各製造工程は上記実施形態例1に示した
工程と同様である。
【0088】Si単結晶基板21は残留多孔質Siを除
去して、表面平坦性が許容できないほど荒れている場合
には表面平坦化を行った後、再度第1のSi単結晶基板
21、あるいは次の第2の基体26(または27)とし
て使用できる。
【0089】支持基板26,27の材料,厚さ等は同一
でなくても良い。非多孔質薄膜25は、両面を同一の材
料,膜厚等としなくても良い。
【0090】
【実施例】以下具体的実施例を挙げて本発明を説明す
る。
【0091】(実施例1)抵抗無指定の単結晶Si基板
の表面層に拡散法によりP+ 高濃度層を5μm形成し
た。同時に裏面にもP+ 高濃度層が形成された。
【0092】具体的なP+ 高濃度層の形成は次のように
して行った。即ち、B2 3 を溶媒に溶かしたものをS
i基板の主面側にスピンコート法を用いて塗布した。次
いで140℃の温度で焼成を行い溶媒をとばした。こう
して得られた基板を拡散炉に入れ、炉芯管内を1200
℃の温度に6時間保ち、所謂ドライブイン拡散を行っ
て、P+ 高濃度層を形成した。
【0093】塗布した膜を除去した後、P+ 高濃度層の
形成されたSi基板をHF溶液中に浸し、第1の表面側
より陽極化成を行い、第1の表面側に多孔質層を形成し
た。陽極化成の条件は以下の通りとした。
【0094】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) こうして得られた多孔質Si層は2層構造になった。下
部の多孔質Si層は表層部に比較して微細な脆弱構造を
有していた。
【0095】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。次いで多孔質Si上にCVD(Chemic
al Vapor Deposition )法により単結晶Siを0.15
μmエピタキシャル成長した。成長条件は以下の通りで
ある。
【0096】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0097】次に、該SiO2 層表面と、別に用意した
500nmのSiO2 層を形成したSi基板(第2の基
板)の表面と、を重ね合わせて多層構造体を得た。貼り
合わせウエハ端面の100nmのSiO2 層およびエピ
タキシャルSi層をエッチングにより剥離したところ、
多孔質Si端が現れた。
【0098】次いで、貼り合わせウエハを1000℃の
パイロ酸化をしたところ、50分程度で下部の多孔質S
i層中で2枚の基板が完全に分離した。剥離した面を観
察したところ、ウエハ外周部の多孔質SiはSiO2
変化しているが、中央部はほぼ元のままであった。
【0099】その後、第2の基体側に残った多孔質Si
および酸化された多孔質Si層を49%弗酸と30%過
酸化水素水との混合液で攪拌しながら選択エッチングし
た。単結晶Siはエッチングされずに残り、単結晶Si
をエッチ・ストップの材料として、多孔質Siおよび酸
化された多孔質Siは選択エッチングされ、完全に除去
された。
【0100】非多孔質Si単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量(数十オングストローム程度)
は実用上無視できる膜厚減少である。
【0101】こうして、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0102】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0103】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0104】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0105】また、第1の基体側に残った多孔質Siお
よび酸化された多孔質Siもその後、49%弗酸と30
%過酸化水素水との混合液で攪拌しながら選択エッチン
グする。単結晶Siはエッチングされずに残り、単結晶
Siをエッチ・ストップの材料として、多孔質Siおよ
び酸化された多孔質Siは選択エッチングされ、完全に
除去され、再び第1の基体として高濃度P+ 層の拡散工
程に、あるいは第2の基体として酸化膜形成工程に投入
することができた。
【0106】(実施例2)抵抗無指定の単結晶Si基板
の表面層に実施例1と同様にして拡散法によりP + 高濃
度層を5μm形成した。同時に裏面にもP+ 高濃度層が
形成された。高濃度表面層側からHF溶液中において陽
極化成を行った。陽極化成条件は以下の通りであった。
【0107】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0108】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition )法により単結晶Siを0.15μmエ
ピタキシャル成長した。成長条件は以下の通りである。
【0109】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0110】該SiO2 層表面と、別に用意した500
nmのSiO2 層を形成したSi基板(第2の基板)の
表面と、を重ね合わせ、接触させた。
【0111】Si基板の裏面酸化膜を除去した後、Si
基板側から500〜1000W程度の出力のCO2 レー
ザーをウエハ全面にパルスで照射した。CO2 レーザー
は、貼り合わせ界面の500nmのSiO2 層に吸収さ
れ、その近傍のエピタキシャル層および多孔質Si層の
温度が急激に上昇し、下部の多孔質Si層中の急激な熱
応力により下部の多孔質Si層中で分離した。
【0112】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングした。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0113】こうして、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0114】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0115】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0116】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0117】また、第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングした。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として酸化膜形成工程に投入す
ることができた。
【0118】(実施例3)抵抗無指定の単結晶Si基板
の表面層に拡散法によりP+ 高濃度層を5μm形成し
た。同時に裏面にもP+ 高濃度層が形成された。拡散法
によるP+ 高濃度層の形成は、次のようにして行った。
即ち、Si基板を炉芯管内にセットした後、BBr3
入った液体拡散源にN2 ガスを導入して、バブリングを
行い、気化した気体をキャリアガス(N2 +O2 )と共
に炉芯管内に導入した。炉芯管内を1050℃の温度に
1時間保つことでB2 3 層を形成した後、その後炉芯
管内を1200℃の温度に6時間保ち、所謂ドライブイ
ン拡散を行って、P+ 高濃度層を形成した。
【0119】次に、高濃度表面層側からHF溶液中にお
いて陽極化成を行った。陽極化成条件は以下の通りであ
った。
【0120】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) 多孔質Si層は2層構造になった。下部の多孔質Si層
は表層部に比較して微細な脆弱構造を有していた。
【0121】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.15μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0122】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0123】該SiO2 層表面と、別に用意した500
nmのSiO2 層を形成したSi基板(第2の基体)の
表面と、を重ね合わせ、接触させた。
【0124】第1の基体の高濃度P+ 層すなわち表層多
孔質Si層にのみパルスで10A〜100A程度の電流
を流した。なお電流はSiO2 を除去してウエハ端部に
高濃度P+ 層を表出させ、ウエハ端部のみさわる+電極
と−電極でウエハを挟みこむようにして流す。その結
果、下部の多孔質Si層中に急激な熱応力が加わり下部
の多孔質Si層中で分離した。
【0125】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングする。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0126】こうして、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0127】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0128】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0129】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0130】同時に第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングする。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として酸化膜形成工程に投入す
ることができた。
【0131】(実施例4)抵抗無指定の第1の単結晶S
i基板の表面層に実施例3と同様の拡散法によりP+
濃度層を5μm形成した。同時に裏面にもP+ 高濃度層
が形成された。高濃度表面層側からHF溶液中において
陽極化成を行った。陽極化成条件は以下の通りであっ
た。
【0132】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) 多孔質Si層は2層構造になった。下部の多孔質Si層
は表層部に比較して微細な脆弱構造を有していた。
【0133】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.15μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0134】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0135】該SiO2 層表面と、別に用意した500
nmのSiO2 層を形成したSi基板(第2の基体)の
表面と、を(貼り合わせ強度を向上させるべく)それぞ
れ窒素プラズマに曝した後、重ね合わせ、接触させ、4
00℃−10hアニールした。
【0136】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な引っ張り力を加えたとこ
ろ、脆弱な下部の多孔質Si層中で分離した。引っ張り
力の代わりに加圧あるいはせん断力でも同様に脆弱な下
部の多孔質Si層中で分離した。また、貼り合わせたウ
エハのエッジの隙間にナイフの刃のようなものをくさび
のように差し込んでも同様に脆弱な下部の多孔質Si層
中で分離した。
【0137】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングする。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0138】こうして、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0139】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0140】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0141】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0142】また、第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングした。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として酸化膜形成工程に投入す
ることができた。
【0143】(実施例5)抵抗無指定の単結晶Si基板
の表面層に実施例1と同様の拡散法によりP+ 高濃度層
を5μm形成した。同時に裏面にもP+ 高濃度層が形成
された。高濃度表面層側からHF溶液中において陽極化
成を行った。陽極化成条件は以下の通りであった。
【0144】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) 多孔質Si層は2層構造になった。下部の多孔質Si層
は表層部に比較して微細な脆弱構造を有していた。
【0145】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition )法により単結晶Siを0.15μmエ
ピタキシャル成長した。成長条件は以下の通りである。
【0146】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0147】該SiO2 層表面と、別に用意した500
nmのSiO2 層を形成したSi基板(第2の基体)の
表面と、をそれぞれ窒素プラズマに曝した後、重ね合わ
せ、接触させ、400℃−10hアニールした。
【0148】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な引っ張り力を加えたとこ
ろ、脆弱な下部の多孔質Si層中で分離した。引っ張り
力の代わりに加圧あるいはせん断力でも同様に脆弱な下
部の多孔質Si層中で分離した。また、貼り合わせたウ
エハのエッジの隙間にナイフの刃のようなものをくさび
のように差し込んでも同様に脆弱な下部の多孔質Si層
中で分離した。
【0149】その後、第2の基体側に残った多孔質Si
層をHF/HNO3 /CH3 COOH系のエッチング液
で選択エッチングした。多孔質Siは選択エッチングさ
れ、完全に除去された。単結晶Siはほとんどエッチン
グされずに残り、単結晶Siをエッチ・ストップの材料
として、多孔質Siは選択エッチングされ、完全に除去
された。
【0150】こうして、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0151】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0152】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0153】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0154】同時に第1の基体側に残った多孔質Siも
その後、HF/HNO3 /CH3 COOH系のエッチン
グ液で選択エッチングする。単結晶Siはエッチングさ
れずに残り、単結晶Siをエッチ・ストップの材料とし
て、多孔質Siは選択エッチングされ、完全に除去さ
れ、再び第1の基体として高濃度P+ 層の拡散工程に、
あるいは第2の基体として酸化膜形成工程に投入するこ
とができた。
【0155】(実施例6)抵抗無指定の単結晶Si基板
の表面層に実施例1と同様の拡散法によりP+ 高濃度層
を5μm形成した。同時に裏面にもP+ 高濃度層が形成
された。高濃度表面層側からHF溶液中において陽極化
成を行った。陽極化成条件は以下の通りであった。
【0156】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0157】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.15μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0158】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0159】該SiO2 層表面と、別に用意した石英基
板(第2の基板)の表面と、をそれぞれ窒素プラズマに
曝した後、重ね合わせ、接触させ、200℃−10hア
ニールした。
【0160】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な引っ張り力を加えたとこ
ろ、脆弱な下部の多孔質Si層中で分離した。引っ張り
力の代わりに加圧あるいはせん断力でも同様に脆弱な下
部の多孔質Si層中で分離した。また、貼り合わせたウ
エハのエッジの隙間にナイフの刃のようなものをくさび
のように差し込んでも同様に脆弱な下部の多孔質Si層
中で分離した。
【0161】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングした。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0162】すなわち、石英基板上に0.1μmの厚み
を持った単結晶Si層が形成できた。形成された単結晶
Si層の膜厚を面内全面について100点を測定したと
ころ、膜厚の均一性は101nm±3nmであった。
【0163】さらに水素中で970℃で熱処理を2時間
施した。表面粗さを原子間力顕微鏡で評価したところ、
50μm角の領域での平均2乗粗さはおよそ0.2nm
で通常市販されているSiウエハと同等であった。
【0164】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0165】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0166】また、第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングした。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に投入することができた。
【0167】(実施例7)抵抗無指定の単結晶Si基板
の表面層に実施例3と同様の拡散法によりP+ 高濃度層
を5μm形成した。同時に裏面にもP+ 高濃度層が形成
された。高濃度表面層側からHF溶液中において陽極化
成を行った。陽極化成条件は以下の通りであった。
【0168】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) こうして多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0169】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.55μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0170】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0171】SiO2 層表面と、別に用意した500n
mのSiO2 層を形成したSi基板(第2の基体)の表
面と、を重ね合わせ、接触させた後、貼り合わせウエハ
端面の100nmのSiO2 層およびエピタキシャルS
i層をエッチングにより剥離したところ、多孔質Si端
が現れた。
【0172】貼り合わせウエハを1000℃のパイロ酸
化をしたところ、50分程度で下部の多孔質Si層中で
2枚の基板が完全に分離した。剥離した面を観察したと
ころ、ウエハ外周部の多孔質SiはSiO2 に変化して
いるが、中央部はほぼ元のままであった。
【0173】その後、第2の基体側に残った多孔質Si
および酸化された多孔質Si層を49%弗酸と30%過
酸化水素水との混合液で攪拌しながら選択エッチングし
た。単結晶Siはエッチングされずに残り、単結晶Si
をエッチ・ストップの材料として、多孔質Siおよび酸
化された多孔質Siは選択エッチングされ、完全に除去
された。
【0174】非多孔質Si単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量(数十オングストローム程度)
は実用上無視できる膜厚減少である。
【0175】すなわち、Si酸化膜上に0.5μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は500nm±15nmであっ
た。
【0176】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0177】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0178】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0179】また、第1の基体側に残った多孔質Siお
よび酸化された多孔質Siもその後、49%弗酸と30
%過酸化水素水との混合液で攪拌しながら選択エッチン
グした。単結晶Siはエッチングされずに残り、単結晶
Siをエッチ・ストップの材料として、多孔質Siおよ
び酸化された多孔質Siは選択エッチングされ、完全に
除去され、再び第1の基体として高濃度P+ 層の拡散工
程に、あるいは第2の基体として酸化膜形成工程に投入
することができた。
【0180】(実施例8)再生ウエハの単結晶Si基板
の表面層に実施例3と同様の拡散法によりP+ 高濃度層
を5μm形成した。同時に裏面にもP+ 高濃度層が形成
された。高濃度表面層側からHF溶液中において陽極化
成を行った。陽極化成条件は以下の通りであった。
【0181】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0182】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.15μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0183】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0184】該SiO2 層表面と、別に用意した500
nmのSiO2 層を形成したSi基板(第2の基体)の
表面と、を重ね合わせ、接触させた。
【0185】第1の基体の裏面酸化膜を除去した後、第
1の基体側から500〜1000W程度の出力のCO2
レーザーをウエハ全面にパルスで照射した。CO2 レー
ザーは、貼り合わせ界面の500nmのSiO2 層に吸
収され、その近傍のエピタキシャル層および多孔質Si
層の温度が急激に上昇し、下部の多孔質Si層中の急激
な熱応力により下部の多孔質Si層中で分離した。
【0186】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングした。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0187】こうして、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0188】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0189】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0190】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0191】また、第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングする。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として酸化膜形成工程に投入す
ることができた。
【0192】(実施例9)抵抗無指定の単結晶Si基板
の表面層に実施例1と同様の拡散法によりP+ 高濃度層
を5μm形成した。同時に裏面にもP+ 高濃度層が形成
された。高濃度表面層側からHF溶液中において陽極化
成を行った。陽極化成条件は以下の通りであった。
【0193】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0194】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にMOCVD(Metal Or
ganic Chemical Vapor Deposition)法により単結晶Ga
Asを1μmエピタキシャル成長した。成長条件は以下
の通りである。
【0195】 ソースガス:TMG/AsH3 /H2 ガス圧力:80Torr 温度:700℃ 該GaAs層表面と、別に用意したSi基板(第2の基
体)の表面と、を重ね合わせ、接触させた。
【0196】第1の基体の高濃度P+ 層すなわち表層多
孔質Si層にのみパルスで10〜100A程度の電流を
流した。なお電流はSiO2 を除去してウエハ端部に高
濃度P+ 層を表出させ、ウエハ端部のみさわる+電極と
−電極でウエハを挟みこむようにして流す。その結果、
下部の多孔質Si層中に急激な熱応力が加わり下部の多
孔質Si層中で分離した。
【0197】その後、第2の基体側に残った多孔質Si
層をエチレンジアミン+ピロカテコール+水(17m
l:3g:8mlの比率)110℃でエッチングした。
単結晶GaAsはエッチングされずに残り、単結晶Ga
Asをエッチ・ストップの材料として、多孔質Siおよ
び酸化された多孔質Siは選択エッチングされ、完全に
除去された。
【0198】非多孔質GaAs単結晶の該エッチング液
に対するエッチング速度は、極めて低く、非多孔質層に
おけるエッチング量(数十オングストローム程度)は実
用上無視できる膜厚減少である。
【0199】すなわち、Si上に1μmの厚みを持った
単結晶GaAs層が形成できた。形成された単結晶Ga
As層の膜厚を面内全面について100点を測定したと
ころ、膜厚の均一性は1μm±29.8nmであった。
【0200】透過電子顕微鏡による断面観察の結果、G
aAs層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【0201】支持基板として酸化膜付きのSi基板を用
いることにより、絶縁膜上のGaAsも同様に作製でき
た。
【0202】同時に第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングする。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として貼合わせ工程に投入する
ことができた。
【0203】(実施例10)抵抗無指定の単結晶Si基
板の表面層に実施例1と同様の拡散法によりP+ 高濃度
層を5μm形成した。同時に裏面にもP+ 高濃度層が形
成された。高濃度表面層側からHF溶液中において陽極
化成を行った。陽極化成条件は以下の通りであった。
【0204】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11(分) 多孔質Siの厚み:12(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0205】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にMOCVD(Metal Or
ganic Chemical Vapor Deposition)法により単結晶In
Pを1μmエピタキシャル成長した。
【0206】該InP表面と別に用意した石英基板(第
2の基体)の表面とをそれぞれ窒素プラズマに曝した
後、重ね合わせ、接触させ、200℃−10hアニール
した。
【0207】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な引っ張り力を加えたとこ
ろ、脆弱な下部の多孔質Si層中で分離した。引っ張り
力の代わりに加圧あるいはせん断力でも同様に脆弱な下
部の多孔質Si層中で分離した。また、貼り合わせたウ
エハのエッジの隙間にナイフの刃のようなものをくさび
のように差し込んでも同様に脆弱な下部の多孔質Si層
中で分離した。
【0208】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングした。単結晶InPはエッチン
グされずに残り、単結晶InPをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去された。
【0209】こうして、石英基体上に1μmの厚みを持
った単結晶InP層が形成できた。形成された単結晶I
nP層の膜厚を面内全面について100点を測定したと
ころ、膜厚の均一性は1μm±29.0nmであった。
【0210】透過電子顕微鏡による断面観察の結果、I
nP層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。
【0211】同時に第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングする。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に投入することができた。
【0212】(実施例11)両面ミラーの抵抗無指定の
単結晶Si基板の両面表面層に実施例1と同様の拡散法
によりP+ 高濃度層を5μm形成した。HF溶液中にお
いて両面陽極化成を行った。陽極化成条件は以下の通り
であった。なお、陽極化成は片面11分づつ行った。
【0213】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:11×2(分) 多孔質Siの厚み:12(μm) それぞれの多孔質Si層は2層構造になった。下部の多
孔質Si層は表層部に比較して微細な脆弱構造を有して
いた。
【0214】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。両面多孔質Si上にCVD(Chemical
Vapor Deposition)法により単結晶Siを0.15μm
エピタキシャル成長した。成長条件は以下の通りであ
る。
【0215】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、この両面エピタキシャルSi層表面に熱酸化に
より100nmのSiO2 層を形成した。
【0216】該SiO2 層表面と、別に用意した500
nmのSiO2 層を形成した2枚のSi基板(第2の基
体)の表面と、を重ね合わせ、接触させた後、貼り合わ
せウエハ端面の100nmのSiO2 層およびエピタキ
シャルSi層をエッチングにより剥離したところ、多孔
質Si端が現れた。
【0217】貼り合わせウエハを1000℃のパイロ酸
化をしたところ、50分程度で下部の多孔質Si層中で
2枚の基板が完全に分離した。ただし、ウエハ間でばら
つきがあるために、数時間の酸化を行うのがよい。剥離
した面を観察したところ、ウエハ外周部の多孔質Siは
SiO2 に変化しているが、中央部はほぼ元のままであ
った。
【0218】その後、2枚の第2の基体側に残った多孔
質Siおよび酸化された多孔質Si層を49%弗酸と3
0%過酸化水素水との混合液で攪拌しながら選択エッチ
ングした。単結晶Siはエッチングされずに残り、単結
晶Siをエッチ・ストップの材料として、多孔質Siお
よび酸化された多孔質Siは選択エッチングされ、完全
に除去された。
【0219】すなわち、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が2枚形成できた。形成された
単結晶Si層の膜厚を面内全面について100点を測定
したところ、膜厚の均一性は101nm±3nmであっ
た。
【0220】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0221】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0222】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0223】また、第1の基体側に残った多孔質Siお
よび酸化された多孔質Siもその後、49%弗酸と30
%過酸化水素水との混合液で攪拌しながら選択エッチン
グした。単結晶Siはエッチングされずに残り、単結晶
Siをエッチ・ストップの材料として、多孔質Siおよ
び酸化された多孔質Siは選択エッチングされ、完全に
除去され、再び第1の基体として高濃度P+ 層の拡散工
程に、あるいは第2の基体として酸化膜形成工程に投入
することができた。
【0224】(実施例12)抵抗無指定の単結晶Si基
板の表面層にドライブイン拡散を10時間とした以外実
施例1と同様にしてP+ 高濃度層を10μm形成した。
同時に裏面にもP+高濃度層が形成された。高濃度表面
層側からHF溶液中において陽極化成を行った。陽極化
成条件は以下の通りであった。
【0225】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:15(分) 多孔質Siの厚み:16(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0226】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.15μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0227】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0228】該SiO2 層表面と、別に用意した500
nmのSiO2 層を形成したSi基板(第2の基体)の
表面と、を重ね合わせ、接触させた。その後、貼り合わ
せ強度を高めるために1180℃5分の熱処理を行っ
た。
【0229】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な引っ張り力を加えたとこ
ろ、脆弱な下部の多孔質Si層中で分離した。引っ張り
力の代わりに加圧あるいはせん断力でも同様に脆弱な下
部の多孔質Si層中で分離した。また、貼り合わせたウ
エハのエッジの隙間にナイフの刃のようなものをくさび
のように差し込んでも同様に脆弱な下部の多孔質Si層
中で分離した。
【0230】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングした。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0231】すなわち、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0232】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0233】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0234】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0235】同時に第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングした。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として酸化膜形成工程に投入す
ることができた。
【0236】(実施例13)抵抗無指定の単結晶Si基
板の表面層にドライブイン拡散を10時間とした以外実
施例3と同様にしてP+ 高濃度層を10μm形成した。
同時に裏面にもP+高濃度層が形成された。高濃度表面
層側からHF溶液中において陽極化成を行った。陽極化
成条件は以下の通りであった。
【0237】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:15(分) 多孔質Siの厚み:16(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0238】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.15μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0239】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0240】該SiO2 層表面と、別に用意したSi基
板(第2の基体)の表面と、を重ね合わせ、接触させ
た。その後、貼り合わせ強度を高めるために1180℃
5分の熱処理を行った。
【0241】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な引っ張り力を加えたとこ
ろ、脆弱な下部の多孔質Si層中で分離した。引っ張り
力の代わりに加圧あるいはせん断力でも同様に脆弱な下
部の多孔質Si層中で分離した。また、貼り合わせたウ
エハのエッジの隙間にナイフの刃のようなものをくさび
のように差し込んでも同様に脆弱な下部の多孔質Si層
中で分離した。
【0242】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングした。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0243】こうして、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0244】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0245】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0246】また、第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングした。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として貼合わせ工程に投入する
ことができた。
【0247】(実施例14)再生ウエハの単結晶Si基
板の表面層に拡散法によりP+ 高濃度層を5μm形成し
た。同時に裏面にもP+ 高濃度層が形成された。高濃度
表面層側からHF溶液中において陽極化成を行った。陽
極化成条件は以下の通りであった。
【0248】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:15(分) 多孔質Siの厚み:16(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0249】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.15μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0250】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0251】該SiO2 層表面と、別に用意した500
nmのSiO2 層を形成したSi基板(第2の基体)の
表面と、をそれぞれ窒素プラズマに曝した後、重ね合わ
せ、接触させ、400℃−10hアニールした。
【0252】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な引っ張り力を加えたとこ
ろ、脆弱な下部の多孔質Si層中で分離した。引っ張り
力の代わりに加圧あるいはせん断力でも同様に脆弱な下
部の多孔質Si層中で分離した。また、貼り合わせたウ
エハのエッジの隙間にナイフの刃のようなものをくさび
のように差し込んでも同様に脆弱な下部の多孔質Si層
中で分離した。
【0253】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングした。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0254】すなわち、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0255】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0256】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0257】エピタキシャルSi層表面に酸化膜を形成
しなくても同様の結果が得られた。
【0258】また、第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングした。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として酸化膜形成工程に投入す
ることができた。
【0259】(実施例15)再生ウエハの単結晶Si基
板の表面層に実施例1と同様の拡散法によりP+ 高濃度
層を5μm形成した。同時に裏面にもP+ 高濃度層が形
成された。高濃度表面層側からHF溶液中において陽極
化成を行った。陽極化成条件は以下の通りであった。
【0260】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:15(分) 多孔質Siの厚み:16(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0261】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は熱酸
化膜で覆われた。多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.15μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0262】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0263】該SiO2 層表面と、別に用意したSi基
板(第2の基体)の表面と、をそれぞれ窒素プラズマに
曝した後、重ね合わせ、接触させ、400℃−10hア
ニールした。
【0264】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な引っ張り力を加えたとこ
ろ、脆弱な下部の多孔質Si層中で分離した。引っ張り
力の代わりに加圧あるいはせん断力でも同様に脆弱な下
部の多孔質Si層中で分離した。また、貼り合わせたウ
エハのエッジの隙間にナイフの刃のようなものをくさび
のように差し込んでも同様に脆弱な下部の多孔質Si層
中で分離した。
【0265】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングした。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0266】こうして、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0267】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0268】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0269】また、第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングする。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として貼合わせ工程に投入する
ことができた。
【0270】(実施例16)再生ウエハの単結晶Si基
板の表面層に実施例1と同様の拡散法によりP+ 高濃度
層を5μm形成した。同時に裏面にもP+ 高濃度層が形
成された。高濃度表面層側からHF溶液中において陽極
化成を行った。陽極化成条件は以下の通りであった。
【0271】 電流密度:7(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 5 OH=1:1:
1 時間:15(分) 多孔質Siの厚み:16(μm) 得られた多孔質Si層は2層構造になった。下部の多孔
質Si層は表層部に比較して微細な脆弱構造を有してい
た。
【0272】この基板を酸素雰囲気中400℃で1時間
酸化した。この酸化により多孔質Siの孔の内壁は薄い
熱酸化膜で覆われた。
【0273】次いで、この基板の多孔質層が形成された
側の最表面を、1.25%のHF溶液に浸して最表面に
形成された薄い酸化膜を除去した。
【0274】こうして得られた基板に今度は、H2 を2
30 l/min流しながら、1050℃、760To
rrの条件で1分間の熱処理を施すと共に、さらにSi
4を50sccm添加した条件で5分間の熱処理を施
した。
【0275】次に多孔質Si上にCVD(Chemical Vap
or Deposition)法により単結晶Siを0.15μmエピ
タキシャル成長した。成長条件は以下の通りである。
【0276】 ソースガス:SiH2 Cl2 /H2 ガス流量:0.5/180 l/min ガス圧力:80Torr 温度:950℃ 成長速度:0.3μm/min さらに、このエピタキシャルSi層表面に熱酸化により
100nmのSiO2層を形成した。
【0277】該SiO2 層表面と、別に用意したSi基
板(第2の基体)の表面と、をそれぞれ窒素プラズマに
曝した後、重ね合わせ、接触させ、400℃−10hア
ニールした。
【0278】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な引っ張り力を加えたとこ
ろ、脆弱な下部の多孔質Si層中で分離した。引っ張り
力の代わりに加圧あるいはせん断力でも同様に脆弱な下
部の多孔質Si層中で分離した。また、貼り合わせたウ
エハのエッジの隙間にナイフの刃のようなものをくさび
のように差し込んでも同様に脆弱な下部の多孔質Si層
中で分離した。
【0279】その後、第2の基体側に残った多孔質Si
層を49%弗酸と30%過酸化水素水との混合液で攪拌
しながら選択エッチングした。単結晶Siはエッチング
されずに残り、単結晶Siをエッチ・ストップの材料と
して、多孔質Siは選択エッチングされ、完全に除去さ
れた。
【0280】こうして、Si酸化膜上に0.1μmの厚
みを持った単結晶Si層が形成できた。形成された単結
晶Si層の膜厚を面内全面について100点を測定した
ところ、膜厚の均一性は101nm±3nmであった。
【0281】さらに水素中で1100℃で熱処理を1時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、50μm角の領域での平均2乗粗さはおよそ0.2
nmで通常市販されているSiウエハと同等であった。
【0282】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0283】また、第1の基体側に残った多孔質Siも
その後、49%弗酸と30%過酸化水素水との混合液で
攪拌しながら選択エッチングする。単結晶Siはエッチ
ングされずに残り、単結晶Siをエッチ・ストップの材
料として、多孔質Siは選択エッチングされ、完全に除
去され、再び第1の基体として高濃度P+ 層の拡散工程
に、あるいは第2の基体として貼合わせ工程に投入する
ことができた。
【図面の簡単な説明】
【図1】本発明の工程を説明するための模式的断面図で
ある。
【図2】本発明の工程を説明するための模式的断面図で
ある。
【図3】拡散領域形成に使用される炉の1例を示す模式
的断面図である。
【図4】第1の従来例の工程を説明するための模式的断
面図である。
【図5】第2の従来例の工程を説明するための模式的断
面図である。
【符号の説明】
11 Si基板 12 P+ 拡散層 13 P+ 多孔質Si 14 下部多孔質Si 15 非多孔質薄膜 16 第2の基板 17 絶縁層 21 Si基板 22 P+ 拡散層 23 P+ 多孔質Si 24 下部多孔質Si 25 非多孔質薄膜 26 第2の基板 27 第2の基板 28 絶縁層 31 Si基板 32 多孔質Si 33 単結晶薄膜 34 支持基板 35 絶縁層 41 Si基板 42 多孔質Si 43 単結晶薄膜 44 支持基板 45 絶縁層

Claims (53)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板の少なくとも1つの表面側
    に導電型を制御し得る元素を拡散させた拡散領域を形成
    する工程、前記拡散領域を含む領域に多孔質シリコン層
    を形成する工程、前記多孔質シリコン層上に非多孔質半
    導体層を形成して第1の基体を用意する工程、前記第1
    の基体と第2の基体とを前記非多孔質半導体層が内側に
    位置する多層構造体が得られるように貼り合わせる工
    程、前記多孔質シリコン層の領域であって、前記拡散領
    域以外の領域より前記多層構造体を分離する工程、前記
    分離された第2の基体側に残った多孔質シリコン層を除
    去する工程、とを有することを特徴とする半導体部材の
    製造方法。
  2. 【請求項2】 シリコン基板の少なくとも1つの表面側
    に導電型を制御し得る元素を拡散させた拡散領域を形成
    する工程、前記拡散領域を含む領域に多孔質シリコン層
    を形成する工程、前記多孔質シリコン層上に非多孔質半
    導体層を形成して第1の基体を用意する工程、前記第1
    の基体と第2の基体とを前記非多孔質半導体層が内側に
    位置する多層構造体が得られるように貼り合わせる工
    程、前記多孔質シリコン層の領域であって、前記拡散領
    域以外の領域より前記多層構造体を分離する工程、前記
    分離された第2の基体側に残った多孔質シリコン層を除
    去する工程、前記分離された第1の基体側に残った多孔
    質シリコン層を除去して得られる基体を前記第1の基体
    の原材料として使用する工程、とを有することを特徴と
    する半導体部材の製造方法。
  3. 【請求項3】 シリコン基板の少なくとも1つの表面側
    に導電型を制御し得る元素を拡散させた拡散領域を形成
    する工程、前記拡散領域を含む領域に多孔質シリコン層
    を形成する工程、前記多孔質シリコン層上に非多孔質半
    導体層を形成して第1の基体を用意する工程、前記第1
    の基体と第2の基体とを前記非多孔質半導体層が内側に
    位置する多層構造体が得られるように貼り合わせる工
    程、前記多孔質シリコン層の領域であって、前記拡散領
    域以外の領域より前記多層構造体を分離する工程、前記
    分離された第2の基体側に残った多孔質シリコン層を除
    去する工程、前記分離された第1の基体側に残った多孔
    質シリコン層を除去して得られる基体を前記第2の基体
    の原材料として使用する工程、とを有することを特徴と
    する半導体部材の製造方法。
  4. 【請求項4】 前記拡散領域の形成は、拡散法によって
    なされる請求項1〜3のいずれかに記載の半導体部材の
    製造方法。
  5. 【請求項5】 前記導電型を制御し得る元素は、シリコ
    ンの導電型をn型に制御し得るものである請求項4に記
    載の半導体部材の製造方法。
  6. 【請求項6】 前記導電型を制御し得る元素は、P,A
    s,Sbの中から選択される請求項5に記載の半導体部
    材の製造方法。
  7. 【請求項7】 前記導電型を制御し得る元素は、シリコ
    ンの導電型をp型に制御し得るものである請求項4に記
    載の半導体部材の製造方法。
  8. 【請求項8】 前記導電型を制御し得る元素は、Bであ
    る請求項7に記載の半導体部材の製造方法。
  9. 【請求項9】 前記拡散法は、前記元素を熱的に前記シ
    リコン基板中に拡散させるものである請求項4に記載の
    半導体部材の製造方法。
  10. 【請求項10】 前記導電型を制御し得る元素は、気体
    をソースとして供給される請求項8に記載の半導体部材
    の製造方法。
  11. 【請求項11】 前記気体は、B2 6 である請求項1
    0に記載の半導体部材の製造方法。
  12. 【請求項12】 前記導電型を制御し得る元素は、液体
    をソースとして供給される請求項8に記載の半導体部材
    の製造方法。
  13. 【請求項13】 前記液体は、BBr3 である請求項1
    2に記載の半導体部材の製造方法。
  14. 【請求項14】 前記導電型を制御し得る元素は、固体
    をソースとして供給される請求項8に記載の半導体部材
    の製造方法。
  15. 【請求項15】 前記固体は、B2 3 である請求項1
    4に記載の半導体部材の製造方法。
  16. 【請求項16】 前記導電型を制御し得る元素は、前記
    シリコン基板上に設けられた固体物より供給される請求
    項8に記載の半導体部材の製造方法。
  17. 【請求項17】 前記固体物は、CVD膜、BSG、ス
    ピンコート膜より選択される請求項16に記載の半導体
    部材の製造方法。
  18. 【請求項18】 前記拡散領域に含有される前記導電型
    を制御し得る元素の濃度は、5.0×1016/cm3
    5.0×1020/cm3 の範囲に制御される請求項4に
    記載の半導体部材の製造方法。
  19. 【請求項19】 前記拡散領域に含有される前記導電型
    を制御し得る元素の濃度は、1.0×1017/cm3
    2.0×1020/cm3 の範囲に制御される請求項18
    に記載の半導体部材の製造方法。
  20. 【請求項20】 前記拡散領域に含有される前記導電型
    を制御し得る元素の濃度は、5.0×1017/cm3
    1.0×1020/cm3 の範囲に制御される請求項19
    に記載の半導体部材の製造方法。
  21. 【請求項21】 前記拡散層の厚みは、100Å〜10
    0μmに制御される請求項4に記載の半導体部材の製造
    方法。
  22. 【請求項22】 前記拡散層の厚みは、500Å〜50
    μmに制御される請求項21に記載の半導体部材の製造
    方法。
  23. 【請求項23】 前記拡散層の厚みは、5000Å〜3
    0μmに制御される請求項22に記載の半導体部材の製
    造方法。
  24. 【請求項24】 前記多孔質シリコン層の厚みは1μm
    〜150μmに制御される請求項1〜3のいずれかに記
    載の半導体部材の製造方法。
  25. 【請求項25】 前記多孔質シリコン層の厚みは2μm
    〜80μmに制御される請求項24に記載の半導体部材
    の製造方法。
  26. 【請求項26】 前記多孔質シリコン層の厚みは5μm
    〜50μmに制御される請求項25に記載の半導体部材
    の製造方法。
  27. 【請求項27】 前記シリコン基板の2つの面に前記拡
    散領域及び前記多孔質シリコン層を形成した後、該2つ
    の多孔質シリコン層上に前記非多孔質半導体層を形成す
    る請求項1〜3のいずれかに記載の半導体部材の製造方
    法。
  28. 【請求項28】 前記多層構造体の分離は、前記多孔質
    シリコン層に外部より力を加えることによってなされる
    請求項1〜3のいずれかに記載の半導体部材の製造方
    法。
  29. 【請求項29】 前記力を加える方法は、前記基体表面
    に垂直な方向に加圧すること、基体表面に垂直な方向に
    引っ張ること、せん断力をかけることより選択される請
    求項28に記載の半導体部材の製造方法。
  30. 【請求項30】 前記多層構造体の分離は、前記多層構
    造体の端部で多孔質Siを表出させた後、該貼り合わせ
    た基体を酸化することで行われる請求項1〜3のいずれ
    かに記載の半導体部材の製造方法。
  31. 【請求項31】 前記多層構造体の分離は、該多層構造
    体を加熱することによりなされる請求項1〜3のいずれ
    かに記載の半導体部材の製造方法。
  32. 【請求項32】 前記加熱が前記多層構造体全体を加熱
    するものである請求項31に記載の半導体部材の製造方
    法。
  33. 【請求項33】 前記加熱が、前記多層構造体を部分的
    に加熱するものである請求項31に記載の半導体部材の
    製造方法。
  34. 【請求項34】 前記加熱がレーザー照射によりなされ
    る請求項33に記載の半導体部材の製造方法。
  35. 【請求項35】 前記レーザーは、炭酸ガスレーザーで
    ある請求項34に記載の半導体部材の製造方法。
  36. 【請求項36】 前記加熱が、前記多孔質シリコン層に
    電流を流すことによりなされる請求項33に記載の半導
    体部材の製造方法。
  37. 【請求項37】 前記多孔質シリコン層は、前記シリコ
    ン基板に陽極化成を施して得られる請求項1〜3のいず
    れかに記載の半導体部材の製造方法。
  38. 【請求項38】 前記非多孔質半導体層が単結晶シリコ
    ン層で構成される請求項1〜3のいずれかに記載の半導
    体部材の製造方法。
  39. 【請求項39】 前記単結晶シリコン層は、エピタキシ
    ャル成長により形成される請求項38に記載の半導体部
    材の製造方法。
  40. 【請求項40】 前記単結晶シリコン層の表面に酸化シ
    リコン層が形成されて前記第1の基体を構成する請求項
    38に記載の半導体部材の製造方法。
  41. 【請求項41】 前記酸化シリコン層は、熱酸化により
    形成される請求項40に記載の半導体部材の製造方法。
  42. 【請求項42】 前記多孔質半導体層が、化合物半導体
    層で構成される請求項1〜3のいずれかに記載の半導体
    部材の製造方法。
  43. 【請求項43】 前記化合物半導体層が単結晶を構成す
    る請求項42に記載の半導体部材の製造方法。
  44. 【請求項44】 前記第2の基体として単結晶シリコン
    基板を用いる請求項1〜3のいずれかに記載の半導体部
    材の製造方法。
  45. 【請求項45】 前記第2の基体として単結晶シリコン
    基板の表面に酸化膜を形成した基板を用いる請求項1〜
    3のいずれかに記載の半導体部材の製造方法。
  46. 【請求項46】 前記第2の基体として光透過性基体を
    用いる請求項1〜3のいずれかに記載の半導体部材の製
    造方法。
  47. 【請求項47】 前記光透過性基体に、ガラス基板を用
    いる請求項46に記載の半導体部材の製造方法。
  48. 【請求項48】 前記貼り合わせ工程は、2つの基体を
    密着させることによりなされる請求項1〜3のいずれか
    に記載の半導体部材の製造方法。
  49. 【請求項49】 前記貼り合わせ工程は、陽極接合、加
    圧、熱処理を用いてなされる請求項1〜3のいずれかに
    記載の半導体部材の製造方法。
  50. 【請求項50】 前記多孔質シリコン層の除去は、研磨
    によりなされる請求項1〜3のいずれかに記載の半導体
    部材の製造方法。
  51. 【請求項51】 前記多孔質シリコン層の除去は、エッ
    チングによりなされる請求項1〜3のいずれかに記載の
    半導体部材の製造方法。
  52. 【請求項52】 前記エッチングは、弗酸を用いてなさ
    れる請求項51に記載の半導体部材の製造方法。
  53. 【請求項53】 請求項1〜請求項52のいずれかに記
    載の製造方法により製造された半導体部材。
JP31033097A 1996-11-15 1997-11-12 半導体部材の製造方法 Expired - Fee Related JP3293766B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31033097A JP3293766B2 (ja) 1996-11-15 1997-11-12 半導体部材の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30454096 1996-11-15
JP8-304540 1996-11-15
JP31033097A JP3293766B2 (ja) 1996-11-15 1997-11-12 半導体部材の製造方法

Publications (2)

Publication Number Publication Date
JPH10200078A true JPH10200078A (ja) 1998-07-31
JP3293766B2 JP3293766B2 (ja) 2002-06-17

Family

ID=26563942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31033097A Expired - Fee Related JP3293766B2 (ja) 1996-11-15 1997-11-12 半導体部材の製造方法

Country Status (1)

Country Link
JP (1) JP3293766B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article

Also Published As

Publication number Publication date
JP3293766B2 (ja) 2002-06-17

Similar Documents

Publication Publication Date Title
US6100165A (en) Method of manufacturing semiconductor article
JP3352340B2 (ja) 半導体基体とその製造方法
JP3257624B2 (ja) 半導体部材の製造方法
US6054363A (en) Method of manufacturing semiconductor article
CA2233096C (en) Substrate and production method thereof
US5966620A (en) Process for producing semiconductor article
US6143628A (en) Semiconductor substrate and method of manufacturing the same
JP3293736B2 (ja) 半導体基板の作製方法および貼り合わせ基体
US20030087503A1 (en) Process for production of semiconductor substrate
EP0843346B1 (en) Method of manufacturing a semiconductor article
JP2901031B2 (ja) 半導体基材及びその作製方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JP3293767B2 (ja) 半導体部材の製造方法
JPH10326884A (ja) 半導体基板及びその作製方法とその複合部材
JP2002118242A (ja) 半導体部材の製造方法
JP3754818B2 (ja) 半導体基板の作製方法
JP3293766B2 (ja) 半導体部材の製造方法
JP3755857B2 (ja) 半導体基板の作製方法および基板から半導体層を分離する方法
JP2001291851A (ja) 半導体部材の製造方法
JPH05217828A (ja) 半導体基体及びその作製方法
JP2002289818A (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees