JP3755857B2 - 半導体基板の作製方法および基板から半導体層を分離する方法 - Google Patents
半導体基板の作製方法および基板から半導体層を分離する方法 Download PDFInfo
- Publication number
- JP3755857B2 JP3755857B2 JP23092698A JP23092698A JP3755857B2 JP 3755857 B2 JP3755857 B2 JP 3755857B2 JP 23092698 A JP23092698 A JP 23092698A JP 23092698 A JP23092698 A JP 23092698A JP 3755857 B2 JP3755857 B2 JP 3755857B2
- Authority
- JP
- Japan
- Prior art keywords
- porous
- layer
- substrate
- single crystal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、半導体基板の作製方法および基板から半導体層を分離する方法に関する。更に詳しくは、誘電体分離あるいは、絶縁物上の単結晶半導体、半導体基板上の単結晶化合物半導体の作製方法、さらに単結晶半導体層に作成される電子デバイス、集積回路に適する半導体基板の作製方法に関するものである。
【0002】
【従来の技術】
絶縁物上の単結晶Si半導体層の形成は、シリコン オン インシュレーター(SOI)技術として広く知られ、通常のSi集積回路を作製するバルクSi基板では到達しえない数々の優位点をSOI技術を利用したデバイスが有することから多くの研究が成されてきた。すなわち、SOI技術を利用することで、
1.誘電体分離が容易に高集積化が可能、
2.対放射線耐性に優れている、
3.浮遊容量が低減され高速化が可能、
4.ウェル工程が省略できる、
5.ラッチアップを防止できる、
6.薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる。
【0003】
上記したようなデバイス特性上の多くの利点を実現するために、ここ数十年に渡り、SOI構造の形成方法について研究されてきている。この内容は、例えば以下の文献にまとめられている。
【0004】
Special Issue:"Single−crystal silicon on non−single−crystal insulators";edited by G.W.Cullen,Journal of Crystal Growth,volume 63,no3,pp429〜590(1983).
また、古くは、単結晶サファイア基板上に、SiをCVD(化学気相法)で、ヘテロエピタキシーさせて形成するSOS(シリコン オン サファイア)が知られており、最も成熟したSOI技術として一応の成功は収めはしたが、Si層と下地サファイア基板界面の格子不整合により大量の結晶欠陥、サファイア基板からのアルミニュームのSi層への混入、そして何よりも基板の高価格と大面積化への遅れにより、その応用の広がりが妨げられている。比較的近年には、サファイア基板を使用せずにSOI構造を実現しようという試みが行なわれている。この試みは、次の二つに大別される。
【0005】
1.Si単結晶基板を表面酸化後に、窓を開けてSi基板を部分的に表出させ、その部分をシードとして横方向へエピタキシャル成長させ、SiO2 上へSi単結晶層を形成する。(この場合には、SiO2 上にSi層の堆積をともなう。)
2.Si単結晶基板そのものを活性層として使用し、その下部にSiO2 を形成する。(この方法は、Si層の堆積をともなわない。)
また、化合物半導体上のデバイスはSiでは得られない高い性能、たとえば、高速、発光など、を持っている。現在は、これらのデバイスはほとんどGaAs等の化合物半導体基板上にエピタキシャル成長をしてその中に作り込まれている。
【0006】
しかし、化合物半導体基板は、高価で、機械的強度が低く、大面積ウェハは作成が困難などの問題点がある。
【0007】
このようなことから、安価で、機械的強度も高く、大面積ウェハが作製できるSiウェハ上に、化合物半導体をヘテロエピタキシャル成長させる試みがなされている。
【0008】
【発明が解決しようとしている課題】
上記1を実現する手段として、CVDにより、直接、単結晶層Siを横方向エピタキシャル成長させる方法、非晶質Siを堆積して、熱処理により固相横方向エピタキシャル成長させる方法、非晶質あるいは、多結晶Si層に電子線、レーザー光等のエネルギービームを収束して照射し、溶融再結晶により単結晶層をSiO2 上に成長させる方法、そして、棒状ヒーターにより帯状に溶融領域を走査する方法(Zone Melting Recrystallization)が知られている。これらの方法にはそれぞれ一長一短があるが、その制御性、生産性、均一性、品質に多大の問題を残しており、いまだに、工業的に実用化したものはない。たとえば、CVD法は平坦薄膜化するには、犠牲酸化が必要となり、固相成長法ではその結晶性が悪い。また、ビームアニール法では、収束ビーム走査による処理時間と、ビームの重なり具合、焦点調整などの制御性に問題がある。このうち、Zone Melting Recrystallization法がもっとも成熟しており、比較的大規模な集積回路も試作されてはいるが、依然として、亜粒界等の結晶欠陥は、多数残留しており、少数キャリヤーデバイスを作成するにいたってない。
【0009】
上記2の方法であるSi基板をエピタキシャル成長の種子として用いない方法に於いては、次の4種類の方法が挙げられる。
【0010】
1.V型の溝が表面に異方性エッチングされたSi単結晶基板に酸化膜を形成し、該酸化膜上に多結晶Si層をSi基板と同じ程厚く堆積した後、Si基板の裏面から研磨によって、厚い多結晶Si層上にV溝に囲まれて誘電分離されたSi単結晶領域を形成する。この手法に於ては、結晶性は、良好であるが、多結晶Siを数百ミクロンも厚く堆積する工程、単結晶Si基板を裏面より研磨して分離したSi活性層のみを残す工程に、制御性と生産性の点から問題がある。
【0011】
2.サイモックス(SIMOX:Seperation by ion implanted oxygen)と称されるSi単結晶基板中に酸素のイオン注入によりSiO2 層を形成する方法であり、Siプロセスと整合性が良いため現在もっとも成熟した手法である。しかしながら、SiO2 層を形成するためには、酸素イオンを1018ions/cm2 以上も注入する必要があるが、その注入時間は長大であり、生産性は高いとはいえず、また、ウェハーコストは高い。更に、結晶欠陥は多く残存し、工業的に見て、少数キャリヤーデバイスを作製できる充分な品質に至っていない。
【0012】
3.多孔質Siの酸化による誘電体分離によりSOI構造を形成する方法。この方法は、P型Si単結晶基板表面にN型Si層をプロトンイオン注入、(イマイ他,J.Crystal Growth,vol 63,547(1983)),もしくは、エピタキシャル成長とパターニングによって島状に形成し、表面よりSi島を囲むようにHF溶液中の陽極化成法によりP型Si基板のみを多孔質化したのち、増速酸化によりN型Si島を誘電体分離する方法である。本方法では、分離されているSi領域は、デバイス工程のまえに決定されており、デバイス設計の自由度を制限する場合があるという問題点がある。
【0013】
また、上記のような従来のSOIの形成方法とは別に、近年、Si単結晶基板を、熱酸化した別のSi単結晶基板に、熱処理又は接着剤を用いて張り合せ、SOI構造を形成する方法が注目を浴びている。この方法は、デバイスのための活性層を均一に薄膜化する必要がある。すなわち、数百ミクロンもの厚さのSi単結晶基板をミクロンオーダーかそれ以下に薄膜化する必要がある。この薄膜化には以下のように2種類の方法がある。
【0014】
1.研磨による薄膜化
2.選択エッチングによる薄膜化
1の研磨では均一に薄膜化することが困難である。特にサブミクロンの薄膜化は、ばらつきが数十%にもなってしまい、この均一化は大きな問題となっている。さらにウェハの大口径化が進めばその困難度は増すばかりである。
【0015】
また、2のエッチングは均一な薄膜化に有効とされているが、
・せいぜい102 と選択比が充分でない
・エッチング後の表面性が悪い
・イオン注入、高濃度BドープSi層上のエピタキシャル成長あるいはヘテロエピタキシャル成長を用いているためSOI層の結晶性が悪い等の問題点がある(C.Harendt,et.al.,J.Elect.Mater.Vol.20,267(1991)、H.Baumgart,et.al.,Extended Abstract of ECS 1st International Symposium of Wafer Bonding, pp−733(1991)、C.E.Hunt,Extended Abstract ofECS 1st International Symposium of Wafer Bonding,pp−696(1991))。
【0016】
さらに貼り合わせを用いた半導体基板は、必ず2枚のウェハを必要とし、そのうち1枚はほとんど大部分が研磨・エッチング等により無駄に除去され捨てられてしまい、限りある地球の資源を無駄使いしてしまう。
【0017】
したがって、貼り合わせによるSOIにおいては、現状の方法では、その制御性、均一性さらには経済性に多くの問題点が存在する。
【0018】
また、ガラスに代表される光透過性基板上には、一般には、その結晶構造の無秩序性から、堆積した薄膜Si層は、基板の無秩序性を反映して、非晶質か、良くて多結晶層にしかならず、高性能なデバイスは作製できない。それは、基板の結晶構造が非晶質であることによっており、単に、Si層を堆積しても、良質な単結晶層は得られない。
【0019】
ところで、光透過性基板は、光受光素子であるコンタクトセンサーや投影型液晶画像表示装置を構成するうえにおいて重要である。そして、センサーや表示装置の画素(絵素)をより一層、高密度化、高解像度化、高精密化するには、高性能な駆動素子が必要となる。その結果、光透過性基板上に設けられている素子としても優れた結晶性を有する単結晶層を用いて作製されることが必要となる。
【0020】
したがって、非晶質Siや多結晶Siでは、その欠陥の多い結晶構造ゆえに要求されるあるいは今後要求されるに十分な性能を持った駆動素子を作製することが難しい。
【0021】
上で述べたように、化合物半導体のデバイス作製には化合物半導体の基板が必要不可欠となっている。しかし、化合物半導体の基板は高価で、しかも、大面積化が非常に困難である。
【0022】
さらに、Si基板上にGaAs等の化合物半導体をエピタキシャル成長させることが試みられているが、格子定数や熱膨張係数の違いにより、その成長膜は結晶性が悪く、デバイスに応用することは非常に困難となっている。
【0023】
また、格子のミスフィットを緩和するため多孔質Si上に化合物半導体をエピタキシャル成長させることが試みられているが、多孔質Siの熱安定性の低さ、経時変化等によりデバイスを作製中あるいは、作製した後の基板としての安定性、信頼性に欠ける。
【0024】
こうしたなか、本発明の発明者である米原隆夫は、上述した課題点に鑑み、先に特開平5−21338号公報に開示された新規な半導体部材の製造方法を提案した。
【0025】
当該公報に開示された方法は、次のとおりのものである。即ち、多孔質単結晶半導体領域上に非多孔質単結晶半導体領域を配した部材を形成し、前記非多孔質単結晶半導体領域の表面に、表面が絶縁性物質で構成された部材の表面を貼り合わせた後、前記多孔質単結晶半導体領域をエッチングにより除去することを特徴とする半導体部材の製造方法である。
【0026】
当該方法は、上述した課題を解決し得る優れたものである。しかしながら、当該公報に開示された方法を更に発展させて半導体基板の生産性の向上、低コスト化が更に図れれば、当該技術分野に係る産業への寄与は極めて大きなものとなる。
【0027】
[発明の目的]
本発明は、上述の公報に開示された方法を、更に改善した半導体基板の作製方法を提供することを目的とする。
【0028】
本発明の別の目的は、経済性に優れて、大面積に渡り均一平坦な、極めて優れた結晶性を有する単結晶基板を用いて、表面に形成された半導体層あるいは化合物半導体活性層を残して、その片面から該活性層までを取り去り、絶縁物上に欠陥の著しく少ない単結晶層あるいは化合物半導体結晶層を得る半導体基板の作製方法を提供することにある。
【0029】
本発明の更に別の目的は、透明基板(光透過性基板)上に結晶性が単結晶ウェハー並に優れたSiあるいは化合物半導体単結晶層を得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の作製方法を提案することにある。
【0030】
本発明の更に別の目的は、SOI構造の大規模集積回路を作製する際にも、高価なSOSや、SIMOXの代替足り得る半導体基板の作製方法を提案することにある。
【0031】
【課題を解決するための手段】
本発明の半導体基板の作製方法は、下述する構成のものである。
【0032】
即ち、本発明の半導体基板の作製方法の第1の態様は、多孔質半導体層の上に非多孔質半導体層を有する第1の基体を用意する工程、及び前記第1の基体と第2の基体とを、前記非多孔質半導体層が内側に位置するように貼り合わせる工程、を含み、前記第2の基体上に前記非多孔質半導体層を有する半導体基板を作製する方法において、
互いに多孔度の異なる2層の領域を含む前記多孔質半導体層を形成し、貼り合わされた前記第1及び第2の基体を前記多孔質半導体層において分離する工程、を含むことを特徴とする半導体基板の作製方法である。
【0033】
また、本発明の半導体基板の作製方法の第2の態様は、基板の表面に互いに多孔度の異なる2層の領域を含む多孔質層を形成する工程、前記多孔質層の上に半導体層を形成する工程、前記半導体層を前記多孔質層において前記基板から分離する工程、を含むことを特徴とする基板から半導体層を分離する方法である。
【0034】
【作用】
本発明においては、貼り合わせて構成された基体を多孔質層で分離し、非多孔質単結晶半導体層が配された第2の基体上の多孔質層を除去することにより、高品質な非多孔質単結晶半導体層が配された半導体基体を形成できる。これに加えて、貼り合わせて構成された基体を多孔質層で分離し、第1の基体を構成する多孔質層を除去することにより、多孔質層を除去した第1の基体を半導体基体作製に再利用することができる。これにより、半導体基体の生産性の向上、低コスト化が更に図れる。
【0035】
本発明によれば、透明基板(光透過性基板)をはじめとする基板上に結晶性が単結晶ウェハー並に優れたSi等の単結晶層あるいは化合物半導体単結晶層を得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の作製方法を提案することができる。
【0036】
また、本発明によれば、SOI構造の大規模集積回路を作製する際にも、高価なSOSや、SIMOXの代替足り得る半導体基板の作製方法を提案することができる。
【0037】
本発明においては、多孔質層を介して基体を2つ以上に分離することができ、分離後の一方の基体は、残留多孔質を除去した後、半導体基板として使用可能であり、他方の基体は、残留多孔質を除去した後、再度、半導体基板の作製に利用することができる。
【0038】
本発明においては、基体の両面に多孔質層および非多孔質単結晶層を形成し、該単結晶層を挟むように2枚の別の基体を貼り合わせた後、前記多孔質層で基体を分離することにより同時に2枚の半導体基板を作製することができる。
【0039】
【発明の実施の形態】
本発明の半導体基板の作製方法をシリコンを例に挙げて以下に詳細に説明する。後述する実施形態例1〜5は本発明の半導体基板の作製方法の基本的な工程を説明するものであり、本発明の具体的な形態は実施例1から3において説明される。
【0040】
多孔質Siの機械的強度はporosityにより異なるが、バルクSiよりも十分に弱いと考えられる。たとえば、porosityが50%であれば機械的強度はバルクの半分と考えて良い。すなわち、貼り合わせウェハに圧縮、引っ張りあるいは剪断力をかけると、まず多孔質Si層が破壊されることになる。また、porosityを増加させればより弱い力で多孔質層を破壊できる。
【0041】
Si基板はHF溶液を用いた陽極化成法によって多孔質化させることができる。この多孔質Si層は、単結晶Siの密度2.33g/cm3 に比べて、HF溶液濃度を50〜20%に変化させることでその密度を1.1〜0.6g/cm3の範囲に変化させることができる。この多孔質層は、下記の理由により、N型Si層には形成されず、P型Si基板のみに形成される。この多孔質Si層は、透過電子顕微鏡による観察によれば、平均約600オングストローム程度の径の孔が形成される。
【0042】
多孔質Siは、Uhlir等によって1956年に半導体の電解研磨の研究過程において発見された(A.Uhlir,Bell Syst.Tech.J.,vol.35,333(1956))。
【0043】
また、ウナガミ等は陽極化成におけるSiの溶解反応を研究し、HF溶液中のSiの陽極反応には正孔が必要であり、その反応は、次のようであると報告している(T.ウナガミ、J.Electrochem.Soc.,vol.127,476(1980))。
【0044】
Si+2HF+(2−n)e+ →SiF2 +2H+ +ne-
SiF2 +2HF→SiF4 +H2
SiF4 +2HF→H2 SiF6
または、
Si+4HF+(4−λ)e+ →SiF4 +4H+ +λe-
SiF4 +2HF→H2 SiF6
ここで、e+ およびe- はそれぞれ正孔と電子を表している。また、nおよびλはそれぞれSil原子が溶解するために必要な正孔の数であり、n>2またはλ>4なる条件が満たされる場合に多孔質Siが形成されるとしている。
【0045】
以上のことから、正孔の存在するP型Siは多孔質化されるが、N型Siは多孔質化されない。この多孔質化における選択性は長野等および今井によって実証されている(長野、中島、安野、大中、梶原、電子通信学会技術研究報告、vol.79,SSD79−9549(1979))、(K.Imai,Solid−State Electronics,vol.24,159(1981))。
【0046】
しかし、高濃度N型Siであれば多孔質化されるとの報告もあり(R.P.Holmstrom and J.Y.Chi,Appl.Phys.Lett.,vol.42,386(1983))、P型、N型の別にこだわらず、多孔質化を実現できる基板を選ぶことが重要である。
【0047】
多孔質Si層には、透過電子顕微鏡による観察によれば、平均約600オングストローム程度の径の孔が形成されており、その密度は単結晶Siに比べると、半分以下になるにもかかわらず、単結晶性は維持されており、多孔質層の上部へ単結晶Si層をエピタキシャル成長させることも可能である。ただし、1000℃以上では、内部の孔の再配列が起こり、増速エッチングの特性が損なわれる。このため、Si層のエピタキシャル成長には、分子線エピタキシャル成長、プラズマCVD、減圧CVD法、光CVD、バイアス・スパッター法、液相成長法等の低温成長が好適とされている。
【0048】
また、多孔質層はその内部に大量の空隙が形成されている為に、密度が半分以下に減少する。その結果、体積に比べて表面積が飛躍的に増大するため、その化学エッチング速度は、通常の単結晶層のエッチング速度に比べて、著しく増速される。
【0049】
[実施態様例1]
図1(a)に示すように、まず第1のSi単結晶基板11を用意して、その表面層を多孔質化12し、多孔質Si12上に非多孔質単結晶Si層13を形成する(図1(b))。
【0050】
次に、図1(c)に示すように、もう一方のSi支持基板14と単結晶Si層13とを絶縁層15を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、Si支持基板14と単結晶層13とは絶縁層15を介して強固に結合する。絶縁層15は単結晶Si層上、Si支持基板14上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ3枚重ねで貼り合わせる。
【0051】
次に、多孔質Si層12で基板を分離する(図1(d))。Si支持基板側は、多孔質Si12/単結晶Si層13/絶縁層15/Si支持基板14のような構造となる。
【0052】
さらに、多孔質Si12を選択的に除去する。通常のSiのエッチング液、あるいは多孔質Siの選択エッチング液である弗酸、あるいは弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液、あるいは、バッファード弗酸あるいはバッファード弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液の少なくとも1種類を用いて、多孔質Si12のみを無電解湿式化学エッチングして絶縁性基板15+14上に薄膜化した単結晶Si層13を残存させ形成する。上記詳述したように、多孔質Siの膨大な表面積により通常のSiのエッチング液でも選択的に多孔質Siのみをエッチングすることが可能である。
【0053】
あるいは、単結晶Si層13を研磨ストッパーとして多孔質Si12を選択研磨で除去する。
【0054】
図1(e)には、本発明で得られる半導体基板が示される。絶縁性基板15+14上に単結晶Si層13が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に形成される、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【0055】
第1のSi単結晶基板11は、残留多孔質Siを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第1のSi単結晶基板11として使用する。
【0056】
本発明において、多孔質Si層で2つの基体を分離する方法としては、貼り合わせた基体の両側より加圧して多孔質層を押しつぶす方法、それぞれの基体を両側に引き、両者を分離する方法、多孔質層に治具をそう入する方法、貼り合わせた基体の表面に平行な方向に力を加える方法、多孔層に超音波振動を加える方法等が採用できる。
【0057】
本発明において、分離に適した多孔質Si層の多孔度(porosity)は、一般的には10〜80%の範囲であり、より好ましくは、20〜60%の範囲である。
【0058】
[実施態様例2]
図2(a)に示すように、まず第1のSi単結晶基板21を用意して、その表面層を多孔質化22し、多孔質Si22上に非多孔質単結晶Si層23を形成する(図2(b))。
【0059】
次に、図2(c)に示すように、石英やガラスに代表される光透過性支持基板24と単結晶Si層23とを絶縁層25を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、光透過性支持基板24と単結晶層23とは絶縁層25を介して強固に結合する。絶縁層25は単結晶Si層上、光透過性支持基板24上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ3枚重ねで貼り合わせる。
【0060】
次に、多孔質Si層23で基板を分割する(図2(d))。光透過性支持基板側は、多孔質Si22/単結晶Si層23/絶縁層25/光透過性支持基板24のような構造となる。
【0061】
さらに、多孔質Si22を選択的に除去する。通常のSiのエッチング液、あるいは多孔質Siの選択エッチング液である弗酸、あるいは弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液、あるいは、バッファード弗酸あるいはバッファード弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液の少なくとも1種類を用いて、多孔質Si22のみを無電解湿式化学エッチングして光透過性絶縁性基板25+24上に薄膜化した単結晶Si層23を残存させ形成する。上記詳述したように、多孔質Siの膨大な表面積により通常のSiのエッチング液でも選択的に多孔質Siのみをエッチングすることが可能である。
【0062】
あるいは、単結晶Si層23を研磨ストッパーとして多孔質Si22を選別研磨で除去する。
【0063】
図2(e)には、本発明で得られる半導体基板が示される。光透過性絶縁性基体25+24上に単結晶Si層23が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に形成される。こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【0064】
絶縁介在層25はなくても良い。
【0065】
第1のSi単結晶基板21は、残留多孔質Siを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第1のSi単結晶基板21として使用できる。
【0066】
[実施態様例3]
図3(a)に示すように、まず第1のSi単結晶基板31を用意して、その表面層を多孔質化32し、多孔質Si32上に非多孔質単結晶化合物半導体層33を形成する(図3(b))。
【0067】
次に、図3(c)に示すように、もう一方のSi支持基板34と単結晶化合物半導体層33とを絶縁層35を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、Si支持基板34と単結晶層33とは絶縁層35を介して強固に結合する。絶縁層35は単結晶化合物半導体層上、Si支持基板34上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ3枚重ねて貼り合わせる。
【0068】
次に、多孔質Si層32で基板を分割する(図3(d))。Si支持基板側は、多孔質Si32/単結晶化合物半導体層33/絶縁層35/Si支持基板34のような構造となる。
【0069】
さらに、多孔質Si32を選択的に除去する。化合物半導体に対してSiのエッチング速度の早いエッチング液を用いて、多孔質Si32のみを化学エッチングして絶縁性基板35+34上に薄膜化した単結晶化合物半導体層33を残存させ形成する。
【0070】
あるいは、単結晶化合物半導体層33を研磨ストッパーとして多孔質Si32を選択研磨で除去する。
【0071】
図3(e)には、本発明で得られる半導体基板が示される。絶縁性基板35+34上に単結晶化合物半導体層33が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に形成される。こうして得られた半導体基板は、化合物半導体基板として、さらには絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【0072】
化合物半導体基板として用いる場合には絶縁層35はなくても良い。
【0073】
第1のSi単結晶基板31は、残留多孔質Siを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第1のSi単結晶基板31として使用できる。
【0074】
[実施態様例4]
図4(a)に示すように、まず第1のSi単結晶基板41を用意して、その表面層を多孔質化42し、多孔質Si42上に非多孔質単結晶化合物半導体層43を形成する(図4(b))。
【0075】
次に、図4(c)に示すように、石英やガラスに代表される光透過性支持基板44と単結晶化合物半導体層43とを絶縁層45を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、光透過性支持基板44と単結晶層43とは絶縁層45を介して強固に結合する。絶縁層45は単結晶化合物半導体層上、光透過性支持基板44上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ3枚重ねで貼り合わせる。
【0076】
次に、多孔質Si層42で基板を分割する(図4(d))。光透過性支持基板側は、多孔質Si42/単結晶化合物半導体層43/絶縁層45/光透過性支持基板44のような構造となる。
【0077】
さらに、多孔質Si42を選択的に除去する。化合物半導体に対してSiのエッチング速度の速いエッチング液を用いて、多孔質Si42のみを化学エッチングして絶縁性基板45+44上に薄膜化した単結晶化合物半導体層43を残存させ形成する。
【0078】
あるいは、単結晶化合物半導体層43を研磨ストッパーとして多孔質Si42を選択研磨で除去する。
【0079】
図4(e)には、本発明で得られる半導体基板が示される。光透過性絶縁性基板45+44上に単結晶化合物半導体層43が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に形成される。こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【0080】
絶縁介在層45はなくても良い。
【0081】
第1のSi単結晶基板41は、残留多孔質Siを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第1のSi単結晶基板41として使用できる。
【0082】
[実施態様例5]
図5(a)に示すように、まず第1のSi単結晶基板51を用意して、その両面の表面層を多孔質化52、53し、両面の多孔質Si52、53上に非多孔質単結晶半導体層54、55を形成する(図5(b))。
【0083】
次に、図5(c)に示すように、2枚の支持基板56、57と単結晶半導体層54、55とをそれぞれ絶縁層58、59を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、支持基板56、57と単結晶層54、55とは絶縁層58、59を介して強固に結合する。絶縁層58、59は単結晶半導体層54、55上、支持基板56、67上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ5枚重ねで貼り合わせる。
【0084】
次に、両多孔質Si層52、53で基板を三分割する(図5(d))。2枚の支持基板は、多孔質Si/単結晶半導体層/絶縁層/支持基板(52/54/58/56、および53/55/59/57)のような構造となる。
【0085】
さらに、両多孔質Si52、53を選択的に除去する。多孔質Si52、53のみを選択的に化学エッチングして支持基板58/56および59/57上に薄膜化した単結晶半導体層54、55を残存させ形成する。
【0086】
あるいは、単結晶半導体層54、55を研磨ストッパーとして多孔質Si52、53を選択、研磨で除去する。
【0087】
図5(e)には、本発明で得られる半導体基板が示される。支持基板上に単結晶化合物半導体層が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に2体同時に形成される。こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【0088】
絶縁介在層58、59はなくても良い。
【0089】
支持基板56、57は同一でなくても良い。
【0090】
第1のSi単結晶基板51は、残留多孔質Siを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第1のSi単結晶51として使用できる。
【0091】
【実施例】
(参考例1)
625μmの厚みを持った比抵抗0.01Ω・cmのP型の6インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0092】
陽極化成条件は以下のとおりであった。
【0093】
電流密度:5(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12(分)
多孔質Siの厚み:10(μm)
Porosity:15(%)
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD(ChemicalVapor Deposition)法により単結晶Siを1μmエピタキシャル成長した。成長条件は以下の通りである。
【0094】
ソースガス:SiH2 Cl2 /H2
ガス流量:0.5/180 l/min
ガス圧力:80Torr
温度:950℃
成長速度:0.3μm/min
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0095】
該SiO2 層表面と別に用意した500nmのSiO2 層を形成したSi基板の表面とを重ね合わせ、接触させた後、900℃−2時間の熱処理をし、貼り合わせをおこなった。
【0096】
貼り合わせたウェハの面に対して垂直方向に均一に十分な引っ張り力を加えたところ多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。具体的には、貼り合わせたウェハの両面にプレートを接着剤を用いて接着し、該プレートを該プレートを互いに引き離す方向に移動せしめる治具に配した後、2つに引き離した。
【0097】
その後、多孔質Si層を49%弗酸と30%過酸化水素水との混合液(1:5)で撹拌しながら選択エッチングした。単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。
【0098】
非多孔質Si単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である。
【0099】
すなわち、Si酸化膜上に1μmの厚みを持った単結晶Si層が形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0100】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0101】
こうして、高品質な半導体層を有するSOI基板が得られた。更に、多孔質Si層を境に分離した他方のSi基板に残存する多孔質層を同様のエッチングにより除去した後、表面をポリッシングした。こうして得られたSi基板を用いて上述の工程を繰り返すことにより高品質な半導体層を有するSOI基板複数個が得られた。
【0102】
(参考例2)
525μmの厚みを持った比抵抗0.01Ω・cmのP型の4インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0103】
陽極化成条件は以下のとおりであった。
【0104】
電流密度:7(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12(分)
多孔質Siの厚み:10(μm)
Porosity:15(%)
この基板を酸素雰囲気中400℃で2時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にMBE(Molecular Beam Epitaxy)法により単結晶Siを0.5μmエピタキシャル成長した。成長条件は以下の通りである。
【0105】
温度:700℃
圧力:1×10-9Torr
成長速度:0.1nm/sec
温度:950℃
成長速度:0.3μm/min
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0106】
該SiO2 層表面と別に用意した溶融石英基板の表面とを重ね合わせ、接触させた後、400℃−2時間の熱処理をし、貼り合わせをおこなった。
【0107】
貼り合わせたウェハの面に対して垂直方向に均一に十分な圧力を加えたところ多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。具体的には、貼り合わせたウェハの両面にプレートを接着剤を用いて接着し、該プレートを該プレートを参考例1で述べた治具に配した後、該プレートに圧力を加えることでSi層を破壊した。
【0108】
その後、多孔質Si層をバッファード弗酸と30%過酸化水素水との混合液(1:5)で撹拌しながら選択エッチングする。単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。
【0109】
非多孔質Si単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である。
【0110】
すなわち、溶融石英基板上に0.5μmの厚みを持った単結晶Si層が形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0111】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0112】
参考例1と同様にして、上述の工程を繰り返すことにより高品質な半導体層を有するSOI基板複数個が得られた。
【0113】
(参考例3)
625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の6インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0114】
陽極化成条件は以下のとおりであった。
【0115】
電流密度:7(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12(分)
多孔質Siの厚み:10(μm)
Porosity:15(%)
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にMOCVD(MetalOrganic Chemical Vapor Deposition)法により単結晶GaAsを1μmエピタキシャル成長した。成長条件は以下の通りである。
【0116】
ソースガス:TMG/AsH3 /H2
ガス圧力:80Torr
温度:700℃
該GaAs層表面と別に用意した第2のSi基板の表面とを重ね合わせ、接触させた後、900℃−1時間の熱処理をし、貼り合わせをおこなった。この熱処理により両基板は強固に貼り合わされた。
【0117】
貼り合わせたウェハに参考例2と同様にして圧力を加えたところ多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。
【0118】
その後、多孔質Si層を内壁の酸化膜を弗酸で除去した後、多孔質Siをエチレンジアミン+ピロカテコール+水(17ml:3g:8mlの比率)110℃でエッチングした。単結晶GaAsはエッチングされずに残り、単結晶GaAsをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。
【0119】
単結晶GaAsの該エッチング液に対するエッチング速度は、極めて低く、実用上無視できる膜厚減少である。
【0120】
すなわち、Si基板上に1μmの厚みを持った単結晶GaAs層が形成できた。多孔質Siの選択エッチングによっても単結晶GaAs層には何ら変化はなかった。
【0121】
透過電子顕微鏡による断面観察の結果、GaAs層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0122】
参考例2と同様にして、上述の工程を繰り返し、高品質なGaAs層を配した複数の半導体基板が得られた。
【0123】
支持基板として酸化膜付きのSi基板を用いることにより、絶縁膜上のGaAsも同様に作製できた。
【0124】
(参考例4)
625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の5インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0125】
陽極化成条件は以下のとおりであった。
【0126】
電流密度:10(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:24(分)
多孔質Siの厚み:20(μm)
Porosity:17(%)
この基板を酸素雰囲気中400℃で2時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にMBE(Molecular Beam Epitaxy)法により単結晶AlGaAsを0.5μmエピタキシャル成長した。
【0127】
該AlGaAs層表面と別に用意した低融点ガラス基板の表面とを重ね合わせ、接触させた後、500℃−2時間の熱処理をし、貼り合わせをおこなった。この熱処理により両基板は強固に貼り合わされた。
【0128】
貼り合わせたウェハに参考例2と同様にして圧力を加えたところ多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。
【0129】
その後、多孔質Siを弗酸溶液でエッチングした。単結晶AlGaAsはエッチングされずに残り、単結晶AlGaAsをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。
【0130】
単結晶AlGaAsの該エッチング液に対するエッチング速度は、極めて低く、実用上無視できる膜厚減少である。
【0131】
すなわち、ガラス基板上に0.5μmの厚みを持った単結晶AlGaAs層が形成できた。多孔質Siの選択エッチングによっても単結晶AlGaAs層には何ら変化はなかった。
【0132】
透過電子顕微鏡による断面観察の結果、AlGaAs層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。参考例2と同様にして、上述の工程を繰り返すことにより高品質な半導体層を有する基板が複数個得られた。
【0133】
(参考例5)
625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の両面研磨の6インチ径の第1の(100)単結晶Si基板を、HF溶液中において両面に対して陽極化成を行った。
【0134】
陽極化成条件は以下のとおりであった。
【0135】
電流密度:5(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12×2(分)
多孔質Siの厚み:各10(μm)
Porosity:15(%)
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。両面に形成した多孔質Si上にCVD(Chemical Vapor Deposition)法により単結晶Siをそれぞれ1μmエピタキシャル成長した。成長条件は以下の通りである。
【0136】
ソースガス:SiH2 Cl2 /H2
ガス流量:0.5/180 l/min
ガス圧力:80Torr
温度:950℃
成長速度:0.3μm/min
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0137】
該SiO2 層表面と別に用意した500nmのSiO2 層を形成した2枚のSi基板の表面とをそれぞれ重ね合わせ、接触させた後、600℃−2時間の熱処理をし、貼り合わせをおこなった。
【0138】
参考例1の手法を用いて貼り合わせたウェハの面に対して垂直方向に十分な引っ張り力を加えたところ多孔質Si層が2層とも破壊しウェハは三分割され、多孔質Siが表出した。
【0139】
その後、多孔質Si層を49%弗酸と30%過酸化水素水との混合液(1:5)で撹拌しながら選択エッチングする。単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。
【0140】
非多孔質Si単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、比多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である。
【0141】
すなわち、Si酸化膜上に1μmの厚みを持った単結晶Si層が2枚同時に形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0142】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。参考例1と同様にして上述の工程を繰り返し、高品質な半導体層を有する基板複数個を得た。
【0143】
(実施例1)
625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の5インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0144】
陽極化成条件は以下のとおりであった。
【0145】
電流密度:7(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:4(分)
多孔質Siの厚み:3(μm)
Porosity:15(%)
さらに
電流密度:30(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:3:2
時間:3(分)
多孔質Siの厚み:10(μm)
Porosity:45(%)
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD法により単結晶Siを0.3μmエピタキシャル成長した。成長条件は以下の通りである。
【0146】
ソースガス:SiH4
キャリヤーガス:H2
温度:850℃
圧力:1×10-2Torr
成長速度:3.3nm/sec
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0147】
該SiO2 層表面と別に用意した500nmのSiO2 層を形成したSi基板の表面とを重ね合わせ、接触させた後、700℃−2時間の熱処理をし、貼り合わせをおこなった。
【0148】
参考例1の手法を用いて、貼り合わせたウェハの面に対して垂直方向に十分な引っ張り力を加えたところで多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。
【0149】
その後、多孔質Si層をHF/HNO3 /CH3 COOH系のエッチング液で選択エッチングする。多孔質Siはエッチングされ、完全に除去された。
【0150】
非多孔質Si単結晶の該エッチング液に対するエッチング速度は、極めて低く、非多孔質層におけるエッチング量は実用上無視できる膜厚減少である。
【0151】
すなわち、Si酸化膜上に0.3μmの厚みを持った単結晶Si層が形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0152】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。参考例1と同様にして上述の工程を繰り返し、高品質な半導体層を有する基板複数個を得た。
【0153】
(参考例6)
625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の6インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0154】
陽極化成条件は以下のとおりであった。
【0155】
電流密度:5(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12(分)
多孔質Siの厚み:10(μm)
Porosity:15(%)
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD(ChemicalVapor Deposition)法により単結晶Siを1μmエピタキシャル成長した。成長条件は以下の通りである。
【0156】
ソースガス:SiH2 Cl2 /H2
ガス流量:0.5/180 l/min
ガス圧力:80Torr
温度:950℃
成長速度:0.3μm/min
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0157】
該SiO2 層表面と別に用意した500nmのSiO2 層を形成したSi基板の表面とを重ね合わせ、接触させた後、900℃−2時間の熱処理をし、貼り合わせをおこなった。
【0158】
参考例1の手法を用いて、貼り合わせたウェハの面に対して垂直方向に十分な引っ張り力を加えたところ多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。
【0159】
その後、多孔質Si層を単結晶Siをストッパーとして選択研磨した。多孔質Si選択研磨され、完全に除去された。
【0160】
すなわち、Si酸化膜上に1μmの厚みを持った単結晶Si層が形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0161】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。参考例1と同様にして上述の工程を繰り返し、高品質な半導体層を有する基板複数個を得た。
【0162】
(参考例7)
625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の6インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0163】
陽極化成条件は以下のとおりであった。
【0164】
電流密度:5(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12(分)
多孔質Siの厚み:10(μm)
Porosity:15(%)
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD(ChemicalVapor Deposition)法により単結晶Siを1μmエピタキシャル成長した。成長条件は以下の通りである。
【0165】
ソースガス:SiH2 Cl2 /H2
ガス流量:0.5/180 l/min
ガス圧力:80Torr
温度:950℃
成長速度:0.3μm/min
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0166】
該SiO2 層表面と別に用意した500nmのSiO2 層を形成したSi基板の表面とを重ね合わせ、接触させた後、900℃−2時間の熱処理をし、貼り合わせをおこなった。次いで貼り合わせた基板を超音波振動子を配した槽の中に入れ、超音波エネルギーを印加したところ多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。
【0167】
その後、多孔質Si層を49%弗酸と30%過酸化水素水との混合液(1:5)で撹はんしながら選択エッチングする。単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ完全に除去された。
【0168】
非多孔質Si単結晶の該エッチング液にたいするエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である。
【0169】
すなわち、Si酸化膜上に1μmの厚みを持った単結晶Si層が形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0170】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0171】
第1のSi単結晶基板は残留多孔質Siを除去して、再度第1のSi単結晶基板として使用した。
【0172】
(参考例8)
525μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の4インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0173】
陽極化成条件は以下のとおりであった。
【0174】
電流密度:7(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12(分)
多孔質Siの厚み:10(μm)
Porosity:15(%)
この基板を酸素雰囲気中400℃で2時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にMBE(Molecular Beam Epitaxy)法により単結晶Siを0.5μmエピタキシャル成長した。成長条件は以下の通りである。
【0175】
温度:700℃
圧力:1×10-9Torr
成長速度:0.1nm/sec
温度:950℃
成長速度:0.3μm/min
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0176】
該SiO2 層表面と別に用意した溶融石英基板の表面とを重ね合わせ、接触させた後、400℃−2時間の熱処理をし、貼り合わせをおこなった。
【0177】
ウェハ端面に多孔質層を表出させ、多孔質Siをある程度エッチングし、そこへ剃刀の刃のように鋭利な板を挿入したところ多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。
【0178】
その後、多孔質Si層をバッファード弗酸と30%過酸化水素水との混合液(1:5)で撹はんしながら選択エッチングする。単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ完全に除去された。
【0179】
非多孔質Si単結晶の該エッチング液にたいするエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である。
【0180】
すなわち、溶融石英基板上に0.5μmの厚みを持った単結晶Si層が形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0181】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0182】
エピタキシャルSi層表面に酸化膜を形成しなくても同様の結果が得られた。
【0183】
第1のSi単結晶基板は残留多孔質Siを除去して、表面研磨を行い鏡面状にした後、再度第1のSi単結晶基板として使用した。
【0184】
(参考例9)
625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の両面研磨の6インチ径の第1の(100)単結晶Si基板を、HF溶液中において両面に対して陽極化成を行った。
【0185】
陽極化成条件は以下のとおりであった。
【0186】
電流密度:5(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12×2(分)
多孔質Siの厚み:各10(μm)
Porosity:15(%)
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。両面に形成した多孔質Si上にCVD(Chemical Vapor Deposition)法により単結晶Siを1μmエピタキシャル成長した。成長条件は以下の通りである。
【0187】
ソースガス:SiH2 Cl2 /H2
ガス流量:0.5/180 l/min
ガス圧力:80Torr
温度:950℃
成長速度:0.3μm/min
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0188】
該SiO2 層表面と別に用意した500nmのSiO2 層を形成した2枚のSi基板の表面とをそれぞれ重ね合わせ、接触させた後、600℃−2時間の熱処理をし、貼り合わせをおこなった。
【0189】
ウェハ端面に多孔質層を表出させ、多孔層Siに水等の液体をしみ込ませた後、貼り合わせウェハ全体を加熱あるいは冷却したところ、液体の膨張等により多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。
【0190】
その後、多孔質Si層を49%弗酸と30%過酸化水素水との混合液(1:5)で撹はんしながら選択エッチングする。単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ完全に除去された。
【0191】
非多孔質Si単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である。
【0192】
すなわち、Si酸化膜上に1μmの厚みを持った単結晶Si層が2枚同時に形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0193】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0194】
エピタキシャルSi層表面に酸化膜を形成しなくても同様の結果が得られた。
【0195】
第1のSi単結晶基板は残留多孔質Siを除去して、表面を水素処理して平坦化した後、再度第1のSi単結晶基板として使用した。
【0196】
(実施例2)
625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の5インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0197】
陽極化成条件は以下のとおりであった。
【0198】
電流密度:7(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:4(分)
多孔質Siの厚み:3(μm)
Porosity:15(%)
さらに
電流密度:30(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:3:2
時間:3(分)
多孔質Siの厚み:10(μm)
Porosity:45(%)
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD法により単結晶Siを0.3μmエピタキシャル成長した。成長条件は以下の通りである。
【0199】
ソースガス:SiH4
キャリヤーガス:H2
温度:850℃
圧力:1×10-2Torr
成長速度:3.3nm/sec
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0200】
該SiO2 層表面と別に用意した500nmのSiO2 層を形成したSi基板の表面とを重ね合わせ、接触させた後、700℃−2時間の熱処理をし、貼り合わせをおこなった。
【0201】
第1(あるいは第2)の基板に対して第2(あるいは第1)の基板に水平方向に力を加えたところ多孔質Si層は剪断応力に耐えきれず破壊しウェハは二分割され、多孔質Siが表出した。
【0202】
その後、多孔質Si層をHF/HNO3 /CH3 COOH系のエッチング液で選択エッチングする。多孔質Siは選択エッチングされ完全に除去された。
【0203】
非多孔質Si単結晶の該エッチング液にたいするエッチング速度は、極めて低く、非多孔質層におけるエッチング量は実用上無視できる膜厚減少である。
【0204】
すなわち、Si酸化膜上に0.3μmの厚みを持った単結晶Si層が形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0205】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0206】
エピタキシャルSi層表面に酸化膜を形成しなくても同様の結果が得られた。
【0207】
第1のSi単結晶基板は残留多孔質Siを除去して、再度第1のSi単結晶基板として使用した。
【0208】
(実施例3)
625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の5インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。
【0209】
陽極化成条件は以下のとおりであった。
【0210】
電流密度:7(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:4(分)
多孔質Siの厚み:3(μm)
Porosity:15(%)
さらに
電流密度:30(mA・cm-2)
陽極化成溶液:HF:H2 O:C2 H5 OH=1:3:2
時間:3(分)
多孔質Siの厚み:10(μm)
Porosity:45(%)
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD法により単結晶Siを0.3μmエピタキシャル成長した。成長条件は以下の通りである。
【0211】
ソースガス:SiH4
キャリヤーガス:H2
温度:850℃
圧力:1×10-2Torr
成長速度:3.3nm/sec
さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO2層を形成した。
【0212】
該SiO2 層表面と別に用意した500nmのSiO2 層を形成したSi基板の表面とを重ね合わせ、接触させた後、700℃−2時間の熱処理をし、貼り合わせをおこなった。
【0213】
ウェハ端面に多孔質層を表出させ、多孔質Siの選択エッチング液により端面から多孔質Si層をエッチングしたところウェハは二分割された。
【0214】
その後、多孔質Si層をHF/HNO3 /CH3 COOH系のエッチング液で選択エッチングする。多孔質Siは選択エッチングされ完全に除去された。
【0215】
非多孔質Si単結晶の該エッチング液にたいするエッチング速度は、極めて低く、非多孔質層におけるエッチング量は実用上無視できる膜厚減少である。
【0216】
すなわち、Si酸化膜上に1μmの厚みを持った単結晶Si層が形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。
【0217】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0218】
エピタキシャルSi層表面に酸化膜を形成しなくても同様の結果が得られた。
【0219】
第1のSi単結晶基板は残留多孔質Siを除去して、再度第1のSi単結晶基板として使用した。
【0220】
【発明の効果】
以上説明したように、本発明によれば、貼り合わせて構成された基体を多孔質層で分離し、非多孔質単結晶半導体層が配された第2の基体上の多孔質層を除去することにより、高品質な非多孔質単結晶半導体層が配された半導体基体を形成できる。
【0221】
これに加えて、貼り合わせて構成された基体を多孔質層で分離し、第1の基体を構成する多孔質層を除去することにより、多孔質層を除去した第1の基体を半導体基体作製に再利用することができるため、半導体基体の生産性の向上、低コスト化が更に図れる。
【0222】
また、本発明によれば、透明基板(光透過性基板)をはじめとする基板上に結晶性が単結晶ウェハー並に優れたSi等の単結晶層あるいは化合物半導体単結晶層を得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の作製方法を提案することができる。
【0223】
また、本発明によれば、SOI構造の大規模集積回路を作製する際にも、高価なSOSや、SIMOXの代替足り得る半導体基板の作製方法を提案することができる。
【0224】
また、本発明によれば、多孔質層を介して基体を2つ以上に分離することができ、分離後の一方の基体は、残留多孔質を除去した後、半導体基板として使用可能であり、他方の基体は、残留多孔質を除去した後、再度、半導体基板の作製に利用することができる。
【0225】
また、本発明によれば、基体の両面に多孔質層および非多孔質単結晶層を形成し、該単結晶層を挟むように2枚の別の基体を貼り合わせた後、前記多孔質層で基体を分離することにより同時に2枚の半導体基板を作製することができる。
【0226】
すなわち、本発明によれば、経済性に優れて、大面積に渡り均一平坦な、極めて優れた結晶性を有する単結晶基板を用いて、表面に形成された半導体層あるいは化合物半導体活性層を残して、その片面から該活性層までを取り去り、絶縁物上に欠陥の著しく少ない単結晶層あるいは化合物半導体結晶層を得る半導体基板の作製方法を提供することができる。
【0227】
また、透明基板(光透過性基板)上に結晶性が単結晶ウェハー並に優れたSiあるいは化合物半導体単結晶層を得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の作製方法を得ることができる。
【0228】
また、SOI構造の大規模集積回路を作製する際にも、高価なSOSや、SIMOXの代替足り得る半導体基板の作製方法を得ることができる。
【図面の簡単な説明】
【図1】 本発明の方法の1例を説明するための模式的断面図である。
【図2】 本発明の方法の1例を説明するための模式的断面図である。
【図3】 本発明の方法の1例を説明するための模式的断面図である。
【図4】 本発明の方法の1例を説明するための模式的断面図である。
【図5】 本発明の方法の1例を説明するための模式的断面図である。
【符号の説明】
11 Si単結晶基板
12 多孔質Si層
13 非多孔質単結晶Si層
14 Si支持基板
15 絶縁層
Claims (11)
- 多孔質半導体層の上に非多孔質半導体層を有する第1の基体を用意する工程、及び前記第1の基体と第2の基体とを、前記非多孔質半導体層が内側に位置するように貼り合わせる工程、を含み、前記第2の基体上に前記非多孔質半導体層を有する半導体基板を作製する方法において、
互いに多孔度の異なる2層の領域を含む前記多孔質半導体層を形成し、貼り合わされた前記第1及び第2の基体を前記多孔質半導体層において分離する工程、を含むことを特徴とする半導体基板の作製方法。 - 前記多孔質半導体層は、多孔質シリコンである請求項1記載の半導体基板の作製方法。
- 前記多孔質半導体層の孔の内壁に熱酸化膜が形成されている請求項1記載の半導体基板の作製方法。
- 前記多孔質半導体層は、陽極化成を用いて非多孔質半導体基板に形成される請求項1記載の半導体基板の作製方法。
- 前記陽極化成は、フッ酸を含有する水溶液により行う請求項4記載の半導体基板の作製方法。
- 前記陽極化成は、電流密度を変化させて行う請求項4記載の半導体基板の作製方法。
- 前記陽極化成は、陽極化成溶液の構成成分の割合を変化させて行う請求項4記載の半導体基板の作製方法。
- 前記陽極化成は、第1の電流密度で陽極化成する工程と、その後に前記第1の電流密度よりも高い第2の電流密度で陽極化成する工程とにより行う請求項4記載の半導体基板の作製方法。
- 前記非多孔質半導体層は、シリコン層である請求項1記載の半導体基板の作製方法。
- 前記分離工程は、貼り合わされた前記第1及び第2の基体の貼り合わせ面に対して垂直な方向に引張る工程を含む請求項1記載の半導体基板の作製方法。
- 基板の表面に互いに多孔度の異なる2層の領域を含む多孔質層を形成する工程、前記多孔質層の上に半導体層を形成する工程、前記半導体層を前記多孔質層において前記基板から分離する工程、を含むことを特徴とする基板から半導体層を分離する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23092698A JP3755857B2 (ja) | 1994-03-10 | 1998-08-17 | 半導体基板の作製方法および基板から半導体層を分離する方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-39389 | 1994-03-10 | ||
JP3938994 | 1994-03-10 | ||
JP23092698A JP3755857B2 (ja) | 1994-03-10 | 1998-08-17 | 半導体基板の作製方法および基板から半導体層を分離する方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04544195A Division JP3257580B2 (ja) | 1994-03-10 | 1995-03-06 | 半導体基板の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11135761A JPH11135761A (ja) | 1999-05-21 |
JP3755857B2 true JP3755857B2 (ja) | 2006-03-15 |
Family
ID=36178018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23092698A Expired - Fee Related JP3755857B2 (ja) | 1994-03-10 | 1998-08-17 | 半導体基板の作製方法および基板から半導体層を分離する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3755857B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3948930B2 (ja) * | 2001-10-31 | 2007-07-25 | 大日本スクリーン製造株式会社 | 薄膜形成装置および薄膜形成方法 |
-
1998
- 1998-08-17 JP JP23092698A patent/JP3755857B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11135761A (ja) | 1999-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3257580B2 (ja) | 半導体基板の作製方法 | |
US7148119B1 (en) | Process for production of semiconductor substrate | |
US6569748B1 (en) | Substrate and production method thereof | |
JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
EP0554795B1 (en) | Semiconductor device substrate and process for preparing the same | |
JP3352340B2 (ja) | 半導体基体とその製造方法 | |
US6100165A (en) | Method of manufacturing semiconductor article | |
US6306729B1 (en) | Semiconductor article and method of manufacturing the same | |
JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
EP0843346B1 (en) | Method of manufacturing a semiconductor article | |
JPH05275329A (ja) | 半導体素子基体とその作製方法 | |
JPH10200080A (ja) | 半導体部材の製造方法 | |
JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
JP2000349267A (ja) | 半導体部材の作製方法 | |
JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
JPH10326884A (ja) | 半導体基板及びその作製方法とその複合部材 | |
JP3293767B2 (ja) | 半導体部材の製造方法 | |
JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
JP3796358B2 (ja) | 半導体基板の作製方法及び基板から半導体層を分離する方法 | |
JP2002118242A (ja) | 半導体部材の製造方法 | |
JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
JP3237889B2 (ja) | 半導体基体及びその作製方法 | |
JP3237890B2 (ja) | 半導体基体及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |