JPH11135761A - 半導体基板の作製方法及び貼り合わせ基板及び半導体基板 - Google Patents

Abstract

(57)【要約】 【課題】 光透過性基板等の絶縁性基板上に、結晶性が
単結晶ウェハー並に優れたＳｉあるいは化合物半導体単
結晶層を得るうえで、生産性、均一性、制御性、コスト
の面において卓越した半導体基板の作製方法を提案す
る。 【解決手段】 非多孔質基板上の多孔質半導体層の上に
非多孔質単結晶半導体層を有する第１の基体を用意する
工程、及び前記第１の基体と第２の基体とを、前記非多
孔質単結晶半導体層が内側に位置するように貼り合わせ
る貼り合わせ工程、を含み、前記第２の基体上に前記非
多孔質単結晶半導体層を有する半導体基板を作製する方
法において、貼り合わされた前記第１及び第２の基体を
前記多孔質半導体層において分離する分離工程、及び前
記分離工程の後に前記第２の基体上の非多孔質単結晶半
導体層上に残留する前記多孔質半導体層の残留部を除去
する除去工程、を含むことを特徴とする半導体基板の作
製方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の作製
方法及びこれに用いる貼り合わせ基板及び半導体基板に
関する。更に詳しくは、誘電体分離あるいは、絶縁物上
の単結晶半導体、半動体基板上の単結晶化合物半導体の
作製方法、さらに単結晶半導体層に作成される電子デバ
イス、集積回路に適する半導体基板の作製方法に関する
ものである。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易に高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウェル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。

【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。

【０００４】Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇ
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，
ｖｏｌｕｍｅ ６３，ｎｏ３，ｐｐ４２９〜５９０（１
９８３）． また、古くは、単結晶サファイア基板上に、ＳｉをＣＶ
Ｄ（化学気相法）で、ヘテロエピタキシーさせて形成す
るＳＯＳ（シリコン オン サファイア）が知られてお
り、最も成熟したＳＯＩ技術として一応の成功は収めは
したが、Ｓｉ層と下地サファイア基板界面の格子不整合
により大量の結晶欠陥、サファイア基板からのアルミニ
ュームのＳｉ層への混入、そして何よりも基板の高価格
と大面積化への遅れにより、その応用の広がりが妨げら
れている。比較的近年には、サファイア基板を使用せず
にＳＯＩ構造を実現しようという試みが行なわれてい
る。この試みは、次の二つに大別される。

【０００５】１．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ₂ 上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ₂ 上
にＳｉ層の堆積をともなう。） ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ₂ を形成する。（この方法は、Ｓｉ層の
堆積をともなわない。） また、化合物半導体上のデバイスはＳｉでは得られない
高い性能、たとえば、高速、発光など、を持っている。
現在は、これらのデバイスはほとんどＧａＡｓ等の化合
物半導体基板上にエピタキシャル成長をしてその中に作
り込まれている。

【０００６】しかし、化合物半導体基板は、高価で、機
械的強度が低く、大面積ウェハは作成が困難などの問題
点がある。

【０００７】このようなことから、安価で、機械的強度
も高く、大面積ウェハが作製できるＳｉウェハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。

【０００８】

【発明が解決しようとしている課題】上記１を実現する
手段として、ＣＶＤにより、直接、単結晶層Ｓｉを横方
向エピタキシャル成長させる方法、非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ₂ 上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、ＣＶＤ法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が悪い。また、ビームアニール法では、収束ビー
ム走査による処理時間と、ビームの重なり具合、焦点調
整などの制御性に問題がある。このうち、Ｚｏｎｅ Ｍ
ｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが、依然として、亜粒界等の結晶欠陥
は、多数残留しており、少数キャリヤーデバイスを作成
するにいたってない。

【０００９】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於いては、次の４
種類の方法が挙げられる。

【００１０】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性と生産性の点から問題がある。

【００１１】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐｅ
ｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ₂ 層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法で
ある。しかしながら、ＳｉＯ₂ 層を形成するためには、
酸素イオンを１０¹⁸ｉｏｎｓ／ｃｍ² 以上も注入する必
要があるが、その注入時間は長大であり、生産性は高い
とはいえず、また、ウェハーコストは高い。更に、結晶
欠陥は多く残存し、工業的に見て、少数キャリヤーデバ
イスを作製できる充分な品質に至っていない。

【００１２】３．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ ６３，５４７（１９８３）），もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法により
Ｐ型Ｓｉ基板のみを多孔質化したのち、増速酸化により
Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では、
分離されているＳｉ領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。

【００１３】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて張り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのＳｉ単
結晶基板をミクロンオーダーかそれ以下に薄膜化する必
要がある。この薄膜化には以下のように２種類の方法が
ある。

【００１４】 １．研磨による薄膜化 ２．選択エッチングによる薄膜化 １の研磨では均一に薄膜化することが困難である。特に
サブミクロンの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウェハの大口径化が進めばその困難度は増すばかりであ
る。

【００１５】また、２のエッチングは均一な薄膜化に有
効とされているが、 ・せいぜい１０² と選択比が充分でない ・エッチング後の表面性が悪い ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い等の問題点がある （Ｃ．Ｈａｒｅｎｄｔ，ｅｔ．ａｌ．，Ｊ．Ｅｌｅｃ
ｔ．Ｍａｔｅｒ．Ｖｏｌ．２０，２６７（１９９１）、
Ｈ．Ｂａｕｍｇａｒｔ，ｅｔ．ａｌ．，Ｅｘｔｅｎｄｅ
ｄ Ａｂｓｔｒａｃｔ ｏｆ ＥＣＳ １ｓｔ Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｆ Ｗ
ａｆｅｒ Ｂｏｎｄｉｎｇ， ｐｐ−７３３（１９９
１）、Ｃ．Ｅ．Ｈｕｎｔ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔ
ｒａｃｔ ｏｆＥＣＳ １ｓｔ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｆ Ｗａｆｅｒ Ｂｏ
ｎｄｉｎｇ，ｐｐ−６９６（１９９１））。

【００１６】さらに貼り合わせを用いた半導体基板は、
必ず２枚のウェハを必要とし、そのうち１枚はほとんど
大部分が研磨・エッチング等により無駄に除去され捨て
られてしまい、限りある地球の資源を無駄使いしてしま
う。

【００１７】したがって、貼り合わせによるＳＯＩにお
いては、現状の方法では、その制御性、均一性さらには
経済性に多くの問題点が存在する。

【００１８】また、ガラスに代表される光透過性基板上
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基板の結晶構造が非晶質である
ことによっており、単に、Ｓｉ層を堆積しても、良質な
単結晶層は得られない。

【００１９】ところで、光透過性基板は、光受光素子で
あるコンタクトセンサーや投影型液晶画像表示装置を構
成するうえにおいて重要である。そして、センサーや表
示装置の画素（絵素）をより一層、高密度化、高解像度
化、高精密化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基板上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。

【００２０】したがって、非晶質Ｓｉや多結晶Ｓｉで
は、その欠陥の多い結晶構造ゆえに要求されるあるいは
今後要求されるに十分な性能を持った駆動素子を作製す
ることが難しい。

【００２１】上で述べたように、化合物半導体のデバイ
ス作製には化合物半導体の基板が必要不可欠となってい
る。しかし、化合物半導体の基板は高価で、しかも、大
面積化が非常に困難である。

【００２２】さらに、Ｓｉ基板上にＧａＡｓ等の化合物
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。

【００２３】また、格子のミスフィットを緩和するため
多孔質Ｓｉ上に化合物半導体をエピタキシャル成長させ
ることが試みられているが、多孔質Ｓｉの熱安定性の低
さ、経時変化等によりデバイスを作製中あるいは、作製
した後の基板としての安定性、信頼性に欠ける。

【００２４】こうしたなか、本発明の発明者である米原
隆夫は、上述した課題点に鑑み、先に特開平５−２１３
３８号公報に開示された新規な半導体部材の製造方法を
提案した。

【００２５】当該公報に開示された方法は、次のとおり
のものである。即ち、多孔質単結晶半導体領域上に非多
孔質単結晶半導体領域を配した部材を形成し、前記非多
孔質単結晶半導体領域の表面に、表面が絶縁性物質で構
成された部材の表面を貼り合わせた後、前記多孔質単結
晶半導体領域をエッチングにより除去することを特徴と
する半導体部材の製造方法である。

【００２６】当該方法は、上述した課題を解決し得る優
れたものである。しかしながら、当該公報に開示された
方法を更に発展させて半導体基板の生産性の向上、低コ
スト化が更に図れれば、当該技術分野に係る産業への寄
与は極めて大きなものとなる。

【００２７】［発明の目的］本発明は、上述の公報に開
示された方法を、更に改善した半導体基板の作製方法を
提供することを目的とする。

【００２８】本発明の別の目的は、経済性に優れて、大
面積に渡り均一平坦な、極めて優れた結晶性を有する単
結晶基板を用いて、表面に形成された半導体層あるいは
化合物半導体活性層を残して、その片面から該活性層ま
でを取り去り、絶縁物上に欠陥の著しく少ない単結晶層
あるいは化合物半導体結晶層を得る半導体基板の作製方
法を提供することにある。

【００２９】本発明の更に別の目的は、透明基板（光透
過性基板）上に結晶性が単結晶ウェハー並に優れたＳｉ
あるいは化合物半導体単結晶層を得るうえで、生産性、
均一性、制御性、コストの面において卓越した半導体基
板の作製方法を提案することにある。

【００３０】本発明の更に別の目的は、ＳＯＩ構造の大
規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩ
ＭＯＸの代替足り得る半導体基板の作製方法を提案する
ことにある。

【００３１】

【課題を解決するための手段】本発明の半導体基板の作
製方法は、下述する構成のものである。

【００３２】即ち、本発明の半導体基板の作製方法の第
１の態様は、非多孔質基板上の多孔質半導体層の上に非
多孔質単結晶半導体層を有する第１の基体を用意する工
程、及び前記第１の基体と第２の基体とを、前記非多孔
質単結晶半導体層が内側に位置するように貼り合わせる
貼り合わせ工程、を含み、前記第２の基体上に前記非多
孔質単結晶半導体層を有する半導体基板を作製する方法
において、貼り合わされた前記第１及び第２の基体を前
記多孔質半導体層において分離する分離工程、及び前記
分離工程の後に前記第２の基体上の非多孔質単結晶半導
体層上に残留する前記多孔質半導体層の残留部を除去す
る除去工程、を含むことを特徴とする半導体基板の作製
方法である。

【００３３】また、本発明の半導体基板の作製方法の第
２の態様は、非多孔質基板上の多孔質半導体層の上に非
多孔質単結晶半導体層を有する第１の基体を用意する工
程、及び前記第１の基体と第２の基体とを、前記非多孔
質単結晶半導体層が内側に位置するように貼り合わせる
貼り合わせ工程、を含み、前記第２の基体上に前記非多
孔質単結晶半導体層を有する半導体基板を作製する方法
において、互いに多孔度の異なる複数の層を有するよう
に前記多孔質半導体層を形成し、貼り合わされた前記第
１及び第２の基体を前記多孔質半導体層において分離す
る分離工程、を含むことを特徴とする半導体基板の作製
方法である。

【００３４】また、本発明の半導体基板の作製方法の第
３の態様は、非多孔質基板上の多孔質半導体層の上に非
多孔質単結晶半導体層を有する第１の基体を用意する工
程、及び前記第１の基体と第２の基体とを、前記非多孔
質単結晶半導体層が内側に位置するように貼り合わせる
貼り合わせ工程、を含み、前記第２の基体上に前記非多
孔質単結晶半導体層を有する半導体基板を作製する方法
において、前記非多孔質単結晶半導体層を単結晶化合物
半導体層で構成し、貼り合わされた前記第１及び第２の
基体を前記多孔質半導体層において分離する分離工程、
を含むことを特徴とする半導体基板の作製方法である。

【００３５】また、本発明の半導体基板の作製方法の第
４の態様は、非多孔質基板表面を変化させて多孔度が異
なる２層の多孔質層を形成する工程と、該多孔質層の表
面に非多孔質単結晶半導体層を成長させる工程と、該非
多孔質単結晶半導体層を前記多孔質層を介して前記非多
孔質基板から分離する工程とを有することを特徴とする
半導体基板の作製方法である。

【００３６】また、本発明の半導体基板の作製方法の第
５の態様は、非多孔質基板表面を変化させて第１の多孔
質層を形成する工程と、該第１の多孔質層と該非多孔質
基板との界面に、前記第１の多孔質層より多孔度の高い
第２の多孔質層を形成する工程と、前記第１の多孔質層
の表面に非多孔質単結晶半導体膜を形成する工程と、該
非多孔質単結晶半導体層を前記第２の多孔質層を介して
前記非多孔質基板から分離する工程とを有することを特
徴とする半導体基板の作製方法である。

【００３７】また、本発明の貼り合わせ基板は、非多孔
質基板上の多孔質半導体層の上に非多孔質単結晶半導体
層を有する第１の基体を用意し、該第１の基体と第２の
基体とが前記非多孔質単結晶半導体層が内側に位置する
ように貼り合わされた貼り合わせ基板において、前記多
孔質半導体層が互いに多孔度の異なる領域を有している
ことを特徴とする貼り合わせ基板である。

【００３８】また、本発明は、上記半導体基板の作製方
法により作製されたことを特徴とする半導体基板でもあ
る。

【００３９】

【作用】本発明においては、貼り合わせて構成された基
体を多孔質層で分離し、非多孔質単結晶半導体層が配さ
れた第２の基体上の多孔質層を除去することにより、高
品質な非多孔質単結晶半導体層が配された半導体基体を
形成できる。これに加えて、貼り合わせて構成された基
体を多孔質層で分離し、第１の基体を構成する多孔質層
を除去することにより、多孔質層を除去した第１の基体
を半導体基体作製に再利用することができる。これによ
り、半導体基体の生産性の向上、低コスト化が更に図れ
る。

【００４０】本発明によれば、透明基板（光透過性基
板）をはじめとする基板上に結晶性が単結晶ウェハー並
に優れたＳｉ等の単結晶層あるいは化合物半導体単結晶
層を得るうえで、生産性、均一性、制御性、コストの面
において卓越した半導体基板の作製方法を提案すること
ができる。

【００４１】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。

【００４２】本発明においては、多孔質層を介して基体
を２つ以上に分離することができ、分離後の一方の基体
は、残留多孔質を除去した後、半導体基板として使用可
能であり、他方の基体は、残留多孔質を除去した後、再
度、半導体基板の作製に利用することができる。

【００４３】本発明においては、基体の両面に多孔質層
および非多孔質単結晶層を形成し、該単結晶層を挟むよ
うに２枚の別の基体を貼り合わせた後、前記多孔質層で
基体を分離することにより同時に２枚の半導体基板を作
製することができる。

【００４４】

【発明の実施の形態】本発明の半導体基板の作製方法を
シリコンを例に挙げて以下に詳細に説明する。

【００４５】多孔質Ｓｉの機械的強度はｐｏｒｏｓｉｔ
ｙにより異なるが、バルクＳｉよりも十分に弱いと考え
られる。たとえば、ｐｏｒｏｓｉｔｙが５０％であれば
機械的強度はバルクの半分と考えて良い。すなわち、貼
り合わせウェハに圧縮、引っ張りあるいは剪断力をかけ
ると、まず多孔質Ｓｉ層が破壊されることになる。ま
た、ｐｏｒｏｓｉｔｙを増加させればより弱い力で多孔
質層を破壊できる。

【００４６】Ｓｉ基板はＨＦ溶液を用いた陽極化成法に
よって多孔質化させることができる。この多孔質Ｓｉ層
は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ³ に比べて、Ｈ
Ｆ溶液濃度を５０〜２０％に変化させることでその密度
を１．１〜０．６ｇ／ｃｍ³の範囲に変化させることが
できる。この多孔質層は、下記の理由により、Ｎ型Ｓｉ
層には形成されず、Ｐ型Ｓｉ基板のみに形成される。こ
の多孔質Ｓｉ層は、透過電子顕微鏡による観察によれ
ば、平均約６００オングストローム程度の径の孔が形成
される。

【００４７】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程において発見され
た（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ．３５，３３３（１９５６））。

【００４８】また、ウナガミ等は陽極化成におけるＳｉ
の溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のようであると報告
している（Ｔ．ウナガミ、Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，ｖｏｌ．１２７，４７６（１９８
０））。

【００４９】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ⁺ →ＳｉＦ₂
＋２Ｈ⁺ ＋ｎｅ^- ＳｉＦ₂ ＋２ＨＦ→ＳｉＦ₄ ＋Ｈ₂ ＳｉＦ₄ ＋２ＨＦ→Ｈ₂ ＳｉＦ₆ または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ⁺ →ＳｉＦ₄ ＋４Ｈ⁺ ＋λ
ｅ^- ＳｉＦ₄ ＋２ＨＦ→Ｈ₂ ＳｉＦ₆ ここで、ｅ⁺ およびｅ^- はそれぞれ正孔と電子を表して
いる。また、ｎおよびλはそれぞれＳｉｌ原子が溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４な
る条件が満たされる場合に多孔質Ｓｉが形成されるとし
ている。

【００５０】以上のことから、正孔の存在するＰ型Ｓｉ
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、ｖｏｌ．７９，ＳＳＤ７９−９
５４９（１９７９））、（Ｋ．Ｉｍａｉ，Ｓｏｌｉｄ−
Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．２４，
１５９（１９８１））。

【００５１】しかし、高濃度Ｎ型Ｓｉであれば多孔質化
されるとの報告もあり（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ
ａｎｄ Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．，ｖｏｌ．４２，３８６（１９８３））、Ｐ型、Ｎ
型の別にこだわらず、多孔質化を実現できる基板を選ぶ
ことが重要である。

【００５２】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマＣＶ
Ｄ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッター
法、液相成長法等の低温成長が好適とされている。

【００５３】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。

【００５４】［実施態様例１］図１（ａ）に示すよう
に、まず第１のＳｉ単結晶基板１１を用意して、その表
面層を多孔質化１２し、多孔質Ｓｉ１２上に非多孔質単
結晶Ｓｉ層１３を形成する（図１（ｂ））。

【００５５】次に、図１（ｃ）に示すように、もう一方
のＳｉ支持基板１４と単結晶Ｓｉ層１３とを絶縁層１５
を介して室温で密着させた後、陽極接合、加圧、あるい
は熱処理、あるいはこれらの組み合わせにより貼り合わ
せる。これにより、Ｓｉ支持基板１４と単結晶層１３と
は絶縁層１５を介して強固に結合する。絶縁層１５は単
結晶Ｓｉ層上、Ｓｉ支持基板１４上の少なくとも一方に
形成する、あるいは絶縁性の薄板をはさみ３枚重ねで貼
り合わせる。

【００５６】次に、多孔質Ｓｉ層１２で基板を分離する
（図１（ｄ））。Ｓｉ支持基板側は、多孔質Ｓｉ１２／
単結晶Ｓｉ層１３／絶縁層１５／Ｓｉ支持基板１４のよ
うな構造となる。

【００５７】さらに、多孔質Ｓｉ１２を選択的に除去す
る。通常のＳｉのエッチング液、あるいは多孔質Ｓｉの
選択エッチング液である弗酸、あるいは弗酸にアルコー
ルおよび過酸化水素水の少なくともどちらか一方を添加
した混合液、あるいは、バッファード弗酸あるいはバッ
ファード弗酸にアルコールおよび過酸化水素水の少なく
ともどちらか一方を添加した混合液の少なくとも１種類
を用いて、多孔質Ｓｉ１２のみを無電解湿式化学エッチ
ングして絶縁性基板１５＋１４上に薄膜化した単結晶Ｓ
ｉ層１３を残存させ形成する。上記詳述したように、多
孔質Ｓｉの膨大な表面積により通常のＳｉのエッチング
液でも選択的に多孔質Ｓｉのみをエッチングすることが
可能である。

【００５８】あるいは、単結晶Ｓｉ層１３を研磨ストッ
パーとして多孔質Ｓｉ１２を選択研磨で除去する。

【００５９】図１（ｅ）には、本発明で得られる半導体
基板が示される。絶縁性基板１５＋１４上に単結晶Ｓｉ
層１３が平坦に、しかも均一に薄層化されて、ウェハ全
域に、大面積に形成される、こうして得られた半導体基
板は、絶縁分離された電子素子作製という点から見ても
好適に使用することができる。

【００６０】第１のＳｉ単結晶基板１１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板１１として使用する。

【００６１】本発明において、多孔質Ｓｉ層で２つの基
体を分離する方法としては、貼り合わせた基体の両側よ
り加圧して多孔質層を押しつぶす方法、それぞれの基体
を両側に引き、両者を分離する方法、多孔質層に治具を
そう入する方法、貼り合わせた基体の表面に平行な方向
に力を加える方法、多孔層に超音波振動を加える方法等
が採用できる。

【００６２】本発明において、分離に適した多孔質Ｓｉ
層の多孔度（ｐｏｒｏｓｉｔｙ）は、一般的には１０〜
８０％の範囲であり、より好ましくは、２０〜６０％の
範囲である。

【００６３】［実施態様例２］図２（ａ）に示すよう
に、まず第１のＳｉ単結晶基板２１を用意して、その表
面層を多孔質化２２し、多孔質Ｓｉ２２上に非多孔質単
結晶Ｓｉ層２３を形成する（図２（ｂ））。

【００６４】次に、図２（ｃ）に示すように、石英やガ
ラスに代表される光透過性支持基板２４と単結晶Ｓｉ層
２３とを絶縁層２５を介して室温で密着させた後、陽極
接合、加圧、あるいは熱処理、あるいはこれらの組み合
わせにより貼り合わせる。これにより、光透過性支持基
板２４と単結晶層２３とは絶縁層２５を介して強固に結
合する。絶縁層２５は単結晶Ｓｉ層上、光透過性支持基
板２４上の少なくとも一方に形成する、あるいは絶縁性
の薄板をはさみ３枚重ねで貼り合わせる。

【００６５】次に、多孔質Ｓｉ層２３で基板を分割する
（図２（ｄ））。光透過性支持基板側は、多孔質Ｓｉ２
２／単結晶Ｓｉ層２３／絶縁層２５／光透過性支持基板
２４のような構造となる。

【００６６】さらに、多孔質Ｓｉ２２を選択的に除去す
る。通常のＳｉのエッチング液、あるいは多孔質Ｓｉの
選択エッチング液である弗酸、あるいは弗酸にアルコー
ルおよび過酸化水素水の少なくともどちらか一方を添加
した混合液、あるいは、バッファード弗酸あるいはバッ
ファード弗酸にアルコールおよび過酸化水素水の少なく
ともどちらか一方を添加した混合液の少なくとも１種類
を用いて、多孔質Ｓｉ２２のみを無電解湿式化学エッチ
ングして光透過性絶縁性基板２５＋２４上に薄膜化した
単結晶Ｓｉ層２３を残存させ形成する。上記詳述したよ
うに、多孔質Ｓｉの膨大な表面積により通常のＳｉのエ
ッチング液でも選択的に多孔質Ｓｉのみをエッチングす
ることが可能である。

【００６７】あるいは、単結晶Ｓｉ層２３を研磨ストッ
パーとして多孔質Ｓｉ２２を選別研磨で除去する。

【００６８】図２（ｅ）には、本発明で得られる半導体
基板が示される。光透過性絶縁性基体２５＋２４上に単
結晶Ｓｉ層２３が平坦に、しかも均一に薄層化されて、
ウェハ全域に、大面積に形成される。こうして得られた
半導体基板は、絶縁分離された電子素子作製という点か
ら見ても好適に使用することができる。

【００６９】絶縁介在層２５はなくても良い。

【００７０】第１のＳｉ単結晶基板２１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板２１として使用できる。

【００７１】［実施態様例３］図３（ａ）に示すよう
に、まず第１のＳｉ単結晶基板３１を用意して、その表
面層を多孔質化３２し、多孔質Ｓｉ３２上に非多孔質単
結晶化合物半導体層３３を形成する（図３（ｂ））。

【００７２】次に、図３（ｃ）に示すように、もう一方
のＳｉ支持基板３４と単結晶化合物半導体層３３とを絶
縁層３５を介して室温で密着させた後、陽極接合、加
圧、あるいは熱処理、あるいはこれらの組み合わせによ
り貼り合わせる。これにより、Ｓｉ支持基板３４と単結
晶層３３とは絶縁層３５を介して強固に結合する。絶縁
層３５は単結晶化合物半導体層上、Ｓｉ支持基板３４上
の少なくとも一方に形成する、あるいは絶縁性の薄板を
はさみ３枚重ねて貼り合わせる。

【００７３】次に、多孔質Ｓｉ層３２で基板を分割する
（図３（ｄ））。Ｓｉ支持基板側は、多孔質Ｓｉ３２／
単結晶化合物半導体層３３／絶縁層３５／Ｓｉ支持基板
３４のような構造となる。

【００７４】さらに、多孔質Ｓｉ３２を選択的に除去す
る。化合物半導体に対してＳｉのエッチング速度の早い
エッチング液を用いて、多孔質Ｓｉ３２のみを化学エッ
チングして絶縁性基板３５＋３４上に薄膜化した単結晶
化合物半導体層３３を残存させ形成する。

【００７５】あるいは、単結晶化合物半導体層３３を研
磨ストッパーとして多孔質Ｓｉ３２を選択研磨で除去す
る。

【００７６】図３（ｅ）には、本発明で得られる半導体
基板が示される。絶縁性基板３５＋３４上に単結晶化合
物半導体層３３が平坦に、しかも均一に薄層化されて、
ウェハ全域に、大面積に形成される。こうして得られた
半導体基板は、化合物半導体基板として、さらには絶縁
分離された電子素子作製という点から見ても好適に使用
することができる。

【００７７】化合物半導体基板として用いる場合には絶
縁層３５はなくても良い。

【００７８】第１のＳｉ単結晶基板３１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板３１として使用できる。

【００７９】［実施態様例４］図４（ａ）に示すよう
に、まず第１のＳｉ単結晶基板４１を用意して、その表
面層を多孔質化４２し、多孔質Ｓｉ４２上に非多孔質単
結晶化合物半導体層４３を形成する（図４（ｂ））。

【００８０】次に、図４（ｃ）に示すように、石英やガ
ラスに代表される光透過性支持基板４４と単結晶化合物
半導体層４３とを絶縁層４５を介して室温で密着させた
後、陽極接合、加圧、あるいは熱処理、あるいはこれら
の組み合わせにより貼り合わせる。これにより、光透過
性支持基板４４と単結晶層４３とは絶縁層４５を介して
強固に結合する。絶縁層４５は単結晶化合物半導体層
上、光透過性支持基板４４上の少なくとも一方に形成す
る、あるいは絶縁性の薄板をはさみ３枚重ねで貼り合わ
せる。

【００８１】次に、多孔質Ｓｉ層４２で基板を分割する
（図４（ｄ））。光透過性支持基板側は、多孔質Ｓｉ４
２／単結晶化合物半導体層４３／絶縁層４５／光透過性
支持基板４４のような構造となる。

【００８２】さらに、多孔質Ｓｉ４２を選択的に除去す
る。化合物半導体に対してＳｉのエッチング速度の速い
エッチング液を用いて、多孔質Ｓｉ４２のみを化学エッ
チングして絶縁性基板４５＋４４上に薄膜化した単結晶
化合物半導体層４３を残存させ形成する。

【００８３】あるいは、単結晶化合物半導体層４３を研
磨ストッパーとして多孔質Ｓｉ４２を選択研磨で除去す
る。

【００８４】図４（ｅ）には、本発明で得られる半導体
基板が示される。光透過性絶縁性基板４５＋４４上に単
結晶化合物半導体層４３が平坦に、しかも均一に薄層化
されて、ウェハ全域に、大面積に形成される。こうして
得られた半導体基板は、絶縁分離された電子素子作製と
いう点から見ても好適に使用することができる。

【００８５】絶縁介在層４５はなくても良い。

【００８６】第１のＳｉ単結晶基板４１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板４１として使用できる。

【００８７】［実施態様例５］図５（ａ）に示すよう
に、まず第１のＳｉ単結晶基板５１を用意して、その両
面の表面層を多孔質化５２、５３し、両面の多孔質Ｓｉ
５２、５３上に非多孔質単結晶半導体層５４、５５を形
成する（図５（ｂ））。

【００８８】次に、図５（ｃ）に示すように、２枚の支
持基板５６、５７と単結晶半導体層５４、５５とをそれ
ぞれ絶縁層５８、５９を介して室温で密着させた後、陽
極接合、加圧、あるいは熱処理、あるいはこれらの組み
合わせにより貼り合わせる。これにより、支持基板５
６、５７と単結晶層５４、５５とは絶縁層５８、５９を
介して強固に結合する。絶縁層５８、５９は単結晶半導
体層５４、５５上、支持基板５６、６７上の少なくとも
一方に形成する、あるいは絶縁性の薄板をはさみ５枚重
ねで貼り合わせる。

【００８９】次に、両多孔質Ｓｉ層５２、５３で基板を
三分割する（図５（ｄ））。２枚の支持基板は、多孔質
Ｓｉ／単結晶半導体層／絶縁層／支持基板（５２／５４
／５８／５６、および５３／５５／５９／５７）のよう
な構造となる。

【００９０】さらに、両多孔質Ｓｉ５２、５３を選択的
に除去する。多孔質Ｓｉ５２、５３のみを選択的に化学
エッチングして支持基板５８／５６および５９／５７上
に薄膜化した単結晶半導体層５４、５５を残存させ形成
する。

【００９１】あるいは、単結晶半導体層５４、５５を研
磨ストッパーとして多孔質Ｓｉ５２、５３を選択、研磨
で除去する。

【００９２】図５（ｅ）には、本発明で得られる半導体
基板が示される。支持基板上に単結晶化合物半導体層が
平坦に、しかも均一に薄層化されて、ウェハ全域に、大
面積に２体同時に形成される。こうして得られた半導体
基板は、絶縁分離された電子素子作製という点から見て
も好適に使用することができる。

【００９３】絶縁介在層５８、５９はなくても良い。

【００９４】支持基板５６、５７は同一でなくても良
い。

【００９５】第１のＳｉ単結晶基板５１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶５１として使用できる。

【００９６】

【実施例】

（実施例１）６２５μｍの厚みを持った比抵抗０．０１
Ω・ｃｍのＰ型の６インチ径の第１の（１００）単結晶
Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。

【００９７】陽極化成条件は以下のとおりであった。

【００９８】電流密度：５（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。

【００９９】ソースガス：ＳｉＨ₂ Ｃｌ₂ ／Ｈ₂ ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１００】該ＳｉＯ₂ 層表面と別に用意した５００ｎ
ｍのＳｉＯ₂ 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、９００℃−２時間の熱処理をし、貼
り合わせをおこなった。

【０１０１】貼り合わせたウェハの面に対して垂直方向
に均一に十分な引っ張り力を加えたところ多孔質Ｓｉ層
が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
具体的には、貼り合わせたウェハの両面にプレートを接
着剤を用いて接着し、該プレートを該プレートを互いに
引き離す方向に移動せしめる治具に配した後、２つに引
き離した。

【０１０２】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹拌しながら選
択エッチングした。単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉは選択エッチングされ、完全に除去された。

【０１０３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。

【０１０４】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。

【０１０５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１０６】こうして、高品質な半導体層を有するＳＯ
Ｉ基板が得られた。更に、多孔質Ｓｉ層を境に分離した
他方のＳｉ基板に残存する多孔質層を同様のエッチング
により除去した後、表面をポリッシングした。こうして
得られたＳｉ基板を用いて上述の工程を繰り返すことに
より高品質な半導体層を有するＳＯＩ基板複数個が得ら
れた。

【０１０７】（実施例２）５２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型の４インチ径の第１の（１
００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成
を行った。

【０１０８】陽極化成条件は以下のとおりであった。

【０１０９】電流密度：７（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により単結晶Ｓｉを０．５μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。

【０１１０】温度：７００℃ 圧力：１×１０^-9Ｔｏｒｒ 成長速度：０．１ｎｍ／ｓｅｃ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１１１】該ＳｉＯ₂ 層表面と別に用意した溶融石英
基板の表面とを重ね合わせ、接触させた後、４００℃−
２時間の熱処理をし、貼り合わせをおこなった。

【０１１２】貼り合わせたウェハの面に対して垂直方向
に均一に十分な圧力を加えたところ多孔質Ｓｉ層が破壊
しウェハは二分割され、多孔質Ｓｉが表出した。具体的
には、貼り合わせたウェハの両面にプレートを接着剤を
用いて接着し、該プレートを該プレートを実施例１で述
べた治具に配した後、該プレートに圧力を加えることで
Ｓｉ層を破壊した。

【０１１３】その後、多孔質Ｓｉ層をバッファード弗酸
と３０％過酸化水素水との混合液（１：５）で撹拌しな
がら選択エッチングする。単結晶Ｓｉはエッチングされ
ずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ、完全に除去され
た。

【０１１４】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。

【０１１５】すなわち、溶融石英基板上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶Ｓｉ層には何ら変化は
なかった。

【０１１６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１１７】実施例１と同様にして、上述の工程を繰り
返すことにより高品質な半導体層を有するＳＯＩ基板複
数個が得られた。

【０１１８】（実施例３）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。

【０１１９】陽極化成条件は以下のとおりであった。

【０１２０】電流密度：７（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎ
ｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶ＧａＡｓを１μｍエピタキシャ
ル成長した。成長条件は以下の通りである。

【０１２１】ソースガス：ＴＭＧ／ＡｓＨ₃ ／Ｈ₂ ガス圧力：８０Ｔｏｒｒ 温度：７００℃ 該ＧａＡｓ層表面と別に用意した第２のＳｉ基板の表面
とを重ね合わせ、接触させた後、９００℃−１時間の熱
処理をし、貼り合わせをおこなった。この熱処理により
両基板は強固に貼り合わされた。

【０１２２】貼り合わせたウェハに実施例２と同様にし
て圧力を加えたところ多孔質Ｓｉ層が破壊しウェハは二
分割され、多孔質Ｓｉが表出した。

【０１２３】その後、多孔質Ｓｉ層を内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉをエチレンジアミン＋ピロ
カテコール＋水（１７ｍｌ：３ｇ：８ｍｌの比率）１１
０℃でエッチングした。単結晶ＧａＡｓはエッチングさ
れずに残り、単結晶ＧａＡｓをエッチ・ストップの材料
として、多孔質Ｓｉは選択エッチングされ、完全に除去
された。

【０１２４】単結晶ＧａＡｓの該エッチング液に対する
エッチング速度は、極めて低く、実用上無視できる膜厚
減少である。

【０１２５】すなわち、Ｓｉ基板上に１μｍの厚みを持
った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの選択
エッチングによっても単結晶ＧａＡｓ層には何ら変化は
なかった。

【０１２６】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。

【０１２７】実施例２と同様にして、上述の工程を繰り
返し、高品質なＧａＡｓ層を配した複数の半導体基板が
得られた。

【０１２８】支持基板として酸化膜付きのＳｉ基板を用
いることにより、絶縁膜上のＧａＡｓも同様に作製でき
た。

【０１２９】（実施例４）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。

【０１３０】陽極化成条件は以下のとおりであった。

【０１３１】電流密度：１０（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：２４（分） 多孔質Ｓｉの厚み：２０（μｍ） Ｐｏｒｏｓｉｔｙ：１７（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により単結晶ＡｌＧａＡｓを
０．５μｍエピタキシャル成長した。

【０１３２】該ＡｌＧａＡｓ層表面と別に用意した低融
点ガラス基板の表面とを重ね合わせ、接触させた後、５
００℃−２時間の熱処理をし、貼り合わせをおこなっ
た。この熱処理により両基板は強固に貼り合わされた。

【０１３３】貼り合わせたウェハ実施例２と同様にして
圧力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分
割され、多孔質Ｓｉが表出した。

【０１３４】その後、多孔質Ｓｉを弗酸溶液でエッチン
グした。単結晶ＡｌＧａＡｓはエッチングされずに残
り、単結晶ＡｌＧａＡｓをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ、完全に除去され
た。

【０１３５】単結晶ＡｌＧａＡｓの該エッチング液に対
するエッチング速度は、極めて低く、実用上無視できる
膜厚減少である。

【０１３６】すなわち、ガラス基板上に０．５μｍの厚
みを持った単結晶ＡｌＧａＡｓ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶ＡｌＧａＡｓ層
には何ら変化はなかった。

【０１３７】透過電子顕微鏡による断面観察の結果、Ａ
ｌＧａＡｓ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。実施
例２と同様にして、上述の工程を繰り返すことにより高
品質な半導体層を有する基板が複数個得られた。

【０１３８】（実施例５）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の両面研磨の
６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ
溶液中において両面に対して陽極化成を行った。

【０１３９】陽極化成条件は以下のとおりであった。

【０１４０】電流密度：５（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：１２×２（分） 多孔質Ｓｉの厚み：各１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。両面に形成した多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により
単結晶Ｓｉをそれぞれ１μｍエピタキシャル成長した。
成長条件は以下の通りである。

【０１４１】ソースガス：ＳｉＨ₂ Ｃｌ₂ ／Ｈ₂ ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１４２】該ＳｉＯ₂ 層表面と別に用意した５００ｎ
ｍのＳｉＯ₂ 層を形成した２枚のＳｉ基板の表面とをそ
れぞれ重ね合わせ、接触させた後、６００℃−２時間の
熱処理をし、貼り合わせをおこなった。

【０１４３】実施例１の手法を用いて貼り合わせたウェ
ハの面に対して垂直方向に十分な引っ張り力を加えたと
ころ多孔質Ｓｉ層が２層とも破壊しウェハは三分割さ
れ、多孔質Ｓｉが表出した。

【０１４４】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹拌しながら選
択エッチングする。単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉは選択エッチングされ、完全に除去された。

【０１４５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、比多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。

【０１４６】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が２枚同時に形成できた。多孔質Ｓ
ｉの選択エッチングによっても単結晶Ｓｉ層には何ら変
化はなかった。

【０１４７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例１と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。

【０１４８】（実施例６）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。

【０１４９】陽極化成条件は以下のとおりであった。

【０１５０】電流密度：７（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：４（分） 多孔質Ｓｉの厚み：３（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） さらに 電流密度：３０（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：３：
２ 時間：３（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。

【０１５１】ソースガス：ＳｉＨ₄ キャリヤーガス：Ｈ₂ 温度：８５０℃ 圧力：１×１０^-2Ｔｏｒｒ 成長速度：３．３ｎｍ／ｓｅｃ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１５２】該ＳｉＯ₂ 層表面と別に用意した５００ｎ
ｍのＳｉＯ₂ 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、７００℃−２時間の熱処理をし、貼
り合わせをおこなった。

【０１５３】実施例１の手法を用いて、貼り合わせたウ
ェハの面に対して垂直方向に十分な引っ張り力を加えた
ところで多孔質Ｓｉ層が破壊しウェハは二分割され、多
孔質Ｓｉが表出した。

【０１５４】その後、多孔質Ｓｉ層をＨＦ／ＨＮＯ₃ ／
ＣＨ₃ ＣＯＯＨ系のエッチング液で選択エッチングす
る。多孔質Ｓｉはエッチングされ、完全に除去された。

【０１５５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、非多孔質層におけ
るエッチング量は実用上無視できる膜厚減少である。

【０１５６】すなわち、Ｓｉ酸化膜上に０．３μｍの厚
みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選
択エッチングによっても単結晶Ｓｉ層には何ら変化はな
かった。

【０１５７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例１と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。

【０１５８】（実施例７）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。

【０１５９】陽極化成条件は以下のとおりであった。

【０１６０】電流密度：５（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。

【０１６１】ソースガス：ＳｉＨ₂ Ｃｌ₂ ／Ｈ₂ ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１６２】該ＳｉＯ₂ 層表面と別に用意した５００ｎ
ｍのＳｉＯ₂ 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、９００℃−２時間の熱処理をし、貼
り合わせをおこなった。

【０１６３】実施例１の手法を用いて、貼り合わせたウ
ェハの面に対して垂直方向に十分な引っ張り力を加えた
ところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔
質Ｓｉが表出した。

【０１６４】その後、多孔質Ｓｉ層を単結晶Ｓｉをスト
ッパーとして選択研磨した。多孔質Ｓｉ選択研磨され、
完全に除去された。

【０１６５】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。

【０１６６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例１と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。

【０１６７】（実施例８）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。

【０１６８】陽極化成条件は以下のとおりであった。

【０１６９】電流密度：５（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。

【０１７０】ソースガス：ＳｉＨ₂ Ｃｌ₂ ／Ｈ₂ ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１７１】該ＳｉＯ₂ 層表面と別に用意した５００ｎ
ｍのＳｉＯ₂ 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、９００℃−２時間の熱処理をし、貼
り合わせをおこなった。次いで貼り合わせた基板を超音
波振動子を配した槽の中に入れ、超音波エネルギーを印
加したところ多孔質Ｓｉ層が破壊しウェハは二分割さ
れ、多孔質Ｓｉが表出した。

【０１７２】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹はんしながら
選択エッチングする。単結晶Ｓｉはエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ完全に除去された。

【０１７３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は十の五乗以上にも達し、非多孔
質層におけるエッチング量（数十オングストローム程
度）は実用上無視できる膜厚減少である。

【０１７４】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。

【０１７５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１７６】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、再度第１のＳｉ単結晶基板として使用した。

【０１７７】（実施例９）５２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の４インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。

【０１７８】陽極化成条件は以下のとおりであった。

【０１７９】電流密度：７（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により単結晶Ｓｉを０．５μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。

【０１８０】温度：７００℃ 圧力：１×１０^-9Ｔｏｒｒ 成長速度：０．１ｎｍ／ｓｅｃ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１８１】該ＳｉＯ₂ 層表面と別に用意した溶融石英
基板の表面とを重ね合わせ、接触させた後、４００℃−
２時間の熱処理をし、貼り合わせをおこなった。

【０１８２】ウェハ端面に多孔質層を表出させ、多孔質
Ｓｉをある程度エッチングし、そこへ剃刀の刃のように
鋭利な板を挿入したところ多孔質Ｓｉ層が破壊しウェハ
は二分割され、多孔質Ｓｉが表出した。

【０１８３】その後、多孔質Ｓｉ層をバッファード弗酸
と３０％過酸化水素水との混合液（１：５）で撹はんし
ながら選択エッチングする。単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ完全に除去され
た。

【０１８４】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は十の五乗以上にも達し、非多孔
質層におけるエッチング量（数十オングストローム程
度）は実用上無視できる膜厚減少である。

【０１８５】すなわち、溶融石英基板上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶Ｓｉ層には何ら変化は
なかった。

【０１８６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１８７】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。

【０１８８】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、表面研磨を行い鏡面状にした後、再度第１の
Ｓｉ単結晶基板として使用した。

【０１８９】（実施例１０）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の両面研磨
の６インチ径の第１の（１００）単結晶Ｓｉ基板を、Ｈ
Ｆ溶液中において両面に対して陽極化成を行った。

【０１９０】陽極化成条件は以下のとおりであった。

【０１９１】電流密度：５（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：１２×２（分） 多孔質Ｓｉの厚み：各１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。両面に形成した多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により
単結晶Ｓｉを１μｍエピタキシャル成長した。成長条件
は以下の通りである。

【０１９２】ソースガス：ＳｉＨ₂ Ｃｌ₂ ／Ｈ₂ ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１９３】該ＳｉＯ₂ 層表面と別に用意した５００ｎ
ｍのＳｉＯ₂ 層を形成した２枚のＳｉ基板の表面とをそ
れぞれ重ね合わせ、接触させた後、６００℃−２時間の
熱処理をし、貼り合わせをおこなった。

【０１９４】ウェハ端面に多孔質層を表出させ、多孔層
Ｓｉに水等の液体をしみ込ませた後、貼り合わせウェハ
全体を加熱あるいは冷却したところ、液体の膨張等によ
り多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓ
ｉが表出した。

【０１９５】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹はんしながら
選択エッチングする。単結晶Ｓｉはエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ完全に除去された。

【０１９６】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。

【０１９７】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が２枚同時に形成できた。多孔質Ｓ
ｉの選択エッチングによっても単結晶Ｓｉ層には何ら変
化はなかった。

【０１９８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１９９】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。

【０２００】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、表面を水素処理して平坦化した後、再度第１
のＳｉ単結晶基板として使用した。

【０２０１】（実施例１１）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ
径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中に
おいて陽極化成を行った。

【０２０２】陽極化成条件は以下のとおりであった。

【０２０３】電流密度：７（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：４（分） 多孔質Ｓｉの厚み：３（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） さらに 電流密度：３０（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：３：
２ 時間：３（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。

【０２０４】ソースガス：ＳｉＨ₄ キャリヤーガス：Ｈ₂ 温度：８５０℃ 圧力：１×１０^-2Ｔｏｒｒ 成長速度：３．３ｎｍ／ｓｅｃ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０２０５】該ＳｉＯ₂ 層表面と別に用意した５００ｎ
ｍのＳｉＯ₂ 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、７００℃−２時間の熱処理をし、貼
り合わせをおこなった。

【０２０６】第１（あるいは第２）の基板に対して第２
（あるいは第１）の基板に水平方向に力を加えたところ
多孔質Ｓｉ層は剪断応力に耐えきれず破壊しウェハは二
分割され、多孔質Ｓｉが表出した。

【０２０７】その後、多孔質Ｓｉ層をＨＦ／ＨＮＯ₃ ／
ＣＨ₃ ＣＯＯＨ系のエッチング液で選択エッチングす
る。多孔質Ｓｉは選択エッチングされ完全に除去され
た。

【０２０８】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、非多孔質層にお
けるエッチング量は実用上無視できる膜厚減少である。

【０２０９】すなわち、Ｓｉ酸化膜上に０．３μｍの厚
みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選
択エッチングによっても単結晶Ｓｉ層には何ら変化はな
かった。

【０２１０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２１１】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。

【０２１２】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、再度第１のＳｉ単結晶基板として使用した。

【０２１３】（実施例１２）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ
径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中に
おいて陽極化成を行った。

【０２１４】陽極化成条件は以下のとおりであった。

【０２１５】電流密度：７（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：
１ 時間：４（分） 多孔質Ｓｉの厚み：３（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） さらに 電流密度：３０（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：３：
２ 時間：３（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。

【０２１６】ソースガス：ＳｉＨ₄ キャリヤーガス：Ｈ₂ 温度：８５０℃ 圧力：１×１０^-2Ｔｏｒｒ 成長速度：３．３ｎｍ／ｓｅｃ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０２１７】該ＳｉＯ₂ 層表面と別に用意した５００ｎ
ｍのＳｉＯ₂ 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、７００℃−２時間の熱処理をし、貼
り合わせをおこなった。

【０２１８】ウェハ端面に多孔質層を表出させ、多孔質
Ｓｉの選択エッチング液により端面から多孔質Ｓｉ層を
エッチングしたところウェハは二分割された。

【０２１９】その後、多孔質Ｓｉ層をＨＦ／ＨＮＯ₃ ／
ＣＨ₃ ＣＯＯＨ系のエッチング液で選択エッチングす
る。多孔質Ｓｉは選択エッチングされ完全に除去され
た。

【０２２０】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、非多孔質層にお
けるエッチング量は実用上無視できる膜厚減少である。

【０２２１】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。

【０２２２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２２３】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。

【０２２４】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、再度第１のＳｉ単結晶基板として使用した。

【０２２５】

【発明の効果】以上説明したように、本発明によれば、
貼り合わせて構成された基体を多孔質層で分離し、非多
孔質単結晶半導体層が配された第２の基体上の多孔質層
を除去することにより、高品質な非多孔質単結晶半導体
層が配された半導体基体を形成できる。

【０２２６】これに加えて、貼り合わせて構成された基
体を多孔質層で分離し、第１の基体を構成する多孔質層
を除去することにより、多孔質層を除去した第１の基体
を半導体基体作製に再利用することができるため、半導
体基体の生産性の向上、低コスト化が更に図れる。

【０２２７】また、本発明によれば、透明基板（光透過
性基板）をはじめとする基板上に結晶性が単結晶ウェハ
ー並に優れたＳｉ等の単結晶層あるいは化合物半導体単
結晶層を得るうえで、生産性、均一性、制御性、コスト
の面において卓越した半導体基板の作製方法を提案する
ことができる。

【０２２８】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。

【０２２９】また、本発明によれば、多孔質層を介して
基体を２つ以上に分離することができ、分離後の一方の
基体は、残留多孔質を除去した後、半導体基板として使
用可能であり、他方の基体は、残留多孔質を除去した
後、再度、半導体基板の作製に利用することができる。

【０２３０】また、本発明によれば、基体の両面に多孔
質層および非多孔質単結晶層を形成し、該単結晶層を挟
むように２枚の別の基体を貼り合わせた後、前記多孔質
層で基体を分離することにより同時に２枚の半導体基板
を作製することができる。

【０２３１】すなわち、本発明によれば、経済性に優れ
て、大面積に渡り均一平坦な、極めて優れた結晶性を有
する単結晶基板を用いて、表面に形成された半導体層あ
るいは化合物半導体活性層を残して、その片面から該活
性層までを取り去り、絶縁物上に欠陥の著しく少ない単
結晶層あるいは化合物半導体結晶層を得る半導体基板の
作製方法を提供することができる。

【０２３２】また、透明基板（光透過性基板）上に結晶
性が単結晶ウェハー並に優れたＳｉあるいは化合物半導
体単結晶層を得るうえで、生産性、均一性、制御性、コ
ストの面において卓越した半導体基板の作製方法を得る
ことができる。

【０２３３】また、ＳＯＩ構造の大規模集積回路を作製
する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得
る半導体基板の作製方法を得ることができる。

【図面の簡単な説明】

【図１】本発明の方法の１例を説明するための模式的断
面図である。

【図２】本発明の方法の１例を説明するための模式的断
面図である。

【図３】本発明の方法の１例を説明するための模式的断
面図である。

【図４】本発明の方法の１例を説明するための模式的断
面図である。

【図５】本発明の方法の１例を説明するための模式的断
面図である。

【符号の説明】

１１ Ｓｉ単結晶基板 １２ 多孔質Ｓｉ層 １３ 非多孔質単結晶Ｓｉ層 １４ Ｓｉ支持基板 １５ 絶縁層

Claims (110)

【特許請求の範囲】
1. 【請求項１】 非多孔質基板上の多孔質半導体層の上に
   非多孔質単結晶半導体層を有する第１の基体を用意する
   工程、 及び前記第１の基体と第２の基体とを、前記非多孔質単
   結晶半導体層が内側に位置するように貼り合わせる貼り
   合わせ工程、 を含み、前記第２の基体上に前記非多孔質単結晶半導体
   層を有する半導体基板を作製する方法において、 貼り合わされた前記第１及び第２の基体を前記多孔質半
   導体層において分離する分離工程、 及び前記分離工程の後に前記第２の基体上の非多孔質単
   結晶半導体層上に残留する前記多孔質半導体層の残留部
   を除去する除去工程、を含むことを特徴とする半導体基
   板の作製方法。
2. 【請求項２】 前記貼り合わせ工程が、前記非多孔質単
   結晶半導体層と前記第２の基体を絶縁層を介して貼り合
   わせる工程を含む請求項１記載の半導体基板の作製方
   法。
3. 【請求項３】 前記絶縁層は、前記非多孔質単結晶半導
   体層上、前記第２の基体の表面上の少なくとも一方に形
   成される請求項２記載の半導体基板の作製方法。
4. 【請求項４】 前記絶縁層は、前記非多孔質単結晶半導
   体層の表面を酸化することによって形成される請求項２
   記載の半導体基板の作製方法。
5. 【請求項５】 前記絶縁層は、絶縁性の薄板からなり、
   前記第１の基体及び前記第２の基体は、該薄板を挟み３
   枚重ねで貼り合わせる請求項２記載の半導体基板の作製
   方法。
6. 【請求項６】 前記多孔質半導体層は、多孔質シリコン
   である請求項１記載の半導体基板の作製方法。
7. 【請求項７】 前記多孔質半導体層の孔の内壁に熱酸化
   膜が形成されている請求項１あるいは２記載の半導体基
   板の作製方法。
8. 【請求項８】 前記多孔質半導体層は、前記非多孔質基
   板よりも機械的強度が弱い層である請求項１あるいは２
   記載の半導体基板の作製方法。
9. 【請求項９】 前記多孔質半導体層は、陽極化成を用い
   て形成される請求項１記載の半導体基板の作製方法。
10. 【請求項１０】 前記多孔質半導体層は、互いに多孔度
    の異なる複数の層からなる請求項１記載の半導体基板の
    作製方法。
11. 【請求項１１】 前記多孔質半導体層の多孔度は、１０
    〜８０％の範囲にある請求項１記載の半導体基板の作製
    方法。
12. 【請求項１２】 前記陽極化成は、フッ酸を含有する水
    溶液により行う請求項９記載の半導体基板の作製方法。
13. 【請求項１３】 前記陽極化成は、電流密度を変化させ
    て行う請求項９記載の半導体基板の作製方法。
14. 【請求項１４】 前記陽極化成は、陽極化成溶液の構成
    成分の割合を変化させて行う請求項９記載の半導体基板
    の作製方法。
15. 【請求項１５】 前記非多孔質単結晶半導体層は、シリ
    コン層である請求項１記載の半導体基板の作製方法。
16. 【請求項１６】 前記非多孔質単結晶半導体層は、単結
    晶化合物半導体層である請求項１記載の半導体基板の作
    製方法。
17. 【請求項１７】 前記非多孔質単結晶半導体層は、エピ
    タキシャル成長によって形成される請求項１あるいは２
    記載の半導体基板の作製方法。
18. 【請求項１８】 前記非多孔質単結晶半導体層は、分子
    線エピタキシャル法、プラズマＣＶＤ法、減圧ＣＶＤ
    法、光ＣＶＤ法、バイアス・スパッター法、液相成長法
    から選択される方法によって形成される請求項１あるい
    は２記載の半導体基板の作製方法。
19. 【請求項１９】 前記第１の基体は、シリコン基板の一
    部を多孔質化することにより多孔質半導体層を形成して
    得られる請求項１記載の半導体基板の作製方法。
20. 【請求項２０】 前記第１の基体は、シリコン基板の一
    部を多孔質化することによって多孔質半導体層を形成
    し、該多孔質半導体層上に非多孔質単結晶半導体層をエ
    ピタキシャル成長させることにより形成される請求項１
    記載の半導体基板の作製方法。
21. 【請求項２１】 前記第２の基体は、シリコンを用いて
    構成される請求項１記載の半導体基板の作製方法。
22. 【請求項２２】 前記第２の基体は、光透過性基体であ
    る請求項１記載の半導体基板の作製方法。
23. 【請求項２３】 前記第２の基体は、石英基板またはガ
    ラス基板からなる請求項１記載の半導体基板の作製方
    法。
24. 【請求項２４】 前記貼り合わせ工程は、陽極接合、加
    圧、熱処理、あるいはこれらの組み合わせの中から選ば
    れた方法により行われる工程を含む請求項１記載の半導
    体基板の作製方法。
25. 【請求項２５】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の貼り合わせ面に対して垂直な方向
    に加圧する工程を含む請求項１記載の半導体基板の作製
    方法。
26. 【請求項２６】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の貼り合わせ面に対して垂直な方向
    に引張る工程を含む請求項１記載の半導体基板の作製方
    法。
27. 【請求項２７】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の貼り合わせ面に対して平行な方向
    に働く剪断力を加える工程を含む請求項１記載の半導体
    基板の作製方法。
28. 【請求項２８】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体に波動エネルギーを印加する工程を
    含む請求項１記載の半導体基板の作製方法。
29. 【請求項２９】 前記波動エネルギーは、超音波である
    請求項２８記載の半導体基板の作製方法。
30. 【請求項３０】 前記分離工程は、前記多孔質半導体層
    に鋭利な板を挿入する工程を含む請求項１記載の半導体
    基板の作製方法。
31. 【請求項３１】 前記分離工程は、前記多孔質半導体層
    に物質を染み込ませた後、該物質を膨張させる工程を含
    む請求項１記載の半導体基板の作製方法。
32. 【請求項３２】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の端面から多孔質半導体層を選択的
    にエッチングする工程を含む請求項１記載の半導体基板
    の作製方法。
33. 【請求項３３】 前記除去工程は、前記非多孔質単結晶
    半導体層を残して、該多孔質半導体層を研磨する工程を
    含む請求項１記載の半導体基板の作製方法。
34. 【請求項３４】 前記除去工程は、前記非多孔質単結晶
    半導体層を残して、該多孔質半導体層をエッチングする
    工程を含む請求項１記載の半導体基板の作製方法。
35. 【請求項３５】 前記多孔質半導体層の除去は、弗酸、
    あるいは弗酸にアルコールおよび過酸化水素水の少なく
    ともどちらか一方を添加した混合液により化学エッチン
    グによって除去される請求項１あるいは２記載の半導体
    基板の作製方法。
36. 【請求項３６】 前記多孔質半導体層は、バッファード
    弗酸、あるいはバッファード弗酸にアルコールおよび過
    酸化水素水の少なくともどちらか一方を添加した混合液
    により化学エッチングによって除去される請求項１ある
    いは２記載の半導体基板の作製方法。
37. 【請求項３７】 前記分離工程により得られる前記非多
    孔質基板を利用して、前記第１の基体を用意する請求項
    １記載の半導体基板の作製方法。
38. 【請求項３８】 前記貼り合わせ工程により得られる基
    体が、前記非多孔質基板の両面の多孔質半導体層上に非
    多孔質単結晶半導体層を有する第１の基体と、該第１の
    基体を、２枚の第２の基体で挟んで貼り合わせて構成さ
    れた基体である請求項１記載の半導体基板の作製方法。
39. 【請求項３９】 非多孔質基板上の多孔質半導体層の上
    に非多孔質単結晶半導体層を有する第１の基体を用意す
    る工程、 及び前記第１の基体と第２の基体とを、前記非多孔質単
    結晶半導体層が内側に位置するように貼り合わせる貼り
    合わせ工程、 を含み、前記第２の基体上に前記非多孔質単結晶半導体
    層を有する半導体基板を作製する方法において、 互いに多孔度の異なる複数の層を有するように前記多孔
    質半導体層を形成し、貼り合わされた前記第１及び第２
    の基体を前記多孔質半導体層において分離する分離工
    程、を含むことを特徴とする半導体基板の作製方法。
40. 【請求項４０】 前記貼り合わせる工程が、前記非多孔
    質単結晶半導体層と前記第２の基体を絶縁層を介して貼
    り合わせる工程を含む請求項３９記載の半導体基板の作
    製方法。
41. 【請求項４１】 前記絶縁層は、前記非多孔質単結晶半
    導体層上、前記第２の基体の表面上の少なくとも一方に
    形成される請求項４０記載の半導体基板の作製方法。
42. 【請求項４２】 前記絶縁層は、前記非多孔質単結晶半
    導体層の表面を酸化することによって形成される請求項
    ４０記載の半導体基板の作製方法。
43. 【請求項４３】 前記絶縁層は、絶縁性の薄板からな
    り、前記第１の基体及び前記第２の基体は、該薄板を挟
    み３枚重ねで貼り合わせる請求項４０記載の半導体基板
    の作製方法。
44. 【請求項４４】 前記多孔質半導体層は、多孔質シリコ
    ンである請求項３９記載の半導体基板の作製方法。
45. 【請求項４５】 前記多孔質半導体層の孔の内壁に熱酸
    化膜が形成されている請求項３９あるいは４０記載の半
    導体基板の作製方法。
46. 【請求項４６】 前記多孔質半導体層は、前記非多孔質
    基板及び前記非多孔質単結晶半導体層よりも機械的強度
    が弱い層である請求項３９あるいは４０記載の半導体基
    板の作製方法。
47. 【請求項４７】 前記多孔質半導体層は、陽極化成を用
    いて形成される請求項３９記載の半導体基板の作製方
    法。
48. 【請求項４８】 前記多孔質半導体層の多孔度は、１０
    〜８０％の範囲にある請求項３９記載の半導体基板の作
    製方法。
49. 【請求項４９】 前記互いに多孔度の異なる複数の層
    は、互いに多孔度の異なる２層の領域を有する請求項３
    ９あるいは４０記載の半導体基板の作製方法。
50. 【請求項５０】 前記互いに多孔度の異なる複数の層
    は、前記非多孔質基板に近い側の多孔度が前記非多孔質
    単結晶半導体層に近い側の多孔度より高い請求項４９記
    載の半導体基板の作製方法。
51. 【請求項５１】 前記陽極化成は、フッ酸を含有する水
    溶液により行う請求項４７記載の半導体基板の作製方
    法。
52. 【請求項５２】 前記陽極化成は、電流密度を変化させ
    て行う請求項４７記載の半導体基板の作製方法。
53. 【請求項５３】 前記陽極化成は、陽極化成溶液の構成
    成分の割合を変化させて行う請求項４７記載の半導体基
    板の作製方法。
54. 【請求項５４】 前記陽極化成は、低電流密度で陽極化
    成する工程と、その後に高電流密度で陽極化成する工程
    とにより行う請求項４７記載の半導体基板の作製方法。
55. 【請求項５５】 前記低電流密度で陽極化成する工程に
    おけるＨＦの濃度が、前記高電流密度で陽極化成する工
    程におけるＨＦの濃度よりも濃い請求項５４記載の半導
    体基板の作製方法。
56. 【請求項５６】 前記非多孔質単結晶半導体層は、シリ
    コン層である請求項３９記載の半導体基板の作製方法。
57. 【請求項５７】 前記非多孔質単結晶半導体層は、単結
    晶化合物半導体層である請求項３９記載の半導体基板の
    作製方法。
58. 【請求項５８】 前記非多孔質単結晶半導体層は、エピ
    タキシャル成長によって形成される請求項３９あるいは
    ４０記載の半導体基板の作製方法。
59. 【請求項５９】 前記非多孔質単結晶半導体層は、分子
    線エピタキシャル法、プラズマＣＶＤ法、減圧ＣＶＤ
    法、光ＣＶＤ法、バイアス・スパッター法、液相成長法
    から選択される方法によって形成される請求項３９ある
    いは４０記載の半導体基板の作製方法。
60. 【請求項６０】 前記第１の基体は、シリコン基板の一
    部を多孔質化することにより多孔質半導体層を形成して
    得られる請求項３９記載の半導体基板の作製方法。
61. 【請求項６１】 前記第１の基体は、シリコン基板の一
    部を多孔質化する事によって多孔質半導体層を形成し、
    該多孔質半導体層上に非多孔質単結晶半導体層をエピタ
    キシャル成長させることにより形成される請求項３９記
    載の半導体基板の作製方法。
62. 【請求項６２】 前記第２の基体は、シリコンを用いて
    構成される請求項３９記載の半導体基板の作製方法。
63. 【請求項６３】 前記第２の基体は、光透過性基体であ
    る請求項３９記載の半導体基板の作製方法。
64. 【請求項６４】 前記第２の基体は、石英基板またはガ
    ラス基板からなる請求項３９記載の半導体基板の作製方
    法。
65. 【請求項６５】 前記貼り合わせ工程は、陽極接合、加
    圧、熱処理、あるいはこれらの組み合わせの中から選ば
    れた方法により行われる工程を含む請求項３９記載の半
    導体基板の作製方法。
66. 【請求項６６】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の貼り合わせ面に対して垂直な方向
    に加圧する工程を含む請求項３９記載の半導体基板の作
    製方法。
67. 【請求項６７】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の貼り合わせ面に対して垂直な方向
    に引張る工程を含む請求項３９記載の半導体基板の作製
    方法。
68. 【請求項６８】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の貼り合わせ面に対して平行な方向
    に働く剪断力を加える工程を含む請求項３９記載の半導
    体基板の作製方法。
69. 【請求項６９】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体に波動エネルギーを印加する工程を
    含む請求項３９記載の半導体基板の作製方法。
70. 【請求項７０】 前記波動エネルギーは、超音波である
    請求項６９記載の半導体基板の作製方法。
71. 【請求項７１】 前記分離工程は、前記多孔質半導体層
    に鋭利な板を挿入する工程を含む請求項３９記載の半導
    体基板の作製方法。
72. 【請求項７２】 前記分離工程は、前記多孔質半導体層
    に物質を染み込ませた後、該物質を膨張させる工程を含
    む請求項３９記載の半導体基板の作製方法。
73. 【請求項７３】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の端面から多孔質半導体層を選択的
    にエッチングする工程を含む請求項３９記載の半導体基
    板の作製方法。
74. 【請求項７４】 前記分離工程により得られる前記第１
    の基体の前記非多孔質基板を利用して、前記第１の基体
    を用意する請求項３９記載の半導体基板の作製方法。
75. 【請求項７５】 前記貼り合わせ工程により得られる基
    体が、前記非多孔質基板の両面の多孔質半導体層上に非
    多孔質単結晶半導体層を有する第１の基体と、該第１の
    基体を２枚の第２の基体で挟んで貼り合わせて構成され
    た基体である請求項３９記載の半導体基板の作製方法。
76. 【請求項７６】 非多孔質基板上の多孔質半導体層の上
    に非多孔質単結晶半導体層を有する第１の基体を用意す
    る工程、 及び前記第１の基体と第２の基体とを、前記非多孔質単
    結晶半導体層が内側に位置するように貼り合わせる貼り
    合わせ工程、 を含み、前記第２の基体上に前記非多孔質単結晶半導体
    層を有する半導体基板を作製する方法において、 前記非多孔質単結晶半導体層を単結晶化合物半導体層で
    構成し、 貼り合わされた前記第１及び第２の基体を前記多孔質半
    導体層において分離する分離工程、を含むことを特徴と
    する半導体基板の作製方法。
77. 【請求項７７】 前記貼り合わせ工程が、前記非多孔質
    単結晶半導体層と前記第２の基体を絶縁層を介して貼り
    合わせる工程を含む請求項７６記載の半導体基板の作製
    方法。
78. 【請求項７８】 前記多孔質半導体層は、多孔質シリコ
    ンである請求項７６記載の半導体基板の作製方法。
79. 【請求項７９】 前記多孔質半導体層の孔の内壁に熱酸
    化膜が形成されている請求項７６あるいは７７記載の半
    導体基板の作製方法。
80. 【請求項８０】 前記多孔質半導体層は、前記非多孔質
    基板及び前記非多孔質単結晶半導体層よりも機械的強度
    が弱い層である請求項７６あるいは７７記載の半導体基
    板の作製方法。
81. 【請求項８１】 前記単結晶化合物半導体層は、ＧａＡ
    ｓ層またはＡｌＧａＡｓ層である請求項７６記載の半導
    体基板の作製方法。
82. 【請求項８２】 前記非多孔質単結晶半導体層は、エピ
    タキシャル成長によって形成される請求項７６あるいは
    ７７記載の半導体基板の作製方法。
83. 【請求項８３】 前記非多孔質単結晶半導体層は、分子
    線エピタキシャル法、プラズマＣＶＤ法、減圧ＣＶＤ
    法、光ＣＶＤ法、バイアス・スパッター法、液相成長法
    から選択される方法によって形成される請求項７６ある
    いは７７記載の半導体基板の作製方法。
84. 【請求項８４】 前記第１の基体は、シリコン基板の一
    部を多孔質化することによって多孔質半導体層を形成
    し、該多孔質半導体層上に非多孔質単結晶半導体層をエ
    ピタキシャル成長させることにより形成される請求項７
    ６記載の半導体基板の作製方法。
85. 【請求項８５】 前記第２の基体は、シリコンを用いて
    構成される請求項７６記載の半導体基板の作製方法。
86. 【請求項８６】 前記第２の基体は、光透過性基体であ
    る請求項７６記載の半導体基板の作製方法。
87. 【請求項８７】 前記第２の基体は、石英基板またはガ
    ラス基板からなる請求項７６記載の半導体基板の作製方
    法。
88. 【請求項８８】 前記貼り合わせ工程は、陽極接合、加
    圧、熱処理、あるいはこれらの組み合わせの中から選ば
    れた方法により行われる工程を含む請求項７６記載の半
    導体基板の作製方法。
89. 【請求項８９】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の貼り合わせ面に対して垂直な方向
    に加圧する工程を含む請求項７６記載の半導体基板の作
    製方法。
90. 【請求項９０】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の貼り合わせ面に対して垂直な方向
    に引張る工程を含む請求項７６記載の半導体基板の作製
    方法。
91. 【請求項９１】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の貼り合わせ面に対して平行な方向
    に働く剪断力を加える工程を含む請求項７６記載の半導
    体基板の作製方法。
92. 【請求項９２】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体に波動エネルギーを印加する工程を
    含む請求項７６記載の半導体基板の作製方法。
93. 【請求項９３】 前記波動エネルギーは、超音波である
    請求項９２記載の半導体基板の作製方法。
94. 【請求項９４】 前記分離工程は、前記多孔質半導体層
    に鋭利な板を挿入する工程を含む請求項７６記載の半導
    体基板の作製方法。
95. 【請求項９５】 前記分離工程は、前記多孔質半導体層
    に物質を染み込ませた後、該物質を膨張させる工程を含
    む請求項７６記載の半導体基板の作製方法。
96. 【請求項９６】 前記分離工程は、貼り合わされた前記
    第１及び第２の基体の端面から多孔質半導体層を選択的
    にエッチングする工程を含む請求項７６記載の半導体基
    板の作製方法。
97. 【請求項９７】 前記分離工程は、前記多孔質半導体層
    の一部が前記第１の基体に残るようになされ、更に、該
    第１の基体に残された多孔質半導体層を除去する工程を
    含む請求項７６記載の半導体基板の作製方法。
98. 【請求項９８】 前記第１の基体に残された多孔質半導
    体層を除去する工程は、該多孔質半導体層を研磨する工
    程を含む請求項９７記載の半導体基板の作製方法。
99. 【請求項９９】 前記第１の基体に残された多孔質半導
    体層を除去する工程は、該多孔質半導体層をエッチング
    する工程を含む請求項９７記載の半導体基板の作製方
    法。
100. 【請求項１００】 前記多孔質半導体層の除去は、弗
     酸、あるいは弗酸にアルコールおよび過酸化水素水の少
     なくともどちらか一方を添加した混合液により化学エッ
     チングによって除去される請求項７６あるいは７７記載
     の半導体基板の作製方法。
101. 【請求項１０１】 前記多孔質半導体層は、バッファー
     ド弗酸、あるいはバッファード弗酸にアルコールおよび
     過酸化水素水の少なくともどちらか一方を添加した混合
     液により化学エッチングによって除去される請求項７６
     あるいは７７記載の半導体基板の作製方法。
102. 【請求項１０２】 前記第１の基体に残された多孔質半
     導体層を除去する工程は、該多孔質半導体層が除去され
     た第１の基体の表面を平坦化する工程を含む請求項９７
     記載の半導体基板の作製方法。
103. 【請求項１０３】 前記第１の基体の表面を平坦化する
     工程は、水素雰囲気による熱処理工程を含む請求項１０
     ２記載の半導体基板の作製方法。
104. 【請求項１０４】 前記分離工程により得られる第１の
     基体の前記非多孔質基板を利用して、前記第１の基体を
     用意する請求項７６記載の半導体基板の作製方法。
105. 【請求項１０５】 前記貼り合わせ工程により得られる
     基体が、前記非多孔質基板の両面の多孔質半導体層上に
     非多孔質単結晶半導体層を有する第１の基体と、該第１
     の基体を、２枚の第２の基体で挟んで貼り合わせて構成
     された基体である請求項７６記載の半導体基板の作製方
     法。
106. 【請求項１０６】 非多孔質基板上の多孔質半導体層の
     上に非多孔質単結晶半導体層を有する第１の基体を用意
     し、該第１の基体と第２の基体とが前記非多孔質単結晶
     半導体層が内側に位置するように貼り合わされた貼り合
     わせ基板において、前記多孔質半導体層が互いに多孔度
     の異なる領域を有していることを特徴とする貼り合わせ
     基板。
107. 【請求項１０７】 前記貼り合わせ基板において、前記
     第１の基体と第２の基体とが絶縁層を介して貼り合わさ
     れている請求項１０６に記載の貼り合わせ基板。
108. 【請求項１０８】 非多孔質基板表面を変化させて多孔
     度が異なる２層の多孔質層を形成する工程と、 該多孔質層の表面に非多孔質単結晶半導体層を成長させ
     る工程と、 該非多孔質単結晶半導体層を前記多孔質層を介して前記
     非多孔質基板から分離する工程とを有することを特徴と
     する半導体基板の作製方法。
109. 【請求項１０９】 非多孔質基板表面を変化させて第１
     の多孔質層を形成する工程と、 該第１の多孔質層と該非多孔質基板との界面に、前記第
     １の多孔質層より多孔度の高い第２の多孔質層を形成す
     る工程と、 前記第１の多孔質層の表面に非多孔質単結晶半導体膜を
     形成する工程と、 該非多孔質単結晶半導体層を前記第２の多孔質層を介し
     て前記非多孔質基板から分離する工程とを有することを
     特徴とする半導体基板の作製方法。
110. 【請求項１１０】 請求項１乃至１０５のいずれかに記
     載の方法により作製された半導体基板。