KR100238571B1 - 반도체기판의 제조방법 - Google Patents

반도체기판의 제조방법 Download PDF

Info

Publication number
KR100238571B1
KR100238571B1 KR1019970006613A KR19970006613A KR100238571B1 KR 100238571 B1 KR100238571 B1 KR 100238571B1 KR 1019970006613 A KR1019970006613 A KR 1019970006613A KR 19970006613 A KR19970006613 A KR 19970006613A KR 100238571 B1 KR100238571 B1 KR 100238571B1
Authority
KR
South Korea
Prior art keywords
porous
substrate
layer
single crystal
bonding
Prior art date
Application number
KR1019970006613A
Other languages
English (en)
Other versions
KR970063766A (ko
Inventor
키요후미 사카구찌
타카오 요네하라
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR970063766A publication Critical patent/KR970063766A/ko
Application granted granted Critical
Publication of KR100238571B1 publication Critical patent/KR100238571B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

충분한 품질과 우수한 재현성으로 SOI기판을 제조하는 것이며, 동시에, 웨이퍼 등의 재사용을 통해 자원절약과 비용절감을 실현하는 방법으로 비다공성박막의 적어도 한층이 다공성 Si층을 통해 형성되어 있는 제 1기판(11)의 주표면을 제 2기판(15)의 주표면에 결합하는 공정, 제 1기판(11)과 제 2기판(15)으로 이루어진 결합기판의 양면에서 다공성 Si층을 노출시키는 공정, 결합기판을 산화시켜 다공성 Si층을 분할하는 공정 및 다공성 Si층의 분할로 분리된 제 2기판(15)위의 다공성 Si(12)와 산화다공성 Si층(16)을 제거하는 공정으로 이루어진다.

Description

반도체기판의 제조방법
제1도는 본 발명의 원리를 설명하는 개략 단면도.
제2도는 본 발명의 원리를 설명하는 개략 단면도.
제3도는 본 발명의 원리를 설명하는 개략 단면도.
제4도는 본 발명의 공정을 설명하는 개략단면도.
제5도는 본 발명의 공정을 설명하는 개략단면도.
제6도는 본 발명의 공정을 설명하는 개략단면도.
제7도는 본 발명의 공정을 설명하는 개략단면도.
제8도는 본 발명의 공정을 설명하는 개략단면도.
제9도는 본 발명의 공정을 설명하는 개략단면도.
제10도는 본 발명의 공정을 설명하는 개략단면도.
제11도는 본 발명의 공정을 설명하는 개략단면도.
제12도는 본 발명의 공정을 설명하는 개략단면도.
제13도는 본 발명의 공정을 설명하는 개략단면도.
제14도는 종래예의 공정을 설명하는 개략단면도.
제15도는 종래예의 공정을 설명하는 개략단면도.
제16도는 종래예의 공정을 설명하는 개략단면도.
제17도는 종래의 다른 예의 공정을 설명하는 개략단면도.
제18도는 종래의 다른 예의 공정을 설명하는 개략단면도.
제19도는 종래의 다른 예의 공정을 설명하는 개략단면도.
〈도면의 주요부분에 대한 부호의 설명〉
11 : 제 1 Si단결정기판 12 : 다공성 Si층
13 : 비다공성 박막 14 : 절연층
15 : 제 2기판 16 : 산화다공성 Si층
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 반도체기판의 제조방법에 관한 것으로서, 특히 유전체절연물 또는 절연체상에 단결정반도체와 Si기판상에 단결정 화합물 반도체를 제작하는 방법, 그리고 단결정반도체층에 형성된 전자소자 및 집적회로에 적합한 반도체기판을 제조하는 방법에 관한 것이다.
절연체상에 단결정 Si반도체층을 형성하는 방법은 SOI(Si On Insulator)기술로서 널리 알려져 있으며, SOI기술을 이용하여 얻어진 소자는, Si집적회로 제조용의 통상의 벌크 Si기판에 의해서는 얻을 수 없는 많은 이점을 지니고 있으므로 많은 연구가 행해져 왔다. 즉, SOI기술의 이용에 의해서는 예를 들면 이하의 이점을 얻을 수 있다.
1. 유전체절연이 용이하고 고집적이 가능함
2. 내방열성의 높음
3. 표유용량이 저감되고 동작속도의 향상이 가능함
4. 웰공정을 생략가능함
5. 래치업(latch-up)을 방지가능함
6. 박막구조에 의해 완전공핍형 전계효과트랜지스터의 제조가 가능함.
이들에 대해서는 예를 들면 다음의 문헌[Special Issue:"Single-crystal silicon on non-single-crystal insulators";edited by G.W,Cullen, Journal of Crystal Growth, volume 63, no 3, pp429-590(1983)]에 더욱 상세히 설명되어 있다.
최근 수년간, 기판으로서의 SOI상에 MOSFET의 속도증가 및 소비전력의 저감을 실현하는 많은 보고서가 제출되어 있다(IEEE SOI conference 1994). SOI구조는 소자의 밑에 절연층을 지니고 있으므로, 이것을 사용하면 벌크 Si웨이퍼상에 소자를 형성하는 경우에 비해서 소자절연처리를 간단화할 수 있어, 소자처리공정을 단축할 수 있다. 즉 성능향상 이외에, 웨이퍼비용 미 처리비용을 포함한 총비용이 벌크 Si상의 MOSFET 및 IC의 것보다도 낮아질 것으로 예상된다.
그밖에, 완전공핍형 MOSFET는 구동력의 향상으로 인해 속도증가와 소비전력의 감소가 예상된다. MOSFET의 역치전압(Vth)은 일반적으로 채널부의 불순물농도에 의해 결정되며, SOI를 사용한 완전공핍형(FD)MOSFET의 경우에 있어서, 공핍층의 두께도 SOI의 막두께에 의해 영향받는다. 따라서, 대규모의 집적회로를 양호한 수율로 제공하기 위한 SOI의 막두께의 편평도에 대해 강한 요구가 있다.
한편, 화합물반도체상의 소자는, Si에 의해서도 얻을 수 없는 높은 성능, 예를 들면 고속동작성, 발광성 등을 지닌다. 현재, 이들 소자의 대부분은 GaAs등의 화합물 반도체기판상에 에피탁셜성장된 층내에 제작되어 있으나, 화합물반도체 기판은 비싸고, 기계적 강도가 낮으며, 대면적웨이퍼의 제조가 용이하지 않은 등의 문제점을 가지고 있다.
이들 문제점 때문에, 값싸고, 기계적강도가 높으며, 대면적 웨이퍼의 제조가 가능한 Si웨이퍼상에 화합물 반도체를 헤테로에피탁셜성장시키는 시도가 행해지고 있다.
SOI구조에 대한 주제로 되돌아가, 70년대이래도 SOI기판의 형성에 대한 연구가 활발히 행해지고 있다. 초기단계에 있어서는, 절연체로서의 사파이어기판상에 단결정 Si를 헤테로에피탁셜성장시키는 방법(SOS:Silicon On Sapphire), 다공질 Si의 산화에 의거한 유전체절연에 의해 SOI구조를 형성하는 방법(FIPOS:Full Isolation by Porous Oxidized Silicon) 및 산소이온 주입법에 많은 연구가 초점을 맞추고 있었다.
[발명이 이루고자 하는 기술적 과제]
FIPOS법은 프로톤주입(Imai et al., J. Crystal Growth, vol 63, 547(1983))이나 에피탁셜성장 및 패터닝에 의해 P형 Si 단결정 기판의 표면상의 섬패턴에 n형 Si층을 형성하고 P형 Si기판만을 표면으로부터 다공질화하여 Si섬을 HF용액에서의 양극화성에 의해 둘러싸도록 한 후, n형 Si섬을 향상된 산화에 유전체절연시키는 방법이다. 이 방법은, 소자처리이전에 절연된 Si영역이 결정되므로, 소자설계상의 자유도가 제한된다고 하는 문제점이 있다.
산소이온주입법은 K. 미즈미씨에 의해 최초로 보곤된 SIMOX라 불리는 방법이다. 먼저, Si웨이퍼내에 산소이온을 1017~1018/㎠주입한 후, 해당 웨이퍼를, 아르곤-산소분위기에서 1320℃ 정도의 고온에서 애닐링한다. 그결과, 이온주입의 투사범위(Rp)에 대응하는 깊이 둘레에 주입된 산소이온은 Si와 결하하여 산화 Si을 형성한다. 그 경우에, 산화 Si층위쪽의 산소이온주입에 의해 비정질화된 SI층도 재결정화되어 단결정 Si층을 형성한다. 표면 Si층의 결정결함은 105/㎠정도로 많지만, 산소주입량을 조정함으로서 102/㎠이하로 충분히 감소되어 거의 4×1017/㎠로 된다. 그러나, 표면 Si층 및 매립된 산화 Si층(BOX:Buried Oxide)의 막두께는, 산화 Si층의 막품질 표면 Si층의 결정성 등을 유거가능한 주입에너지 및 주입량(즉, 주입도스)의 좁은 범위 때문에 특정값으로 제한된다. 소정의 막두께의 표면 Si층을 얻기 위해서는 희생산화나 에피탁셜성장이 필요하였다. 그 경우에 있어서, 막두께의 분포에 이들 공정에 의한 열화가 첨가되므로, 막두께의 편평도가 열화되는 문제가 있다.
또한, BOX에 있어서 파이프라 불리는 산화 Si의 잘못형성된 영역이 존재하는 것도 보고되어 있다. 그 원인의 하나는 주입시의 먼지 등의 오염물에 의한 것으로 여겨진다. 파이프를 포함한 부분에 있어서 액티브층과 지지기판 사이의 누설에 의해 소자특성의 열화가 발생한다.
SIMOX의 이온주입에 있어서의 주입량은 이미 전술한 바와 같은 통상의 반도체프로세스에 사용된 이온주입의 것보다도 크므로, 전용장비를 개발한 후에도 주입시간이 여전히 같다. 소정의 전류량의 이온빔의 래스터주사에 의해 또는 빔의 확대에 의해 이온주입이 행해지므로, 주입시간의 증가에 의해 웨이퍼의 면적의 증가가 예상된다. 대면적웨이퍼의 고온애닐링에 있어서, 웨이퍼내의 온도분포에 의한 슬립 등의 발생의 문제가 더욱 심해지는 것이 지적되고 있다. Si반도체프로세스에서 통상 사용되지 않는 고온, 즉 1320℃에서의 애닐링은 SIMOX에서 필수불가결하므로, 상기 문제는 장비의 개발을 포함해서 더욱 증대하게 될 염려가 있다.
상기와 같은 종래의 SOI형성방법은 차치하고, 열산화된 다른 Si단결정기판에 Si단결정기판을 애닐링 또는 접착제에 의해 결합함으로서, SOI구조를 형성하는 다른 방법에 대해 수년간 관심이 집중되고 있다. 이 방법은 소자의 액티브층을 균일하게 얇게하는 것을 필요로 한다. 즉, Si단결정기판을 수백 ㎛두께까지 ㎛이하의 단위로 얇게(즉, 박형화)할 필요가 있다. 이 박형화에는 이하의 3가지 방법이 이용된다.
(1) 연마에 의한 박형화
(2) 국부플라즈마에칭에 의한 박형화
(3) 선택에칭에 의한 박형화
상기 (1)의 연마에 의해 균일한 박형화를 실현하는 것은 곤란하다. 특히, 서브 ㎛단위의 박형화에 있서는 수십%의 편차가 나타나므로, 이 편차를 균일화하는 것이 큰 문제점이다. 이 곤란성의 정도는 더욱 증가하여 웨이퍼의 직경을 더욱 증가시킨다.
상기(2)의 방법은 상기(1)의 연마방법에 의한 해당층을 약 1~3㎛로 대강 얇게 하고 전체표면에 걸쳐 막두께분포를 다점측정하는 것이다. 그후, 이 막두께분포에 의거해서, 수 mm직경에 있어서 SF6등을 사용한 플라즈마로 해당 층을 주사함으로써 막두께분포를 정정하도록 해당 층을 에칭함으로서, 소망의 막두께로 해당층을 박형화한다. 이 방법은 약 ±10nm의 막두께분포를 얻을 수 있는 것으로 보고 되어 있다. 그러나, 플라즈마에칭시 기판상에 오염물(입자)이 있다면, 이 오염물이 에칭마스크로 되어 기판상에 돌출부를 형성한다.
에칭직후 표면은 거칠으므로, 플라즈마에칭의 완료후 접촉연마가 필요하다. 연마량의 제어는 시간관리에 의해 수행되므로, 연마에 의한 최종막두께 및 막두께 분포의 제어의 열화가 문제로 되고 있다. 또한, 연마시, 콜로이드질 실리카 등의 접착제가 표면에 직접 닿아 액티브층으로 되므로, 연마에 의한 분쇄층의 형성 및 작업피로의 도입의 문제가 존재한다. 또, 웨이퍼의 면적은 더욱 증가하므로, 플라즈마에칭시간도 그 부분에서 증가하여 웨이퍼면적의 증가에 비례해서 증가하고, 또한 처리량의 극도의 하강에 대한 문제점도 생긴다.
상기(3)의 방법은 박형화될 기판에 있어서 선택에칭가능한 막구조를 미리 형성하는 방법이다. 예를 들면, P형 기판상에 1019/㎤이상의 농도의 붕소를 함유하는 P+-Si의 박층 및 P형 Si의 박층을 에피탁셜성장 등의 방법에 의해 적층함으로서, 제 1기판을 얻는다. 이것을 산화막 등의 절연층을 개재해서 제 2기판에 결합한 후, 제 1기판의 이면을 연마 및 마멸에 의해 미리 박형화한다. 그후, P형 기판의 선택에칭에 의해 P+층을 노출시키고, P+층의 선택에칭에 의해 P형 박층을 노출시킴으로서, SOI구조를 온성한다. 이 방법은 마스자라의 보고서에 상세히 설명되어 있다(J.Electrochem. Soc. 138, 341(1991)).
선택에칭은 균일한 박형화에 유효하다고 되어 있으나, 다음의 문제점을 지닌다.
-에칭선택성은 102이하로 불충분하다.
-에칭후의 표면편평도가 나쁘므로 에칭후 접촉연마를 필요로 한다. 그러나, 이것은 막두께의 감소를 초래하여 막두께의 균일성을 열화시키는 경향이 있다. 즉, 연마량은 연마시간에 의해 관리되나, 연마속도는 크게 변하므로 연마량의 제어가 곤란하다. 따라서, 예를 들면 100nm두께의 매우 얇은 SOI층의 형성시 특히 문제가 발생된다.
SOI층의 결정성은 고농도의 B도프 Si층상에 이온주입 및 에피탁셜성장 또는 헤테로에피탁셜성장을 이용하므로 나쁘다. 또 결합면의 표면편평도는 통상의 Si웨이퍼보다도 열등하다.
따라서, (3)의 방법은 상기 문제점을 지닌다.(C.Harendt, et, al., J.Elect. Mater. vol 20, 267(1991), H.Baumgrart, et, al., Extened Abstract of ECS 1st International Symposium of Wafer Bonding, pp-733(1991);C.E.Hunt, Extended Abstract of ECS 1st International Symposium of Wafer Bonding, pp-733(1991);C.E.Hunt, Extened Abstract of ECS 1st International Symposium of wafer Bonding, pp-696(1991)). 또한, 선택에칭의 선택성은 붕소 등의 불순물의 농도차와 그의 깊이방향 프로파일의 급경사에 크게 의존하므로, 결합강도를 향상시키기 위하여 고온결합애닐링을 행한 경우 또는 결정성을 향상시키기 위하여 고온에피탁셜성장을 행한 경우, 불순물농도의 깊이방향분포가 확장되어 에칭선택성을 열화시킨다. 이것은, 에칭선택성의 향상 및 결합강도의 향상의 양자를 실현하는 것이 곤란하였음을 의미한다.
최근, 요네하라씨 등은 이러한 문제점을 해소하기 위하여, 막두께 및 결정성의 균일성이 우수한 동시에 배치처리가 가능한 결합 SOI를 보고하였다(T.Yonehara, K.Sakaguchi and N. Sato, Appl. Phys. Lett. 64, 2108(1994)). 이 방법은 선택에칭의 재료로서 Si기판(41)상에 다공성층(42)을 이용한다. 이 다공질층상에 비다공성 단결정 Si층(43)을 에피탁셜성장시킨 후 산화 Si층(45)을 개재해서 제 2기판(44)에 결합시킨다(도 14). 제 1기판은 그의 이면으로부터 연마 등의 방법에 의해 박형화시켜, 기판의 전체면을 가로질러 다공성 Si(42)를 노출시킨다(도 15). 이와 같이 해서 노출된 다공성 Si(42)를 KOH 또는 HF+H2O2등의 선택에칭제에 의해 에칭제거한다(도 16). 이때, 다공성 Si의 벌크 Si(다공성 단결정 Si)에 대한 에칭선택성은 충분히 높은 100,000이다. 따라서, 다공성층상에 미리 성장된 비다공성 단결정 Si층을 막두께의 감소가 거의 없이 제 2기판상에 남길 수 있으므로, SOI기판을 형성할 수 있다. 그러므로, SOI의 막두께의 균일성은 거의 에피탁셜성장에 의해 결정된다. 에피탁셜성장이 통상의 반도체프로세스에 사용되는 CVD방식의 사용을 허용하므로, 사토씨 등의 보고서에 의하면 그의 균일성, 예를 들면 100nm±2%이내를 실현할 수 있다(SSDM 95). 또, 에피탁셜 Si층의 결정성은 3.5×102/㎠로 양호한 것으로 보고되어 있다.
종래의 방법에 있어서, 에칭선택성은 불순물농도차 및 깊이방향 프로파일에 의존하므로, 농도분포를 확장시키는 열처리(결합, 에피탁셜성장, 산화 등)의 온도는 약 800℃이하로 크게 규제되었다.
한편, 이 방법의 에칭에 있어서, 에칭속도는 다공성과 벌크간의 구조차에 의해 결정되므로, 열처리의 온도에 대한 규제가 거의 없다. 즉, 약 1180℃에서의 열처리가 가능하다고 보고되어 있다. 예를 들면, 결합후의 애닐링은 웨이퍼간의 결합강도를 향상시키는 동시에 결합계면에서 발생하는 공극(틈새)의 수와 크기를 감소시키는 것으로 알려져 있다. 구조차에 의거한 이러한 에칭에 있어서, 에칭처리시 다공성 Si상에 퇴적된 입자는, 존재한다해도 막두께의 균일성에 악영향을 미치지 않는다.
그러나, 결합을 사용하는 반도체기판은 2매의 웨이퍼를 향상 필요로 하며, 그중 한쪽은 대부분 연마, 에칭 등에 의해 쓸모없이 제거되어 버려지므로, 제한된 지구자원의 낭비를 초래한다.
따라서, 기존방법에 의하면, 결합에 의한 SOI는 제어성, 균일성 및 비용효율의 면에서 많은 문제점을 지닌다.
최근, 사카구찌씨등은 상기 결합방법에서는 소모되었던 제 1기판을 재사용하는 방법을 보고하였다(일본국 특개평 7-45441(1995)).
이들은, 전술한 바와 같이 다공성 Si를 사용하는 결합 플러스 에치백 처리에 있어서, 연마, 에칭 등의 방법에 의해 제 1기판을 이면으로부터 박형화하여 다공성 Si를 노출시키는 공정대신에 이하의 방법을 채용하였다.
제 1 Si기판(51)의 표면층을 다공성화하여 다공성층(52)을 얻고, 그위에 단결정 Si층(53)을 형성하고, 이 단결정 SI(53)과 제 1 Si기판을 다른 제 2 Si기판(54)의 주표면과 함께 절연층(55)을 개재해서 결합한다(도 17). 그후, 결합웨이퍼를 다공성층에서 분할하고(도 18). 제 2 Si기판측상의 표면에 노출된 다공성 Si층을 선택적으로 제거함으로써, SOI기판을 형성한다(도 19).
결합웨이퍼의 윤할은, 다공성 Si층을 파괴하는 방법 예를 들면 결합웨이퍼의 면에 수직으로, 또 균일하게 충분한 장력이나 압력을 인가하는 방법, 초음파 등의 파에너지를 인가하는 방법, 웨이퍼의 측면상에 다공성층을 노출시키고, 이 다공성층의 일부를 에칭시켜, 다공성층에 면도날의 에지를 삽입하는 방법, 웨이퍼의 측면상에 다공성층을 노출시키고, 물 등의 액체를 다공성 Si층내로 침투시킨 후, 결합웨이퍼전체를 가열 또는 냉각시킴으로써 액체를 팽창시키는 방법 및 제 1(또는 제 2)기판에 대해서 제 2(또는 제 1)기판상에 수평방향의 힘을 인가하는 방법중 어느한가지 방법에 의해 행해진다.
이들 방법은 다공성 Si의 기계적강도가, 그의 다공률에 의존하나, 벌크 Si보다도 충분히 약하다는 사상에 모두 의거한 것이다. 예를 들면 다공률이 50%인 경우, 다공성 Si의 기계적 강도는 벌크의 것의 절반인 것으로 여겨도 된다. 즉 결합웨이퍼에 압축, 장력 또는 전단력이 작용하면 다공성 Si층이 먼저 파괴된다. 다공률이 증가함에 따라, 다공성층은 보다 약한 힘에 의해 파괴될 수 있다.
그러나, 웨이퍼표면에 수직 또는 수평방향으로 힘이 작용된 경우, 반도체기판은 완전히 강체가 아니라 탄성체이므로, 웨이퍼를 지지하는 방법에 따라 웨이퍼가 때때로 탄성변형되어 힘의 누출에 초래하여, 다공성층에 힘이 잘 작용하는데 실패하게 된다.
마찬가지로, 웨이퍼의 측면을 개재해서 면도날 등의 에지를 삽입하는 방법에 의하면 면도날의 두께가 충분히 얇지 않거나 면도날이 충분히 높은 경도를 지니지 않는 몇몇 경우에 있어서 수율이 극히 낮았다. 또, 면도날이 주변으로부터 균일하게 삽입될 수 없거나 힘이 결합웨이퍼상에 외부로부터 작용된 경우, 결합면의 결합강도가 다공성 Si층의 강도보다도 약하거나, 국부적으로 약한 부분이 존재하면, 2매의 웨이퍼가 결합면에서 분할됨으로써, 최초의 목적을 달성할 수 없는 경우도 있다.
따라서, 양호한 재현성을 지닌 충분한 품질의 SOI기판을 제조함과 동시에, 자원절약 및 웨이퍼의 재사용 등에 의한 비용감소를 실현할 수 있는 방법이 요망되고 있다.
일본국 특개평 5-21128(1993)호에는, 이온주입에 의해 기포층을 형성하고, 그것을 애닐링하여 결정의 재배열 및 기포의 응집을 초래하고, 그 기포층을 통해서 웨이퍼를 분할하여, 애닐링의 최적화가 용이하지 않고, 400~600℃의 저온에서 행해지는 방법이 제안되어 있다. 이러한 저온에서의 애닐링은 전술한 바와 같은 공극의 생성을 억제할 수 없고, 또 일단 생성된 공극은 박형화후 고온에서 다시 애닐링해도 폐기할 수 없다. 즉, 공극의 수 및 크기의 감소는, 2매의 웨이퍼가 결합상태에서 고온에서 애닐링될 때 발생하는 현상이며, 박형화후의 고온애닐링은, 접착부의 강도는 증가시키나 공극을 감소시킬 수는 없다.
이상의 설명은 결합에 의한 SOI기술에 관한 문제점에 관한 것이었지만, 이하의 이유로부터 투광성기판상에의 단결층의 형성, 기판상에의 화합물반도체층의 형성 등의 SOI기술에 대한 요구도 있다.
상술하면, 투과성 기판은 수광소자인 접촉센서, 및 투사형 액정화상표시소자를 구축하는데 중요하다. 센서 및 표시소자에 있어서 고밀도, 고해상도 및 화소의 고선명도를 실현하기 위하여 고성능구동소자가 필요하다. 그 결과, 투광성기판상 형성된 소자는 우수한 결정성을 지닌 단결정층을 사용하여 제조할 필요가 있다. 단결정층의 사용에 의해 화소구동용의 주변회로와 화상처리용의 회로를 화소와 동일한 기판에 내장시킬 수 있으므로, 칩의 소형화 및 속도향상을 실현할 수 있다.
그러나, 유리로 대표되는 투광성 기판은 일반적으로 그의 결정구조의 무질서도를 지니며, 그위에 퇴적된 얇은 Si층은 기판의 무질서도를 반영하는 비정질층이거나, 기껏해야 다결정층이므로, 고성능소자를 제작할 수 없다. 즉 다수의 결함을 지닌 결정구조 때문에, 비정질 Si 및 다결정 Si는 장래에 필요하게 될 충분한 성능을 지닌 구동소자를 제작하는데 용이하지 않다. 이것은, 기판의 결정구조가 비정질이고, 또 Si층의 간단한 퇴적에 의해 양질의 단결정층을 얻을 수 없기 때문이다.
한편, 화합물 반도체기판은 화합물반도체의 소자를 제작하는데 필수불가결하나, 화합물반도체기판은 비싸고 대면적을 형성하기가 매우 곤란하다. 이들 이유로부터, Si웨이퍼상에 GaAs등의 화합물반도체를 헤테로 에피탁셜성장시키는 시도가 행해져, 대면적 웨이퍼로서 제작할 수 있게 되었다.
그러나, 이와 같이 해서 성장된 막은, 격자상수와 열팽창계수의 차 때문에 결정성이 나빠, 그것을 소자에 적용하기가 매우 곤란하다.
따라서, 본 발명의 목적은 재료로서 반도체기판을 유효하게 사용가능한 동시에 자원절약과 비용절감을 적절하게 수행할 수 있는, 양호한 결정성을 지닌 막을 제조하는 방법 및 반도체기판을 제조하는 방법을 제공하는데 있다.
[발명의 구성 및 작용]
본 발명자들은 상기 목적을 달성하기 위하여 열심히 노력을 행한 바 다음의 발명을 하였다. 즉, 본 발명에 의한 제 1의 반도체기판의 제조방법은, 비다공성 박막의 적어도 한 개의 층이 다공성 Si층을 개재해서 형성된 Si기판인 제 1기판의 주표면을 제 2기판의 주표면에 결합하는 공정과; 상기 제 1기판과 제 2기판으로 이루어진 결합기판의 측면에 있어서 상기 다공성 Si층을 노출시키는 공정과; 상기 결합기판을 산화시킴으로써 상기 다공성 Si층에 있어서 상기 결합기판을 분할하는 공정과; 상기 다공성 Si층에 있어서의 결합기판의 분할에 의해 분리된 상기 제 2기판상의 다공성 Si와 산화다공성 Si층을 제거하는 공정으로 구성된 반도체기판의 제조방법이다.
또, 본 발명에 의한 제 2의 반도체기판의 제조방법은, 비다공성박막의 적어도 한 개의 층이 다공성 Si층을 개재해서 형성된다. 동시에 상기 다공성 Si층이 그의 측면에서 노출되어 있는 Si기판인 제 1기판의 주표면을 제 2기판의 주표면에 결합하는 공정과; 상기 제 1기판과 제 2기판으로 이루어진 결합기판을 산화시킴으로서 상기 다공성 Si층에 있어서 상기 결함기판을 분할하는 공정과; 상기 다공성 Si층에 있어서의 상기 결함기판의 분할에 의해 분리된 상기 제 2기판상의 다공성 Si와 산화다공성 Si층을 제거하는 공정으로 구성된 반도체기판의 제조방법이다.
또, 본 발명에 의한 제 3의 반도체기판의 제조방법은, 상기 제 1 또는 제 2의 반도체기판의 제조방법중의 하나에 있어서, 상기 다공성 Si층에 있어서의 상기 결합기판의 분할에 의해 분리된 상기 제 1기판상의 다공성 Si와 산화 다공성 Si층을 제거한 후, 해당 제 1기판을 결합전의 제 1기판의 원료로서 재사용하는 것을 특징으로 한다.
또한, 본 발명에 의한 제 4의 반도체기판의 제조방법은, 상기 제 1 또는 제 2의 반도체기판의 제조방법중의 하나에 있어서, 상기 다공성 Si층에 있어서의 상기 결합기판의 분할에 의해 분리된 상기 제 1기판상의 다공성 Si의 산화다공성 Si층을 제거한 후, 해당 제 1기판을 결합전의 제 1기판의 원료로서 재사용하는 것을 특징으로 한다.
또한, 본 발명에 의한 제 5의 반도체기판의 제조방법은, 상기 제 1 내지 제 4의 반도체기판의 제조방법중의 어느 하나에 있어서, 상기 제 1기판의 2개의 주면의 각각상에 다공성 Si층을 개재해서 적어도 한층의 비다공성 박막을 형성하고, 상기 제2기판을 상기 2개의 주면의 각각에 결합하는 것을 특징으로 한다.
본 발명은 다공성 Si의 향상된 산화를 활용하여 웨이퍼의 주변으로부터 다공성 Si층을 산화시킴으로서, 다공성 Si의 체적팽창이 중심으로부터 주변까지 보다 커진다. 이것에 의해 다공성 Si가 주변으로부터 균일하게 쐐기되는 것처럼 보이므로, 내압이 다공성층에만 작용하여, 웨이퍼의 전체면을 가로질러 다공성 Si층에 있어서 웨이퍼를 분할한다. 이것에 의해 이미 설명한 바와 같은 각종 문제점을 해소하는 반도체기판의 제조방법이 제공된다.
즉, 다층구조를 지닌 결합기판의 경우에 있어서, 외압에 의해 다공성 Si에서 분할하는 방법이 적용된 경우 및 기판이 낮은 강도를 지닌 계면이나 부분적으로 약 한 영역을 지닌 경우, 기판은 그 약한 부분에서 분할된다. 이에 대해서, 본 발명에 의하면, 균일성이 우수한 통상의 Si-IC법의 하나의 공정인 산화를 이용함과 동시에, 다공성 Si의 고속산화성, 다공성 Si의 체적팽창 및 다공성 Si의 무름성을 결합해서 다공성 Si층에만 내압이 작용가능하도록 함으로써, 웨이퍼를 양호한 제어성으로 다공성 Si층을 개재해서 분할할 수 있다.
또한, 본 발명에 의한 제조방법의 사용에 의해 다공성기판부의 제거후 제 1 Si기판을 재사용하는 것이 가능해진다. 이 제 1 Si기판은 그의 기계적 강도의 점에서 사용불가능하게 되기 전까지 수회 재사용할 수 있다.
본 발명에 의하면 제 1 Si기판의 제거시 대면적에 걸쳐 다공성층을 통한 분리가 가능하다. 이와 같이 해서 제거된 제 1 Si기판은, 표면이 거칠어 그의 표면 편평도가 허용가능하지 않을 경우 표면을 평탄화한 후 또는 잔류다공성층을 제거한 후, 제 1기판으로서 또는 다음의 제 2기판으로서 다시 재사용할 수 있다. 이 표면평탄화처리는 통상의 반도체프로세스에 있어서 사용되는 연마, 에칭등의 방법이면 되나, 수소를 함유하는 분위기에서 애닐링해도 된다. 이 애닐링의 적절한 조건을 선택함으로서, 표면을 평탄화하여 국부적으로 원자스텝을 드러나게 할 수 있다. 제 1 Si기판으로서 반복사용할 경우에 있어서, 이 제 1 Si기판은 그의 기계적강도의 점에서 사용불가능하게 되기 전까지 수회 재사용할 수 있다.
본 발명에 의하면 다공성 층을 개재해서 일괄해서 대면적의 분할이 허용되므로, 종래 제 1기판을 제거하여 다공성 Si층을 노출시키는데 중요했던 연마, 마멸 및 에칭공정의 필요성을 없앨 수 있어, 공정을 줄일 수 있다. 또, 분할위치는, 다공성층에 있어서 투사범위를 지니도록 희가스, 수소 및 질소중 적어도 한 개의 원소의 이온주입을 미리 행함으로써 다공성 Si층내의 제한된 깊이에서 한정될 수 있어, 제 2기판측상에 남아있는 다공성층의 두께를 균일하게 할 수 있다. 다음에, 다공성층은 에칭선택성이 높지 않은 에칭제로 균일하게 제거할 수 있다. 또한 종래의 결합기판의 제조에서는 연마 및 에칭에 의해 한면으로부터 제 1 Si층을 연속적으로 제거하는 방법을 이용하였으므로, 제 1 Si층의 양면을 각각의 지지기판에 해당 양면을 효율적으로 활용해서 결합하는 것이 불가능하였다. 이에 대해서, 본 발명에 의하면, 표면층을 제외한 제 1 Si기판은 그대로 유지되고, 결합, 분할 및 박형화에 의해 제조된 두 기판은, 제 1 Si기판의 양면을 주표면으로서 사용함과 동시에 지지기판을 각각의 면에 결합함으로써, 하나의 제 1 Si기판의 도움으로 동시에 제조할 수 있어, 생산성을 높일 수 있다. 물론, 분할후의 제 1 Si기판을 재사용할 수 있다.
또한, 본 발명에 의하면, 제 1 Si기판의 제거시 다공성층을 개재해서 일괄해서 대면적을 분할 가능하므로 공정을 줄일 수 있어 경제적으로 우수하고, 또 극도로 우수한 결정성을 지닌 동시에 대면적을 가로질러 균일하게 편평한 Si단결정층 또는 화합물반도체 단결정층 등의 비다공성박막을 제 2기판에 대해 양호한 수율로 전사할 수 있다. 즉, 절연층상에 형성된 Si단결정층을 지닌 SOI구조를 양호한 막두께의 균일성으로 또 양호한 수율로 얻을 수 있다.
즉, 본 발명에 의하면, 경제적으로 우수하고 대면적을 가로질러 균일하게 편평한 동시에 극히 우수한 결정성을 지닌 Si단결정기판을 사용해서, 그의 한쪽 표면으로부터 액티브층에 이르는 부분을, 해당 표면에 형성된 Si 또는 화합물반도체 액티브층을 남긴 채 제거함으로써 절연체상에 결함수가 현저하게 저감된 Si단결정층 또는 화합물반도체 단결정층이 제공된다.
또, 본 발명에 의하면, 투명기판(투광성기판)상에 단결정웨이퍼와 동등한 우수한 결정성을 지닌 Si 또는 화합물 반도체단결정층을 얻는데 있어서 생산성, 균일성, 제어성 및 비용의 점에서 우수한 반도체기판의 제조방법이 제공된다.
본 발명에 의한 반도체기판의 제조방법에 의하면, 현저하게 우수한 에칭선택성으로 선택에칭을 행함으로써, 대면적을 가로질러 균일하게 편평한 동시에 극도로 우수한 결정성을 지닌 Si단결정 또는 화합물 반도체단결정을 얻을 수 있다.
또, 본 발명의 다공성 Si층의 제거는 다공성 Si가 낮은 기계적 강도와 막대한 대면적을 지니므로 연마스톱퍼로서 단결정층을 사용한 선택연마에 의해 행할 수도 있다.
또한, 본 발명에 의하면, SOI구조의 대규모집적회로 제조용의 값비싼 SOS 또는 SIMOX를 대신할 수 있는 반도체기판의 제조방법을 제공할 수 있다.
본 발명에서는 다공성 Si상에 양호한 결정성을 지닌 단결정 화합물 반도체층을 형성할 수 있고, 또 경제적으로 우수하고 대면적인 절연기판상에 반도체층을 전사할 수 있으며 상기 문제점이었던 격자상수와 열팽창계수의 차를 억제하는 동시에 절연기판상에 양호한 결정성을 지닌 화합물 반도체층을 형성할 수 있다.
본 발명에 있어서, 적어도 결합기판의 외면의 한쪽측면에 산화에 의한 분할전에(또는 가능한 한 결합전에)Si보다도 열팽창계수가 적은 층을 형성함으로써, 산화시의 온도에서 Si가 더욱 팽창하기 쉽게 되어, 결합웨이퍼의 주변영역에서 웨이퍼 박리방향으로 응력이 작용하여 산화에 의한 쐐기효과의 발생을 용이하게 한다.
또, 이온주입시 표면상의 오염물의 존재 때문에 주입층이 없는 영역을 형성할 경우에 있어서, 다공성층자체의 기계적강도가 벌크 Si의 것보다도 작으므로, 다공성층에 있어서 박리가 발생하여 비다공성 단결정 Si층에 대해 균열 등의 손상없이 결합된 2개의 기판을 분할할 수 있다.
이온주입영역은 게터링효과를 지니므로, 금속불순물은, 만약 존재한다면 이온주입영역에 의해 게터링되고, 그후 불순물을 지닌 이온주입영역은 결합된 2개의 기판을 분리함으로써 제거할 수 있다. 따라서, 이것은 불순물오염에 대해 유효하다.
또, 본 발명에서는 이온주입과 양극화성을 결합함으로써 측면의 다공률을 적게하고 중심부의 다공률을 크게 함으로써, 측면의 체적팽창을 크게 하고 중심부의 강도를 낮춰 박리를 용이하게 할 수 있다.
본 발명에 있어서, 다공성 Si층은 다공성 Si의 향상된 산화을 활용해서, 웨이퍼의 주변으로부터 산화시킨다. 다공성 Si의 체적팽창은 중심부로부터 주변을 향해 증가하므로, 본 발명은 다공성 Si가 마치 주변으로 균일하게 쐐기되는 것과 같은 효과를 지닌다. 그 경우, 내압은 다공성 Si층에만 작용하고, 웨이퍼는 전체면에 걸쳐서 다공성 Si층에서 분할된다. 이것에 의해 이미 설명한 각종 문제점을 해소하는 반도체기판의 제조방법이 제공된다.
이하, 본 발명의 기본으로서 산화에 의한 분할의 원리에 대해 도 1 내지 도 3을 참조해서 설명한다. 도 1 내지 도 3에 있어서, (11)은 제 1 Si단결정기판, (12)는 다공성 Si층, (13)은 비다공성박막, (14)는 절연층, (15)는 제 2기판, (16)은 산화다공성 Si층이다. 도 1 내지 도 3에서는 제 2기판의 표면상에 절연층을 형성한 실시예를 예시하였으나, 제 1기판상에 또는 제 1 및 제 2기판의 양쪽상에 형성해도 된다. 또 기판의 어느쪽에도 절연층을 형성하지 않은 Si p-n접합부상에 GaAs경우도 있다. 도 1은 산화직전의 결합기판을 도시한 것이다. 다공성 Si의 측면은 노출되어 있다. 다공성 Si의 측면은 통상 비다공성 박막에 의해 덮여있어, 결합후나 전체 측면을 노출시킬 필요가 없다. 이 결합기판을 산화하면, 다공성 Si의 막대한 표면적 때문에 다공성 Si의 측면으로부터 향상된 산화가 개시된다. Si가 SiO2로 되면 체적은 2.27배 팽창된다. 따라서, 다공률이 56%이하이면 산화다공성 Si층의 체적은 팽창된다. 위치가 웨이퍼의 중심에 가까울수록, 산화의 정도가 낮으므로, 웨이퍼의 측면부근의 산화다공성 Si층의 체적팽창이 도 2에 도시한 바와 같이 크게 된다. 이것은 웨이퍼의 측면으로부터 다공성 Si층으로 쐐기가 구동되는 것과 동일한 조건이며, 다공성 Si층에만 내압이 작용하므로, 다공성 Si에 있어서 기판을 분할하도록 힘이 작용된다. 또한 웨이퍼의 주변에서 산화가 균일하게 진행되므로 결합웨이퍼는 웨이퍼의 주위로부터 동등하게 분할된다. 그 결과, 웨이퍼는 도 3에 도시한 바와 같이 분할된다. 이 산화공정은 통상의 Si-IC처리에서 사용되는 공정이므로, 날카로운 공구의 주의 깊은 삽입 등의 특수한 기술이나 특수설비를 필요로 하지 않는다.
결합기판은 다층구조를 지니므로, 강도가 낮은 계면이나 국부적으로 약한 영역을 지닌 경우, 외압에 의해 다공성 Si에서 분할하는 방법은 약한 부분에서의 분할을 초래한다. 본 발명에 의하면 통상의 Si-IC처리의 우수한 균일성을 지닌 하나의 공정, 즉 산화를 이용하고, 다공성 Si의 향상된 산화성, 다공성 Si의 체적팽창 및 다공성 Si의 무름성을 조합해서 다공성 Si층에만 내압을 작용시킴으로써, 다공성 Si층에 있어서 양호한 제어성으로 웨이퍼를 분할할 수 있다.
이와 같이 본 발명의 상기 방법에 의해 분리된 제 1 Si기판으로부터 나머지 다공성 Si 및 산화 다공성 Si층을 제거한 후, 제 1 Si기판은 그의 표면편평도가 불충분하다면 표면평할화처리를 행한다. 다음에 제 1 Si기판은 제 1 Si층으로서 또는 다음의 제 2기판으로서 다시 재사용할 수 있다.
표면평활화처리는 통상의 반도체프로세스에서 사용되는 연마, 에칭 등의 방법이면 되나, 수소를 함유하는 분우기에서 에닐링해도 된다. 이 애닐링조건을 적절하게 선택함으로써, 기판을 평탄화하여 원자스텝을 국부적으로 노출시킬 수 있다. 수소를 함유하는 분위기에서의 애닐링은 예를 들면 H2100%, 1100℃, 2시간; H2/Ar=20/80, 1150℃, 1시간; 또는 H2100%, 1050℃, 2시간 등의 조건하에서 행하면 된다.
본 발명에 의하면 다공성층을 개재해서 일괄해서 대면적의 분할이 허용되므로, 종래 제 1기판을 제거하여 다공성 Si층의 전체면을 노출시키는데 중요했던 연마, 마멸 및 에칭공정을 생략할 수 있어, 공정을 줄일 수 있다.
분할된 기판을 제 1기판으로서 반복해서 사용할 경우에, 이 제 1기판은 기계적강도의 점에서 사용불가능하게 되기 전까지 수회재사용할 수 있다.
또, 종래의 결합기판의 제조에서는 연마 및 에칭에 의해 제 1 Si기판을 그의 한쪽 측면으로부터 연속적으로 제거하는 방법을 이용하였으므로, 제 1 Si기판의 양면을 각각의 지지기판에 해당 양면을 효율적으로 이용해서 결합하는 것이 불가능하다. 이에 대해서, 본 발명에 의하면, 표면층을 제외한 제 1 Si기판은 그의 원상태로 유지되므로, 제 1 Si기판의 양면을 주표면으로서 사용함과 동시에 이들 양면을 각각 지지기판에 결합함으로써, 결합, 분할 및 박형화에 의해 제조된 기판을 하나의 제 1 Si기판으로부터 동시에 제조할 수 있어, 공정을 줄이고 생산성을 향상시킬 수 있다. 물론 분할 후의 제 1 Si기판을 재사용할 수 있다.
즉, 본 발명에 의하면, 경제적으로 우수하고 대면적을 가로질러 균일하게 편평한 동시에 결정성이 극히 우수한 Si단결정기판을 사용하고, 또 그 한 표면으로부터 액티브층에 이르는 부분을, 해당 표면에 형성된 Si 또는 화합물 반도체 액티브층을 남긴채로 제거함으로써 절연체상의 결함의 수가 현저하게 저감된 Si단결정층이나 화합물반도체단결정층이 제공된다.
본 발명에 의하면, 투명기판(투과성기판)상에 단결정웨이퍼와 동등한 우수한 결정성을 지닌 Si 또는 화합물 반도체 단결정층을 얻는데 있어서 생산성, 균일성, 제어성 및 비용의 점에서 우수한 반도체기판의 제조방법이 제공된다.
또한, 본 발명에 의하면, SOI구조의 대규모집적회로 제조용의 값비싼 SOS 또는 SIMOX를 대신할 수 있는 반도체기판의 제조방법이 제공된다.
본 발명에서는 다공성 Si상에 양호한 결정성을 지닌 단결정화합물 반도체층을 형성할 수 있고, 또 경제적으로 우수하고 대면적인 절연기판상에 반도체층을 전사할 수 있으며 상기 문제점이었던 격자상수와 열팽창계수의 차를 억제하는 동시에 절연기판상에 양호한 결정성을 지닌 화합물 반도체층을 형성할 수 있다.
또, 본 발명의 다공성 Si층의 제거는, 다공성 Si가 낮은 기계적강도와 막대한 표면적을 지니므로 연마스톱퍼로서 단결정층을 사용한 선택연마에 의해 행할 수도 있다.
본 발명에서는, 이온주입과 양극화성을 결합함으로써 측면의 다공률을 적게하고, 중심부의 다공률을 크게 함으로써 측면의 체적팽창을 크게하고 중심부의 강도를 낮춰 박리를 용이하게 할 수 있다.
본 발명에 있어서, 적어도 결합기판의 외면의 한쪽 측면에 산화에 의한 분할 전에(또는 가능한한 결합전에)Si보다도 열팽창계수가 적은 재료의 층을 형성함으로써, 산화시의 온도에서 Si가 더욱 팽창하기 쉽게 되어, 결합웨이퍼의 주변영역에서 웨이퍼 박리방향으로 응력이 작용하여 산화에 의한 쐐기효과의 발생을 용이하게 한다.
본 발명에서는 웨이퍼의 주변으로부터 균일하게 행해진 다공성층의 상기 향상된 산화 및 체적팽창에 의해 전술한 각종 문제점을 동시에 해소할 수 있다.
울리르(Uhlir)씨 등은 1956년도에 반도체의 전해연마에 대한 연구과정중에 다공성 Si를 발견하였다(A.Uhlir, Bell Syst. Tech. j., vol. 35, 333(1956)). 다공성은 Si는 HF용액에서 Si기판을 양극화성에 의해 형성할 수 있다. 우나가미씨 등은 양극화성시의 Si의 용해를 연구함과 동시에, HF용액중의 Si의 양극반응은 정공을 필요로 하고, 그 반응은 다음과 같음을 보고하고 있다(T.Unagami, J. Electrochem, Soc., vol. 127, 476(1980)).
Si+2HF+(2-n)e+→ SiF2+2H++ne-
SiF2+2HF → SiF4+H2
SiF4+2HF → H2SiF6
또는
Si+4HF+(4-λ)e+→ SiF4+4H++λe-
SiF4+2HF → H2SiF6
여기서, e+및 e-는 각각 정공 및 전자를 나타낸다. 또 n 및 λ는 각각 Si의 1원자를 용해시키는데 필요한 정공의 수이며, n〉2 또는 λ〉4의 조건이 만족될 경우 다공성 Si가 형성되는 것이 보고되어 있다.
상기로부터, 정공을 포함하는 P형 Si는 다공성 Si로 변화될 수 있으나, n형 Si는 불가능하다. 이 다공성 Si형성시의 선택성은 나가노씨 등 및 이마이씨에 의해 검증되었다(Nagano, Nokajima, Anno, Onaka, and kajjwara, tachnical research report, the Institute of Electronics, Infomation and Communication Engineers(IEICE), vol. 79, SSD 79-954P(1979)) 및 (K.Imai, Solid-state Electronics vol. 24, 159(1981)).
그러나, 고농도로 도핑된 n형 Si를 다공성 Si로 변화시킬 수 있다는 다른 문헌도 있으며(R.P.Holmstron and J.Y.Chi, Appl,Phys. Lett., vol. 42,386(1983)). 이것에 의해 P형과 n형간의 차이에 집착함이 없이 다공성 Si형성을 실현가능한 기판을 선택하는 일이 중요하다.
또, 다공성 Si는 HF용액중에서의 Si기판의 DID극처리에 의해 형성할 수 있다. 이 다공성층은 직경이 거의 10-1~10nm인 구멍이 약 10-1~10nm간격으로 배치된 스펀지형상구조를 지닌다. 그의 밀도는 HF용액의 농도를 50~20%범위에서 변경시키거나 전류밀도를 변경시킴으로써, 단결정 Si의 밀도 2.33g/㎤에 비해서 2.1~0.6g/㎤범위로 변경시킬 수 있다. 즉, 다공률은 변경가능하다. 다공성 Si의 밀도는 전술한 바와 같이 단결정 Si의 것의 절반이하이지만, 단결정성은 유지되고, 또 다공성층상에 단결정 Si층을 에피탁셜성장시키는 것도 가능하다. 그러나, 1000℃이상의 온도에 의해 내부의 구멍의 재배열을 초래하여, 향상된 에칭의 특성을 손상시킬 수 있다. 따라서, Si층의 에피탁셜성장은 분자선 에피탁셜성장, 플라즈마강화 CVD, 저압 CVD, 광원조 CVD, 바이어스스퍼터법, 액상성장 등으로부터 선택된 저온성장이 바람직하다. 그러나, 보호막이 저온산화 등의 방법에 의해 다공성층의 구멍벽에 걸쳐 미리 형성된 경우 고온성장도 가능하다.
다공성층안쪽에 많은 구멍이 형성되어 있으므로, 다공성층의 밀도는 절반이하로 감소된다. 그 결과, 표면적은 체적이 비해서 현저하게 증가하므로, 그의 화학적 에칭속도는 통상의 단결정층의 에칭속도에 비해서 현저하게 증가된다.
다공성 Si의 기계적강도는, 다공률에 의존하지만 벌크 Si의 것보다도 낮은 것으로 여겨진다. 예를 들면, 다공률이 50%이면, 기계적 강도는 벌크의 절반인 것으로 간주할 수 있다. 즉, 결합웨이퍼에 압축, 장력 또는 전단력이 작용할 경우, 다공성 Si가 먼저 파괴된다. 다공률이 증가함에 따라, 다공성층은 보다 약한 힘에 의해 파괴될 수 있다.
수소나 헬륨의 이온을 벌크 Si에 주입한 후, 애닐링을 실시하면, 수 nm~수십nm의 직경을 지닌 미소 구멍이 주입영역에 있어서 1016-17/㎤의 밀도로 형성된다는 것이 보고되어 있다(예를 들면, A, Van Veen, C.C. Griffioen, and J.H.Evans, Mat. Res, Soc. Symp. Proc. 107(1988, Material Res. Soc. Pittsburgh, Penn Sylvania)P.449). 최근 금속불순물의 위치의 게터링시 미소구멍을 이용하는 것이 연구되었다.
V. 라이네리 및 S.U.캄파사노씨는 벌크 Si에 헬륨이온을 주입하고, 애닐링하여 구멍을 형성한 후, 기판내에 홈을 형성하여 구멍의 측면을 노출시켜서 산화시켰다. 그 결과, 구멍은 선택산화되어, 매립된 산화 Si층을 형성하였다. 즉, 그들은 이와 같이 해서 SOI구조의 형성에 대해 보고하였다(V.Raineri, and S.U.Canpisano, Appl. Phys. Lett. 66(1995)P.3654). 그러나 그들의 방법은, 표면 Si층과 매립된 산화 Si층의 두께를, 구멍의 형성 및 산화시의 체적 팽창에 의해 도입된 응력의 이완의 양자를 행할 수 있는 것으로 제한하고 있기 때문에, 그리고 홈의 형성이 선택산화에 필요하기 때문에 기판의 전체면에 거쳐서 SOI구조를 형성하는데 실패하였다. 이러한 구멍의 형성은, 용융반응기의 제 1벽에 관련된 연구의 일부에 있어서 이들 구멍의 팽창 및 박리와 함께, 금속으로의 가벼운 원소의 주입에 의해 발생하는 현상으로서 보고되어 있다.
제 2기판은, 예를 들면, Si기판, 상부에 산화 Si막이 형성된 Si기판, 석영기판(실리카유리)이나 유리기판 등의 투광성 기판 및 금속기판으로부터 선택해도 되나, 특히 이들로 한정되는 것은 아니다.
제 1기판상의 다공성 Si층상에 형성된 박막은, 예를 들면 금속박막 및 카본박막 뿐만 아니라 비다공성 단결정 Si 및 GaAs나 InP등의 화합물반도체로부터 선택해도 되나, 이들로 한정되는 것은 아니다. 또한 이들의 박막을 전체면에 형성하는 것은 필수불가결하지 않고, 패터닝프로세스에 의해 부분적으로 에칭해도 된다.
Si의 결합웨이퍼는 고온에서 산화하는 동시에 틈새의 감소를 위해 고온에서 애닐링하는 이점을 지닌다.
이하, 본 발명의 각 실시예에 대해 설명한다.
[실험 1]
도 4에 도시한 바와 같이, 제 1 Si 단결정기판(21)을 먼저 준비하고, 다음에 적어도 하나의 비다공성 박막(23)과 그 바로밑의 다공성 Si층(22)이 그 주면의 가장 바깥층위에 형성된다. 비다공성박막(23)과 다공성 Si층(22)을 제조하는 절차는 다음의 절차로부터 선택되는 하나이다.
(a)양극처리에 의해 다공성 Si층(22)을 형성하고 비다공성 박막(23)을 형성함.
(b)다공성 Si층(22)과 비다공성박막(23)을 동시에 형성하기 위하여 기판에 희가스, 수소, 및 질소로부터 선택된 적어도 하나의 성분의 이온을 주입함.
(c)(a)에 부가해서, 또 다른 영역을 다른 다공률로 하기 위하여 희가스, 수소 및 질소로부터 선택된 적어도 하나의 성분의 이온을 기판에 주입함.
비다공성박막(23)은 단결정 Si, 다결정 Si, 아몰퍼스 Si 또는 금속막, 화합물반도체박막, 초전도박막등으로 부터 임의로 선택된다. 또는 MOSFET의 디바이스등도 형성될 수 있다. 또, 결합 인터페이스의 인터페이스 상태가 활성층으로부터 분리될 수 있다는 이류로부터 가장 바깥층으로써 SiO2의 형성이 바람직하다(SiO2가 항상 준비되어야 할 필요는 없다). 투과형전자현미경에 의해 주입층을 관찰하면, 무한수의 마이크로 공동이 형성된 것을 확인할 수 있다. 주입이온의 충전상태에 대한 특별한 제한은 없다. 가속에너지는 투사영역이 주입하기 위해 필요한 깊이와 일치하도록 설정된다. 형성되는 마이크로 공동의 크기 및 밀도는 주입량에 따라 다르지만, 밀도는 대략 1×1014/㎠이상이며, 더욱 바람직하게는 1×1015/㎠ 이상이며, 더욱 바람직하게는 1015/㎠이다. 만일 투사영역이 깊게 설정되도록 요구된다면, 이온주입의 채널링을 가해도 된다. 주입후에, 경우에 따라서 애닐링이 행해진다. 도 5에 도시한 바와 같이, 제 2기판이 실온에서 제 1기판의 표면과 밀접하게 접촉해서 이루어진다. 그후, 양극결합, 프레싱, 또는 애닐링, 또는 그 조합에 의해 결합을 강화하여도 된다.
만일, 단일 단결정 Si가 침착되면, 단결정 Si의 표면위에 열산화등과 같은 방법으로 산화된 Si를 형성하고 그것을 제 2기판에 접착하는 것이 바람직하다. 제 2기판은 Si, Si기판상에 산화된 Si막을 형성하므로써 얻어진 기판, 수정 등의 투광기판, 사파이어등으로부터 선택될 수 있으나, 이들에 한정되는 것은 아니다. 요점은 접착되어야할 표면이 충분히 편평해야한다는 것이다. 2개의 기판을 사이에 절연박판을 가진 3개의 판의 적층구조로 접착해도 된다. Si보다 더 작은 열팽창계수를 가진 재료층을 산화에 의한 스플릿전에(또는 결합전에도 가능)결합기판의 외표면의 적어도 한쪽에 형성해도 된다. 산화중의 온도에서 Si는 더 쉽게 팽창되고 결합웨이퍼의 주변부 부근에서 웨이퍼의 껍질 벗겨지는 방향으로 스트레스가 작용한다. 다공성 Si층의 측면은 결합후에 비다공성 박막(21)을 에칭하는 방법, 결합전에 그것을 에칭하는 방법 중 어느한 방법에 의해 노출되어지며, 측면에 비다공성 박막이 형성되는 것을 방지한다. 결합기판은 측면의 다공성 Si가 산화되어 더욱 산화가 강화된다(도면에서 (25)는 산화된 다공성 Si를 나타낸다). 그후 도 6에 도시한 바와 같이, 측면 다공성 Si의 체적팽창은 다공성 Si층의 껍질을 벗기도록 스트레스를 작용하게 해서, 마침내 다공성 Si층(22)에서의 기판을 분할하게 한다(도 7). 제 2기판쪽은 다공성 Si 22+산화된 다공성 Si 25/비다공성 박막(예를 들면 단결정 Si층)/제 2기판(24)의 구조를 가진다.
또, 다공성 Si(22) 및 산화된 다공성 Si(25)를 선택적으로 제거한다. 산화된 다공성 Si(25)는 불산 용액으로 에칭된다. 비다공성 박막이 단층의 Si로 이루어지면, 다공성 Si(22)만이, 통상의 Si에칭제, 다공성 Si의 선택적에칭용 에칭제인 불산, 알콜(에틸알콜, 이소프로필 알콜등)과 과산화수소중 적어도 하나를 불산에 부가하므로써 얻어진 혼합용액, 완충불산 및 알콜과 과산화수소중 적어도 하나를 완충불산에 부가해서 얻어지는 혼합용액으로부터 선택되는 적어도 하나의 에칭제로 무전해 습식화학적에칭에 의해 에칭되고, 그에 의해 제 1기판의 다공성층에 미리 형성막을 제 2기판에 남긴다. 상술한 바와 같이, 다공성 Si의 넓은 표면적 때문에 통상의 Si에칭제로도 다공성 Si만을 선택적으로 에칭할 수 있다. 택일적으로, 다공성 Si(22)가 연마스톱퍼로서 비다공성 박막층(23)을 사용해서 선택적 연마에 의해 다공성 Si(22)만을 제거한다.
화합물 반도체층이 다공성층위에 형성될 때, 다공성 Si(22)만이 화합물 반도체보다 더 빠른 Si에칭률을 가진 에칭제로 화학적으로 에칭되고, 이에 의해, 제 2기판상에 얇은 단결정 화합물 반도체층(23)을 남겨 형성한다. 택일적으로, 연마 스톱퍼로써 단결정화합물 반도체층(23)을 사용해서 선택적 연마를 함으로써 다공성 Si를 제거한다.
도 8은 본 발명에 의해 얻어지는 반도체기판을 나타낸다. 비다공성 기판박막, 예를 들면, 단결정 Si박막(23)이 제 2기판(24)상의 웨이퍼의 전체영역에 걸친 넓은 영역에 얇고 편평하며 균일하게 형성된다. 만일 절연기판이 제 2기판으로써 사용되면, 이와 같이 해서 얻어진 반도체기판은 유전체 아이솔레이션 전자장치의 제조의 관점으로부터 역시 적절하게 사용될 수 있다.
제 1 Si단결정기판(21)으로써, 또는 잔류 다공성 Si 및 산화된 다공성 Si층이 제거된 후에 다음의 제 2기판(24)으로써 또는 표면이 평탄화된 후에 만일 그 표면평탄도가 허용되지않을 정도로 거칠면, 제 1 Si단결정기판(21)을 재사용할 수 있다.
[실험 2]
도 9~11에 도시한 바와 같이, 실시예 1에 기술된 상기 스텝이 2개의 제 2기판을 가진 제 1기판의 양표면에 가해지고, 그에 의해 2개의 반도체기판을 동시에 제조한다.
도 9~13에 있어서, (31)은 제 1 Si단결정 기판, (32)는 제 1 Si단결정기판(31)의 양주면에 형성된 다공성 Si층, (33)은 다공성 Si층(32)에 형성된 비다공성 박막, (34) 및 (35)는 제 2기판, (36)은 산화된 다공성 Si층이다.
제 1 Si단결정기판(31)으로써 또는 잔류 다공성 Si가 제거된 후에 다음의 제 2기판(34)(또는 (35))으로써, 또는 표면이 평탄화된 후에 표면평탄도가 허용할 수 없을 정도로 거칠면 제 1 Si단결정 기판을 재사용할 수 있다.
지지기판(35)(35)은 동일한 조건(재료, 두께 등)일 필요는 없다.
양면상의 비다공성 박막(33)은 동일한 조건(재료, 두께등)일 필요는 없다.
[예]
본 발명의 예를 기술한다.
[실시예 1]
625㎛의 두께 및 0.01Ω㎝의 비저항을 가진 P형 또는 n형 6인치 직경의 제 1(100)단결정 Si기판을 준비하고, HF용액내에서 양극처리하였다.
양극처리조건은 다음과 같다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15%
이 기판은 산소분위기에서 1시간동안 400℃에서 산화되었다. 이 산화는 다공성 열산화막의 가공의 내벽을 덮게 한다. 단결정 Si가 CVD(화학적 증착법)처리에 의해 다공성 Si에 0.15㎛두께로 에피탁셜 성장되었다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180 1/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/min
또, 100nm의 SiO2층을 열산화에 의해 이 에피탁셜 Si층의 표면에 형성하였다.
이 SiO2층의 표면이 놓여지고 위에 500nm의 SiO2층을 가진 Si기판(제 2기판)의 표면과 접촉되었다. 표면의 접촉후의, 100nm의 SiO2층과 에피탁셜 Si층이 다공성 Si의 모서리를 노출한 결합 웨이퍼의 측면위를 에칭하므로써 노출되었다.
결합웨이퍼가 1000℃에서 피로산화되고, 1시간 후에 다공성 Si층내에서 2개의 기판으로 완전히 분할되었다. 분리된 표면을 관찰한 결과, 웨이퍼측면의 다공성 Si가 SiO2로 변화된 반면, 그 중심부는 거의 원래의 상태로 남아있는 것이 발견되었다.
그후, 제 2기판위에 남아있는 다공성 Si와 산화된 다공성 Si층을 49%의 불산 및 30%과산화용액의 혼합용액내에서 교반에 의해 선택적으로 에칭하였다. 단결정 Si가 에칭되지 않고 남아있으며, 에칭정지재료로써 단결정 Si를 가지고, 다공성 Si와 산화된 비다공성 Si층을 선택적으로 에칭하여 완전히 제거하였다. 에칭제에 의한 비다공성 Si단결정의 에칭률은 상당히 낮고, 그에 대한 다공성층의 에칭률의 선택율은 105이상이었다. 비다공성층의 막두께는 감소는 그 에칭량이 실제적으로 무시할 정도로 작았다(약 수십 옴스트롱).
즉, 단결정 Si층이 Si산화막상에 0.1㎛의 두께로 형성되었다.
이와 같이 해서 형성된 단결정 Si층의 막두께를 전표면에 걸친 100개의 점에서 측정하였고, 막두께의 균일성은 101nm±3nm이었다.
또, 그것은 1시간동안 수소내에서 1100℃로 애닐링 되었다. 원자력현미경으로 표면의 거칠음을 평가하였고, 영역 50㎛2에서의 평균평방거칠음은 상업적으로 유효한 Si웨이퍼의 것과 동등한 대략 0.2nm이었다. 투과형 전자현미경으로 단면을 관찰한 결과, Si층에 새로운 결정결함이 발생하지 않고 양호한 결정성이 유지된 것을 확인하였다.
본 예는 에피탁셜 Si층의 표면에 산화막이 형성되고 제 2기판의 표면에도 산화막이 형성된 것을 특징으로 하는 예를 나타내었지만(즉, 양기판에 산화막이 형성된 예), 산화막이 한 기판에 형성되었거나, 어느한 기판에도 형성되지 않았을 경우에도 똑같은 결과를 얻었다. 그러나, 앞에서 설명한 바와 같이, 에피탁셜 Si층의 가장 바깥층위에 산화막을 형성하는 것이 결합인터페이스의 인터페이스 상태가 홀성층으로부터 떨어져 분리될 수 있다는 관점에서 볼 때 바람직하다.
사실상, 후속하는 실시예에서도 어떤 경우에도 같은 결과가 얻어졌다. 여기서 어떤 경우란, 산화막이 양기판에 형성되었던 경우, 산화막의 기판의 어느 하나에 형성되었던 경우, 산화막이 어느 기판에도 형성되어 있지 않았던 경우다. 그리고, 또한 비다공성박막의 최외층(에피탁셜 Si층)전면의 산화막의 형성이, 결합인터페이스의 인터페이스상태가 활성층으로부터 분리될 수 있다는 점에서 바람직하다는 것이다.
[실시예 2]
625㎛의 두께 및 10Ω·㎝의 비저항을 가진 p형 또는 n형 6인치직경의 제1(100)단결정기판이 준비되었고, 열산화에 의해 그 표면전체에 100nm의 SiO2층이 형성되었다. 50KeV의 전압이 인가된 상태에서 주표면이 수소이온이 1×1017/㎠로 주입되었다. 이렇게해서 수소거품에 의해 표면밑에 거의 0.5㎛의 깊이로 다공구조가 형성되었다.
이 SiO2층의 표면이 Si기판(제 2기판)위에 놓여져서 그와 접촉하게 되어 500nm의 SiO2층을 가진 Si기판이 별체로 준비되었다. 이 표면들의 접촉후에 100nm의 SiO2층과 에피탁셜Si층이 다공성Si의 가장자리를 노출한, 결합웨이퍼의 측면상에서 에칭에 의해 제거되었다.
이 결합웨이퍼는 1000℃에서 열산화되었고, 1시간후에 다공성Si층내에서 2개의 기판으로 완전히 분리되었다. 이 분리된 표면은, 중앙부가 원래의 상태 그대로인 것이 발견되었고, 웨이퍼측면의 다공성Si가 SiO2로 변경된 것이 관찰되었다.
그후, 다공성Si와 제 2기판쪽에 남아있는 산화된 다공성Si층은 49%불산과 30%과산화수소용액의 혼합용액내에서 교반에 의해 선택적인 에칭처리를 받았다. 단결정Si는 에칭처리되지 않고 남았으며, 에칭정지재료로서의 단결정Si에 의하여 다공성Si와 산화다공성Si층이 선택적으로 에칭처리되어 완전히 제거되었다.
에칭제에 의한 비다공성Si단결정의 에칭율은 극히 낮으며, 그에 대한 다공층의 에칭율의 선택율을 105이상이나 되었다. 따라서, 비다공층의 막두께의 감소는 작아서 그 에칭량은 실제로 무시할 수 있을 정도였다(약 수십옹스트롬).
즉 단결정Si층이 Si산화막상에 0.5㎛의 두께로 형성되었다. 이와 같이 형성된 단결정Si층의 막두께는 전체면의 100개점에서 측정되었으며, 막두께의 균일성은 ±3%이내였다.
또한 이것은 1시간 동안 수소내에서 1100℃로 애닐링처리되었다. 표면거칠음은 원자력현미경으로 평가되었으며, 50㎛평방영역의 루트평균방거칠음은 약 0.2nm이었으며, 이것은 상용의 Si웨이퍼의 그것과 같았다.
투과형 전자현미경으로 단면을 관찰한 결과, Si층에는 어떤 새로운 결정결함도 생기지 않아, 양호한 결정성이 유지되었음이 확인되었다.
[실시예 3]
625㎛의 두께와 0.01Ω·㎝의 비저항을 가진 p형 또는 N형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, 이것은 HF용액내에서 양극처리를 받았다. 양극처리조건은 다음과 같았다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15%
이 기판은 1시간동안 산소분위기에서 400℃로 산화되었다. 이 산화에 의해, 열산화막이 형성되어 다공성Si의 기공의 내벽을 덮었다. CVD(화학증착)공정에 의해 다공성Si에 단결정Si가 0.15㎛의 두께로 에피탁셜하게 성장했다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/min
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/min
또한, 100nm의 SiO2층이 열산화에 의해 이 에피탁셜Si층의 전표면에 형성되었다.
그리고, 180KeV의 가속전압을 인가해서 주표면에 수소이온을 1×1016/㎠로 주입했다.
이 SiO2층의 표면이 Si기판(제 2기판)위에 놓여져서 그와 접촉하게 되어 500nm의 SiO2층을 가진 Si기판이 별체로 준비되었다. 이 표면들의 접촉후에 100nm의 SiO2층과 에피탁셜Si층이 다공성 Si의 가장자리를 노출한, 결합웨이퍼의 측면상에서 에칭에 의해 제거되었다.
이 결합웨이퍼는 1000℃에서 열산화되었고, 그리고 이것은 1시간후에 다공성 Si층의 수소이온주입의 투사범위에 대응하는 위치에서 2개의 기판으로 완전히 분리되었다. 이 분리된 표면은 중앙부가 원래의 상태 그대로 인것이 발견되었고, 웨이퍼측면의 다공성Si가 SiO2로 변경된 것이 관찰되었다.
그후, 다공성Si와 제 2기판쪽에 남아있는 산화된 다공성Si층은 49%불산과 30%과산화수소용액의 혼합용액에서 교반에 의해 선택적인 에칭처리를 받았다. 단결정Si는 에칭처리되지 않고 남았으며, 에칭정지재료로서의 단결정Si에 의하여 다공성Si와 산화다공성Si층이 선택적으로 에칭처리되어 완전히 제거되었다.
에칭제에 의한 비다공성Si단결정의 에칭율은 극히 낮으며, 그에 대한 다공층의 에칭율의 선택도는 105이상이나 되었다. 따라서, 비다공층의 막두께의 감소는 작아서 그 에칭량은 실제로 무시할 수 있을 정도였다(약 수십옹스트롬).
즉, 단결정Si층이 Si산화막상에 0.1㎛의 두께로 형성되었다. 이와 같이 형성된 단결정Si층의 막두께는 전체면의 100개점에서 측정되었으며, 막두께의 균일성은 101nm±3%이내였다.
또한 이것은 1시간 동안 수소내에서 1100℃로 애닐링처리되었다. 표면거칠음은 원자력현미경으로 평가되었으며, 50㎛평방영역의 루트평균평방거칠음은 약 0.2nm이었으며, 이것은 상용의 Si웨이퍼의 그것과 같았다.
투과형 전자현미경으로 단면을 관찰한 결과, Si층에는 어떤 새로운 결정결함도 생기지 않아, 양호한 결정성이 유지되었음이 확인되었다.
[실시예 4]
625㎛의 두께와 0.01Ω·㎝의 비저항을 가진 p형 또는 N형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, 이것은 HF용액내에서 양극처리를 받았다. 양극처리조건은 다음과 같았다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 3(분)
다공성 Si의 두께: 3(㎛)
다공성: 15(%)
또한,
전류밀도: 30(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 3(분)
다공성 Si의 두께: 10(㎛)
다공성: 45(%)
또한,
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 3(분)
다공성 Si의 두께: 3(㎛)
다공성: 15(%)
이 기판은 1시간동안 산소분위기에서 400℃로 산화되었다. 이 산화에 의해, 열산화막이 형성되어 다공성Si의 기공의 내벽을 덮었다. CVD(화학증착)공정에 의해 다공성Si에 단결정Si가 0.15㎛의 두께로 에피탁셜하게 성장했다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/min
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/min
또한, 100nm의 SiO2층이 열산화에 의해 이 에피탁셜Si층의 전표면에 형성되었다.
이 SiO2층의 표면에 Si기판(제 2기판)위에 놓여져서 그와 접촉하게 되어 500nm의 SiO2층을 가진 Si기판이 별체로 준비되었다. 이 표면들의 접촉후에 100nm의 SiO2층과 에피탁셜Si층이 다공성Si의 가장자리를 노출한, 결합웨이퍼의 측면상에서 에칭에 의해 제거되었다.
이 결합웨이퍼는 1000℃에서 열산화되었고, 그리고 이것은 1시간후에 다공성 Si층내에서 2개의 기판으로 완전히 분리되었다. 더 높은 다공률을 가진 부분이 구조적으로 취약하므로 이 취약부로부터 분리가 개시되었다. 이 분리된 표면은 중앙부가 원래의 상태 그대로 인것이 발견되었고, 웨이퍼측면의 다공성Si가 SiO2로 변경된 것이 관찰되었다.
그후, 다공성Si와 제 2기판쪽에 남아있는 산화된 다공성Si층은 49%불산과 30%과산화수소용액의 혼합용액에서 교반에 의해 선택적인 에칭처리를 받았다. 단결정Si는 에칭처리되지 않고 남았으며, 에칭정지재료로서의 단결정Si에 의하여 다공성Si와 산화다공성Si층이 선택적으로 에칭처리되어 완전히 제거되었다.
에칭체에 의한 비다공성Si단결정의 에칭율은 극히 낮으며, 그에 대한 다공층의 에칭율의 선택도는 105이상이나 되었다. 따라서, 비다공층의 막두께의 감소는 작아서 그 에칭량은 실제로 무시할 수 있을 정도였다(약 수십옹스트롬).
즉 단결정Si층이 Si산화막상에 0.1㎛의 두께로 형성되었다. 이와 같이 형성된 단결정Si층의 막두께는 전체면의 100개점에서 측정되었으며, 막두께의 균일성은 101nm±3%이내였다.
또한 이것은 1시간 동안 수소내에서 1100℃로 애닐링처리되었다. 표면거칠음은 원자력현미경으로 평가되었으며, 50㎛평방영역의 루트평균방거칠음은 약 0.2nm이었으며, 이것은 상용의 Si웨이퍼의 그것과 같았다.
투과형 전자현미경으로 단면을 관찰한 결과, Si층에는 어떤 새로운 결정결함도 생기지 않아, 양호한 결정성이 유지되었음이 확인되었다.
[실시예 5]
625㎛의 두께와 0.01Ω·㎝의 비저항을 가진 p형 또는 N형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, 이것은 HF용액내에서 양극처리를 받았다. 양극처리조건은 다음과 같았다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판은 1시간동안 산소분위기에서 400℃로 산화되었다. 이 산화에 의해, 열산화막이 형성되어 다공성Si의 기공의 내벽을 덮었다. CVD(화학증착)공정에 의해 다공성Si에 단결정Si가 0.15㎛의 두께로 에피탁셜하게 성장했다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/min
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/min
또한, 100nm의 SiO2층이 열산화에 의해 이 에피탁셜Si층의 전표면에 형성되었다.
이 SiO2층의 표면이 Si기판(제 2기판)위에 놓여져서 그와 접촉하게 되어 500nm의 SiO2층을 가진 Si기판이 별체로 준비되었다. 이 표면들의 접촉후에 100nm의 SiO2층과 에피탁셜Si층이 다공성Si의 가장자리를 노출한, 결합웨이퍼의 측면상에서 에칭에 의해 제거되었다.
웨이퍼쪽면의 다공성Si가 SiO2로 변경되었던 동안에 중심부가 거의 그것의 최초상태로 남아있었던 것을 나타내는 분리면을 관찰했다.
그후, 제 2기판쪽에 남아있는 다공성Si와 산화다공성Si층은 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않고 남아있고, 에칭정지재료로서 단결정Si를 가지고 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 에칭제에 의한 비다공성Si단결정의 에칭율은 극도로 낮았고 다공층에칭율의 선택도조차도 105또는 그이상이었다. 따라서, 비다공층의 막두께의 감소는 너무 작아서 그것의 에칭량은 실제적으로 무시할 수 있었다(약 수십옹스트롬).
즉, 단결정Si층은 Si산화물막상의 0.1㎛의 두께로 형성되었다. 이렇게 형성된 단결정Si층의 막두께는 전체표면에 걸쳐서 100개점에서 측정되었고, 막두께의 균일성은 101nm±3nm이었다. 또한, 그것은 1시간동안 수소속에서 1100℃에서 애닐링되었다. 표면거칠음은 원자력현미경으로 평가되었고, 영역 50㎛평방에서의 루트평균평방거칠음은 대략 0.2nm이었고, 그것은 상업적으로 유용한 Si웨이퍼의 그것들과 같았다. 투과형전자현미경으로의 단면관찰은 새로운 결정결함이 Si층으로 도입되지 않았고 양호한 결정도가 유지되었다는 것을 확인하게 되었다.
동시에, 제1기판쪽에 남겨진 다공성Si와 산화다공성Si층은 또한 그후에 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않은 상태로 남겨졌고, 에칭정지재료로서의 단결정Si로 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 따라서, 단결정Si의 제 1기판은 다공층형성스텝으로 다시 투입될 수 있었다.
[실시예 6]
두께 625㎛와 0.01Ω·㎝의 비저항을 가지는 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, HF용액내에서 양극처리되었다. 양극처리를 위한 조건은 다음과 같았다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판은 1시간동안 산소분위기속에서 400℃로 산화되었다. 이러한 산화가 열로 산화된 막이 다공성Si기공의 내벽을 덮게했다. 단결정Si는 CVD(화학증착)공정에 의해 다공성Si상에서 두께 0.15㎛로 에피탁셜하게 성장되었다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 100nm의 SiO2층이 열산화에 의해 이 에피탁셜Si층의 표면위에 형성되었다.
수소이온은 150KeV의 가속전압이 인가된 상태로 웨이퍼의 주변10mm를 제외한 주요표면의 영역에서 1×1016/㎠로 주입되었다. 이러한 수소이온의 주입은 주변부의 낮은 다공성과 중심부의 높은 다공성을 실현할 수 있어, 산화공정에서 주변부의 부피팽창이 더크게 된다. 따라서, 중심부는 강도가 더 약하게 되고 따라서 벗기기 쉽게 된다. 이러한 SiO2층의 표면은 그위에 형성되고, 개별적으로 준비된 500nm의 SiO2층을 가지는 Si기판(제 2기판)의 표면위에 놓여지고 그것과 접촉하게 된다. 표면접촉후, 100nm의 SiO2층과 에피탁셜Si층은 다공성Si의 모서리를 노출한 결합웨이퍼의 측면상에서 에칭에 의해 제거되었다.
결합웨이퍼는 1000℃에서 열산화되었고, 0.7시간후 다공성Si층에 수소이온주입의 투사범위에 대응하는 위치에서 완전히 두 개의 기판으로 분할되었다. 분리면은 웨이퍼쪽면의 다공성Si가 SiO2로 변경되었던 동안 중심부는 거의 그것의 최초상태로 남아있는 것을 나타내는 상태로 관찰되었다.
그후, 제 2기판쪽에 남아있는 다공성Si와 산화다공성Si층은 49%의 불화수소화과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않고 남아있고, 에칭정지재료로서 단결정Si를 가지고 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 에칭제에 의한 비다공성Si단결정의 에칭율은 극도로 낮았고 다공층에칭율의 선택도조차도 105또는 그 이상이었다. 따라서, 비다공층의 막두께의 감소는 너무 작아서 그것의 에칭량은 실제적으로 무시할 수 있었다(약 수십옹스트롬).
즉, 단결정Si층은 Si 산화물막상의 0.1㎛의 두께로 형성되었다. 이렇게 형성된 단결정 Si층의 막두께는 전체표면에 걸쳐서 100개점에서 측정되었고, 막두께의 균일성은 101nm±3nm이었다. 또한, 그것은 1시간동안 수소속에서 1100℃에서 애닐링되었다. 표면거칠음은 원자력 현미경으로 평가되었고, 영역 50㎛평방에서의 루트평균평방거칠음은 대략 0.2nm이었고, 그것은 상업적으로 유용한 Si웨이퍼의 그것들과 같았다. 투과형 전자현미경으로의 단면관찰은 새로운 결정결함이 Si층으로 도입되지 않았고 양호한 결정도가 유지되었다는 것을 확인하게 되었다.
[실시예 7]
두께 625㎛와 0.01Ω·㎝의 비저항을 가지는 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, HF용액내에서 양극처리되었다. 양극처리를 위한 조건은 다음과 같았다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판은 1시간동안 산소분위기속에서 400℃로 산화되었다. 이러한 산화가 열로 산화된 막이 다공성Si기공의 내벽을 덮게했다. 단결정Si는 CVD(화학증착)공정에 의해 다공성Si상에서 두께 0.15㎛로 에피탁셜하게 성장되었다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 100nm의 SiO2층이 열산화에 의해 이러한 에피탁셜Si층의 표면위에 형성되었다. 이러한 SiO2층의 표면은 그위에 형성되고, 개별적으로 준비된 500nm의 SiO2층을 가지는 Si기판(제 2기판)의 표면위에 놓여지고 그것과 접촉하게 되고, 그후 그들은 산소플라스마에 노출되었다. 표면접촉후, 100nm의 SiO2층과 에피탁셜Si층은 다공성Si의 모서리를 노출한 결합웨이퍼의 측면상에서 에칭에 의해 제거되었다. 산소플라스마처리는 결합강도를 높일 수 있고, 그들이 산소플라즈마에 노출된 후 약 1시간동안 300℃에서 더욱 가열되고, 서로서로상에 포개놓여지고, 그리고 서로서로와 접촉되면, 결합강도는 훨씬더 높게 된다.
결합웨이퍼는 1000℃에서 열산화되었고, 0.7시간후 다공성Si층에 완전히 두 개의 기판으로 분할되었다. 분리면은 웨이퍼쪽면의 다공성Si가 SiO2로 변경되었던 동안 중심부는 거의 그것의 최초상태로 남아있는 것을 나타내는 상태로 관찰되었다.
그후, 제 2기판쪽에 남아있는 다공성Si와 산화다공성Si층은 49%의 불화수소화과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않고 남아있고, 에칭정지재료로서 단결정Si를 가지고 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 에칭제에 의한 비다공성Si단결정의 에칭율은 극도로 낮았고 다공층에칭율의 선택도조차도 105또는 그 이상이었다. 따라서, 비다공층의 막두께의 감소는 너무 작아서 그것의 에칭량은 실제적으로 무시할 수 있었다(약 수십옹스트롬).
즉, 단결정Si층은 Si 산화물막상의 0.1㎛의 두께로 형성되었다. 이렇게 형성된 단결정 Si층의 막두께는 전체표면에 걸쳐서 100개점에서 측정되었고, 막두께의 균일성은 101nm±3nm이었다. 또한, 그것은 1시간동안 수소속에서 1100℃에서 애닐링되었다. 표면거칠음은 원자력 현미경으로 평가되었고, 영역 50㎛평방에서의 루트평균평방거칠음은 대략 0.2nm이었고, 그것은 상업적으로 유용한 Si웨이퍼의 그것들과 같았다. 투과형 전자현미경으로의 단면관찰은 새로운 결정결함이 Si층으로 도입되지 않았고 양호한 결정도가 유지되었다는 것을 확인하게 되었다.
동시에, 제 1기판쪽에 남겨진 다공성Si와 산화다공성Si층은 또한 그후에 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않은 상태로 남겨졌고, 에칭정지재료로서의 단결정Si로 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 따라서, 단결정Si의 제 1기판은 다공층형성스텝으로 다시 투입될 수 있었다.
[실시예 8]
두께 625㎛와 10Ω·㎝의 비저항을 가진 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, 100nm의 SiO2층이 열산화에 의해 그것의 표면위에 형성되었다. 수소이온은 25KeV의 가속전압이 인가된 상태로 주요표면속으로 1×1017/㎠로 주입되었다. 이것은 수소거품에 의해 표면아래 거의 0.3㎛의 깊이에서 다공성구조의 형성을 초래했다. 이러한 Si2층의 표면은 그위에 형성되고, 개별적으로 준비된 500nm의 SiO2층을 가지고 Si기판(제 2기판)의 표면위에 놓여지고 그것과 접촉하게 되고, 그후 그들은 질소플라스마에 노출되었다. 표면접촉후, 100nm의 SiO2층과 에피탁셜Si층은 다공성Si의 모서리를 노출한 결합웨이퍼의 측면상에서 에칭에 의해 제거되었다. 질소플라스마처리는 결합강도를 높일 수 있고, 그들이 질소플라즈마에 노출된 후 약 1시간동안 300℃에서 더욱 가열되고, 서로서로상에 포개놓여지고, 그리고 서로서로와 접촉되면, 결합강도는 훨씬더 높게 된다. 결합웨이퍼는 1000℃에서 드라이산화되었고, 두시간후에 다공성Si층에서 완전하게 두 개의 기판으로 분할되었다. 분리면은 웨이퍼쪽면의 다공성Si가 SiO2로 변경되었던 동안 중심부는 거의 그것의 최초상태로 남아있는 것을 나타내는 상태로 관찰되었다.
그후, 제 2기판쪽에 남아있는 다공성Si와 산화다공성Si층은 49%의 불화수소화과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않고 남아있고, 에칭정지재료로서 단결정Si를 가지고 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 에칭제에 의한 비다공성Si단결정의 에칭율은 극도로 낮았고 다공층에칭율의 선택도조차도 105또는 그 이상이었다. 따라서, 비다공층의 막두께의 감소는 너무 작아서 그것의 에칭량은 실제적으로 무시할 수 있었다(약 수십옹스트롬).
즉, 단결정Si층은 Si 산화물막상의 0.1㎛의 두께로 형성되었다. 이렇게 형성된 단결정 Si층의 막두께는 전체표면에 걸쳐서 100개점에서 측정되었고, 막두께의 균일성은 ±3%였다. 또한, 그것은 1시간동안 수소속에서 1100℃에서 애닐링되었다. 표면거칠음은 원자력 현미경으로 평가되었고, 영역 50㎛평방에서의 루트평균평방거칠음은 대략 0.2nm이었고, 그것은 상업적으로 유용한 Si웨이퍼의 그것들과 같았다. 투과형전자현미경으로의 단면관찰은 새로운 결정결함이 Si층으로 도입되지 않았고 양호한 결정도가 유지되었다는 것을 확인하게 되었다.
동시에, 제 1기판쪽에 남겨진 다공성Si와 산화다공성Si층은 또한 그후에 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않은 상태로 남겨졌고, 에칭정지재료로서의 단결정Si로 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 따라서, 단결정Si의 제 1기판은 다공층형성스텝으로 다시 투입될 수 있었다.
[실시예 9]
두께 625㎛와 0.01Ω·㎝의 비저항을 가지는 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, HF용액내에서 양극처리되었다. 양극처리를 위한 조건은 다음과 같았다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판은 1시간동안 산소분위기속에서 400℃로 산화되었다. 이러한 산화가 열로 산화된 막이 다공성Si기공의 내벽을 덮게했다. 단결정Si는 CVD(화학증착)공정에 의해 다공성Si상에서 두께 0.15㎛로 에피탁셜하게 성장되었다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 100nm의 SiO2층이 열산화에 의해 이러한 에피탁셜Si층의 표면위에 형성되었다. 수소이온은 180KeV의 가속전압이 인가된 상태로 웨이퍼의 주요표면속으로 5×1016/㎠로 주입되었다. 그 다음 측면 속의 100nm의 SiO2층과 에피탁셜Si층이 다공성Si층을 노출하기 위하여 제거되었다.
이러한 SiO2층의 표면은 그위에 형성되고, 개별적으로 준비된 500nm의 SiO2층을 가지는 Si기판(제 2기판)의 표면위에 놓여지고 그것과 접촉하게 되고, 그후 그들은 질소플라스마에 노출되었다. 질소플라스마처리는 결합강도를 높일 수 있고, 그들이 질소플라스마에 노출된 후 약 1시간동안 300℃에서 더욱 가열되고, 서로서로상에 포개놓여지고, 그리고 서로서로와 접촉되면, 결합강도는 훨씬더 높게된다.
결합웨이퍼는 900℃에서 열산화되었고, 2시간후 다공성Si층에 수소이온주입의 투사범위에 대응하는 위치에서 완전히 두 개의 기판으로 분할되었다. 분리면은 웨이퍼쪽면의 다공성Si가 SiO2로 변경되었던 동안 중심부는 거의 그것의 최초상태로 남아있는 것을 나타내는 상태로 관찰되었다.
그후, 제 2기판쪽에 남아있는 다공성Si와 산화다공성Si층은 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않고 남아있고, 에칭정지재료로서 단결정Si를 가지고 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 에칭제에 의한 비다공성Si단결정의 에칭율은 극도로 낮았고 다공층에칭율의 선택도조차도 105또는 그 이상이었다. 따라서, 비다공층의 막두께의 감소는 너무 작아서 그것의 에칭량은 실제적으로 무시할 수 있었다(약 수십옹스트롬).
즉, 단결정Si층은 Si 산화물막상의 0.1㎛의 두께로 형성되었다. 이렇게 형성된 단결정 Si층의 막두께는 전체표면에 걸쳐서 100개점에서 측정되었고, 막두께의 균일성은 101nm±3nm이었다. 또한, 그것은 1시간동안 수소속에서 1100℃에서 애닐링되었다. 표면거칠음은 원자력 현미경으로 평가되었고, 영역 50㎛평방에서의 루트평균평방거칠음은 대략 0.2nm이었고, 그것은 상업적으로 유용한 Si웨이퍼의 그것들과 같았다. 투과형 전자현미경으로의 단면관찰은 새로운 결정결함이 Si층으로 도입되지 않았고 양호한 결정도가 유지되었다는 것을 확인하게 되었다. 또한, 그것은 1시간동안 수소속에서 1100℃에서 애닐링되었다. 표면거칠음은 원자력현미경으로 평가되었고, 영역 50㎛평방에서의 루트평균방거칠음은 대략 0.2nm이었고, 그것은 상업적으로 유용한 Si웨이퍼의 그것들과 같았다. 투과형전자현미경으로의 단면관찰은 새로운 결정결함이 Si층으로 도입되지 않았고 양호한 결정도가 유지되었다는 것을 확인하게 되었다.
동시에, 제 1기판쪽에 남겨진 다공성Si와 산화다공성Si층은 또한 그후에 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않은 상태로 남겨졌고, 에칭정지재료로서의 단결정Si로 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 따라서, 단결정Si의 제 1기판은 다공층형성스텝으로 다시 투입될 수 있었다.
[실시예 10]
두께 625㎛와 0.01Ω·㎝의 비저항을 가지는 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, HF용액속에서 양면 양극처리되었다. 양극처리 를 위한 조건은 다음과 같았다. 양면양극처리는 각각 11분동안 페이스바이페이스로 실행되었다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11×2(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판은 1시간동안 산소분위기속에서 400℃로 산화되었다. 이러한 산화가 열로 산화된 막이 다공성Si기공의 내벽을 덮게했다. 단결정Si는 CVD(화학증착)공정에 의해 다공성Si상에서 두께 0.15㎛로 에피탁셜하게 성장되었다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 100nm의 SiO2층이 열산화에 의해 각 에피탁셜Si층의 표면위에 형성되었다.
SiO2층의 표면은 그위에 형성되고, 개별적으로 준비된 500nm의 SiO2층을 가지는 두 개의 Si기판(제 2기판)의 각 표면위에 놓여지고 그것과 접촉하게 되었다. 표면접촉후, 100nm의 SiO2층과 에피탁셜Si층은 다공성Si의 모서리를 노출한 결합웨이퍼의 측면상에서 에칭에 의해 제거되었다.
결합웨이퍼는 1000℃에서 열산화되었고, 1시간후 다공성Si층에 완전히 3개의 기판으로 분할되었다. 분리면은 웨이퍼쪽면의 다공성Si가 SiO2로 변경되었던 동안 중심부는 거의 그것의 최초상태로 남아있는 것을 나타내는 상태로 관찰되었다.
그후, 두 개의 제 2기판쪽에 남아있는 다공성Si와 산화다공성Si층은 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않고 남아있고, 에칭정지재료로서 단결정Si를 가지고 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 에칭제에 의한 비다공성Si단결정의 에칭율은 극도로 낮았고 다공층에칭율의 선택도조차도 105또는 그 이상이었다. 따라서, 비다공층의 막두께의 감소는 너무 작아서 그것의 에칭량은 실제적으로 무시할 수 있었다(약 수십옹스트롬).
즉, 단결정Si층은 Si 산화물막상의 0.1㎛의 두께로 형성되었다. 이렇게 형성된 단결정 Si층의 막두께는 전체표면에 걸쳐서 100개점에서 측정되었고, 막두께의 균일성은 101nm±3nm이었다. 또한, 그것은 1시간동안 수소속에서 1100℃에서 애닐링되었다. 표면거칠음은 원자력 현미경으로 평가되었고, 영역 50㎛평방에서의 루트평균평방거칠음은 대략 0.2nm이었고, 그것은 상업적으로 유용한 Si웨이퍼의 그것들과 같았다. 투과형 전자현미경으로의 단면관찰은 새로운 결정결함이 Si층으로 도입되지 않았고 양호한 결정도가 유지되었다는 것을 확인하게 되었다.
동시에, 제 1기판쪽에 남겨진 다공성Si와 산화다공성Si층은 또한 그후에 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않은 상태로 남겨졌고, 에칭정지재료로서의 단결정Si로 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 따라서, 단결정Si의 제 1기판은 다공층형성스텝으로 다시 투입될 수 있었다.
[실시예 11]
두께 625㎛와 0.01Ω·㎝의 비저항을 가지는 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, HF용액내에서 양극처리되었다. 양극처리를 위한 조건은 다음과 같았다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판은 1시간동안 산소분위기속에서 400℃로 산화되었다. 이러한 산화가 열로 산화된 막이 다공성Si기공의 내벽을 덮게했다. 단결정Si는 CVD(화학증착)공정에 의해 다공성Si상에서 두께 0.15㎛로 에피탁셜하게 성장되었다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 100nm의 SiO2층이 열산화에 의해 이러한 에피탁셜Si층의 표면위에 형성되었다. 수소이온은 180KeV의 가속전압이 인가된 상태로 주요표면속으로 1×1016/㎠로 주입되었다. SiO2층의 표면은 개별적으로 준비된 석영기판(제 2기판)의 표면위에 놓여지고 그것과 접촉되었고, 그후 각 표면은 질소플라스마에 노출되었다. 표면접촉후, 100nm의 SiO2층과 에피탁셜Si층은 다공성Si의 모서리를 노출한 결합웨이퍼의 측면상에 에칭에 의해 제거되었다. 질소플라스마 결합강도를 높일 수 있고, 그들이 더욱 질소플라스마에 노출된 후 약 1시간동안 300℃에서 가열되고, 서로서로상에 포개놓여지고, 서로서로와 접촉하게되면, 접착강도는 훨씬 더 높게된다.
결합웨이퍼는 700℃에서 저온산화되었고, 10시간후 다공성Si층에 수소이온주입의 투사범위에 대응하는 위치에서 완전히 두 개의 기판으로 분할되었다. 분리면은 웨이퍼쪽면의 다공성Si가 SiO2로 변경되었던 동안 중심부는 거의 그것의 최초상태로 남아있는 것을 나타내는 상태로 관찰되었다.
그후, 제 2기판쪽에 남아있는 다공성Si와 산화다공성Si층은 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않고 남아있고, 에칭정지재료로서 단결정Si를 가지고 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 에칭제에 의한 비다공성Si단결정의 에칭율은 극도로 낮았고 다공층에칭율의 선택도조차도 105또는 그 이상이었다. 따라서, 비다공층의 막두께의 감소는 너무 작아서 그것의 에칭량은 실제적으로 무시할 수 있었다(약 수십옹스트롬).
즉, 단결정Si층은 Si 산화물막상의 0.1㎛의 두께로 형성되었다. 이렇게 형성된 단결정 Si층의 막두께는 전체표면에 걸쳐서 100개점에서 측정되었고, 막두께의 균일성은 101nm±3nm이었다. 투과형전자현미경으로의 단면관찰은 새로운 결정결함이 Si층으로 도입되지 않았고 양호한 결정도가 유지되었다는 것을 확인하게 되었다. 에피탁셜Si층의 표면상에 산화물막을 형성함이 없이 같은 결과를 얻었다.
저융점유리로 같은 결과를 얻었다.
동시에, 제 1기판쪽에 남겨진 다공성Si와 산화다공성Si층은 또한 그후에 49%의 불화수소산과 30%의 수소과산화물용액의 혼합물용액속에서 교반하여 선택적인 에칭을 하였다. 단결정Si는 에칭되지 않은 상태로 남겨졌고, 에칭정지재료로서의 단결정Si로 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거되었다. 따라서, 단결정Si의 제 1기판은 다공층형성스텝으로 다시 투입될 수 있었다.
[실시예 12]
두께 625㎛와 0.01Ω·㎝의 비저항을 가지는 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판이 준비되었고, HF용액내에서 양극처리되었다. 양극처리를 위한 조건은 다음과 같았다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판은 1시간동안 산소분위기에서 400℃로 산화되었다. 이러한 산화가 열로 산화된 막이 다공성Si기공의 내벽을 덮게했다. 단결정Si는 CVD(화학증착)공정에 의해 다공성Si상에서 두께 0.15㎛로 에피탁셜하게 성장되었다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 100nm의 SiO2층이 열산화에 의해 이러한 에피탁셜Si층의 표면위에 형성되었다. 이러한 SiO2층의 표면은 그위에 형성되고, 개별적으로 준비된 500nm의 SiO2층을 가지는 Si기판(제 2기판)의 표면위에 놓여지고 그것과 접촉하게 된다. 표면접촉후, 100nm의 SiO2층과 에피탁셜Si층은 다공성Si의 모서리를 노출한 결합웨이퍼의 측면상에서 에칭에 의해 제거되었다.
결합웨이퍼는 1000℃에서 열산화되었고, 1시간 후 다공성Si층에 완전히 2개의 기판으로 분할되었다. 분리면은 웨이퍼쪽면의 다공성Si가 SiO2로 변경되었던 동안 중심부는 거의 그것의 최초상태로 남아있는 것을 나타내는 상태로 관찰되었다. 그후, 제 2기판쪽에 남겨진 다공성Si와 산화다공성Si층은 연마스토퍼로서 단결정Si로 선택적인 연마를 했다. 단결정Si는 연마없이 남겨졌고, 연마정지의 재료로서 단결정Si를 가지고 다공성Si와 산화다공성Si층은 선택적으로 연마되어 완전히 제거되었다.
즉, 단결정Si층은 Si 산화물막상의 0.1㎛의 두께로 형성되었다. 이렇게 형성된 단결정 Si층의 막두께는 전체표면에 걸쳐서 100개점에서 측정되었고, 막두께의 균일성은 101nm±3nm이었다. 또한, 그것은 1시간동안 수소속에서 1100℃에서 애닐링되었다. 표면거칠음은 원자력 현미경으로 평가되었고, 영역 50㎛평방에서의 루트평균평방거칠음은 대략 0.2nm이었고, 그것은 상업적으로 유용한 Si웨이퍼의 그것들과 같았다.
투과형 전자현미경으로의 단면관측결과, 새로운 결정결함이 Si층내에 도입되지 않음을 확인되어 우수한 결정성이 유지되어 있다.
[실시예 13]
두께 625㎛이고 비저항이 0.01Ω·㎝인 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판을 제조하고, HF용액으로 양극처리를 행하며, 양극처리용조건은 다음과 같다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판은 산소분위기의 400℃에서 1시간동안 산화시킨다. 이 산화는 열적으로 산화된 막을 형성하여 다공성Si의 기공의 내벽을 덮는다. 단결정GaAs는 MOCVD(금속유기화학증착법)에 의해 다공성Si상에 두께 1㎛로 에피탁셜성장한다. 성장조건은 다음과 같다.
소스가스: TMG/AsH3/H2
가스압: 80Torr
온도: 700℃
GaAs층의 표면은 별개 제작된 Si기판(제 2기판)의 표면에 접하여 그위에 놓여있고, 그후, 결합웨이퍼의 측면위의 에피탁셜층을 에칭으로 제거함으로서 다공성 Si의 모서리를 노출시킨다.
결합웨이퍼를 1000℃에서 피로산화시키면, 다공성Si층내에서, 1시간후 2개의 기판으로 완전 분할된다. 분할된 면을 관찰하면, 중심부는 거의 대부분 원상태대로 남아있는 반면, 웨이퍼측면의 다공성Si는 SiO2로 변화되어 있다.
그후, 제 2기판측에 남아있는 다공성Si와 산화다공성Si층을, 산화된 Si를 HF로 제거한 후에 에틸렌디아민+피로카테콜+물(비율, 17㎖:3g:8㎖)로 110℃에서 에칭처리한다. 단결정GaAS가 에칭됨없이 남아있고, 에칭정지재료로서 단결정GaAs에 의해 다공성Si와 산화된 다공성Si층이 선택에칭되어 완전히 제거된다.
에칭제에 의한 비다공정GaAs단결정의 에칭율은 극히 낮고, 다공성층의 에칭율의 선택율은 105이상이므로, 비다공성층의 막두께 감소는 작게되어, 이들의 에칭량은 실제적으로 무시할 수 있다(대략 수십옹스트론).
즉, 단결정GaAs층이 Si위에 두께 1㎛로 형성된다.
투과형 전자현미경으로 단면을 관측한 결과, 새로운 결정결함이 GaAs층내에 도입되어 있지 않음을 확인할 수 있고, 따라서, 우수한 결정성이 유지된다.
지지기판으로서 산화막을 지닌 Si기판을 사용하여 절연막위에 GaAs를 마찬가지 방법으로 제작할 수 있다. 동시에, 제 1기판측위에 남아있는 다공성Si와 산화다공성Si층을, 49%불산과 30%과산화수소의 혼합용액으로 교반하여 선택적으로 에칭처리한다. 단결정Si는 에칭되는 것없이 남아있게되고, 에칭정지재료로서 단결정Si에 의해 다공성Si나 산화다공성Si층이 선택에칭되어 완전히 제거된다. 즉, 단결정Si의 제 1기판은 다공성층형성공정으로 다시 도입될 수 있다.
[실시예 14]
두께가 625㎛이고 비저항이 0.01Ω·㎝인 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판을 제조하고, HF용액으로 양극처리를 행하며, 양극처리용조건은 다음과 같다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판을 산소분위기 400℃에서 1시간동안 산화시킨다. 이 산화는 열적으로 산화된 막이 다공성Si의 기공의 내벽을 덮게 만든다. 단결정AlGaAs는 MBE(분자비임에피타시)법에 의해 다공성Si상에 두께 0.5㎛로 에피탁셜성장한다.
AlGaAs층의 표면은 별도로 제작된 유리기판(제 2기판)의 표면과 접하여 놓이게 되고, 그후, 결합웨이퍼의 측면의 에피탁셜층을 에칭제거함으로서 다공성 Si의 모서리를 노출시킨다.
결합웨이퍼를 700℃에서 저온산화시키면, 다공성Si층내에서 10시간후 2개의 기판으로 완전분할되며, 분리된 면을 관찰하면, 중심부는 거의 대부분 원상태대로 남아있는 반면, 웨이퍼측면의 다공성Si는 SiO2로 변화되어 있다.
그후, 제 2기판측에 남아있는 다공성Si와 산화다공성Si층을, 40%불산과 30%과산화수소의 혼합용액으로 교반해서 선택에칭하면, 단결정AlGaAs는 에칭됨없이 남아있게되고, 에칭정지재료로서 단결정AlGaAs에 의해 다공성Si와 산화다공성Si층은 선택에칭되어 완전히 제거된다.
에칭제에 의한 비다공성 AlGaAs단결정의 에칭율은 극히 낮고, 다공성층의 에칭율의 선택율은 105이상이므로, 비다공성층의 막두께 감소는 작게되어 이들의 에칭량은 실질적으로 무시할 수 있다(대략 수십옹스트론).
즉, 유리기판위에 두께 0.5㎛의 단결정 AlGaAs층이 형성된다.
투과형전자현미경으로 단면을 관측한 결과, 새로운 결정결함이 AlGaAs층내에 도입되어 있지않음을 확인할 수 있고, 따라서, 우수한 결정성이 유지된다.
잔류다공성Si와 산화다공성Si층을 제거한 후, 제 1 Si단결정기판표면을 거울면으로 연마하고, 그후, 제 1 Si단결정기판으로서 제 1기판을 다시 사용한다.
[실시예 15]
두께 62㎛이고 비저항이 0.01Ω·㎝인 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판을 제조하고, HF용액으로 양극처리를 행한다. 양극처리용조건은 다음과 같다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판을 산소분위기의 400℃에서 1시간동안 산화시킨다. 이 산화는 열적으로 산화된 막이 다공성Si의 기공의 내벽을 덮게 만든다. 단결정Si는 CVD(화학증착)법에 의해 다공성Si상에 두께 0.15㎛로 에피탁셜성장한다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 에피탁셜Si층표면에 대해 열산화로 100nm의 SiO2층을 형성한다.
SiO2층표면은, 별도로 제작된, SiO2층이 500nm로 형성되어 있는 Si기판(제 2기판)표면과 접하여 놓이게 된다.
또, 결합웨이퍼의 양쪽외면에 Si3N4를 저온에서 0.5㎛두께로 증착시키고, 결합웨이퍼의 측면상의 100nm의 SiO2층과 에피탁셜Si층을 에칭제거함으로서 다공성Si의 모서리를 노출시킨다. 이 방법으로 Si3N4를 형성하면, Si는 Si3N4보다 쉽게 팽창하므로, 웨이퍼의 주변영역에서 웨이퍼박리방향으로 스트레스가 작용하여 산화에 의한 웨지효과발생을 쉽게해준다.
결합웨이퍼를 1000℃에서 피로산화하면, 다공성Si층에 있어서 0.8시간후에 2개의 기판으로 완전히 분할되고, 분할된 표면을 관찰하면, 중심부는 거의 대부분 원상태대로 남아있는 반면, 웨이퍼측면의 다공성Si는 SiO2로 변화되어 있다. 뒷면의 Si3N4층은 제거되거나, 제거되지 않을 수도 있다.
그후, 제 2기판측에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과 산화수소의 혼합용액으로 교반하여 선택에칭하면, 단결정Si는 에칭되지 않은채로 남아있게 되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거된다.
에칭제에 의한 비다공성Si단결정의 에칭율은 극히 낮고, 다공성층의 에칭율의 선택율은 105이상이므로, 비다공성층의 막두께 감소는 작게되어 이들의 에칭량은 실제적으로 무시할 수 있다(대략 수십옹스트론).
즉, Si산화막위에 두께 0.1㎛의 단결정Si층이 형성된다. 이렇게 형성된 단결정Si층의 막두께를 전표면에 대해 100개점에서 측정한바, 막두께의 균일성은 101nm±3nm이었다.
또한, 이것을 수소내 1100℃에서 1시간동안 애닐링하고, 표면거칠음을 원자력현미경으로 평가한 바, 50㎛평방영역에서의 루트평균평방거칠음은 대략 0.2nm으로, 이것은 상용적으로 구입할 수 있는 Si웨이퍼와 동등하다. 투과형전자현미경으로 단면을 관측한 결과, 새로운 결정결함이 Si층내에 도입되어 있지 않음을 확인할 수 있고, 따라서, 우수한 결정성이 유지된다.
동시에, 제 1기판측위에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과산화수소의 혼합용액으로 교반하여 선택적으로 에칭처리한다. 단결정Si는 에칭되는 것없이 남아있게되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화 다공성Si층이 선택에칭되어 완전히 제거된다. 즉, 단결정Si의 제 1기판은 다공성 층형성공정으로 다시 도입될 수 있다.
[실시예 16]
두께가 62㎛이고 비저항이 0.01Ω·㎝인 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판을 제조하고, HF용액으로 양극처리를 행한다. 양극처리용조건은 다음과 같다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판을 산소분위기의 400℃에서 1시간동안 산화시킨다. 이 산화는 열적으로 산화된 막이 다공성Si의 기공의 내벽을 덮게 만든다. 단결정Si는 CVD(화학증착)법에 의해 다공성Si상에 두께 0.15㎛로 에피탁셜성장한다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 에피탁셜Si층표면에 대해 열산화로 100nm의 SiO2층을 형성한다.
SiO2층표면은, 별도로 제작된, SiO2층이 500nm로 형성되어 있는 Si기판(제 2기판)표면과 접하여 놓이게 된다. 표면은 접촉시킨 후, 결합웨이퍼의 양측위의 100nm의 SiO2층과 에피탁셜Si층을 에칭하여 제거함으로서, 다공성Si의 모서리를 노출시킨다.
결합웨이퍼를 1000℃에서 피로산화하면, 다공성Si층에 있어서 1시간후에 2개의 기판으로 완전히 분할되고, 분할된 표면을 관찰하면, 중심부는 거의 대부분 원상태대로 남아있는 반면, 웨이퍼측면의 다공성Si는 SiO2로 변화되어 있다.
그후, 제 2기판측에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과 산화수소의 혼합용액으로 교반하여 선택에칭하면, 단결정Si는 에칭되지 않은채로 남아있게 되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거된다.
에칭제에 의한 비다공성Si단결정의 에칭율은 극히 낮고, 다공성층의 에칭율의 선택율은 105이상이므로, 비다공성층의 막두께 감소는 작게되어 이들의 에칭량은 실제적으로 무시할 수 있다(대략 수십옹스트론).
즉, Si산화막위에 두께 0.1㎛의 단결정Si층이 형성된다. 이렇게 형성된 단결정Si층의 막두께를 전표면에 대해 100개점에서 측정한바, 막두께의 균일성은 101nm±3nm이었다.
또한, 이것을 수소내 1100℃에서 1시간동안 애닐링하고, 표면거칠음을 원자력현미경으로 평가한 바, 50㎛평방영역에서의 루트평균평방거칠음은 대략 0.2nm으로, 이것은 상용적으로 구입할 수 있는 Si웨이퍼와 동등하다. 투과형전자현미경으로 단면을 관측한 결과, 새로운 결정결함이 Si층내에 도입되어 있지 않음을 확인할 수 있고, 따라서, 우수한 결정성이 유지된다.
동시에, 제 1기판측위에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과산화수소의 혼합용액으로 교반하여 선택적으로 에칭처리한다. 단결정Si는 에칭되는 것없이 남아있게되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화 다공성Si층이 선택에칭되어 완전히 제거된다. 연마후, 제 1기판을 이때의 제 2기판으로서 공정에 도입할 수 있다.
[실시예 17]
두께가 62㎛이고 비저항이 0.01Ω·㎝인 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판을 제조하고, HF용액으로 양면양극처리를 행한다. 양극처리용조건은 다음과 같다. 양면양극처리는 각각 11분씩 면대면으로 행한다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11×2(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판을 산소분위기 400℃에서 1시간동안 산화시킨다. 산화는 열적으로 산화된 막이 다공성Si의 기공의 내벽을 덮게 만든다. 단결정Si는 CVD(화학증착)법에 의해 각각의 다공성Si층에 두께 0.15㎛로 에피탁셜성장한다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 각각의 에피탁셜Si층표면에 대해 열산화로 100nm의 SiO2층을 형성한다.
SiO2층표면은, 별도로 제작된, SiO2층이 500nm로 형성되어 있는 2개의 Si기판(제 2기판)의 각표면과 접하여 놓이게 된다. 표면접촉후, 결합웨이퍼의 양면위의 100nm의 SiO2층과 에피탁셜 Si층을 에칭하여 제거함으로서, 다공성Si의 모서리를 노출시킨다.
결합웨이퍼를 1000℃에서 피로산화하면, 다공성Si층에 있어서 1시간후에 3개의 기판으로 완전히 분할되고, 분할된 표면을 관찰하면, 중심부는 거의 대부분 원상태대로 남아있는 반면, 웨이퍼측면의 다공성Si는 SiO2로 변화되어 있다.
그후, 제 2기판측에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과 산화수소의 혼합용액으로 교반하여 선택에칭하면, 단결정Si는 에칭되지 않은채로 남아있게 되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거된다.
에칭제에 의한 비다공성Si단결정의 에칭율은 극히 낮고, 다공성층의 에칭율의 선택율은 105이상이므로, 비다공성층의 막두께 감소는 작게되어 이들의 에칭량은 실제적으로 무시할 수 있다(대략 수십옹스트론).
즉, Si산화막위에 두께 0.1㎛의 단결정Si층이 형성된다. 이렇게 형성된 단결정Si층의 막두께를 전표면에 대해 100개점에서 측정한바. 막두께의 균일성은 101nm±3nm이었다.
또한, 이것을 수소내 1100℃에서 1시간동안 애닐링하고, 표면거칠음을 원자력현미경으로 평가한 바, 50㎛평방영역에서의 루트평균평방거칠음은 대략 0.2nm으로, 이것은 상용적으로 구입할 수 있는 Si웨이퍼와 동등하다. 투과형전자현미경으로 단면을 관측한 결과, 새로운 결정결함이 Si층내에 도입되어 있지 않음을 확인할 수 있고, 따라서, 우수한 결정성이 유지된다.
동시에, 제 1기판측위에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과산화수소의 혼합용액으로 교반하여 선택적으로 에칭처리한다. 단결정Si는 에칭되는 것없이 남아있게되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화 다공성Si층이 선택에칭되어 완전히 제거된다. 연마후, 제 1기판을 이때의 제 2기판중의 하나로서 공정에 도입할 수 있다.
[실시예 18]
두께가 62㎛이고 비저항이 10Ω·cm이고, 열산화에 의해 표면에 100nm의 SiO2층이 형성되어 있는, p형 또는 n형 6인치 직경의 제 1(100)단결정Si기판을 제조한다. 주요면에 100KeV의 가속전압을 인가하면서, 헬륨이온을 1×1017/㎠로 주입한다. 그 결과, 헬륨기포에 의해 표면아래 0.5㎛근처깊이에서 다공성구조가 형성된다.
SiO2층표면은, 별도로 제작된, SiO2층이 500nm로 형성되어 있는 Si기판(제 2기판)표면과 접하여 놓이게 된다. 표면과 접촉한 후, 결합웨이퍼의 양표면위의 100nm의 SiO2층과 에피탁셜Si층을 에칭제거함으로서, 다공성Si의 모서리를 노출시킨다.
결합웨이퍼를 1000℃에서 피로산화하면, 다공성Si층에 있어서 1시간후에 2개의 기판으로 완전히 분할되고, 분할된 표면을 관찰하면, 중심부는 거의 대부분 원상태대로 남아있는 반면, 웨이퍼측면의 다공성Si는 SiO2로 변화되어 있다.
그후, 제 2기판측에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과산화수소의 혼합용액으로 교반하여 선택에칭하면, 단결정Si는 에칭되지 않은채로 남아있게 되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거된다.
에칭제에 의한 비다공성Si단결정의 에칭율은 극히 낮고, 다공성층의 에칭율의 선택율은 105이상이므로, 비다공성층의 막두께 감소는 작게되어 이들의 에칭량은 실제적으로 무시할 수 있다(대략 수십옹스트론).
즉, Si산화막위에 두께 0.5㎛의 단결정Si층이 형성된다. 이렇게 형성된 단결정Si층의 막두께를 전표면에 대해 100개점에서 측정한바. 막두게의 균일성은 ±3%이내이다.
또한, 이것을 수소내 1100℃에서 1시간동안 애닐링하고, 표면거칠음을 원자력현미경으로 평가한 바, 50㎛평방영역에서의 루트평균평방거칠음은 대략 0.2nm으로, 이것은 상용적으로 구입할 수 있는 Si웨이퍼와 동등하다. 투과형전자현미경으로 단면을 관측한 결과, 새로운 결정결함이 Si층내에 도입되어 있지 않음을 확인할 수 있고, 따라서, 우수한 결정성이 유지된다.
[실시예 19]
두께가 62㎛이고 비저항이 0.01Ω·㎝인 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판을 제조하고, HF용액으로 양극처리를 행한다. 양극처리용조건은 다음과 같다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판을 산소분위기의 400℃에서 1시간동안 산화시킨다. 이 산화는 열적으로 산화된 막이 다공성Si의 기공의 내벽을 덮게 만든다. 단결정Si는 CVD(화학증착)법에 의해 다공성Si상에 두께 0.15㎛로 에피탁셜성장한다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 에피탁셜Si층표면에 대해 열산화로 100nm의 SiO2층을 형성한다.
SiO2층표면은, 별도로 제작된, SiO2층이 500nm로 형성되어 있는 Si기판(제 2기판)표면과 접하여 놓이게 되며, 그후, 펄스전압±500V, 사이클 100msec를 인가하여 결합강도를 보다 향상시킨다. 또한, 결합웨이퍼의 양쪽위의 100nm의 SiO2층과 에피탁셜Si층을 에칭제거함으로서 다공성Si의 모서리를 노출시킨다.
결합웨이퍼를 1000℃에서 피로산화하면, 다공성Si층에 있어서 1시간후에 2개의 기판으로 완전히 분할되고, 분할된 표면을 관찰하면, 중심부는 거의 대부분 원상태대로 남아있는 반면, 웨이퍼측면의 다공성Si는 SiO2로 변화되어 있다.
그후, 제 2기판측에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과 산화수소의 혼합용액으로 교반하여 선택에칭하면, 단결정Si는 에칭되지 않은채로 남아있게 되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거된다.
에칭제에 의한 비다공성Si단결정의 에칭율은 극히 낮고, 다공성층의 에칭율의 선택율은 105이상이므로, 비다공성층의 막두께 감소는 작게되어 이들의 에칭량은 실제적으로 무시할 수 있다(대략 수십옹스트론).
즉, Si산화막위에 두께 0.1㎛의 단결정Si층이 형성된다. 이렇게 형성된 단결정Si층의 막두께를 전표면에 대해 100개점에서 측정한바, 막두께의 균일성은 101nm±3nm이었다.
또한, 이것을 수소내 1100℃에서 1시간동안 애닐링하고, 표면거칠음을 원자력현미경으로 평가한 바, 50㎛평방영역에서의 루트평균평방거칠음은 대략 0.2nm으로, 이것은 상용적으로 구입할 수 있는 Si웨이퍼와 동등하다. 투과형전자현미경으로 단면을 관측한 결과, 새로운 결정결함이 Si층내에 도입되어 있지 않음을 확인할 수 있고, 따라서, 우수한 결정성이 유지된다.
동시에, 제 1기판측위에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과산화수소의 혼합용액으로 교반하여 선택적으로 에칭처리한다. 단결정Si는 에칭되는 것없이 남아있게되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화 다공성Si층이 선택에칭되어 완전히 제거된다. 즉, 단결정Si의 제 1기판을 다공성 층형성공정으로 다시 도입될 수 있다.
[실시예 20]
두께가 62㎛이고 비저항이 0.01Ω·㎝인 p형 또는 n형 6인치 직경의 제1(100)단결정Si기판을 제조하고, HF용액으로 양극처리를 행한다. 양극처리용조건은 다음과 같다.
전류밀도: 7(mA·cm-2)
양극처리용액: HF:H2O:C2H5OH=1:1:1
시간: 11(분)
다공성 Si의 두께: 12(㎛)
다공성: 15(%)
이 기판을 산소분위기의 400℃에서 1시간동안 산화시킨다. 이 산화는 열적으로 산화된 막이 다공성Si의 기공의 내벽을 덮게 만든다. 단결정Si는 CVD(화학증착)법에 의해 다공성Si상에 두께 0.15㎛로 에피탁셜성장한다. 성장조건은 다음과 같다.
소스가스: SiH2Cl2/H2
가스유속: 0.5/180ℓ/분
가스압: 80Torr
온도: 950℃
성장율: 0.3㎛/분
또한, 에피탁셜Si층표면에 대해 열산화로 100nm의 SiO2층을 형성한다.
SiO2층표면은, 별도로 제작된, SiO2층이 500nm로 형성되어 있는 Si기판(제 2기판)표면과 접하여 놓이게 된다. 다음, 결합강도를 보다 향상시키기 위해 결합기판에 대해 수직으로 실온에서 1000kg/㎠의 압력을 인가한다. 또한, 결합웨이퍼의 양면의 100nm의 SiO2층과 에피탁셜Si층을 에칭제거함으로서 다공성Si의 모서리를 노출시킨다.
결합웨이퍼를 1000℃에서 피로산화하면, 다공성Si층에 있어서 0.8시간후에 2개의 기판으로 완전히 분할되고, 분할된 표면을 관찰하면, 중심부는 거의 대부분 원상태대로 남아있는 반면, 웨이퍼측면의 다공성Si는 SiO2로 변화되어 있다.
그후, 제 2기판측에 남아있는 다공성Si와 산화다공성Si층을 49%불산과 30%과 산화수소의 혼합용액으로 교반하여 선택에칭하면, 단결정Si는 에칭되지 않은채로 남아있게 되고, 에칭정지재료로서 단결정Si에 의해 다공성Si와 산화다공성Si층은 선택적으로 에칭되어 완전히 제거된다.
에칭제에 의한 비다공성Si단결정의 에칭율은 극히 낮고, 다공성층의 에칭율의 선택율은 105이상이므로, 비다공성층의 막두께 감소는 작게되어 이들의 에칭량은 실제적으로 무시할 수 있다(대략 수십옹스트론).
즉, Si산화막위에 두께 0.1㎛의 단결정Si층이 형성된다. 이렇게 형성된 단결정Si층의 막두께를 전표면에 대해 100개점에서 측정한바, 막두께의 균일성은 101nm±3nm이었다.
또한, 이것을 수소내 1100℃에서 1시간동안 애닐링하고, 표면거칠음을 원자력현미경으로 평가한 바, 50㎛평방영역에서의 루트평균평방거칠음은 대략 0.2nm으로, 이것은 상용적으로 구입할 수 있는 Si웨이퍼와 동등하다.
투과형전자현미경으로 단면을 관측한 결과, 새로운 결정결함이 Si층내에 도입되어 있지 않음을 확인할 수 있고, 따라서, 우수한 결정성이 유지된다.
상술한 각 실시예에 있어서, 다공성Si상의 에피탁셜성장은 MBE법, 스퍼터법, 액상성장법 등을 포함하는 각종방법뿐만 아니라, 제한되지 않는 CVD법에 의해 행할 수 있다. 또한, 다공성Si의 선택에칭용액은 40%불산과 30%과산화수소의 혼합용액에만 한정되지는 않아, 불산과 알콜(에틸알콜, 이소프로필알콜, 등)의 혼합용액, 완충된 불산과 과산화수소의 혼합용액, 또는 완충된 불산과 알콜의 혼합용액을 사용할 수도 있다. 또, 다공성Si는, 거대한 표면적에 의해 불산, 질산 및 아세트산의 혼합용액으로 선택에칭할 수 있고, 혼합액의 혼합비는 임의에 따라 적의 설정될 수 있다.
또한, 다른 공정은, 상술한 실시예에 기재한 조건에 한정되는 것없이 각종조건하에 행할 수 있다.

Claims (25)

  1. 다공성Si층을 통해 비다공성박막의 적어도 1층이 형성되어 있는 Si기판인 제 1기판의 주요면을 제 2기판의 주요면에 결합하는 공정; 상기 제 1기판과 상기 제 2기판으로 이루어진 결합기판의 측면에 상기 다공성Si층을 노출하는 공정; 상기 다공성Si층내의 상기 결합기판을 상기 결합기판을 산화시켜서 분할하는 공정; 및 상기 다공성Si층내 상기 결합기판의 분할로 분리된 제 2기판위의 다공성Si와 산화다공성Si층을 제거하는 공정으로 이루어진 반도체기판의 제조방법.
  2. 다공성Si층을 통해 비다공성박막의 적어도 1층이 형성되어 있고, 상기 다공성Si층이 이들의 측면에서 노출되어 있는 Si기판인 제 1기판의 주요면을 제 2기판의 주요면에 결합하는 공정; 상기 제 1기판과 상기 제 2기판으로 이루어진 결합기판을 산화시켜 상기 다공성Si층내 상기 결합기판을 분할하는 공정; 및 상기 다공성Si층내 상기 결합기판의 분할로 분리된 상기 제 2기판위의 다공성Si와 산화다공성Si층을 제거하는 공정으로 이루어진 반도체기판의 제조방법.
  3. 제1항 또는 제2항에 있어서, 다공성Si층의 상기 분할로 분리된 제 1기판상의 다공성Si와 산화다공성Si층을 제거한 후, 상기 제1기판용 원료로서 제 1기판을 결합전에 다시 사용하는 것을 특징으로 하는 반도체기판의 제조방법.
  4. 제1항 또는 제2항에 있어서, 다공성Si층의 상기 분할로 분리된 제 1기판상의 다공성Si와 산화다공성Si층을 제거한 후, 상기 제 2기판용 원료로서 제 1기판을 결합전에 다시 사용하는 것을 특징으로 하는 반도체기판의 제조방법.
  5. 제1항 또는 제2항에 있어서, 적어도 하나의 비다공성박막층을, 다공성Si층을 통해, 상기 2개의 주표면의 각각에 상기 제 1기판과 상기 제 2기판이 결합해 있는 2개의 주표면각각에 형성하는 것을 특징으로 하는 반도체기판의 제조방법.
  6. 제1항 또는 제2항에 있어서, 상기 비다공성박막은 단결정Si층인 것을 특징으로 하는 반도체기판의 제조방법.
  7. 제1항 또는 제2항에 있어서, 상기 비다공성박막은 산화된 Si층과 단결정Si층으로 이루어진 것을 특징으로 하는 반도체기판의 제조방법.
  8. 제1항 또는 제2항에 있어서, 상기 비다공성박막은 단결정화합물반도체층인 것을 특징으로 하는 반도체기판의 제조방법.
  9. 제1항 또는 제2항에 있어서, 상기 제 2기판은 Si기판인 것을 특징으로 하는 반도체기판의 제조방법.
  10. 제1항 또는 제2항에 있어서, 상기 제 2기판은, 산화된 Si막이 결합되는 주표면상에 적어도 형성되어 있는 Si기판인 것을 특징으로 하는 반도체기판의 제조방법.
  11. 제1항 또는 제2항에 있어서, 상기 제 2기판은 광투명기판인 것을 특징으로 하는 반도체기판의 제조방법.
  12. 제5항에 있어서, 상기 제 1기판의 2개의 주표면에 각각 결합된 상기 제 2기판은, Si기판, 결합되는 주표면에 적어도 산화된 Si막이 형성되어 있는 Si기판 및 광투명기판에서 선택된 것인 것을 특징으로 하는 반도체기판의 제조방법.
  13. 제12항에 있어서, 상기 제 1기판의 한쪽주표면에 결합된 제 2기판과 이들의 다른 주표면에 결합된 제 2기판은 각각 서로 다른 재료로 이루어진 것을 특징으로 하는 반도체기판의 제조방법.
  14. 제1항 또는 제2항에 있어서, 제 2기판의 주표면이 덮여있는 방향으로의 플래트닝공정을 상기 다공성Si와 산화다공성Si층을 제거한 후에 행하는 것을 특징으로 하는 반도체기판의 제조방법.
  15. 제14항에 있어서, 상기 표면플래트닝공정은 수소를 함유하는 분위기에서 애닐링인 것 특징으로 하는 반도체기판의 제조방법.
  16. 제1항 또는 제2항에 있어서, 상기 다공성Si와 산화다공성Si층의 제거는, 불산, 불산, 완충된 불산에 적어도 하나의 알콜 및 과산화수소용액을 첨가한 혼합용액, 및 완충된 불산에 적어도 하나의 알콜 및 과산화수소용액을 첨가한 혼합용액중의 하나에 담금으로서 선택적으로 행하는 것을 특징으로 하는 반도체기판의 제조방법.
  17. 제8항에 있어서, 상기 다공성Si와 산화다공성Si층의 제거는, 화합물반도체에 대해 다공성Si의 에칭율이 빠른 에칭제로 다공성Si를 선택적으로 화학에칭함으로서 행하는 것을 특징으로 하는 반도체기판의 제조방법.
  18. 제1항 또는 제2항에 있어서, 상기 다공성Si와 산화다공성Si층의 제거는 스톱퍼로서 상기 비다공성박막을 사용하여 층을 연마함으로서 행하는 것을 특징으로 하는 반도체기판의 제조방법.
  19. 제1항 또는 제2항에 있어서, 상기 제 1기판의 상기 제 2기판의 결합은 기판을 서로 밀착시키는 것을 특징으로 하는 반도체기판의 제조방법.
  20. 제1항 또는 제2항에 있어서, 상기 제 1기판과 상기 제 2기판의 결합은 양극결합프레스, 애닐링, 이들의 조합에서 선택된 방법으로 행하는 것을 특징으로 하는 반도체기판의 제조방법.
  21. 제1항 또는 제2항에 있어서, 다공성Si층위의 비다공성박막의 형성은, Si기판을 양극처리하여 다공성Si를 형성하고, 그후, 상기 다공성Si상에 비다공성박막을 형성하여 행하는 것을 특징으로 하는 반도체기판의 제조방법.
  22. 제1항 또는 제2항에 있어서, 다공성Si층위의 비다공성박막의 형성은, 희가스, 수소 및 질소의 적어도 하나의 원소의 이온을 Si기판에 주입하여 이들 표면에서 일정깊이로 다공성층을 형성하는 것에 의해 행하는 것을 특징으로 하는 반도체 기판의 제조방법.
  23. 제1항 또는 제2항에 있어서, 다공성Si층위의 비다공성박막의 형성은, Si기판을 양극처리하여 다공성Si층을 형성하고, 그후, 상기 다공성Si층위에 비다공성박막을 형성한 다음, 비다공성박막을 통하여 희가스, 수소, 질소의 적어도 하나의 원소의 이온을 상기 다공성Si층에 주입하여 상기 다공성Si층에서 이들의 투사범위를 지니도록 행하는 것을 특징으로 하는 반도체기판의 제조방법.
  24. 제21항에 있어서, 상기 양극처리는 HF용액에서 행하는 것을 특징으로 하는 반도체기판의 제조방법.
  25. 제1항 또는 제2항에 있어서, 상기 결합기판의 산화전에, Si보다 열팽창계수가 적은 재료의 층을 상기 결합기판의 외부표면의 적어도 하나에 형성하는 것을 특징으로 하는 반도체기판의 제조방법.
KR1019970006613A 1996-02-28 1997-02-28 반도체기판의 제조방법 KR100238571B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-41709 1996-02-28
JP04170996A JP3293736B2 (ja) 1996-02-28 1996-02-28 半導体基板の作製方法および貼り合わせ基体

Publications (2)

Publication Number Publication Date
KR970063766A KR970063766A (ko) 1997-09-12
KR100238571B1 true KR100238571B1 (ko) 2000-01-15

Family

ID=12615961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006613A KR100238571B1 (ko) 1996-02-28 1997-02-28 반도체기판의 제조방법

Country Status (8)

Country Link
US (3) US6294478B1 (ko)
EP (1) EP0793263A3 (ko)
JP (1) JP3293736B2 (ko)
KR (1) KR100238571B1 (ko)
CN (1) CN1135601C (ko)
CA (1) CA2198552C (ko)
SG (1) SG55280A1 (ko)
TW (1) TW333711B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150053914A (ko) * 2012-09-10 2015-05-19 소이텍 층의 분리 방법

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6326280B1 (en) 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
CA2220600C (en) * 1996-11-15 2002-02-12 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
SG63832A1 (en) 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
SG68035A1 (en) 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US8835282B2 (en) * 1997-05-12 2014-09-16 Silicon Genesis Corporation Controlled process and resulting device
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
EP0995227A4 (en) * 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
US6155909A (en) 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
SG71182A1 (en) 1997-12-26 2000-03-21 Canon Kk Substrate processing apparatus substrate support apparatus substrate processing method and substrate manufacturing method
SG70141A1 (en) 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
SG71903A1 (en) * 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6540861B2 (en) 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6391743B1 (en) 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
FR2794893B1 (fr) * 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
AU781761B2 (en) * 2000-03-09 2005-06-09 Interuniversitair Micro-Elektronica Centrum (Imec) Method for the formation and lift-off of porous silicon layers
US6964732B2 (en) * 2000-03-09 2005-11-15 Interuniversitair Microelektronica Centrum (Imec) Method and apparatus for continuous formation and lift-off of porous silicon layers
US6519543B1 (en) * 2000-05-09 2003-02-11 Agere Systems Inc. Calibration method for quantitative elemental analysis
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6602757B2 (en) * 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
WO2003001583A2 (en) * 2001-06-22 2003-01-03 Memc Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
JP2003017668A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US6812116B2 (en) * 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
JP4153325B2 (ja) * 2003-02-13 2008-09-24 株式会社ディスコ 半導体ウエーハの加工方法
US20040245571A1 (en) * 2003-02-13 2004-12-09 Zhiyuan Cheng Semiconductor-on-insulator article and method of making same
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857155B1 (fr) 2003-07-01 2005-10-21 St Microelectronics Sa Procede de fabrication de couches contraintes de silicium ou d'un alliage de silicium-germanium
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
WO2005013355A1 (en) * 2003-08-04 2005-02-10 S.O.I.Tec Silicon On Insulator Technologies Method of detaching a semiconductor layer
JP2005064188A (ja) 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
US8475693B2 (en) * 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
WO2005078083A1 (en) * 2004-02-04 2005-08-25 California Institute Of Technology Ultra-smooth microfabricated pores on a planar substrate for integrated patch-clamping
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP2006032785A (ja) * 2004-07-20 2006-02-02 Sumco Corp Ｓｏｉ基板の製造方法及びｓｏｉ基板
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
WO2008134637A1 (en) * 2007-04-27 2008-11-06 Board Of Regents Of The University Of Texas System Porous particles and methods of making thereof
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
KR102549916B1 (ko) 2008-07-10 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010153488A (ja) * 2008-12-24 2010-07-08 Rohm Co Ltd Ｓｏｉウエハの製造方法およびｓｏｉウエハ
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
TWI589042B (zh) * 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
US9000442B2 (en) * 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
TW201210058A (en) * 2010-05-12 2012-03-01 Applied Materials Inc Method of manufacturing crystalline silicon solar cells using epitaxial deposition
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
CN103904125A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN104143496B (zh) * 2013-05-08 2016-12-28 中国科学院上海高等研究院 一种基于层转移的晶硅薄膜的制备方法
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
DE102016107557A1 (de) * 2016-04-22 2017-10-26 Nexwafe Gmbh Siliziumwafer für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
US10461021B2 (en) 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation
FR3093715B1 (fr) * 2019-03-15 2021-03-05 Soitec Silicon On Insulator Dispositif de maintien pour un ensemble à fracturer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0688048A3 (en) 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1043768B1 (en) 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
EP0757377B1 (en) * 1995-08-02 2003-04-09 Canon Kabushiki Kaisha Semiconductor substrate and fabrication method for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150053914A (ko) * 2012-09-10 2015-05-19 소이텍 층의 분리 방법
KR102053793B1 (ko) * 2012-09-10 2019-12-06 소이텍 층의 분리 방법

Also Published As

Publication number Publication date
CN1135601C (zh) 2004-01-21
JPH09237884A (ja) 1997-09-09
US20010053607A1 (en) 2001-12-20
KR970063766A (ko) 1997-09-12
EP0793263A3 (en) 1998-07-08
EP0793263A2 (en) 1997-09-03
TW333711B (en) 1998-06-11
CA2198552A1 (en) 1997-08-28
CA2198552C (en) 2002-03-26
US6350702B2 (en) 2002-02-26
JP3293736B2 (ja) 2002-06-17
US6294478B1 (en) 2001-09-25
CN1169025A (zh) 1997-12-31
US20010024876A1 (en) 2001-09-27
SG55280A1 (en) 1998-12-21

Similar Documents

Publication Publication Date Title
KR100238571B1 (ko) 반도체기판의 제조방법
KR100265539B1 (ko) 기판 및 그 제작방법
KR100348514B1 (ko) 반도체기판 및 그 제조방법
US6143628A (en) Semiconductor substrate and method of manufacturing the same
US20030087503A1 (en) Process for production of semiconductor substrate
US6054363A (en) Method of manufacturing semiconductor article
KR100282111B1 (ko) 반도체물품의 제조방법
EP0843344A1 (en) Process for transferring a semiconductor layer using silicon on insulator (SOI) technology
KR100279756B1 (ko) 반도체 물품의 제조방법
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JP3293767B2 (ja) 半導体部材の製造方法
JP3754818B2 (ja) 半導体基板の作製方法
JP2002118242A (ja) 半導体部材の製造方法
JP3293766B2 (ja) 半導体部材の製造方法
JP2002289818A (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee