JP2006032785A - Soi基板の製造方法及びsoi基板 - Google Patents
Soi基板の製造方法及びsoi基板 Download PDFInfo
- Publication number
- JP2006032785A JP2006032785A JP2004211821A JP2004211821A JP2006032785A JP 2006032785 A JP2006032785 A JP 2006032785A JP 2004211821 A JP2004211821 A JP 2004211821A JP 2004211821 A JP2004211821 A JP 2004211821A JP 2006032785 A JP2006032785 A JP 2006032785A
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- argon
- layer
- silicon
- roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【解決手段】 シリコン基板1に酸素イオンを注入した後、酸素を含む不活性ガス雰囲気中で熱処理を行なってシリコン基板中に埋め込み酸化膜7を形成するSOI基板の製造方法であり、不活性ガスは、アルゴンと窒素とを含み、アルゴンと窒素との合計流量に対する窒素の流量が1%以上50%未満でアルゴンと窒素とを混合したものである。
【選択図】図1
Description
3 酸素の高濃度層
5 アモルファス層
7 BOX層
9 SOI層
11 シリコン支持体
13 SIMOXウェーハ
15 表面酸化膜
Claims (7)
- シリコン基板に酸素イオンを注入した後、酸素を含む不活性ガス雰囲気中で熱処理を行なって前記シリコン基板中に埋め込み酸化膜を形成するSOI基板の製造方法であり、
前記不活性ガスは、アルゴンと窒素とを含むことを特徴とするSOI基板の製造方法。 - 前記不活性ガスは、アルゴンと窒素との合計流量に対する窒素の流量が1%以上50%未満でアルゴンと窒素とを混合したものであることを特徴とする請求項1に記載のSOI基板の製造方法。
- 前記不活性ガスは、アルゴンと窒素との合計流量に対する窒素の流量が20%以上40%以下でアルゴンと窒素とを混合したものであることを特徴とする請求項1に記載のSOI基板の製造方法。
- 前記不活性ガスは、アルゴンと窒素との合計流量に対する窒素の流量が1%以上40%未満でアルゴンと窒素とを混合したものであることを特徴とする請求項1に記載のSOI基板の製造方法。
- 前記不活性ガスは、アルゴンと窒素との合計流量に対する窒素の流量が20%以上30%以下でアルゴンと窒素とを混合したものであることを特徴とする請求項1に記載のSOI基板の製造方法。
- シリコン支持体層、該シリコン支持体層の一面側に設けられた埋め込み酸化膜からなる絶縁層、及び、該絶縁層の前記シリコン支持体層側と反対側に設けられたシリコン層を備えたSOI基板であり、
前記シリコン層表面の1μm角の測定領域のラフネスがRMS値で2Å以下であることを特徴とするSOI基板。 - シリコン支持体層、該シリコン支持体層の一面側に設けられた埋め込み酸化膜からなる絶縁層、及び、該絶縁層の前記シリコン支持体層側と反対側に設けられたシリコン層を備えたSOI基板であり、
前記シリコン層表面及び該シリコン層と絶縁層との界面の1μm角の測定領域のラフネスが、各々、RMS値で2Å以下であることを特徴とするSOI基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004211821A JP2006032785A (ja) | 2004-07-20 | 2004-07-20 | Soi基板の製造方法及びsoi基板 |
US11/700,469 US20070128838A1 (en) | 2004-07-20 | 2007-01-30 | Method for producing SOI substrate and SOI substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004211821A JP2006032785A (ja) | 2004-07-20 | 2004-07-20 | Soi基板の製造方法及びsoi基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006032785A true JP2006032785A (ja) | 2006-02-02 |
Family
ID=35898742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004211821A Pending JP2006032785A (ja) | 2004-07-20 | 2004-07-20 | Soi基板の製造方法及びsoi基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070128838A1 (ja) |
JP (1) | JP2006032785A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5061489B2 (ja) * | 2006-04-05 | 2012-10-31 | 株式会社Sumco | Simoxウェーハの製造方法 |
US7648868B2 (en) * | 2007-10-31 | 2010-01-19 | International Business Machines Corporation | Metal-gated MOSFET devices having scaled gate stack thickness |
JP2010062452A (ja) * | 2008-09-05 | 2010-03-18 | Sumco Corp | 半導体基板の製造方法 |
US9224892B2 (en) * | 2009-12-21 | 2015-12-29 | Ppg Industries Ohio, Inc. | Silicon thin film solar cell having improved haze and methods of making the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102448A (ja) * | 1994-09-30 | 1996-04-16 | Nippon Steel Corp | 半導体基板の製造方法 |
JP2001257351A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Soi基板の製造方法およびsoi基板 |
US5930643A (en) * | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
US6486037B2 (en) * | 1997-12-22 | 2002-11-26 | International Business Machines Corporation | Control of buried oxide quality in low dose SIMOX |
US6417078B1 (en) * | 2000-05-03 | 2002-07-09 | Ibis Technology Corporation | Implantation process using sub-stoichiometric, oxygen doses at different energies |
TWI256076B (en) * | 2001-04-11 | 2006-06-01 | Memc Electronic Materials | Control of thermal donor formation in high resistivity CZ silicon |
US6495429B1 (en) * | 2002-01-23 | 2002-12-17 | International Business Machines Corporation | Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing |
-
2004
- 2004-07-20 JP JP2004211821A patent/JP2006032785A/ja active Pending
-
2007
- 2007-01-30 US US11/700,469 patent/US20070128838A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102448A (ja) * | 1994-09-30 | 1996-04-16 | Nippon Steel Corp | 半導体基板の製造方法 |
JP2001257351A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070128838A1 (en) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1279194B1 (en) | Implantation process using sub-stoichiometric, oxygen doses at different energies | |
US6281138B1 (en) | System and method for forming a uniform thin gate oxide layer | |
JP2007335867A (ja) | ヘテロ構造内で空孔拡散を制限する方法 | |
JP2007194336A (ja) | 半導体ウェーハの製造方法 | |
EP1705698A2 (en) | Method of fabricating strained silicon on an SOI substrate | |
JP2004363592A (ja) | 十分に格子緩和された高品質SiGeオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造 | |
CN100418194C (zh) | Soi晶片的制造方法及soi晶片 | |
WO2001082346A1 (fr) | Procede de fabrication d'un materiau en silicium sur isolant (soi) | |
KR101623968B1 (ko) | 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
JP3204855B2 (ja) | 半導体基板の製造方法 | |
US6602757B2 (en) | Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI | |
JP2007005563A (ja) | Simoxウェーハの製造方法 | |
JP2007208023A (ja) | Simoxウェーハの製造方法 | |
JP5194508B2 (ja) | Soiウエーハの製造方法 | |
US7560363B2 (en) | Manufacturing method for SIMOX substrate | |
JP2006032785A (ja) | Soi基板の製造方法及びsoi基板 | |
US20060228492A1 (en) | Method for manufacturing SIMOX wafer | |
US6967376B2 (en) | Divot reduction in SIMOX layers | |
KR20030019631A (ko) | Soi 기판 | |
JP3995286B2 (ja) | Simox基板の製造方法 | |
JP4075602B2 (ja) | Simoxウェーハの製造方法及びsimoxウェーハ | |
EP1852908A1 (en) | Implantation process using sub-stoichiometric, oxygen doses at diferent energies | |
JPH1079356A (ja) | 半導体基板の製造方法 | |
JPH08316444A (ja) | 半導体多層材料及びその製造方法 | |
KR20010027009A (ko) | 퍼펙트 풀리 디플레션 사이목스 웨이퍼의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |