JP2004103946A - 基板及びその製造方法 - Google Patents

基板及びその製造方法 Download PDF

Info

Publication number
JP2004103946A
JP2004103946A JP2002265782A JP2002265782A JP2004103946A JP 2004103946 A JP2004103946 A JP 2004103946A JP 2002265782 A JP2002265782 A JP 2002265782A JP 2002265782 A JP2002265782 A JP 2002265782A JP 2004103946 A JP2004103946 A JP 2004103946A
Authority
JP
Japan
Prior art keywords
substrate
layer
single crystal
semiconductor layer
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002265782A
Other languages
English (en)
Inventor
Nobuhiko Sato
佐藤　信彦
Kiyobumi Sakaguchi
坂口　清文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002265782A priority Critical patent/JP2004103946A/ja
Priority to TW092124373A priority patent/TW200406893A/zh
Priority to EP03020007A priority patent/EP1398825A3/en
Priority to US10/654,022 priority patent/US20040048091A1/en
Publication of JP2004103946A publication Critical patent/JP2004103946A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component

Abstract

【課題】内部に絶縁層を有し、その上に半導体層を有する基板を製造するための新規かつ有用な基板及びその製造方法を提供する。
【解決手段】表面に半導体領域と絶縁領域とを有する第１基板１０を形成する工程と、第１基板１０を単結晶半導体層１５で被覆する工程と、を含み、前記被覆工程では、まず前記半導体領域上に単結晶半導体１５を縦方向に成長させ、次いで単結晶半導体１５を横方向にも成長させて、基板を作製する。
【選択図】　図１Ｆ

Description

【０００１】
【発明の属する技術分野】
本発明は、基板及びその製造方法に係り、特に、内部に部分的な絶縁層を有する基板及びその製造方法に関する。
【従来の技術】
ＳＯＩ構造は、ロジック回路に用いられるＣＭＯＳＦＥＴ等のデバイスの高速化・低消費電力化を実現しうる構造として、多くの研究報告がなされている。しかし、これらのＳＯＩ構造は、ＤＲＡＭ、アナログＩＣ、パワーＩＣ等の形成に適した構造であるとは必ずしもいえない。例えば、ＤＲＡＭは、リーク電流の低減・データ保持特性の確保などから、絶縁層で基板と絶縁された領域（以下「ＳＯＩ領域」という。）ではなく、基板と絶縁されていないバルクシリコンの領域（以下「非ＳＯＩ領域」という。）に形成されることが望まれるからである。また、アナログＩＣ、パワーＩＣ等も、ＳＯＩ領域に形成されるよりもむしろ、非ＳＯＩ領域に形成されることが好ましい場合がある。
【０００２】
そこで、単結晶層が絶縁層上に形成されたＳＯＩ領域と、非ＳＯＩ領域とが混在する構造（以下「部分ＳＯＩ構造」という。）が提案されている。この部分ＳＯＩ構造によって、ロジック回路と、ＤＲＡＭ、アナログＩＣ或いはパワーＩＣとの混載等が可能となり、電子システムに必要な回路群の１チップ化が実現されうる。
【０００３】
しかしながら、部分ＳＯＩ構造が微細プロセスに用いられる場合、露光精度の悪化等が問題となりうる。例えば、ゲート長が微細なＣＭＯＳトランジスタプロセスでは、短波長光を用いてパターンを露光するため、焦点深度が浅く、半導体基板上のＳＯＩ領域と非ＳＯＩ領域との間に高低差がある場合、露光精度が悪化する。すなわち、例えば、ＳＯＩ基板において、単にＳＯＩ層、ＢＯＸ層を除去し、基板を露出させただけの部分ＳＯＩ構造は、ＳＯＩ領域と非ＳＯＩ領域との間の高低差が大きいため、微細プロセスには適用されない。
【０００４】
これに対し、特開平１１−１７００１号では、半導体基材上に形成されたＳＯＩ構造において、部分的に、ＳＯＩ層ならびに埋め込み絶縁層を除去し、かかる除去領域にエピタキシャル成長により単結晶層を成長させることによって、ＳＯＩ領域と非ＳＯＩ領域との間の高低差を解消している。しかし、この方法では、エピタキシャル成長工程時に、ＳＯＩ領域に絶縁膜等の皮膜を形成し、ＳＯＩ層上へのエピタキシャル成長を防止する必要がある。また、この方法は、異物等により皮膜上に不均一部分が生じると、エピタキシャル成長工程中に単結晶核がＳＯＩ層上に形成されてしまい、単結晶核の除去が必要となるという問題点がある。更に、この方法は、エピタキシャル成長工程前に皮膜を形成し、エピタキシャル成長工程後に皮膜を除去する工程が必要となり、プロセス工程数が複雑化するという問題点がある。
【０００５】
また、特許第２７９４７０２号公報では、はり合わせ法を用いたＳＯＩ基板の形成方法が開示されている。これは、ＳＯＩ部の絶縁膜直下に多結晶シリコンを有する半導体装置の製造方法に関する。しかし、この方法は、製造される最終基板において、元々の基板部分をデバイスを形成すべき部分として用いているため、その厚さが極めて厚く、一般的なＳＯＩ基板の優位性を享受できないという問題点がある。また、この方法により処理される基板は、単結晶層と多結晶層とが混在した表面を有するため、この表面を単に研磨するだけでは十分に平滑化されず、はり合わせ後の結合基板の強度が弱いという問題点がある。
【０００６】
【特許文献１】
特開平１１−１７００１号公報
【特許文献２】
特許第２７９４７０２号公報
【課題が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものであり、例えば、内部に絶縁層を有し、その上に半導体層を有する基板を製造するための新規かつ有用な基板及びその製造方法を提供する。
【０００７】
【課題を解決するための手段】
本発明の第１の側面は、基板の製造方法に係り、表面に半導体領域と絶縁領域とを有する第１基板を形成する工程と、前記第１基板を単結晶半導体層で被覆する工程と、を含み、前記被覆工程では、まず前記半導体領域上に単結晶半導体を縦方向に成長させ、次いで該単結晶半導体を横方向にも成長させることを特徴とする。
【０００８】
本発明の好適な実施の形態によれば、前記第１基板を形成する工程は、前記第１基板の内部に分離層を形成する工程を含み、前記方法は、前記単結晶半導体層が被覆された前記第１基板に第２基板を結合させて結合基板を作製する工程と、前記結合基板を前記分離層の部分で分割する工程と、を更に含むことが好ましい。
【０００９】
本発明の好適な実施の形態によれば、前記結合工程の前に、前記第１基板上の前記単結晶半導体層を平坦化する工程を更に含むことが好ましい。
【００１０】
本発明の第２の側面は、基板に係り、請求項１乃至請求項３のいずれか１項に記載の製造方法により製造され得る。
【００１１】
本発明の第３の側面は、基板に係り、基板に結合された第１単結晶半導体層と、前記第１単結晶半導体層に埋め込まれた部分的な絶縁層と、前記第１単結晶半導体層及び前記部分的な絶縁層の上に配置された第２半導体層と、を備えることを特徴とする。
【００１２】
本発明の好適な実施の形態によれば、前記第１単結晶半導体層は、前記第２半導体層からエピタキシャル成長して形成されたことが好ましい。
【００１３】
本発明の好適な実施の形態によれば、前記第１単結晶半導体層は、前記第２半導体層とは面方位及び面内方位の少なくとも一方の結晶方位が異なることが好ましい。
【００１４】
本発明の好適な実施の形態によれば、前記第１単結晶半導体層と前記基板との間には、結晶欠陥が導入されていることが好ましい。
【００１５】
本発明の好適な実施の形態によれば、前記第１単結晶半導体層は、前記絶縁膜近傍に結晶欠陥を有することが好ましい。
【００１６】
本発明の好適な実施の形態によれば、前記基板は、シリコンを含むことが好ましい。
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
（第１の実施形態）
図１Ａ〜図１Ｊは、本発明の好適な実施の形態に係る基板製造方法を説明するための図である。図１Ａに示す工程では、単結晶シリコン基板（シード基板）１１を準備し、次いで、図１Ｂに示す工程では、単結晶シリコン基板（シード基板）１１の表面に分離層１２を形成する。この分離層としては、例えば、単結晶シリコン基板１１の表面を陽極化成することにより形成することができる多孔質層が好適である。陽極化成は、例えば、フッ化水素酸を含む電解液中に陽極及び陰極を配置し、それらの電極の間に単結晶シリコン基板１１を配置し、それらの電極間に電流を流すことにより実施することができる。多孔質層は、互いに多孔度が異なる２以上の層で構成されてもよい。例えば、多層構造の多孔質層は、単結晶シリコン基板１１に印加する電流の電流密度を変化することによって作成される。すなわち、低電流密度で単結晶シリコン基板１１の表面から１層目の分離層（多孔質層）１２ｂを形成した後、電流密度を増大させて２層目の分離層（多孔質層）１２ａを形成することができる。なお、本発明において、分離層１２は、単層又は多層の多孔質シリコン、或いは、水素・Ｈｅ等をイオン注入した層、若しくは、格子定数の異なる単結晶層を積層した層等のいずれであってもよい。
【００１７】
図１Ｃに示す工程では、分離層１２上にエピタキシャル成長法により単結晶シリコン層１３を形成する。ここで、エピタキシャル成長法によれば、良質の単結晶シリコン層１３を形成することができる。
【００１８】
図１Ｄに示す工程では、単結晶シリコン層１３上に絶縁層としての酸化膜１４を形成する。酸化膜１４は、例えば熱酸化法により形成することができ、熱酸化法によれば、良質の酸化膜を形成することができる。本発明の好適な実施の形態に係る酸化膜の形成方法は、熱酸化法に限られない。例えば、酸化膜１４は、プラズマ酸化法や気相化学堆積（ＣＶＤ）法等で形成されてもよい。また、酸化膜１４の代わりに、他の絶縁材料を用いて絶縁層を形成してもよい。
【００１９】
図１Ｅに示す工程では、部分的な酸化膜１４’が、例えば、図１Ｄの酸化膜１４上にレジストを塗布した後に、リソグラフィ工程によりこれをパタニングして開口部を形成し、該開口部の底に露出している酸化膜１４をＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ　Ｅｔｃｈｉｎｇ）法等のドライエッチング又は薬液等のウェットエッチング等でエッチングすることにより単結晶シリコン層１３上に形成される。ここで、部分的な酸化膜とは、少なくとも一部の領域において単結晶シリコン層１３が露出するように形成された酸化膜をいう。
【００２０】
図１Ｆに示す工程では、単結晶シリコン層１３表面の部分的な酸化膜１４’（絶縁領域）の間に露出した単結晶シリコン層（半導体領域）１３上に、選択的に単結晶シリコン層（単結晶半導体層）１５を成長させて、単結晶シリコン基板１１上の部分的な酸化膜１４’を被覆する。図５（ａ）〜（ｃ）は、単結晶シリコン層１５の成長の様子を模式的に示す図である。このように基板全面を被覆するような単結晶シリコン層１５は（図５（ｃ）を参照）、まず露出した単結晶シリコン層１３上に単結晶シリコンを縦方向にエピタキシャル成長させ（図５（ａ）を参照）、次いで横方向にもエピタキシャル成長させることによって（図５（ｂ）を参照）、形成することができる。
【００２１】
なお、単結晶シリコンを縦方向にエピタキシャル成長させるとは、単結晶シリコン層を全体として主に縦方向へエピタキシャル成長させることを意味する。原子レベルでは、シリコン原子は、縦方向以外の方向で基板上の他のシリコンと結合しうるからである。同様に、単結晶シリコンを横方向にエピタキシャル成長させるとは、単結晶シリコン層を全体として主に横方向へエピタキシャル成長させることを意味する。また、横方向へのエピタキシャル成長と縦方向へのエピタキシャル成長との間の成長速度の関係は特に問わないが、横方向へのエピタキシャル成長の速度が少なくとも０でないことが重要である。また、縦方向へエピタキシャル成長させる場合、酸化膜上での核形成を抑制することも重要である。
【００２２】
単結晶シリコン上にのみ選択的にエピタキシャル成長させる方法としては、例えば、ＣＶＤ法、スパッタ法、ＬＰＥ法、固相成長法等がある。例えば、ＣＶＤ法の場合は、１０００℃で３分間プリベークした後、９００℃、８０Ｔｏｒｒの条件下で、ＳｉＨ２Ｃｌ２、ＨＣｌ、Ｈ２のガスをそれぞれ０．５３、１．２、１８０（ｌｉｔｔｅｒ／ｍｉｎ）ずつ、或いは、ＳｉＨ２Ｃｌ２、ＨＣｌ、Ｈ２のガスをぞれぞれ０．２、０．４、２２（ｌｉｔｔｅｒ／ｍｉｎ）ずつ流すのが好ましいが、本発明は、この条件に限定されるわけではない。上記のようにＨＣｌを添加することで、部分的な酸化膜１４’上へのシリコン核の形成を抑制し、露出した単結晶シリコン層１３の上に選択的にエピタキシャル成長することができる。この条件のままシリコンをエピタキシャル成長させると、単結晶シリコンが部分的な酸化膜１４’上へも横方向成長して、部分的な酸化膜１４’を被覆する。部分的な酸化膜１４’を被覆するためには、部分的な酸化膜１４’の領域は小さい方が好ましい。例えば、部分的な酸化膜１４’は、少なくともその幅はＳＯＩトランジスタ１個程度であり、単結晶シリコン層１５が容易に部分的な酸化膜１４’を被覆できるように設定されることが望ましい。
【００２３】
なお、上記のような単結晶シリコンの選択成長後、単結晶シリコン層１５表面を研削、研磨して平坦化させてもよい（図２を参照）。この場合は、必ずしも分離層１２を予め形成する必要はない。また、単結晶シリコン層１５表面が平坦でない状態で単結晶シリコン層１５の選択成長を終了させ、後述のはり合わせ工程時に、図３に示すように、部分的な酸化膜１４’直下に未接合部１６を形成し、単結晶シリコン層１５と後述の第２基板２０との間に、結晶欠陥としての金属汚染のゲッタリングサイトを形成してもよい。更に、単結晶シリコン層１５の選択成長時に、図４に示すように部分的な酸化膜１４’上のラテラルエピ層に欠陥１７を導入して、金属汚染のゲッタリングサイトとしてもよい。
【００２４】
図１Ｇに示す工程では、図１Ｆに示す第１基板１０の表面（単結晶シリコン層１５が露出している面）に第２基板（ハンドル基板）２０を結合させて、結合基板（はり合わせ基板）３０を形成する。第２基板２０としては、典型的には、単結晶シリコン基板又はその表面に絶縁膜（例えば、酸化膜等）を形成した基板を採用することができる。しかしながら、第２基板２０は、それ以外の基板、例えば、絶縁性基板（例えば、ガラス基板等）であってもよい。なお、ここでは、図１Ｇに示す構造を有する基板を便宜上第１基板と呼んでいるが、図１Ａ〜図１Ｆに示す構造を含む基板を第１基板と呼んでもよい。
【００２５】
図１Ｈに示す工程では、結合基板３０を分離層１２の部分で切断することにより２枚の基板に分割する。典型的には、１層目の分離層（多孔質層）１２ａと２層目の分離層（多孔質層）１２ｂとを分離することによって結合基板３０を分割する。この分割は、例えば、流体を使って行うことができる。流体を使う方法としては、例えば、流体（液体又は気体）の噴流を形成してこれを分離層１２に打ち込む方法や、流体の静圧を利用する方法等が好適である。前者の方法において、流体として水を利用する方法は、ウォータージェット法と呼ばれる。更に、上記の分割は、例えば、結合基板３０に熱処理を施すことによっても実施することができる。このような熱処理による分割は、分離層１２としてイオン注入層を形成した場合に特に有効である。更に、上記の分割は、例えば、固体の楔等の部材を分離層１２に挿入することによっても実施することができる。
【００２６】
ここで、上記のような分割方法の他、結合基板３０をその裏面（露出面）から研削、研磨し、絶縁層１４’上に所定厚の単結晶シリコン層を残す研削・研磨方法を採用してもよい。なお、この場合、必ずしも分離層１２を予め形成する必要はない。
【００２７】
図１Ｉに示す工程では、第２基板２０の単結晶シリコン層１３上に残っている分離層１２ｃをエッチング液等を使って除去する。このとき、単結晶シリコン層１３をエッチングストップ層として利用すればよい。その後、必要に応じて、水素アニール工程、研磨工程等の平坦化工程を実施して基板表面を平坦化してもよい。
【００２８】
このようにして、図１Ｊに示すように、第２基板２０上に結合された単結晶シリコン層１５と、単結晶シリコン層１５に埋め込まれた部分的な酸化膜１４’と、単結晶シリコン層１５及び部分的な酸化膜１４’の上に配置された単結晶シリコン層１３とを備える基板を作製することができる。
【００２９】
以上説明したように、本発明の好適な実施形態によれば、ＳＯＩ領域（絶縁領域）及び非ＳＯＩ領域（半導体領域）の上面が平坦である部分ＳＯＩ構造を形成することができる。その結果、ＳＯＩ領域と非ＳＯＩ領域との間に高低差（凹凸等）を生じることがなく、例えば、短波長光による微細パターンのパタニング時に、露光面が焦点深度外に外れることがないという利点がある。
【００３０】
また、はり合わせ時に絶縁膜直下に未接合部を形成することにより、金属汚染のゲッタリングサイトを形成することができる。絶縁膜上のラテラルエピ層に欠陥を導入すれば、金属汚染のゲッタリングサイトとすることができる。成長した選択エピ層の表面を平坦化した場合には、研磨せずにはりあわせることが可能である。また、基板表面が単結晶で被覆されているため、表面のマイクロラフネスを抑制することが可能であり、結果として、はりあわせ基板とのはり合わせ強度が強いという利点がある。
【００３１】
［実施例］
以下、本発明の好適な実施例を挙げる。
【００３２】
（実施例１）
まず、比抵抗０．０１〜０．０２Ω・ｃｍのＰ型又はＮ型の第１の単結晶シリコン基板１１を準備した（図１Ａに示す工程に相当）。
【００３３】
次いで、第１の単結晶シリコン基板１１を陽極化成溶液中において陽極化成して、分離層１２としての多孔質シリコン層を形成した。陽極化成条件は、以下の通りであった。
【００３４】
電流密度：７（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１１（分）
多孔質シリコンの厚み：１２（μｍ）
ここで、電流密度や、陽極化成溶液の濃度は、形成すべき分離層（多孔質シリコン層）１２の厚さや構造等に応じて適宜変更し得る。電流密度は、０〜７００ｍＡ／ｃｍ２の範囲が好ましく、陽極化成溶液の濃度は、１：１０：１０〜１：０：０の範囲が好ましい。
【００３５】
多孔質シリコン層は、その上に高品質のエピタキシャルシリコン層を形成するため、及び、分離層として機能させるために有用である。なお、第１基板と第２基板とを結合させて結合基板を作製した後に、結合基板を研削して第１基板の部分を除去する場合には、多孔質シリコン層を分離層として使用する必要はない。
【００３６】
陽極化成溶液は、ＨＦ含有液であればよく、エタノールを含まなくてもよい。しかしながら、エタノールは、基板表面から発生する気泡を除去するために有効であるので、陽極化成溶液に添加することが好ましい。このような気泡の除去機能を有する薬品としては、エタノールの他、例えば、メチルアルコール、イソプロピルアルコール等の他のアルコール類や、界面活性剤を挙げることができる。また、これらの薬品を添加する代わりに、超音波等の振動で気泡を基板表面から脱離させることも有効である。
【００３７】
多孔質シリコン層の厚さは、上記の例に限られず、例えば、数百μｍ〜０．１μｍ程度の範囲で良好な結果を得ることができる。
【００３８】
次いで、陽極化成後の基板を酸素雰囲気中４００℃で１時間にわたって酸化させた。この酸化工程により多孔質シリコン層の孔の内壁は熱酸化膜で覆われた。
【００３９】
次いで、多孔質シリコン層上にＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により０．３μｍ厚の単結晶シリコン層１３をエピタキシャル成長させた（図１Ｃに示す工程に相当）。成長条件は、以下の通りであった。
【００４０】
ソースガス：ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量：０．５／１８０　ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
なお、この成長条件は、要求される単結晶シリコン層１３の仕様に応じて適宜変更可能である。
【００４１】
ここで、エピタキシャル成長工程に先立って、エピタキシャル装置内において水素雰囲気中で基板をベークして、及び／又は、エピタキシャル装置内の基板に極少量のシリコンソースを供給して、多孔質シリコン層の表面の孔を埋めて基板を平滑化してもよい。このような付加的な工程を実施することにより、多孔質シリコン層上に、欠陥密度が非常に少ない（１０４ｃｍ−２以下）エピタキシャル層を形成することができた。
【００４２】
次いで、エピタキシャルシリコン層１３の表面に熱酸化法により２００ｎｍ厚の酸化膜１４を形成した（図１Ｄに示す工程に相当）。
【００４３】
次いで、酸化膜上にマスク材（ＳｉＮ等が好適）を堆積して、その上に更にレジストを塗布し、非ＳＯＩ領域（あるいは絶縁膜上のシリコン層が厚く形成された厚ＳＯＩ領域）とする領域に開口が形成されるように、これらを順にパタニングした。なお、ここでは、第１基板と第２基板とを結合させる結合法（例えば、ＥＬＴＲＡＮ法（ＥＬＴＲＡＮは、登録商標））を用いるので、パタニングは、正常なパターンの鏡像が形成されるように行う必要が有る。
【００４４】
ここで、酸化膜１４上にマスク材を堆積しない場合には、酸化膜１４上にレジストを塗布しこれをパタニングしてレジストパターンを形成し、その後、レジストパターンの開口部を通して酸化膜１４をエッチングして、エピタキシャルシリコン層１３を露出させる。
【００４５】
一方、酸化膜１４上にマスク材を堆積する場合には、その上にレジストを塗布しこれをパターンしてレジストパターンを形成し、その後、レジストパターンの開口部を通してマスク材をエッチングして、マスク材をパタニングする。次いで、マスク材の開口部を通して、エピタキシャルシリコン層１３が露出するまで酸化膜１４をエッチングして、酸化膜をパタニングする。その際、必要に応じて、マスク材のパタニングの後、酸化膜１４のパタニングの前にレジストを剥離してもよい。
【００４６】
レジスト及びマスク材を除去すると、部分的にエピタキシャルシリコン層１３が表出した基板が得られた。
【００４７】
次いで、再度エピタキシャル成長工程を実施することにより、まずエピタキシャルシリコン層１３の露出したエピタキシャルシリコン層１３上に単結晶半導体層１５を縦方向に成長させ、次いで単結晶半導体層１５を横方向にも成長させ、絶縁層としての部分的な酸化膜１４’を被覆した（図１Ｆに示す工程に相当）。例えば、単結晶半導体層１５をＣＶＤ法で形成する場合は、１０００℃で３分間プリベークした後、９００℃、８０Ｔｏｒｒの条件下で、ＳｉＨ２Ｃｌ２、ＨＣｌ、Ｈ２のガスをそれぞれ０．５３、１．２、１８０（ｌｉｔｔｅｒ／ｍｉｎ）ずつ、或いは、ＳｉＨ２Ｃｌ２、ＨＣｌ、Ｈ２のガスをぞれぞれ０．２、０．４、２２（ｌｉｔｔｅｒ／ｍｉｎ）ずつ流すのが好ましいが、本発明は、この条件に限定されるわけではない。上記のようにＨＣｌを添加することで、部分的な酸化膜１４’上へのシリコン核の形成を抑制し、露出したエピタキシャルシリコン層１３の上に選択的にエピタキシャル成長することができる。この条件のままシリコンをエピタキシャル成長させると、単結晶シリコンが部分的な酸化膜１４’上へも横方向成長して、部分的な酸化膜１４’を被覆する。部分的な酸化膜１４’を被覆するためには、部分的な酸化膜１４’の領域は小さい方が好ましい。例えば、部分的な酸化膜１４’は、少なくともその幅はＳＯＩトランジスタ１個程度であり、単結晶半導体層１５が容易に部分的な酸化膜１４’を被覆できるように設定されることが望ましい。ここで、単結晶半導体層１５の厚さは、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。
【００４８】
次いで、第１基板１０の表面と別に用意した第２のシリコン基板２０の表面とを重ね合わせ、接触させた後、窒素雰囲気あるいは酸化雰囲気中において温度１１００℃で１時間の熱処理をし、第１基板１０と第２基板２０との結合強度を向上させた（図１Ｇに示す工程に相当）。これにより、結合基板３０が得られた。ここで、基板を重ね合わせる工程の前に、基板の表面を研磨して第２半導体層１５の膜厚を減少させてもよい。この研磨工程として、ＣＭＰ工程を実施してもよい。ここで、研磨工程における研磨ダメージを除去するために洗浄工程及び／又はエッチング工程を更に実施してもよい。
【００４９】
次いで、結合基板３０の周辺部の隙間（２枚の基板１０、２０のベベリングで構成された隙間）に向けて、結合基板３０の結合界面に平行な方向に、ウォータージェット装置の０．１ｍｍのノズルから５００ｋｇｆ／ｃｍ２の圧力で高圧の純水を噴射して、結合基板３０を分離層１２の部分で切断し、結合基板３０を２枚の基板に分割した（図１Ｈに示す工程に相当）。ここで、純水の圧力は、例えば、数十〜１０００ｋｇｆ／ｃｍ２であることが好ましい。
【００５０】
この分割工程では、（１）ノズルから噴射される純水で構成される噴流（ジェット）がベベリングで構成された隙間に沿って移動するようにノズルを走査してもよいし、
（２）結合基板をウエハホルダで挟んで保持しながら自転させ、結合基板の全外周にわたってベベリングで構成された隙間に純水が注入されるようにしてもよいし、
（３）上記の（１）及び（２）を併用していもよい。
【００５１】
その結果、元々第１基板１０に形成されていた部分的な酸化膜１４’、エピタキシャルシリコン層１３、１５、及び多孔質シリコン層１２の一部１２ｃが、第２基板２０側に移設された。第１基板１１の表面には多孔質シリコン層１２ａのみが残った。
【００５２】
結合基板をウォータージェット法で分割（分離）する代わりに、気体ジェットを利用してもよいし、結合基板の分離層に固体楔を挿入してもよいし、結合基板に引っ張り力やせん断力等の機械的な力を印加してもよいし、結合基板に超音波を印加してもよいし、他の方法を採用してもよい。
【００５３】
更には、結合基板を分割せずに、結合基板を構成する２枚の基板のうち第１基体１０の裏面側から多孔質シリコン層までを研削、研磨、エッチング等で除去し、多孔質シリコンの全面を表出させてもよい。
【００５４】
この際、
（１）結合基板の第１基板の露出面から多孔質シリコン層まで連続的に研削してもよいし、
（２）結合基板の第１基板の露出面から多孔質シリコン層の直前まで研削して、残りのバルクシリコンについては、ＲＩＥ等のドライエッチング又はウェットエッチングで除去してもよいし、
（３）結合基板の第１基板の露出面から多孔質シリコン層の直前まで研削して、残りのバルクシリコンについては、研磨で除去してもよい。
【００５５】
次いで、第２基板２０上の最表面に移設された多孔質シリコン層１２ｃを少なくとも４９％弗化水素酸と３０％過酸化水素水と水とが混合されたエッチング液で選択エッチングした（図１Ｊに示す工程に相当）。単結晶シリコン層１３はエッチングされずに残り、単結晶シリコン層１３をエッチングストップ材料として多孔質シリコン層１２ｃが選択エッチングされて完全に除去された。選択エッチングでは、循環装置を併せ持った装置で超音波をＯＮ／ＯＦＦさせるとともにウエハを回転させながらエッチングすると、エッチングの不均一な分布を面内及び基板間で抑制することができる。また、エッチング液にアルコールや界面活性剤を混ぜることにより、反応気泡が表面に付着することに起因するエッチングむらを抑制することができる。
【００５６】
非多孔質シリコン単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視することができる膜厚減少である。
【００５７】
以上の工程により、部分的な絶縁層１４’及びそれらの間の単結晶シリコン層１５の上に０．２μｍの厚みを持った単結晶シリコン層１３を有する半導体基板が得られた。ここで、多孔質シリコン１２ｃの選択エッチングによっても単結晶シリコン層１３には何ら変化はなかった。形成された単結晶シリコン層１３の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±４ｎｍであった。
【００５８】
透過電子顕微鏡による断面観察の結果、単結晶シリコン層１３には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【００５９】
更に、水素中で１１００℃で熱処理（水素アニール）を１時間行い、表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍであり、通常市販されているシリコンウエハと同等であった。
【００６０】
水素アニールの代わりに、ＣＭＰ等の研磨によっても表面平坦化を行ってもよい。
【００６１】
結合工程（はり合わせ工程）の前処理として、結合させる第１、第２基板のそれぞれの面の少なくとも一方にプラズマ処理を行うと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に処理された基板を水洗することが好ましい。
【００６２】
なお、分割工程では、複数の結合基板（はり合わせ基板）をその面方向に並べて配置し、ウォータージェット装置のノズルを該面方向に沿って走査することにより、複数の結合基板を連続的に分割させることも可能である。
【００６３】
更に、複数の結合基板をその面に垂直方向に並べてセットし、ウォータージェットのノズルにＸ−Ｙスキャンを持たせて、複数の結合に向けて順にウォータージェットを噴射し、複数の結合基板を自動で連続的に分割することも可能である。
【００６４】
単結晶シリコン層１３、結晶シリコン層１５は、シリコン（Ｓｉ）に代えて、例えば、ＳｉＧｅ、ＧａＡｓ、ＳｉＣ、Ｃ等で形成されてもよい。
【００６５】
第２基板２０としては、例えば、シリコン基板の他、石英、サファイア、セラミック、カーボン、ＳｉＣ等からなる基板を採用することもできる。
【００６６】
（実施例２）
この実施例は、実施例１の改良例であり、陽極化成条件を除いて実施例１と同様である。
【００６７】
この実施例では、準備した単結晶シリコン基板１１に対して、ＨＦ含有溶液中において、次の陽極化成条件に従って陽極化成を行った（図１Ｂに示す工程に相当）。
（第１の陽極化成条件）
（第１段階）
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１１（分）
多孔質シリコンの厚み：１３（μｍ）
（第２段階）、
電流密度：２２（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：２（分）
多孔質シリコンの厚み：３（μｍ）
或いは、
（第２の陽極化成条件）
（第１段階）
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：５（分）
多孔質シリコンの厚み：６（μｍ）
（第２段階）、
電流密度：３３（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１．３（分）
多孔質シリコンの厚み：３（μｍ）
第１段階の陽極化成で形成される第１多孔質シリコン層１２ｂは、その上に高品質のエピタキシャルシリコン層を形成させるために使用され、第２段階の陽極化成で第１多孔質シリコン層１２ｂの下に形成される第２多孔質シリコン１２ａは、分離層として使用される。なお、結合基板を研削して第１基板を除去する場合には、多孔質シリコン層は、分離層としては用いられない。
【００６８】
分離面（分離すべき面）を第１多孔質シリコン層１２ｂと第２多孔質シリコン層１２ａとの界面付近に制限することは、分離面の平坦化に効果があった。
【００６９】
（実施例３）
実施例１及び実施例２に挙げた各方法で製造した図１Ｊに示す構造を有する半導体基板の非ＳＯＩ領域に、トレンチキャパシタを有するＤＲＡＭを形成し、ＳＯＩ領域に、論理回路を含む他のデバイスを形成した。実施例１及び実施例２に挙げた方法は、結合法であるので、製造される半導体基板の表面が平坦である。したがって、露光工程において、露光ショットの全域が投影光学系の深度内に収まり、局所的な焦点ずれ（基板表面の凹凸に起因する焦点ずれ）は起こらなかった。非ＳＯＩ領域には、十分な厚さの単結晶シリコン層が形成されているので、トレンチキャパシタを形成する上で何ら障害がなかった。
【００７０】
なお、上記の半導体基板は、ＤＲＡＭを混載した集積回路以外の集積回路の形成にも有効である。
【００７１】
（その他）
単結晶半導体層を形成するためのエピタキシャル成長工程には、ＣＶＤ法、ＭＢＥ法、スパッタ法、液相成長法等の各種の成膜技術を適用することができる。
【００７２】
分割後に残留する分離層（多孔質層、イオン注入層等）の選択エッチング工程には、上記の４９％弗化水素酸と３０％過酸化水素水と水との混同液の他、他の種々のエッチング液（例えば、フッ化水素酸、硝酸、酢酸の混合液）を適用することができる。
【００７３】
【発明の効果】
本発明によれば、例えば、内部に絶縁層を有し、その上に半導体層を有する基板を製造するための新規かつ有用な基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１Ａ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｂ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｃ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｄ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｅ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｆ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｇ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｈ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｉ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｊ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図２】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図３】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図４】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図５】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【符号の説明】
１１　単結晶シリコン基板
１２　分離層
１３　単結晶シリコン層
１４　酸化膜
１４’　部分的な酸化膜
２０　第２基板
３０　結合基板

Claims (10)

  1. 基板の製造方法であって、
    表面に半導体領域と絶縁領域とを有する第１基板を形成する工程と、
    前記第１基板を単結晶半導体層で被覆する工程と、
    を含み、前記被覆工程では、まず前記半導体領域上に単結晶半導体を縦方向に成長させ、次いで該単結晶半導体を横方向にも成長させることを特徴とする基板の製造方法。
  2. 前記第１基板を形成する工程は、前記第１基板の内部に分離層を形成する工程を含み、
    前記方法は、
    前記単結晶半導体層が被覆された前記第１基板に第２基板を結合させて結合基板を作製する工程と、
    前記結合基板を前記分離層の部分で分割する工程と、
    を更に含むことを特徴とする請求項１に記載の基板の製造方法。
  3. 前記結合工程の前に、前記第１基板上の前記単結晶半導体層を平坦化する工程を更に含むことを特徴とする請求項２に記載の基板の製造方法。
  4. 請求項１乃至請求項３のいずれか１項に記載の製造方法により製造され得る基板。
  5. 基板に結合された第１単結晶半導体層と、
    前記第１単結晶半導体層に埋め込まれた部分的な絶縁層と、
    前記第１単結晶半導体層及び前記部分的な絶縁層の上に配置された第２半導体層と、
    を備えることを特徴とする基板。
  6. 前記第１単結晶半導体層は、前記第２半導体層からエピタキシャル成長して形成されたことを特徴とする請求項５に記載の基板。
  7. 前記第１単結晶半導体層は、前記第２半導体層とは面方位及び面内方位の少なくとも一方の結晶方位が異なることを特徴とする請求項６に記載の基板。
  8. 前記第１単結晶半導体層と前記基板との間には、結晶欠陥が導入されていることを特徴とする請求項７に記載の基板。
  9. 前記第１単結晶半導体層は、前記絶縁膜近傍に結晶欠陥を有することを特徴とする請求項５乃至請求項８のいずれか１項に記載の基板。
  10. 前記基板は、シリコンを含むことを特徴とする請求項５乃至請求項９のいずれか１項に記載の基板。
JP2002265782A 2002-09-11 2002-09-11 基板及びその製造方法 Withdrawn JP2004103946A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002265782A JP2004103946A (ja) 2002-09-11 2002-09-11 基板及びその製造方法
TW092124373A TW200406893A (en) 2002-09-11 2003-09-03 Substrate and manufacturing method therefor
EP03020007A EP1398825A3 (en) 2002-09-11 2003-09-03 Substrate and manufacturing method therefor
US10/654,022 US20040048091A1 (en) 2002-09-11 2003-09-04 Substrate and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002265782A JP2004103946A (ja) 2002-09-11 2002-09-11 基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004103946A true JP2004103946A (ja) 2004-04-02

Family

ID=31884783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002265782A Withdrawn JP2004103946A (ja) 2002-09-11 2002-09-11 基板及びその製造方法

Country Status (4)

Country Link
US (1) US20040048091A1 (ja)
EP (1) EP1398825A3 (ja)
JP (1) JP2004103946A (ja)
TW (1) TW200406893A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102204732B1 (ko) * 2019-11-11 2021-01-19 (주)더숨 Soi 기판 제조 방법
WO2021096114A1 (ko) * 2019-11-11 2021-05-20 (주)더숨 Soi 기판 제조 방법
KR20210072707A (ko) * 2019-12-09 2021-06-17 (주)더숨 부분 soi 기판 및 그 제조 방법
CN113345833A (zh) * 2020-03-03 2021-09-03 韩商则舒穆公司 多层soi衬底的制造方法及多层soi衬底

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US7060632B2 (en) * 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
FR2897982B1 (fr) * 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
FR2916302A1 (fr) * 2007-05-14 2008-11-21 Mhs Ind Soc Par Actions Simpli Procede de fabrication de substrat pour circuit integre, et substrat pour circuit integre
JP2009099598A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 半導体装置及びその製造方法
JP5505367B2 (ja) * 2011-05-11 2014-05-28 信越半導体株式会社 基板の一部に絶縁層を有する貼り合わせ基板の製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121112A (en) * 1905-08-29 2000-09-19 Canon Kabushiki Kaisha Fabrication method for semiconductor substrate
US3372063A (en) * 1964-12-22 1968-03-05 Hitachi Ltd Method for manufacturing at least one electrically isolated region of a semiconductive material
WO1981002948A1 (en) * 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
JPS6055148B2 (ja) * 1981-04-10 1985-12-03 三菱電機株式会社 工業用模様縫いミシン
JPS5861622A (ja) * 1981-10-09 1983-04-12 Hitachi Ltd 単結晶薄膜の製造方法
US4585493A (en) * 1984-06-26 1986-04-29 General Electric Company Grain-driven zone-melting of silicon films on insulating substrates
FR2571544B1 (fr) * 1984-10-05 1987-07-31 Haond Michel Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
US5086011A (en) * 1987-01-27 1992-02-04 Advanced Micro Devices, Inc. Process for producing thin single crystal silicon islands on insulator
US4851078A (en) * 1987-06-29 1989-07-25 Harris Corporation Dielectric isolation process using double wafer bonding
JPS6432622A (en) * 1987-07-28 1989-02-02 Mitsubishi Electric Corp Formation of soi film
US5138422A (en) * 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
JP2643262B2 (ja) * 1988-03-23 1997-08-20 日本電気株式会社 半導体装置の製造方法
FR2629636B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
NL8801981A (nl) * 1988-08-09 1990-03-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
FR2640428B1 (fr) * 1988-12-09 1992-10-30 Thomson Csf Procede de durcissement vis-a-vis des rayonnements ionisants de composants electroniques actifs, et composants durcis de grandes dimensions
DE69133004T2 (de) * 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
JP2690412B2 (ja) * 1991-06-11 1997-12-10 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05251292A (ja) * 1992-03-06 1993-09-28 Nec Corp 半導体装置の製造方法
US5258318A (en) * 1992-05-15 1993-11-02 International Business Machines Corporation Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
JPH07161936A (ja) * 1993-12-07 1995-06-23 Toshiba Corp 半導体記憶装置とその製造方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
CN1076861C (zh) * 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
US5944207A (en) * 1995-10-30 1999-08-31 Reidenbach; Bryan L. Bottle closure assembly
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
SG68035A1 (en) * 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US5894152A (en) * 1997-06-18 1999-04-13 International Business Machines Corporation SOI/bulk hybrid substrate and method of forming the same
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
KR100384343B1 (ko) * 1998-06-26 2003-05-16 미쯔비시 마테리알 실리콘 가부시끼가이샤 유전체 분리 웨이퍼 및 그 제조 방법
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
JP3555500B2 (ja) * 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
KR100356577B1 (ko) * 2000-03-30 2002-10-18 삼성전자 주식회사 에스오아이 기판과 그 제조방법 및 이를 이용한에스오아이 엠오에스에프이티
EP1193752A1 (en) * 2000-09-28 2002-04-03 Motorola, Inc. Method to form a localized silicon-on-insulator structure
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102204732B1 (ko) * 2019-11-11 2021-01-19 (주)더숨 Soi 기판 제조 방법
WO2021096114A1 (ko) * 2019-11-11 2021-05-20 (주)더숨 Soi 기판 제조 방법
KR20210072707A (ko) * 2019-12-09 2021-06-17 (주)더숨 부분 soi 기판 및 그 제조 방법
KR102466929B1 (ko) 2019-12-09 2022-11-16 주식회사 효산 부분 soi 기판 및 그 제조 방법
CN113345833A (zh) * 2020-03-03 2021-09-03 韩商则舒穆公司 多层soi衬底的制造方法及多层soi衬底
KR20210111488A (ko) * 2020-03-03 2021-09-13 (주)더숨 멀티 soi 기판 제조 방법 및 멀티 soi 기판
KR102546554B1 (ko) 2020-03-03 2023-06-23 주식회사 효산 멀티 soi 기판 제조 방법 및 멀티 soi 기판

Also Published As

Publication number Publication date
TW200406893A (en) 2004-05-01
EP1398825A2 (en) 2004-03-17
US20040048091A1 (en) 2004-03-11
EP1398825A3 (en) 2010-04-28

Similar Documents

Publication Publication Date Title
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
JP2004103946A (ja) 基板及びその製造方法
EP0554795B1 (en) Semiconductor device substrate and process for preparing the same
JP3250673B2 (ja) 半導体素子基体とその作製方法
US6569748B1 (en) Substrate and production method thereof
US6946354B2 (en) Substrate and manufacturing method therefor
US6468663B1 (en) Semiconductor substrate and process for producing the same
US20020081822A1 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
KR20060007428A (ko) 기판, 그 제조방법, 및 반도체 디바이스
JP2002134375A (ja) 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
JPH09237884A (ja) 半導体基板の作製方法
US6951796B2 (en) Substrate and manufacturing method therefor
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2901031B2 (ja) 半導体基材及びその作製方法
JP2910001B2 (ja) 半導体基材及びその作製方法
JPH05206422A (ja) 半導体装置及びその作製方法
JP2004103600A (ja) 基板及びその製造方法
JPH10326883A (ja) 基板及びその作製方法
JP2000188269A (ja) 部材の分離方法及び分離装置並びに基板の製造方法
JPH10200079A (ja) 半導体部材の製造方法および半導体部材
JP2004103602A (ja) 基板及びその製造方法
JPH05217994A (ja) 半導体基板の作製方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JP2004103601A (ja) 基板及びその製造方法
JP2004103801A (ja) 基板及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110