FR2916302A1 - Procede de fabrication de substrat pour circuit integre, et substrat pour circuit integre - Google Patents

Procede de fabrication de substrat pour circuit integre, et substrat pour circuit integre Download PDF

Info

Publication number
FR2916302A1
FR2916302A1 FR0755067A FR0755067A FR2916302A1 FR 2916302 A1 FR2916302 A1 FR 2916302A1 FR 0755067 A FR0755067 A FR 0755067A FR 0755067 A FR0755067 A FR 0755067A FR 2916302 A1 FR2916302 A1 FR 2916302A1
Authority
FR
France
Prior art keywords
substrate
silicon
layer
atoms
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0755067A
Other languages
English (en)
Inventor
Gerard Gadot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MHS IND SOC PAR ACTIONS SIMPLI
Original Assignee
MHS IND SOC PAR ACTIONS SIMPLI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MHS IND SOC PAR ACTIONS SIMPLI filed Critical MHS IND SOC PAR ACTIONS SIMPLI
Priority to FR0755067A priority Critical patent/FR2916302A1/fr
Publication of FR2916302A1 publication Critical patent/FR2916302A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention se rapporte à un procédé de fabrication de substrat, notamment pour circuit intégré, à partir d'un substrat de silicium, comprenant les étapes suivantes : (1)- on crée, sur le substrat de silicium (1), une couche d'oxyde isolante,- on élimine l'oxyde en certaines zones du substrat,caractérisé en ce qu'il comprend, en outre, l'étape de déposer une couche (2) de semi-conducteur par pulvérisation de semi-conducteur dans un plasma de gaz, la vitesse de dépôt des atomes étant inférieure à la vitesse d'homogénéisation de ces atomes entre eux. L'invention se rapporte également à un substrat.

Description

PROCEDE DE FABRICATION DE SUBSTRAT POUR CIRCUIT INTEGRE, ET SUBSTRAT POUR
CIRCUIT INTEGRE
La présente invention concerne un procédé de fabrication de substrat pour circuit intégré.
Un circuit intégré est un ensemble de composants électroniques sous forme miniaturisée, installés sur un substrat, et reliés entre eux par des liaisons électriques, sous forme d'interconnexions métalliques, par exemple en aluminium ou en cuivre. Ces composants électroniques sont, par exemple, des transistors, des diodes, des résistances, ou encore des condensateurs. Il existe deux grandes catégories de circuits intégrés, qui sont les circuits intégrés analogiques et les circuits intégrés numériques. Les substrats les plus couramment utilisés pour la réalisation de ces circuits sont des semi-conducteurs tels que le silicium, le germanium ou l'arséniure de gallium.
Le principe de fabrication d'un circuit intégré à substrat silicium est le suivant : - tout d'abord, on oxyde un substrat de silicium monocristallin, de manière à créer une couche d'oxyde isolant en surface, puis - on recouvre la couche isolante d'un vernis photosensible, sur lequel on transfère le dessin du circuit à former, à l'aide d'un masque, et -ensuite, par photogravure, on creuse l'oxyde de silicium aux endroits non protégés par le masque, et on dope le silicium au travers des zones creusées afin de le rendre conducteur .
Les composants sont ainsi directement intégrés sur le substrat de silicium. Toutefois, il est parfois avantageux d'installer certains composants, notamment des transistors, sur des structures de type Silicium sur Isolant, dite SOI, et non pas sur des structures silicium seul. En effet, l'utilisation d'un substrat SOI présente l'avantage, par rapport à l'utilisation d'un substrat Silicium, de permettre une meilleure isolation des transistors des circuits intégrés, puisque les courants de fuite sont faibles, ce qui se traduit par une consommation réduite d'énergie. Ce gain en isolation est dû, notamment, à la couche de diélectrique interposée entre un substrat support et la couche active en Silicium mono-cristallin. Ainsi, il a été proposé des circuits intégrés spécialisés, dans lesquels une couche isolante électriquement est introduite sous les transistors, en profondeur du silicium. Dans ces circuits spécialisés, l'intégralité du circuit intégré comporte une structure Silicium sur Isolant.
L'invention part de la constatation qu'il serait intéressant de pouvoir utiliser, dans un même circuit intégré, des composants installés sur des substrats silicium purs, et des composants installés sur des structures de type silicium sur isolant. En effet, ces différents substrats ne présentent pas les mêmes avantages ni les mêmes performances, et il peut donc être utile de pouvoir utiliser les deux.
Plusieurs techniques de fabrication de substrat silicium sur isolant sont connues dans l'état de l'art. La technologie SmartCut TM est devenue le standard de l'industrie pour réaliser des substrats SOI. Cette technique consiste à créer, par implantation d'hydrogène dans un substrat silicium mono-cristallin oxydé thermiquement en surface, une zone fragile. Le matériau ainsi constitué, ici appelé Substrat A, est associé par collage moléculaire sur un second substrat B préalablement oxydé thermiquement. Après clivage mécanique, facilité par la présence de la zone fragile dans le substrat A, un substrat SOI composé de trois couches (Si-SiO2-Si) est obtenu. Il est ensuite nécessaire d'amincir la couche superficielle de silicium, cette opération étant réalisée par un polissage mécano-chimique. Une autre technologie, connue sous le nom de SIMOX, consiste à implanter des ions oxygène O+ au coeur d'un substrat de silicium monocristallin, de manière à créer directement un empilement Silicium/Oxyde de silicium/Silicium. Les ions oxygène traversent donc la couche supérieure de substrat pour atteindre la couche isolante.
Ces technologies connues sont telles qu'il est impossible de délimiter des zones précises du substrat de silicium, devant recevoir la couche isolante. En conséquence, il n'est pas envisageable de créer des plaques hybrides, c'est à dire des plaques comportant à la fois des zones présentant une structure de type silicium sur isolant, dit SOI, et des zones présentant du silicium pur.
L'invention vise à remédier à cet inconvénient en proposant un procédé de fabrication tel qu'il permet de réaliser simultanément, sur une même couche, ces différentes zones, de manière à obtenir un substrat hybride. De manière plus précise, l'invention concerne un procédé de fabrication de substrat métallique, comprenant les étapes suivantes : - on crée, sur le substrat de silicium, une couche d'oxyde isolante, - on élimine l'oxyde en certaines zones du substrat, et le procédé est caractérisé en ce qu'il comprend, en outre, l'étape de déposer une couche de semi-conducteur par pulvérisation de semi-conducteur dans un plasma de gaz, la vitesse de dépôt des atomes étant inférieure à la vitesse d'homogénéisation de ces atomes entre eux. Cette couche de semi- conducteur est déposée sur la couche d'oxyde, et sur le silicium aux endroits où l'oxyde a été éliminé.
La vitesse d'homogénéisation des atomes correspond au temps nécessaire à des atomes déposés sur un substrat pour se réorganiser afin de créer une structure cristalline organisée. Donc, le fait d'utiliser une vitesse de dépôt des atomes inférieure à la vitesse d'homogénéisation des atomes entre eux signifie que les atomes sont déposés sur la couche suffisamment lentement pour qu'ils aient le temps de former la structure cristalline au fur et à mesure du dépôt. Cette vitesse de dépôt est, par exemple, comprise entre 2 à 10 nm/min.
Un tel procédé, du fait de cette vitesse de dépôt relativement lente, permet de réaliser une épitaxie à faible température, notamment entre 350 C et 500 C. Il est à noter que, dans l'état de l'art, notamment dans les procédés de type dépôt par vapeur chimique (CVD : Chemical Vapor Deposition), de telles épitaxies sont réalisées à des températures proches du point de fusion des métaux ou des semi-conducteurs, par exemple aux alentours de 1000 C. Au contraire, dans le procédé décrit ici, la température de dépôt est beaucoup plus faible, ce qui a pour conséquence de diviser par 30 ou 40 la vitesse de diffusion des dopants par rapport aux techniques existantes. En conséquence, les composants fabriqués présentent des jonctions électriques abruptes, quasiment sans défaut, et des couches homogènes. Ceci permet donc de fabriquer un substrat comportant des îlots d'oxyde de silicium parfaitement définis.
Par ailleurs dans l'état de l'art, les procédés d'épitaxie utilisés pour la fabrication de composant silicium sur silicium nécessitent, au préalable, un important nettoyage de la zone sur laquelle est déposé le silicium, pour retirer les couches atomiques créées naturellement lorsque le silicium est en contact avec un milieu contenant un oxydant, tel que l'oxygène contenu dans l'air. A cet effet, dans les procédés existants, on utilise un acide qui a un pouvoir de réduction de cet oxyde , par exemple du fluorure d'ammonium (FH). Ce nettoyage a pour conséquence d'éliminer tout oxyde qui serait présent sur le substrat sur lequel est effectué le dépôt. En conséquence, avec de tels procédés, il n'est pas envisageable de réaliser sur un même composant une homoépitaxie et une hétéroépitaxie. On rappelle ici que le terme homoépitaxie désigne le procédé par lequel on fait croître un élément sur un substrat de ce même élément, alors que dans le cas d'une hétéroépitaxie, le substrat est différent.
Dans le cadre de la présente invention, le procédé de fabrication de substrat est mis en oeuvre dans une enceinte à vide, typiquement dans une enceinte soumise à une pression de l'ordre de 10-8 bars, dans laquelle le substrat de silicium est porté à haute température pendant quelques secondes. Par exemple, le silicium est chauffé jusqu'à atteindre une température comprise entre 750 C à 900 C, et ce pendant une durée allant de 10 à 600 secondes. Le chauffage du silicium a pour effet d'évaporer les quelques couches atomiques d'oxyde de silicium présentes naturellement dans le substrat de silicium. En outre, puisque les dépôts sont effectués dans une enceinte à vide, le silicium n'est jamais en contact avec l'air, et il ne se recrée donc pas de couche atomique d'acide non souhaitable. En conséquence, il n'est pas nécessaire d'appliquer ensuite un nettoyage chimique qui risquerait d'éliminer l'oxyde déposé volontairement sur le substrat.
Dans une réalisation, pour obtenir la caractéristique selon laquelle la vitesse de dépôt des atomes est inférieure à la vitesse d'homogénéisation de ces mêmes atomes entre eux, on utilise la source de production du plasma contrôlée par des moyens différents de ceux utilisés pour le contrôle de la polarisation de la cible de semi-conducteur utilisée pour la pulvérisation plasma, notamment par une électrode différente de la cible ou du porte substrat. Ainsi, il y a un découplage entre, d'une part, la création des ions servant à la pulvérisation et, d'autre part, la polarisation de la cible, cette polarisation déterminant le rendement de pulvérisation. Ce découplage permet de faire varier la vitesse d'homogénéisation en envoyant sur la couche d'oxyde des ions polarisés d'une façon telle qu'ils perdent leur énergie cinétique à l'impact sur cette couche, permettant ainsi d'augmenter la mobilité des atomes déposés.
En ce qui concerne la création de la couche d'oxyde isolante, elle est, dans une réalisation, réalisée en chauffant le substrat de silicium en présence d'un mélange gazeux, par exemple un mélange à base de dioxygène. La température utilisée pour effectuer cette oxydation varie entre 500 et 1000 C. Ces valeurs peuvent varier légèrement.
Le fait que cet oxyde soit stable à 500 C permet de réaliser l'ensemble des étapes du procédé de fabrication dans une même enceinte, puisqu'il est possible de se placer à une température suffisamment basse pour réaliser une épitaxie telle que décrite précédemment. L'élimination de l'oxyde en certaines zones du substrat est, dans une réalisation, effectuée en utilisant une technique de photogravure.
Par ailleurs, afin de garantir une stabilisation de la couche de semi-conducteur déposée, le procédé comprend une étape de recuit. Un recuit est un procédé consistant à chauffer le substrat à une température élevée, le maintenir à cette température pendant une certaine durée, puis le refroidir. Ainsi, il y a une stabilisation de l'organisation cristalline de la couche de semi-conducteur déposée.
L'invention concerne également un substrat de silicium et une couche de semi-conducteur. Ce substrat est caractérisé en ce qu'il comprend une couche discontinue d'oxyde de silicium, la surface couverte par l'oxyde de silicium étant inférieure à la surface totale du substrat. Par couche discontinue, on entend une couche constituée de plusieurs zones séparées, non contiguës, et situées dans un même plan, parallèle au substrat de silicium et à la couche de semi-conducteur.
Dans une réalisation avantageuse de l'invention, la couche de semi-conducteur est une couche de silicium.
Selon les modes de réalisation, le substrat comprend en outre une ou plusieurs des caractéristiques additionnelles suivantes : - la couche discontinue d'oxyde de silicium est formée de zones de forme polygonale, -les zones d'oxyde de silicium ont une épaisseur comprise entre 1 nanomètre et 500 nanomètres. - les zones d'oxyde de silicium ont une longueur et/ou une largeur comprise entre une dizaine de nanomètres et quelques centaines de micromètres.
D'autres caractéristiques et avantages de l'invention apparaîtront avec la description de certains de ses modes de réalisation, cette description étant effectuée à titre non limitatif à l'aide des dessins sur lesquels : - la figure 1 représente une vue de dessus d'un substrat conforme à l'invention, et - la figure 2 représente une vue en coupe, de côté, d'un substrat conforme à l'invention.
Un substrat conforme à l'invention est composé d'un substrat de silicium 1, surmonté d'une couche de silicium épitaxié 2. Le substrat est caractérisé en ce qu'il comprend des zones discontinues 3 d'oxydes de silicium. Dans l'exemple montré sur ces figures, ces zones discontinues d'oxydes de silicium 3 sont de forme carrée et rectangulaire. Ainsi, un substrat selon l'invention est un substrat hybride, caractérisé en ce qu'il comprend, sur un même substrat initial de silicium, des zones 3 présentant une structure de type Silicium sur Isolant, dite SOI, et des zones présentant uniquement du silicium.
Il est alors possible d'utiliser ce substrat pour fabriquer un circuit intégré comportant à la fois des composants électroniques installés sur des zones silicium, tels que des condensateurs, et des composants électroniques installées sur des zones à structure SOI, telles que des condensateurs.

Claims (10)

REVENDICATIONS
1. Procédé de fabrication de substrat, notamment pour circuit intégré, à partir d'un substrat de silicium (1), comprenant les étapes suivantes : -on crée, sur le substrat de silicium (1), une couche d'oxyde isolante, -on élimine l'oxyde en certaines zones (5) du substrat, caractérisé en ce qu'il comprend, en outre, l'étape de déposer une couche (2) de semi-conducteur par pulvérisation de semi-conducteur dans un plasma de gaz, la vitesse de dépôt des atomes étant inférieure à la vitesse d'homogénéisation de ces atomes entre eux.
2. Procédé de fabrication de substrat selon la revendication 1, caractérisé en ce que les différentes étapes sont effectuées dans une enceinte à vide.
3. Procédé de fabrication de substrat selon la revendication 1 ou 2, caractérisé en ce que la création de la couche d'oxyde isolante est réalisée en chauffant le substrat de silicium en présence d'un mélange gazeux.
4. Procédé de fabrication de substrat selon l'une des revendications précédentes, caractérisé en ce que l'élimination de l'oxyde en certaines zones du substrat est effectuée en utilisant une technique de photogravure.
5. Procédé de fabrication de substrat selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre une étape de recuit, permettant une stabilisation de la couche de semi-conducteur déposée.
6. Substrat comprenant un substrat de silicium et une couche de semi-conducteur, caractérisé en ce qu'il comprend entre le substrat de silicium et à la couche de semi-conducteur, une couche discontinue d'oxyde de silicium, la surface couverte par l'oxyde de silicium étant inférieure à la surface totale du substrat.
7. Substrat selon la revendication 6, caractérisé en ce que la couche de semi-conducteur est une couche de silicium.
8. Substrat selon la revendication 6 ou 7, caractérisé en ce que la couche discontinue d'oxyde de silicium est formée de zones de forme polygonale.
9. Substrat selon la revendication 8, caractérisée en ce que les zones d'oxyde de silicium ont une épaisseur comprise entre 1 nanomètre et 500 nanomètres.
10.Substrat selon la revendication 8 ou 9, caractérisé en ce que les zones d'oxyde de silicium ont une longueur et/ou une largeur comprise entre une dizaine de nanomètres et une centaine de micromètres.
FR0755067A 2007-05-14 2007-05-14 Procede de fabrication de substrat pour circuit integre, et substrat pour circuit integre Pending FR2916302A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0755067A FR2916302A1 (fr) 2007-05-14 2007-05-14 Procede de fabrication de substrat pour circuit integre, et substrat pour circuit integre

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0755067A FR2916302A1 (fr) 2007-05-14 2007-05-14 Procede de fabrication de substrat pour circuit integre, et substrat pour circuit integre

Publications (1)

Publication Number Publication Date
FR2916302A1 true FR2916302A1 (fr) 2008-11-21

Family

ID=38974676

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0755067A Pending FR2916302A1 (fr) 2007-05-14 2007-05-14 Procede de fabrication de substrat pour circuit integre, et substrat pour circuit integre

Country Status (1)

Country Link
FR (1) FR2916302A1 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1398825A2 (fr) * 2002-09-11 2004-03-17 Canon Kabushiki Kaisha Substrat et procédé de fabrication de celui-ci

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1398825A2 (fr) * 2002-09-11 2004-03-17 Canon Kabushiki Kaisha Substrat et procédé de fabrication de celui-ci

Similar Documents

Publication Publication Date Title
FR2817395A1 (fr) Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2983342A1 (fr) Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
EP1938362A1 (fr) Procede de fabrication d'un element en couches minces
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
FR2925979A1 (fr) PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE
FR3014244A1 (fr) Procede ameliore de realisation d'un substrat semi-conducteur contraint sur isolant
EP4128328B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2896338A1 (fr) Procede de realisation d'une couche monocristalline sur une couche dielectrique
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR3104318A1 (fr) Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
FR2898215A1 (fr) Procede de fabrication d'un substrat par condensation germanium
WO2014174192A1 (fr) Procédé de fabrication d'une diode schottky sur un substrat en diamant
EP0122822B1 (fr) Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant
EP3531444A1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
WO2002029876A1 (fr) Procede de revelation de defauts cristallins et/ou de champs de contraintes a l'interface d'adhesion moleculaire de deux materiaux solides
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
EP1798761A2 (fr) Procédé de fabrication de composant comportant au moins une couche monocristalline sur un substrat
FR3085538A1 (fr) Tranche soi et son procede de production
FR2996679A1 (fr) Procede de depot d'une couche de tialn peu diffusive et grille isolee comprenant une telle couche
FR2916302A1 (fr) Procede de fabrication de substrat pour circuit integre, et substrat pour circuit integre
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
FR2844095A1 (fr) Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie
WO2024132750A1 (fr) Procédé de préparation d'une couche mince monodomaine en matériau ferroélectrique comprenant du lithium
WO2024022723A1 (fr) Procédé de préparation d'une couche mince monodomaine en matériau ferroélectrique comprenant du lithium
FR3063834A1 (fr) Procede de fabrication d'un dispositif semi-conducteur tridimensionnel