FR2933235A1 - Substrat bon marche et procede de fabrication associe - Google Patents
Substrat bon marche et procede de fabrication associe Download PDFInfo
- Publication number
- FR2933235A1 FR2933235A1 FR0803701A FR0803701A FR2933235A1 FR 2933235 A1 FR2933235 A1 FR 2933235A1 FR 0803701 A FR0803701 A FR 0803701A FR 0803701 A FR0803701 A FR 0803701A FR 2933235 A1 FR2933235 A1 FR 2933235A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- support
- intermediate layer
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24851—Intermediate layer is discontinuous or differential
Abstract
Cette invention concerne un substrat (1) comprenant un support (2) avec une surface présentant des trous superficiels (5a, 5b ; 9a, 9b), une couche intermédiaire (3) de matériau amorphe disposée sur ladite surface du support (2) et une couche supérieure (4) disposée sur la couche intermédiaire (3), dans lequel les trous superficiels (5a, 5b ; 9a, 9b) sont remplis par le matériau amorphe. Le procédé associé de fabrication du substrat (1) comprend les étapes consistant à déposer une couche intermédiaire (3) sur une surface à trous du support (2) pour remplir au moins partiellement les trous, recuire la couche intermédiaire (3), assembler une tranche donneuse (7) avec la couche intermédiaire (3) recuite pour former une structure intermédiaire (12), et réduire l'épaisseur du substrat donneur (7) pour former le substrat (1).
Description
Titre SUBSTRAT BON MARCHE ET PROCEDE DE FABRICATION ASSOCIE Contexte de l'invention
La présente invention concerne un substrat bon marché et la fabrication d'un tel substrat. Ce substrat trouve des applications en microélectronique, 10 optoélectronique, photovoltaïque et micromécanique. Plus précisément, le substrat de l'invention peut trouver des applications dans la microélectronique de haute puissance.
Etat de la technique 15 Des substrats manufacturés peuvent être fabriqués par des techniques connues, telles que la technologie Smart CutTM, ou les techniques de collage et de polissage/gravure en retrait. En général, ces techniques impliquent l'assemblage d'un support avec un substrat donneur pour former 20 uné structure temporaire, et la réduction de l'épaisseur du substrat donneur pour former le substrat final. Le substrat final comprend ainsi une couche supérieure relativement mince, constituée de l'épaisseur restante du substrat donneur aminci, sur un support relativement épais. Une couche intermédiaire, par exemple une couche isolante, peut être insérée entre la 25 couche supérieure et le support. Le substrat donneur et le support peuvent être composés de silicium, et la couche intermédiaire de dioxyde de silicium, pour former un substrat SOI (silicium sur isolant).
Les matériaux de départ, c.-à-d. le substrat donneur et le support, sont pour 30 beaucoup dans le coût du substrat final. Plus particulièrement, le substrat donneur, à partir duquel est élaborée la couche supérieure où des 15 dispositifs sont formés, est généralement choisi dans la qualité cristalline la plus élevée (et donc au coût le plus important), car les performances des dispositifs seraient détériorées par la présence de défauts cristallins.
Des stratégies ont donc été développées pour proposer une source bon marché de matériaux à intégrer dans un substrat final.
Comme premier exemple de ces stratégies de réduction des coûts, on citera le recyclage du substrat donneur dans le contexte particulier de la fabrication de substrats par la technologie Smart CutTM. Cette technologie englobe généralement les divers procédés de fabrication qui impliquent la formation d'un plan de clivage dans un substrat donneur par implantation d'ions légers, l'application d'un raidisseur au substrat donneur, et le clivage du substrat donneur au niveau du plan de clivage pour former une couche mince. Dans cette technologie, des techniques ont été développées pour recycler la tranche donneuse initiale et la réutiliser comme nouveau substrat donneur ou comme support, une fois la couche mince retirée.
Cependant, il a été observé que la qualité cristalline d'un substrat donneur se dégrade avec le nombre de recyclage et de réutilisations. Plus précisément, il a été observé que le nombre de défauts dans le substrat final, et en particulier des défauts dits de collage , est lié au taux de renouvellement du substrat donneur (c.-à-d. au nombre de fois qu'une tranche donneuse a été recyclée et réutilisée). Les défauts de collage sont des défauts survenant lors de la phase d'assemblage du substrat donneur et du support, et apparaissent dans le substrat final comme des zones où aucune couche supérieure n'a été transférée ou dans lesquelles la couche supérieure adhère mal au support. Les défauts de collage dans un substrat final peuvent être observés et détectés par des outils d'observation comme l'équipement KLA-TENCOR SP1 TM. En outre, des défauts de collage apparaissent chaque fois qu'un substrat donneur présentant un taux de renouvellement excessif est utilisé comme nouveau substrat donneur ou comme support.
Il existe donc une limite sur le nombre de fois, par exemple 5 ou 10, qu'un substrat donneur initial peut être recyclé pour être réutilisé comme substrat donneur ou comme support, afin de créer un substrat final avec une densité de défauts de collage acceptable, par exemple moins de 1 par cm2 ou moins de 0,1 par cm2, comme observé par SPI. Par conséquent, la réduction des coûts associée à une telle stratégie de recyclage est limitée.
Une deuxième approche pour réduire le coût du substrat final consiste à choisir un support de qualité dégradée (et donc de coût inférieur). Par exemple, il est possible de sélectionner un support qui a été élaboré dans des conditions de croissance qui augmentent le rendement de production, mais aboutissent à une qualité cristalline dégradée. Cette dégradation de la qualité cristalline peut être due à l'incorporation pendant la croissance de défauts cristallins tels que des structures COP (Crystal Originated Particles) ou des précipités d'oxygène. Les COP sont généralement définies comme des lacunes tétraédriques dans un cristal de silicium, avec des dimensions allant d'environ 10 nanomètres à quelques centaines de nanomètres. Le support pourrait même être choisi dans un matériau polycristallin plutôt que monocristallin. Comme le support ne joue généralement pas un rôle actif dans le substrat final et le fonctionnement des dispositifs, sa qualité cristalline dégradée ne devrait pas détériorer les performances des dispositifs qui seront formés sur la couche supérieure du substrat final.
Cependant, des défauts de collage sont également observés dans un substrat final incorporant un support de qualité dégradée, de sorte qu'il est actuellement difficile de tirer pleinement avantage de tels substrats bon marché sans détériorer la qualité du substrat final et le rendement de fabrication des dispositifs.
Sans être lié par une théorie particulière, on estime actuellement que les défauts de collage dans un substrat final proviennent d'un état de surface 3 imparfait du substrat donneur ou du support. Cet état de surface imparfait peut être associé aux défauts cristallins existants dans un substrat de support de qualité dégradée ou qui se développent dans un substrat donneur recyclé. Une surface imparfaite se caractérise généralement par la présence de trous superficiels avec des dimensions latérales comprises entre 50 nm et 200 nm et une profondeur comprise entre 50 nm et 200 nm.
10 Enfin, d'autres éléments du substrat final contribuent au coût global de ce dernier. C'est en particulier le cas du matériau isolant qui est inséré sous la couche supérieure et disposé sur le support, d'autant plus quand ce matériau isolant est choisi pour avoir une épaisseur significative. Par exemple, quand le substrat final est destiné à recevoir des dispositifs de 15 puissance soumis à une tension élevée, de l'ordre de plusieurs centaines de volts, ou même d'un millier de volts, il est important de prévoir une épaisseur suffisante de matériau isolant pour éviter tout courant parasite à travers cette couche isolante (phénomène également appelé rupture diélectrique). Quand la couche isolante est constituée de dioxyde de 20 silicium, on prévoit habituellement une épaisseur de ce matériau qui va de 200 nm à 3 pm. La formation d'une telle épaisseur d'oxyde de silicium par oxydation thermique peut nécessiter plusieurs heures de traitement et augmenter le coût du produit final.
25 Un but de la présente invention est donc de fabriquer un substrat final, par exemple un substrat pour dispositifs de puissance, en utilisant un support bon marché qui comporte des trous superficiels, mais qui présenterait une densité limitée de défauts de collage.
30 Un autre but de l'invention est de fournir, dans un substrat final, une couche intermédiaire de matériau amorphe, par exemple une couche isolante, pour un coût très faible.5 Plus précisément, l'invention concerne un substrat (1, 11) comprenant - un support (2) avec une surface présentant des trous superficiels (5a, 5b ; 9a, 9b), une couche intermédiaire (3) de matériau amorphe disposée sur ladite surface du support (2), une couche supérieure (4) disposée sur la couche intermédiaire (3), dans lequel les trous superficiels (5a, 5b ; 9a, 9b) sont remplis par le matériau amorphe.
L'invention concerne également un procédé de fabrication d'un substrat (1, 11), qui comprend les étapes suivantes : - fournir un support (2) présentant des trous superficiels (5a, 5b ; 9a, 9b) ; déposer une couche intermédiaire (3) de matériau amorphe sur la surface à trous du support (2) pour remplir au moins partiellement les trous ; recuire la couche intermédiaire (3) ; assembler une tranche donneuse (7) avec la couche intermédiaire (3) 20 recuite pour former une structure intermédiaire (12) ; réduire l'épaisseur du substrat donneur (7) de la structure intermédiaire (12) pour former le substrat (1, 11).
Brève description des dessins 25 D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va maintenant être donnée par renvoi aux dessins annexés qui représentent, dans un but illustratif, mais non limitatif, plusieurs modes de réalisation possibles, et dans lesquels : 30 la figure 1 illustre un substrat selon un premier mode de réalisation de l'invention ; la figure 2 représente un substrat selon un autre mode de réalisation de l'invention ; les figures 3a à 3e illustrent un procédé de fabrication du substrat du premier mode de réalisation de l'invention ; les figures 4a à 4f illustrent un procédé de fabrication du substrat de l'autre mode de réalisation de l'invention.
Description de modes de réalisation particuliers
La figure 1 représente un substrat (1) selon un premier mode de réalisation de l'invention. Ce substrat comprend un support (2), une couche intermédiaire (3) et une couche supérieure (4).
Substrat de support Le substrat (1) comprend un support (2) qui présente des trous superficiels (5a) et (5b). Bien que seul deux de ces trous soient représentés sur la figure 1, cela ne doit pas être considéré comme une caractéristique limitative, et l'invention est applicable quel que soit le nombre de trous présents à la surface du substrat de support (2), et quelle que soit leur densité.
Comme indiqué précédemment, les trous superficiels (5a, 5b) peuvent provenir de différentes sources.
Dans un premier exemple de support présentant une surface à trous, le support est une tranche de silicium bon marché de qualité cristalline dégradée. Par exemple, il peut s'agir d'un substrat issu d'un lingot de silicium Cz, élaboré dans des conditions qui favorisent l'apparition de défauts dits de croissance tels que des COP, des précipités d'oxygène, des boucles de dislocation, etc. De préférence, le support (2) présente une densité de défauts de 103 déf/cm3, mieux une densité de défauts dépassant 105 déf/cm3, pour des défauts avec une taille supérieure à 10 nm. Ces défauts sont généralement présents dans la masse du support (2), mais seuls les défauts qui s'ouvrent sur la surface du support (2) sont représentés sur la figure 1 par les trous (5a) et (5b).
Dans un deuxième exemple de support (2) présentant une surface à trous, le support (2) est une tranche donneuse recyclée qui a été utilisée plusieurs fois, par exemple 5 à 10 fois, comme tranche donneuse dans un procédé de transfert de couche Smart CutTM. Les traitements thermiques et chimiques impliqués dans le procédé de transfert et de recyclage de couche peuvent induire le développement ou la création de défauts cristallins comme des ~o précipités d'oxygène, qui pourraient évoluer en trous superficiels.
Le procédé de recyclage est connu pour réduire l'épaisseur d'un donneur utilisé. Pour un substrat donneur en silicium initial de 200 mm, dont l'épaisseur normalisée est de 675 pm, l'épaisseur du support (2) dans cet 15 exemple particulier serait inférieure à 600 pm. Pour un substrat en silicium de 300 mm, dont l'épaisseur normalisée est de 750 pm, l'épaisseur du support (2) serait inférieure à 700 pm.
Dans tous les cas, que le support (2) du substrat (1) soit un substrat Cz bon 20 marché selon le premier exemple ou une tranche recyclée selon le deuxième exemple, le support (2) se caractérise par la présence de trous superficiels (5a, 5b). La taille typique des trous superficiels (5a, 5b) est d'environ 50 nm à 200 nm dans les directions latérales et en profondeur. Ces valeurs sont uniquement données comme des valeurs typiques, et ne 25 doivent pas limiter l'applicabilité de l'invention à des trous superficiels (5a, 5b) plus petits ou plus grands.
Couche intermédiaire
30 Une couche intermédiaire (3) constituée d'un matériau amorphe est formée sur le support (2).
Un aspect important de l'invention est que le matériau amorphe de la couche intermédiaire (3) remplit les trous superficiels (5a, 5b) du substrat de support (2).
L'épaisseur de la couche intermédiaire (3) peut être choisie avec un degré élevé de liberté, en fonction de l'application à laquelle est destiné le substrat final (1). Par exemple, l'épaisseur de la couche intermédiaire (3) peut aller de 5 à 10 nm, ou atteindre plusieurs microns. Dans tous les cas, suffisamment de matière doit être prévue pour que, après le traitement qui sera réalisé sur cette couche, comme cela sera expliqué dans de plus amples détails ci-dessous, les trous superficiels du matériau de support soient totalement remplis de matériau amorphe.
Dans un mode de réalisation préféré, la couche intermédiaire (3) est réalisée en dioxyde de silicium, par exemple par dépôt chimique en phase vapeur de dioxyde de silicium, ce qui inclut la CVD basse pression, à pression atmosphérique, haute pression, assistée par plasma et photoassistée, mais sans se limiter à ces techniques de dépôt.
L'oxyde de silicium, avec ou sans dopant tel que le bore, le phosphore, et en particulier l'oxyde de silicium CVD, possède une viscosité suffisante pour refluer tel que déposé ou après un traitement thermique adapté, afin de remplir correctement les trous superficiels (5a, 5b) du substrat de support (2). et fournir une couche intermédiaire (3) avec une surface supérieure suffisamment lisse pour un traitement ultérieur.
De plus, l'oxyde de silicium CVD peut être élaboré à moindre coût et à des vitesses de dépôt très élevées, ce qui est important dans certaines applications nécessitant une forte épaisseur de couche intermédiaire (3).
C'est par exemple le cas des substrats SOI utilisés pour des dispositifs haute puissance, où il n'est pas inhabituel d'avoir une couche intermédiaire (3) qui présente une épaisseur de 1 pm, 2 pm ou même plus.
Pour une telle épaisseur d'oxyde de silicium, il faudrait plusieurs heures d'oxydation thermique d'un donneur ou d'un support de silicium, ce qui augmenterait sensiblement le coût du produit final. Ainsi, en plus de remplir les trous (5a, 5b) du substrat de support bon marché (2), l'oxyde de silicium CVD du présent mode de réalisation peut être choisi pour avoir une épaisseur de plusieurs microns afin de former un substrat final (1) à moindre coût.
Plus généralement, la couche intermédiaire (3) peut comprendre une ou plusieurs couches de matériaux tels que du nitrure de silicium, un diélectrique à k élevé, un diélectrique à k faible, de l'oxyde de silicium, etc. L'un au moins de ces matériaux doit cependant être sélectionné et déposé dans des conditions appropriées pour remplir au moins partiellement les 15 trous superficiels (5a, 5b).
Couche supérieure
Enfin, le substrat (1) de la présente invention comprend une couche 20 supérieure (4). Dans le cas exemplaire d'un substrat SOI (1), la couche supérieure est constituée de silicium monocristallin. Elle peut présenter toutes les caractéristiques importantes pour l'application recherchée. Pour des applications hautes performances telles que les microprocesseurs, son épaisseur peut être limitée à moins de 100 nm, afin de faire fonctionner les 25 transistors formés dans/sur la couche supérieure en mode appauvrissement partiel ou appauvrissement total. Elle peut également incorporer un certain degré de contraintes pour améliorer la mobilité de certains porteurs de charges électriques. Dans d'autres applications, la couche supérieure peut être recouverte d'une ou plusieurs couches, par exemple une autre couche 30 de silicium, une couche de silicium-germanium ou une couche de germanium, une couche de carbure de silicium, ou une quelconque combinaison de ces couches et matériaux.
En général, l'épaisseur de la couche supérieure peut être choisie librement, par exemple entre 10 nm et 10 à 50 pm. La technologie employée pour élaborer la couche supérieure (4) peut également impliquer une gamme préférée d'épaisseur. La technologie Smart Cut est ainsi mieux adaptée pour transférer des couches plutôt minces (jusqu'à 1 pm), mais la couche transférée peut cependant être épaissie pour former la couche supérieure (4), par dépôt de matière additionnelle après le transfert. La technique de collage et d'amincissement par polissage/gravure est généralement mieux adaptée pour transférer des couches plutôt épaisses (plusieurs microns et plus). Pour certaines applications, comme les dispositifs de puissance, l'épaisseur préférée peut être supérieure à 1 pm, par exemple comprise entre 1 et 5 pm, de préférence entre 2 et 3 pm.
La couche supérieure peut également renfermer des dispositifs qui au départ ont été formés dans le substrat donneur, puis transférés au support (2) et à la couche intermédiaire (3). La couche supérieure (4) peut également être élaborée comme un empilement de telles couches contenant des dispositifs quand, pour certaines applications, il s'avère intéressant d'empiler des dispositifs les uns au-dessus des autres.
La figure 2 représente un substrat (11) selon un autre mode de réalisation de l'invention. Dans cet autre mode de réalisation, le support (2) comprend une couche de surface (8) qui a été déposée. Cette couche de surface (8) peut être une couche amorphe ou polycristalline, par exemple en matériau à base de silicium, et est prévue pour augmenter l'épaisseur du support (2), en particulier quand ce support (2) est un substrat recyclé d'épaisseur réduite. La couche de surface (8) peut également contribuer au remplissage des trous (5a, 5b), mais ne peut pas refluer suffisamment, de sorte que la surface exposée de la couche de surface (8) peut encore présenter des trous (9a, 9b) de taille comparable à celle des trous (5a, 5b) désormais ensevelis. Dans d'autres circonstances, les trous (9a, 9b) de la couche de surface (8) présentent des dimensions supérieures ou inférieures à celles des trous (5a, 5b) désormais ensevelis. De la même manière que le substrat (1) du premier mode de réalisation, le substrat (11) selon ce deuxième mode de réalisation comprend en outre une couche intermédiaire (3) de matériau amorphe disposée sur ladite surface du support (2) comprenant la couche de surface à trous (8), et une couche supérieure (4). Le matériau amorphe de la couche intermédiaire remplit les trous superficiels (9a, 9b) de la même manière que celle décrite dans le mode de réalisation précédent.
De plus, dans les deux modes de réalisation, la présence de la couche intermédiaire amorphe remplissant les trous superficiels (5a, 5b ; 9a, 9b) permet d'élaborer un substrat (1, 11) présentant une densité de défauts de collage inférieure à 1 par cm2, de préférence inférieure à 0,1 par cm2, comme observé par SPI.
En référence aux figures 3a à 3e, plusieurs procédés de fabrication des substrats (1) selon le premier mode de réalisation de l'invention sont décrits.
Sur la figure 3a, un support (2) qui présente des trous superficiels (5a, 5b) est fourni. Comme détaillé dans les paragraphes précédents, le support (2) peut être un substrat de silicium monocristallin bon marché de qualité cristalline dégradée, ayant une densité de défauts supérieure à 1000 défauts/cm3, ou même supérieure à 105 défauts/cm3, avec une taille de plus de 10 nm. En variante, il peut s'agir d'un substrat utilisé de multiples fois auparavant comme tranche donneuse et recyclé, par exemple 5 à 10 fois. II peut également s'agir d'un substrat polycristallin. L'élément important est que le support (2), quels que soient son matériau constitutif et son origine, présente des trous superficiels (5a, 5b), les trous ayant une taille et une densité qui peuvent être à l'origine de défauts de collage dans le substrat final (1).
Sur la figure 3b, un matériau amorphe est déposé sur le support (2) et dans les trous superficiels (5a, 5b) pour former la couche intermédiaire (3).
La couche intermédiaire amorphe (3) peut être constituée de différents matériaux, comme un diélectrique low k , selon l'expression anglo saxonne (c.-à-d. un matériau dont la constante diélectrique k est inférieure à la constante diélectrique du dioxyde de silicium), ou un diélectrique high k (c.-à-d. un matériau dont la constante diélectrique k est supérieure à la constante diélectrique du dioxyde de silicium).
Comme exemples de matériau diélectrique low k , on citera le dioxyde de silicium dopé au carbone et le dioxyde de silicium dopé au fluor. Comme exemples de matériau diélectrique high k , on citera les matériaux diélectriques à base d'hafnium, etc.
Le matériau amorphe choisi a la propriété de pouvoir refluer lors du dépôt ou durant le recuit qui sera détaillé ci-dessous, de sorte que les trous peuvent être parfaitement remplis. Dans les cas les plus favorables, la couche intermédiaire (3) déposée ou recuite présente un état de surface qui est approprié pour un traitement ultérieur sans aucune étape supplémentaire ; par exemple, la couche intermédiaire (3) peut être assemblée à une tranche donneuse (7) sans aucune étape de préparation de surface, telle qu'un polissage.
La couche supplémentaire (3) peut également être composée d'un empilement de couches, par exemple d'un nitrure ou d'un matériau high k ou low k formé sur la couche intermédiaire (3), et sur lequel est élaborée une couche du dioxyde de silicium. Dans tous les cas, l'un au moins des matériaux composant la couche supplémentaire (3) doit présenter des propriétés de reflux suffisantes pour remplir les trous superficiels (5a, 5b) du support (2) tout en fournissant de préférence une surface exposée de la couche supplémentaire (3) prête à être assemblée.
Comme détaillé ci-dessus, la couche supplémentaire (3) comprend de préférence une couche de dioxyde de silicium élaborée par une technique de dépôt chimique en phase vapeur (CVD). Cette technique permet de former très rapidement et à moindre coût une large gamme d'épaisseurs pour la couche supplémentaire (3). De préférence, le substrat (1) est destiné à recevoir des dispositifs de puissance qui nécessitent typiquement une épaisseur de dioxyde de silicium comprise entre 200 nm et 3 pm.
La structure de la figure 3b, et en particulier la couche intermédiaire amorphe (3), est ensuite soumise à un recuit thermique. Un premier objectif de cette étape de recuit thermique est de garantir le bon remplissage des trous superficiels (5a, 5b) par le matériau amorphe déposé. Comme mentionné ci-dessus, un deuxième objectif est de former une couche intermédiaire amorphe (3) dont la surface est suffisamment plane pour être en outre assemblée à un substrat donneur (7), tout en évitant ou en limitant la formation de défauts de collage dans la structure intermédiaire (12) de la figure 3c ou 3d et dans le substrat final (1). Le recuit permet également de densifier le matériau déposé.
Dans la plupart des cas, la couche intermédiaire amorphe (3), une fois traitée thermiquement, peut être directement assemblée à un substrat donneur (8) sans aucune étape intermédiaire. Deux variantes d'un tel assemblage sont représentées sur les figures 3c et 3d, et vont être étudiées dans de plus amples détails ci-dessous. Cependant, dans certains cas, une étape de polissage léger de la couche intermédiaire amorphe (3), avant ou après le traitement thermique de recuit, peut s'avérer nécessaire pour mieux planariser et activer la surface avant l'assemblage avec le substrat donneur (7).
Le traitement thermique peut consister à exposer la structure de la figure 3b à une atmosphère neutre, réductrice ou humide (composée par exemple d'hydrogène, d'argon, d'oxygène, ou d'un mélange de ces éléments) à une température excédant la température de reflux du matériau amorphe déposé, qui se situe typiquement dans une gamme de 700°C à 1100°C. Par exemple, du dioxyde de silicium CVD serait recuit à une température de 900°C pendant deux heures. De préférence, le recuit est effectué au-dessus de la pression atmosphérique.
Dans un mode de réalisation particulier, ce recuit est effectué dans un équipement dit de recuit thermique rapide (RTA, Rapid Thermal Anneal) pendant environ 30 secondes à 3 minutes. Les rampes de montée et de descente en température dans un tel équipement de recuit peuvent aller chacune de 10°C/s à 50°C/s ou même plus.
Dans un autre mode de réalisation, le recuit est effectué dans un équipement dit de recuit par lot , sur une durée entre l'introduction et le retrait de la structure d'environ 30 minutes à plusieurs heures. Dans ce cas, les rampes de montée et de descente sont plus modestes, et se situent plutôt dans une gamme de plusieurs degrés par minute.
Comme le montrent les figures 3c et 3d, la structure comprenant le support (2) et la couche intermédiaire (3) est assemblée à un substrat donneur (7) pour former une structure intermédiaire (12). Cette étape est typiquement exécutée en mettant en contact les surfaces de chaque sous-ensemble, éventuellement à l'aide d'une pression locale et d'un traitement thermique modéré. Éventuellement, le substrat donneur (7) peut également être pourvu d'une couche isolante élaborée par dépôt ou, dans le cas d'une tranche donneuse en silicium, par oxydation thermique.
Comme les trous superficiels ont été remplis par le matériau amorphe de la couche intermédiaire (3), et comme le recuit de la couche intermédiaire (3) a permis d'obtenir une surface avec de bonnes qualités de collage, l'assemblage peut être réalisé tout en minimisant l'apparition de défauts de cohésion dans le substrat final (1).
Lors d'une étape finale, l'épaisseur de la tranche donneuse (7) est réduite pour obtenir la structure finale de la figure 3e. Cette étape passe par le choix d'une technique d'amincissement bien connue comme décrit ci-dessus, telle que la technologie Smart CutTM ou une technique plus générique de collage et d'amincissement par polissage/gravure.
Dans le cas d'une technique générique de collage et d'amincissement par polissage/gravure, la structure intermédiaire (12) de la figure 3c est traitée en utilisant une technique classique de meulage, de polissage ou de gravure pour retirer une partie de la tranche donneuse (7). La tranche donneuse (7) peut être à cet effet une tranche SOI, la couche isolante enterrée servant alors de couche d'arrêt de gravure lors de l'étape d'amincissement.
Au cas où la technologie Smart Cut serait employée, des ions légers sont typiquement implantés dans le substrat donneur (7) avant l'étape d'assemblage pour former un plan de clivage (10) définissant l'épaisseur de matériau à retirer. Une fois l'assemblage réalisé comme le montre la figure 3d, la majeure partie du substrat donneur est retirée en bloc au niveau du plan de clivage (10) en apportant suffisamment d'énergie pour réaliser le clivage.
Les figures 4a à 4f présentent un mode de réalisation alternatif de l'invention. La figure 4a représente un support initial (2). Lors d'une deuxième étape représentée sur la figure 4b, le support (2) est pourvu d'une couche de surface (8) en matériau amorphe ou polycristallin. Cette couche de surface (8) peut être utile pour former un support (2) dont l'épaisseur est comparable aux standards d'épaisseur de l'industrie. Ceci est important si le support (2) est un substrat recyclé qui présente donc une épaisseur réduite, en particulier si son taux de renouvellement dépasse 5 à 10 fois. 15 Le matériau composant la couche de surface (8) peut présenter des propriétés de reflux insuffisantes pour remplir totalement les trous (5a, 5b), de. sorte que la couche de surface (8) comporte elle-même des trous similaires (9a, 9b). La taille des trous (9a, 9b) peut être similaire ou différente de celle des trous (5a, 5b) présents au départ.
Ensuite, de la même façon que dans le mode de réalisation précédent, une couche intermédiaire (3) de matériau supplémentaire est élaborée sur la surface à trous de la couche de surface (8) pour obtenir une surface prête à être assemblée, de préférence sans aucune préparation supplémentaire.
Cependant, dans certains cas, une étape de polissage léger de la couche intermédiaire amorphe (3), avant ou après le traitement thermique de recuit, peut s'avérer nécessaire pour mieux planariser et activer la surface avant l'assemblage avec le substrat donneur (7).
Lors d'étapes supplémentaires, le substrat donneur (7) est assemblé à la couche intermédiaire (3) comme le montrent les figures 4d et 4e, et l'épaisseur de la tranche donneuse est réduite en utilisant des techniques décrites dans un précédent paragraphe pour former la structure finale (11) de la figure 4f.
La présente invention permet de fabriquer des substrats manufacturés à moindre coût en fournissant un substrat de support monocristallin de qualité cristalline réduite qui présente des trous superficiels, tout en évitant les problèmes généralement associés à l'emploi d'un tel substrat de support, tels que les défauts de cohésion.
Bien que la plupart des exemples concernent des couches supérieures et un substrat de support en silicium, l'invention n'est pas limitée à ce matériau, et peut être utilisée pour intégrer dans un substrat final un substrat de support constitué d'un matériau quelconque ou d'un empilement de matériaux présentant des trous superficiels. De plus, des dispositifs peuvent avoir été formés dans le substrat de support avant que ce dernier ne soit transformé selon l'invention.5
Claims (6)
- Revendications1 Substrat (1, 11) comprenant un support (2) avec une surface présentant des trous superficiels (5a, 5b ; 9a, 9b) ; une couche intermédiaire (3) de matériau amorphe disposée sur ladite surface du support (2) ; une couche supérieure (4) disposée sur la couche intermédiaire (3) ; caractérisé en ce que les trous superficiels (5a, 5b ; 9a, 9b) sont remplis par le matériau amorphe.
- 2. Substrat selon la revendication 1, dans lequel le support (2) et la couche supérieure (4) sont constitués de silicium monocristallin.
- 3. Substrat selon la revendication 1, dans lequel la couche supérieure (4) a une épaisseur comprise entre 1 pm et 5 pm, de préférence entre 2 et 3 pm. 20
- 4. Substrat selon la revendication 1, dans lequel le support (2) est un substrat recyclé.
- 5. Substrat selon la revendication 4, dans lequel le support (2) est une tranche de silicium monocristallin de 200 mm et dont l'épaisseur est 25 inférieure à 600 pm.
- 6. Substrat selon la revendication 4, dans lequel le support (2) est une tranche de silicium monocristallin de 300 mm et dont l'épaisseur est inférieure à 700 pm. Substrat selon la revendication 4, dans lequel le support (2) comprend une couche de surface amorphe ou polycristalline (8) présentant des 18 30trous superficiels (9a, 9b). 8. Substrat selon la revendication 1, dans lequel les trous superficiels (5a, 5b) du support (2) ont des dimensions latérales comprises entre 50 nm et 200 nm et ont une épaisseur comprise entre 50 nm et 200 nm. 9. Substrat selon la revendication 1, dans lequel le support (2) présente une densité de défauts ayant une taille d'au moins 10 nm supérieure à 70 1000 déf/cm3 et de préférence supérieure à 105 déf/cm3. 10. Substrat selon la revendication 1, dans lequel la couche intermédiaire (3) est constituée de dioxyde de silicium. 15 11. Substrat selon la revendication 10, dans lequel la couche intermédiaire en dioxyde de silicium (3) a une épaisseur se situant dans la gamme de 200 nm à 3 pm. 12. Substrat selon la revendication 1, dans lequel la couche intermédiaire 20 (3) comprend un matériau choisi dans le groupe du nitrure de silicium, des diélectriques high k , des diélectriques low k et de l'oxyde de silicium. 13. Substrat selon la revendication 1, dans lequel la densité de défauts de 25 collage est inférieure à 1 par cm2, de préférence inférieure à 0,1 par cm2, comme observé par SPI. 14: Procédé de fabrication d'un substrat (1, 11), qui comprend les étapes suivantes : 30 - fournir un support (2) présentant des trous superficiels (5a, 5b ; 9a, 9b) ; déposer une couche intermédiaire (3) de matériau amorphe sur la 19surface à trous du support (2) pour remplir au moins partiellement les trous ; recuire la couche intermédiaire (3) ; assembler une tranche donneuse (7) avec la couche intermédiaire (3) recuite pour former une structure intermédiaire (12) ; réduire l'épaisseur du substrat donneur (7) de la structure intermédiaire (12) pour former le substrat (1, 11). 15. Procédé selon la revendication 14, dans lequel le support (2) et le substrat donneur (7) sont constitués de silicium monocristallin. 16. Procédé selon la revendication 14, dans lequel l'étape de dépôt d'une couche intermédiaire (3) comprend le dépôt d'une couche de dioxyde de silicium par dépôt chimique en phase vapeur. 17. Procédé selon la revendication 14, dans lequel l'étape de recuit de la couche intermédiaire (3) comprend l'exposition de la couche intermédiaire à une atmosphère réductrice, neutre ou humide dans une gamme de température de 700°C à 1100°C sur une durée de 30 s à plusieurs heures, par exemple 2 heures. 18. Procédé selon la revendication 17, dans lequel l'étape de recuit de la couche intermédiaire (3) comprend une oxydation humide à environ 900°C pendant environ 2 heures. 19. Procédé selon la revendication 14, dans lequel l'étape de réduction de l'épaisseur du substrat donneur (7) comprend le polissage et/ou la gravure d'une partie du substrat donneur (7). 30 20. Procédé selon la revendication 14, comprenant en outre une étape de formation d'un plan de clivage (10) dans le substrat donneur (7) avant l'étape d'assemblage, et dans lequel l'étape de réduction de25 l'épaisseur du substrat donneur comprend le détachement d'une partie restante (13) du substrat donneur au niveau du plan de clivage. 21. Procédé selon la revendication 14, dans lequel l'étape de recuit de la couche intermédiaire (3) fournit une surface qui est suffisante pour l'assemblage au substrat donneur (7) sans exécuter d'étape de polissage supplémentaire. 22. Procédé selon la revendication 14, qui comprend en outre une étape 10 de polissage de la couche intermédiaire avant l'étape d'assemblage. 23. Procédé selon la revendication 14, comprenant en outre une étape d'augmentation de l'épaisseur de la couche supérieure (4) avec un matériau qui est similaire ou différent du matériau de la couche 15 supérieure (4). 24. Procédé selon la revendication 14, dans lequel le support (2) comprend une couche de surface amorphe ou polycristalline (8) présentant des trous superficiels (9a, 9b). 20
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0803701A FR2933235B1 (fr) | 2008-06-30 | 2008-06-30 | Substrat bon marche et procede de fabrication associe |
| US12/469,436 US8013417B2 (en) | 2008-06-30 | 2009-05-20 | Low cost substrates and method of forming such substrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0803701A FR2933235B1 (fr) | 2008-06-30 | 2008-06-30 | Substrat bon marche et procede de fabrication associe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2933235A1 true FR2933235A1 (fr) | 2010-01-01 |
| FR2933235B1 FR2933235B1 (fr) | 2010-11-26 |
Family
ID=40344771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0803701A Active FR2933235B1 (fr) | 2008-06-30 | 2008-06-30 | Substrat bon marche et procede de fabrication associe |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8013417B2 (fr) |
| FR (1) | FR2933235B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11459725B2 (en) | 2018-11-29 | 2022-10-04 | Caterpillar Inc. | Control system for a grading machine |
| US11505913B2 (en) | 2018-11-29 | 2022-11-22 | Caterpillar Inc. | Control system for a grading machine |
| US11459726B2 (en) | 2018-11-29 | 2022-10-04 | Caterpillar Inc. | Control system for a grading machine |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040150067A1 (en) * | 2002-11-12 | 2004-08-05 | Bruno Ghyselen | Semiconductor structure and methods for fabricating same |
| FR2906078A1 (fr) * | 2006-09-19 | 2008-03-21 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue |
| FR2910702A1 (fr) * | 2006-12-26 | 2008-06-27 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
Family Cites Families (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4300150A (en) | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
| US4771016A (en) | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| US5750000A (en) | 1990-08-03 | 1998-05-12 | Canon Kabushiki Kaisha | Semiconductor member, and process for preparing same and semiconductor device formed by use of same |
| DE4232844A1 (de) | 1992-09-30 | 1994-03-31 | Siemens Ag | Belichtungsverfahren und Maske für die optische Projektionslithographie |
| US5399507A (en) | 1994-06-27 | 1995-03-21 | Motorola, Inc. | Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications |
| JP2647022B2 (ja) | 1994-10-24 | 1997-08-27 | 日本電気株式会社 | パターン形成方法 |
| US5773151A (en) | 1995-06-30 | 1998-06-30 | Harris Corporation | Semi-insulating wafer |
| US6391744B1 (en) | 1997-03-19 | 2002-05-21 | The United States Of America As Represented By The National Security Agency | Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same |
| US6140163A (en) | 1997-07-11 | 2000-10-31 | Advanced Micro Devices, Inc. | Method and apparatus for upper level substrate isolation integrated with bulk silicon |
| US6063713A (en) * | 1997-11-10 | 2000-05-16 | Micron Technology, Inc. | Methods for forming silicon nitride layers on silicon-comprising substrates |
| JP3523531B2 (ja) | 1999-06-18 | 2004-04-26 | シャープ株式会社 | 半導体装置の製造方法 |
| US6166411A (en) | 1999-10-25 | 2000-12-26 | Advanced Micro Devices, Inc. | Heat removal from SOI devices by using metal substrates |
| FR2810448B1 (fr) * | 2000-06-16 | 2003-09-19 | Soitec Silicon On Insulator | Procede de fabrication de substrats et substrats obtenus par ce procede |
| JP4216483B2 (ja) | 2001-02-15 | 2009-01-28 | 株式会社東芝 | 半導体メモリ装置 |
| US6645795B2 (en) | 2001-05-03 | 2003-11-11 | International Business Machines Corporation | Polysilicon doped transistor using silicon-on-insulator and double silicon-on-insulator |
| US6912330B2 (en) | 2001-05-17 | 2005-06-28 | Sioptical Inc. | Integrated optical/electronic circuits and associated methods of simultaneous generation thereof |
| US20020170487A1 (en) * | 2001-05-18 | 2002-11-21 | Raanan Zehavi | Pre-coated silicon fixtures used in a high temperature process |
| US6547633B2 (en) * | 2001-08-06 | 2003-04-15 | Jill A. Haug | Method of closing a stuffed toy |
| JP4322453B2 (ja) | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6646307B1 (en) | 2002-02-21 | 2003-11-11 | Advanced Micro Devices, Inc. | MOSFET having a double gate |
| FR2838865B1 (fr) | 2002-04-23 | 2005-10-14 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee |
| US6664598B1 (en) | 2002-09-05 | 2003-12-16 | International Business Machines Corporation | Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control |
| US6812527B2 (en) | 2002-09-05 | 2004-11-02 | International Business Machines Corporation | Method to control device threshold of SOI MOSFET's |
| US6835983B2 (en) | 2002-10-25 | 2004-12-28 | International Business Machines Corporation | Silicon-on-insulator (SOI) integrated circuit (IC) chip with the silicon layers consisting of regions of different thickness |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| TWI265217B (en) | 2002-11-14 | 2006-11-01 | Komatsu Denshi Kinzoku Kk | Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal |
| US6946373B2 (en) | 2002-11-20 | 2005-09-20 | International Business Machines Corporation | Relaxed, low-defect SGOI for strained Si CMOS applications |
| US7102206B2 (en) | 2003-01-20 | 2006-09-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device |
| JP2004335642A (ja) | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| US7329923B2 (en) | 2003-06-17 | 2008-02-12 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
| US7018873B2 (en) | 2003-08-13 | 2006-03-28 | International Business Machines Corporation | Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate |
| KR20060118437A (ko) | 2003-09-26 | 2006-11-23 | 위니베르시트카솔리끄드루뱅 | 저항손을 감소시키는 다층 반도체 구조의 제조 방법 |
| FR2860341B1 (fr) | 2003-09-26 | 2005-12-30 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
| US7034362B2 (en) | 2003-10-17 | 2006-04-25 | International Business Machines Corporation | Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures |
| US7089515B2 (en) | 2004-03-09 | 2006-08-08 | International Business Machines Corporation | Threshold voltage roll-off compensation using back-gated MOSFET devices for system high-performance and low standby power |
| US7160753B2 (en) | 2004-03-16 | 2007-01-09 | Voxtel, Inc. | Silicon-on-insulator active pixel sensors |
| US8138061B2 (en) | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US7462552B2 (en) | 2005-05-23 | 2008-12-09 | Ziptronix, Inc. | Method of detachable direct bonding at low temperatures |
| US7387946B2 (en) | 2005-06-07 | 2008-06-17 | Freescale Semiconductor, Inc. | Method of fabricating a substrate for a planar, double-gated, transistor process |
| JP2007165492A (ja) | 2005-12-13 | 2007-06-28 | Seiko Instruments Inc | 半導体集積回路装置 |
| US7417288B2 (en) | 2005-12-19 | 2008-08-26 | International Business Machines Corporation | Substrate solution for back gate controlled SRAM with coexisting logic devices |
| US20070190681A1 (en) | 2006-02-13 | 2007-08-16 | Sharp Laboratories Of America, Inc. | Silicon-on-insulator near infrared active pixel sensor array |
| US7585711B2 (en) | 2006-08-02 | 2009-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor-on-insulator (SOI) strained active area transistor |
| US20080124847A1 (en) | 2006-08-04 | 2008-05-29 | Toshiba America Electronic Components, Inc. | Reducing Crystal Defects from Hybrid Orientation Technology During Semiconductor Manufacture |
| JP4631833B2 (ja) | 2006-09-04 | 2011-02-16 | ソニー株式会社 | 半導体装置 |
| US7755140B2 (en) | 2006-11-03 | 2010-07-13 | Intel Corporation | Process charging and electrostatic damage protection in silicon-on-insulator technology |
| EP2095415B1 (fr) | 2006-12-26 | 2010-10-27 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de production d'une structure semiconducteur sur isolant |
| US7883990B2 (en) | 2007-10-31 | 2011-02-08 | International Business Machines Corporation | High resistivity SOI base wafer using thermally annealed substrate |
| US8344503B2 (en) | 2008-11-25 | 2013-01-01 | Freescale Semiconductor, Inc. | 3-D circuits with integrated passive devices |
-
2008
- 2008-06-30 FR FR0803701A patent/FR2933235B1/fr active Active
-
2009
- 2009-05-20 US US12/469,436 patent/US8013417B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040150067A1 (en) * | 2002-11-12 | 2004-08-05 | Bruno Ghyselen | Semiconductor structure and methods for fabricating same |
| FR2906078A1 (fr) * | 2006-09-19 | 2008-03-21 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue |
| FR2910702A1 (fr) * | 2006-12-26 | 2008-06-27 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
Also Published As
| Publication number | Publication date |
|---|---|
| US8013417B2 (en) | 2011-09-06 |
| US20090321872A1 (en) | 2009-12-31 |
| FR2933235B1 (fr) | 2010-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1292975B1 (fr) | Procede de fabrication de substrats et substrats obtenus par ce procede | |
| EP2342744B1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| EP1923912B1 (fr) | Procédé de fabrication d'une structure microtechnologique mixte | |
| FR2983342A1 (fr) | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue | |
| EP1952441A1 (fr) | Procede de fabrication d un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces | |
| FR2933234A1 (fr) | Substrat bon marche a structure double et procede de fabrication associe | |
| WO2007020351A1 (fr) | Procédé de report d'une couche mince sur un support | |
| WO2008031980A1 (fr) | Procede de transfert d'une couche a haute temperature | |
| FR2881573A1 (fr) | Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR3048306A1 (fr) | Support pour une structure semi-conductrice | |
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR3098642A1 (fr) | procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges | |
| EP2822028A1 (fr) | Procédé d'activation électrique d'espèces dopantes dans un film de GaN | |
| FR3108774A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR3051595A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR3104318A1 (fr) | Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite | |
| EP3335239B1 (fr) | Procédé de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert | |
| FR3068506A1 (fr) | Procede pour preparer un support pour une structure semi-conductrice | |
| EP4006955A1 (fr) | Procédé basse température de fabrication d'un substrat semiconducteur sur isolant | |
| FR3118828A1 (fr) | Procédé de collage direct de substrats | |
| EP1861873A1 (fr) | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur | |
| WO2021234277A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |