FR2907966A1 - Procede de fabrication d'un substrat. - Google Patents
Procede de fabrication d'un substrat. Download PDFInfo
- Publication number
- FR2907966A1 FR2907966A1 FR0609466A FR0609466A FR2907966A1 FR 2907966 A1 FR2907966 A1 FR 2907966A1 FR 0609466 A FR0609466 A FR 0609466A FR 0609466 A FR0609466 A FR 0609466A FR 2907966 A1 FR2907966 A1 FR 2907966A1
- Authority
- FR
- France
- Prior art keywords
- layer
- thin layer
- process according
- substrate
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000002513 implantation Methods 0.000 title claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010703 silicon Substances 0.000 title abstract description 10
- 239000012212 insulator Substances 0.000 title description 12
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 31
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 5
- 229910052724 xenon Inorganic materials 0.000 claims abstract description 4
- 238000001953 recrystallisation Methods 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 24
- 230000007547 defect Effects 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 45
- 239000002344 surface layer Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 16
- 239000000126 substance Substances 0.000 description 10
- 238000005299 abrasion Methods 0.000 description 6
- 230000003313 weakening effect Effects 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000002178 crystalline material Substances 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Cette invention concerne un procédé de fabrication d'un substrat par transfert d'une couche d'un matériau (2,21) à partir d'un substrat donneur sur un substrat support (5,24), puis par le retrait d'une partie de la couche du matériau (2,21) pour former ladite couche mince (6,22), remarquable en ce que, après l'étape de retrait d'une partie de la couche de matériau (2,21) pour former la couche mince (6,22), il comporte au moins les étapes suivantes de :- formation d'une couche amorphe (9,27) dans une partie de la couche mince (6,22), puis- recristallisation de ladite couche amorphe (9,27).
Description
Procédé de fabrication d'un substrat La présente invention concerne un
procédé de fabrication d'un substrat tel qu'un substrat semi- conducteur sur isolant du type SeOi et un substrat obtenu selon ledit procédé. Un domaine d'application de l'invention est celui des procédés de réalisation de structures semi-conducteur sur isolant, communément appelées structures SeOi selon l'acronyme de l'expression anglo-saxonne " Semi-conductor On Insulator ", telles que des structures de silicium sur isolant, communément io appelées SOi selon l'acronyme de l'expression anglosaxonne " Silicon On Insulator ", ces structures servant de substrats pour la réalisation de composants pour l'électronique, l'optique ou l'optoélectronique. Ces structures SeOi comportent une couche isolante intercalée entre une couche mince de matériau semi-conducteur et un substrat support. 15 Ces structures SeOi sont généralement obtenues par transfert sur un substrat support d'une couche d'un matériau semi-conducteur sur un substrat à partir d'un substrat donneur puis par retrait d'une partie de la couche du matériau semi-conducteur pour former ladite couche mince. L'étape de retrait d'une partie de la couche du matériau semi-conducteur pour 20 former la couche mince peut être réalisée suivant différents procédés. Cette étape de retrait est de préférence obtenue suivant un procédé de type SMARTCUT. On trouvera de plus amples détails concernant le procédé SMARTCUT dans le document " Silicon-On-Insulator TEchnology : Materials to VLSI, 2nd Edition " de 25 Jean-Pierre Colinge chez " Kluwer Academic Publishers ", p50 et 51. La réalisation d'une structure SeOI, suivant le procédé Smart CutTM notamment, nécessite après la formation de la couche mince une étape de finition pour éliminer la rugosité résiduelle de la face supérieure de la couche mince. En effet, lors de la formation de la couche mince, le traitement thermique et 30 mécanique menant au détachement d'une partie de la couche de matériau semi- 2907966 2 conducteur procurent une rugosité résiduelle de l'ordre de 40 à 100 A RMS sur la face supérieure de la couche mince ainsi que la formation d'une zone endommagée sur une épaisseur de quelques centaines d'Angstrom à quelques milliers d'Angstrom. [)ans cette zone endommagée, la qualité cristalline a été 5 perturbée et dégradée par l'étape d'implantation ionique, à proximité du plan de fracture. Cette étape de finition consiste généralement en une légère abrasion, un polissage, une étape d'oxydation sacrificielle sur la face supérieure de la couche mince, ou en une combinaison de ces étapes afin d'éliminer cette zone endommagée et de restaurer une qualité de surface, c'est-à-dire une rugosité satisfaisante. Le brevet américain US 6,903,032 décrit une telle étape de finition qui comprend une première étape d'abrasion, de préférence par oxydation sacrificielle, suivi d'un court traitement thermique (annealing) du substrat.
Le traitement thermique du substrat à des températures élevées ne peut pas être appliqué à tous les types de matériau tels que le Germanium (Ge), par exemple, ou à tous les types de matériaux composites ou d'hétérostructures telles que le du silicium sur un (wafer) de quartz. En effet, l'application d'un traitement thermique à des températures élevées procure des différences d'expansion thermique des différents matériaux constituant le substrat. Ces différences d'expansion thermique peuvent conduire à la casse du substrat. On connaît par ailleurs le document US 6,103,599 qui décrit un procédé de finition de la face supérieure d'un substrat. Ce procédé consiste à implanter des espèces d'hydrogène depuis la face 25 supérieure du substrat pour former une couche dite implantée puis à retirer par tout moyen approprié ladite couche implantée. Ce type de procédé présente l'inconvénient de procurer une diminution insuffisante de la rugosité résiduelle de la face supérieure de la couche mince de sorte que ce type de procédé n'est pas utilisé.
2907966 3 L'un des buts de l'invention est donc de remédier à tous ces inconvénients en procurant un procédé de fabrication d'un substrat tel qu'un substrat semi-conducteur sur isolant présentant une faible rugosité résiduelle de la face supérieure, de mise en oeuvre aisée et peu onéreuse.
5 A cet effet, et conformément à l'invention, il est proposé un procédé de fabrication d'un substrat par transfert d'une couche d'un matériau à partir d'un substrat donneur sur un substrat support, puis par le retrait d'une partie de la couche du matériau pour former ladite couche mince ; ledit procédé est remarquable en ce que, après l'étape de retrait d'une partie de la couche de 10 matériau pour former la couche mince, il comporte au moins les étapes suivantes de formation d'une couche amorphe dans une partie de la couche mince (6,22), puis de recristallisation de ladite couche amorphe. Préalablement à l'étape de formation de la couche amorphe dans la couche mince, il comporte une étape de réduction de la rugosité de ladite couche mince.
15 Cette étape de réduction de la rugosité de la couche mince consiste au moins dans les étapes suivantes de formation d'une couche d'oxydation sacrificielle sur la couche mince, puis de retrait de ladite couche d'oxydation. Accessoirement, le substrat comporte une couche isolante intercalée entre la couche mince de matériau semi-conducteur et le substrat support.
20 D'autres avantages et caractéristiques ressortiront mieux de la description qui va suivre de plusieurs variantes d'exécution, données à titre d'exemples non limitatifs, du procédé de fabrication d'un substrat semi-conducteur sur isolant conforme à l'invention, en référence aux figures annexées sur lesquels : la figure 1 est une représentation schématique des principales étapes d'une forme de réalisation du procédé de réalisation d'un substrat conforme à l'invention, - la figure 2 est une représentation des principales étapes d'une autre variante d'exécution du procédé de réalisation d'un substrat conforme à l'invention.
2907966 4 On décrira ci-après des exemples de procédé de fabrication d'un substrat semi-conducteur sur isolant conforme à l'invention ; toutefois, il est bien évident que le procédé suivant l'invention pourra être appliqué pour la fabrication d'un 5 substrat semi-conducteur sans couche isolante ou d'un substrat obtenu dans tout matériau usuellement utilisé dans des applications de micro électronique, optoélectronique, micro mécanique, etc..., tel que du Saphir par exemple, sans pour autant sortir du cadre de l'invention.
10 Variante avec transfert à partir d'un substrat donneur avec zone de fraqilisation par implantation En référence à la figure 1, selon un mode de réalisation préféré de l'invention, le procédé comporte une étape de formation d'une couche isolante 1 (figure 1 b) 15 sur la face supérieure d'un substrat donneur 2 (figure la) obtenu dans un matériau semi-conducteur. La formation de la couche isolante 1 est, par exemple, obtenue par l'oxydation de la face supérieure du substrat donneur 2 de manière bien connue de l'Homme de l'Art. Le substrat donneur présente, par exemple, une forme générale de disque 20 qui s'étend dans une direction horizontale. De plus, dans la suite du texte, on entend par la face supérieure, c'est-à-dire le haut, du substrat 2 la face qui reçoit la ou les implantations d'espèces. Ledit substrat donneur 2 est un matériau semi-conducteur tel que le silicium. Par ailleurs, la couche isolante 1 est de préférence une couche d'oxyde.
25 En référence à la figure 1c, on implante ensuite des ions et/ou des espèces gazeuses 3 au travers de la face supérieure de la couche isolante 1 de façon à former dans le substrat donneur 2 une zone enterrée fragilisée 4, représentée en traits pointillés sur la figure 1c, conformément au procédé Smart CutTM tel que décrit dans la publication Silicon-On-Insulator Technology : Materials to VLSI, 2nd 2907966 5 Edition de Jean-Pierre Colinge chez Kuwer Academic Publishers , pages 50 et 51 Cette zone fragilisée 4 est formée dans le substrat donneur 2 sous la couche isolante 1, et permet, comme on le verra plus loin, le détachement d'une partie du 5 substrat donneur 2 pour former la couche mince du substrat final. Cette étape d'implantation met en oeuvre, de préférence, une implantation d'hydrogène seul ou d'hélium seul ou une co-implantation d'au moins deux espèces atomiques différentes. Les paramètres d'implantation pour former la zone de fragilisation 4 pourront io être choisis de telle manière que ladite zone de fragilisation se situe dans le substrat donneur 2 juste en dessous de la couche isolante 1, par exemple de quelques milliers d'Angstrom à quelques microns sous la surface du substrat donneur 2. On colle ensuite, en référence à la figure 1d, un substrat support 5 sur la face 15 supérieure de la couche isolante 1 par tout moyen approprié. Dans la suite du texte, on entend par collage la mise en contact intime du substrat support 5 sur la couche isolante 1 pour les assembler. Ce collage peut être obtenu par mise en contact direct d'une surface du substrat support 5 en un matériau servi-conducteur, tel que le Silicium, avec la 20 face supérieure de la couche isolante. Accessoirement, lors du collage du substrat support 5 sur la face supérieure de la couche isolante 1, le procédé suivant l'invention comporte une étape d'activation par plasma afin d'améliorer le collage et permettre si nécessaire un transfert à plus basse température.
25 En référence à la figure 1d, on détache une partie du substrat donneur 2 au niveau de la zone de fragilisation 4 conformément au procédé Smart CutTM, par traitement thermique et/ou avec l'application de contraintes. Le substrat ainsi obtenu, en référence à la figure 1 e, comporte un substrat support 5, une couche isolante 1 et une couche mince 6 2907966 6 Optionnellement, on oxyde superficiellement la couche mince 6 pour former un couche d'oxydation sacrificielle 7 puis on retire ladite couche d'oxydation sacrificielle 7 par tout moyen approprié afin d'une part de réduire la rugosité de la face supérieure de la couche mince 6 et d'autre part d'éliminer une partie de la 5 zone endommagée qui s'est formée lors de la formation de ladite couche mince 6. La couche d'oxydation sacrificielle a une épaisseur de préférence inférieure ou égale à 250 Angstrom. Le retrait de la couche sacrificielle d'oxydation 7 est avantageusement obtenu par l'immersion de la couche d'oxydation sacrificielle 7 dans un bain chimique 10 d'acide fluorhydrique dit bain chimique HF. Alternativement, ou en complément, le retrait de la couche sacrificielle d'oxydation 7 pourrait être obtenu, par exemple, par une abrasion de ladite couche suivant un procédé du type CMP selon l'acronyme de l'expression anglo saxonne Chemical Mechanical Planarization jusqu'à ce que la couche mince 6 constitue 15 la couche supérieure d'une structure intermédiaire 100 (figure 1f). On obtient, en référence à la figure 1f, une structure intermédiaire 100 constituée d'une couche isolante 1 intercalée entre une couche mince 6 supérieure de matériau semi-conducteur et un substrat support 5 inférieur. La face supérieure de la couche mince 6 de ladite structure intermédiaire 100 présente néanmoins 20 une rugosité résiduelle et ainsi qu'une zone dite endommagée qui s'est formée lors de la formation de ladite couche mince 6, ladite zone endommagée présentant une qualité cristalline réduite. Afin de diminuer ou supprimer cette rugosité résiduelle et cette zone endommagée, le procédé suivant l'invention comporte, en référence à la figure 1g, 25 une étape d'implantation d'espèces 8 depuis la face supérieure de la couche mince 6 pour former une couche amorphe superficielle 9 dans ladite couche mince 6. Les espèces atomiques 8 peuvent être choisies par exemple parmi la liste suivante : Si, Ge, Ar et Xe etc..
2907966 7 Pour obtenir cette couche amorphe 9, on contrôle les paramètres de l'implantation de manière bien connue de l'homme de l'art afin d'obtenir une couche amorphe 9 d'une épaisseur comprise entre 0,1 et 2 microns. Les paramètres de l'implantation seront contrôlés de telle manière que la 5 profondeur de la couche amorphe 9 soit inférieure à l'épaisseur de la couche mince 6 afin de préserver une épaisseur cristalline entre la couche amorphe 9 et la couche isolante permettant la recristallisation de la couche amorphe comme il sera détaillé plus loin. On pourra par exemple choisir les paramètres d'implantation de telle manière 10 qu'environ 60% de l'épaisseur de la couche mince 6 soit rendue amorphe. Par un recuit de recristallisation, en référence à la figure 1h, la couche amorphe superficielle 9 va se recristalliser à partir de la couche mince 6 qui joue le rôle de couche germe. Lors de ce recuit de recristallisation, la rugosité de la couche mince 6 est réduite de manière substantielle, par exemple 20 A RMS de 15 réduction de la rugosité, et une épaisseur de matériau de bonne qualité cristalline est reformée en lieu et place de la zone endommagée. Ce recuit de recristallisation peut consister en un traitement thermique à basse température réalisé à une température comprise entre 500 et 800 C pendant 3 secondes à 2 heures.
20 De manière alternative, ce recuit peut également consister en un traitement thermique rapide, d'une durée comprise entre 30 secondes à plusieurs minutes, à une température comprise entre 1100 et 1200 dans une atmosphère réductrice. Selon une autre variante d'exécution, le recuit de recristallisation peut également consister en une étape de recuit en four à une température comprise 25 entre 1100 et 1300 C pendant plusieurs heures. Selon une dernière variante d'exécution, ce recuit de recristallisation peut consister en une étape d'oxydation sacrificielle telle que décrite dans le brevet américain US 6,903,03:2. Optionnellement, en référence à la figure l i, le procédé comporte une étape 30 de retrait des éventuels défauts cristallins 10 susceptibles de se former dans la 2907966 8 couche mince 6 lors de la recristallisation de la couche amorphe 9 au niveau de l'interface entre la couche cristalline de la couche mince 6 et ladite couche amorphe 9. Selon une première variante d'exécution de ladite étape de retrait des défauts 5 cristallins 10, elle consiste à former une couche d'oxydation sacrificielle 11 sur la couche mince 6 recristallisée puis à retirer ladite couche d'oxydation sacrificielle 11 jusqu'au niveau des défauts cristallins 10 pour les supprimer. Le retrait de la couche d'oxydation sacrificielle 11 consiste de préférence en une abrasion chimique de la face supérieure de la couche mince 6 recristallisée 10 jusqu'aux défauts cristallins 10. Selon une seconde variante d'exécution de l'étape de retrait des défauts cristallins, elle consiste à appliquer un traitement thermique à une température supérieure à 1000 C pendant quelques secondes jusqu'à plusieurs heures. Enfin, on opère éventuellement un traitement de finition de la face supérieure 15 de la couche mince 6 pour supprimer les éventuels défauts résiduels de surface. Cette étape de finition peut consister soit en un traitement thermique soit en un polissage de la face supérieure de la couche mince 6. Par ailleurs, il est bien évident que le procédé suivant l'invention peut ne pas comprendre d'étape de dépôt d'une couche d'oxyde 1 isolante sur la face 20 supérieure du substrat donneur 2, le substrat support 5 étant collé directement sur la face supérieure du substrat donneur 2. Variante avec formation d'une couche poreuse 25 En référence à la figure 2, selon une variante d'exécution de l'invention, le procédé comporte une étape de dépôt d'une couche poreuse fragilisée 20 (figure 2b) sur un substrat donneur 21 (figure 2a) obtenu dans un matériau semi-conducteur tel que du Silicium.
2907966 9 En référence à la figure 2c, on dépose par épitaxie une couche supérieure cristalline 22 dite couche mince, de préférence de Silicium, sur la couche poreuse fragilisée 21. On dépose ensuite une couche isolante 23 sur la couche mince 22, en 5 référence à la figure 2d. Ladite couche isolante 23 est de préférence une couche d'oxyde. On colle ensuite, en référence à la figure 2e, un substrat support 24 sur la face supérieure de la couche isolante 23 par tout moyen approprié. En référence aux figures 2e et 2f, on détache le substrat donneur 21 au 10 niveau de la couche poreuse fragilisée 20, par l'application de contraintes, pour obtenir une structure intermédiaire 200 constituée d'une couche isolante 23 intercalée entre une couche mince 22 supérieure de matériau semi-conducteur et un substrat support 24 inférieur. Optionnellement, en référence à la figure 2g, on forme une couche 15 d'oxydation sacrificielle 25 sur la couche mince 22 puis on retire ladite couche d'oxydation sacrificielle 25 par tout moyen approprié afin de réduire la rugosité de la face supérieure de la couche mince 22. La couche d'oxydation sacrificielle 25 est déposée sur la couche mince 22 sur une épaisseur de préférence inférieure ou égale à 250 Angstrom.
20 Le retrait de la couche sacrificielle d'oxydation 25 est avantageusement obtenu par l'immersion de la couche d'oxydation sacrificielle 25 dans un bain chimique HF. Alternativement, le retrait de la couche sacrificielle d'oxydation 25 pourrait être obtenu, par exemple, par une abrasion de ladite couche suivant un procédé 25 du type CMP selon l'acronyme de l'expression anglo saxonne Chemical Mechanical Planarization jusqu'à ce que la couche mince 22 constitue la couche supérieure de la structure intermédiaire 200 (figure 2h). On obtient, en référence à la figure 2h, une structure intermédiaire 200 constituée d'une couche isolante 23 intercalée entre une couche mince 22 30 supérieure de matériau semi-conducteur et un substrat support 24 inférieur.
2907966 10 La face supérieure de la couche mince 22 de ladite structure intermédiaire 200 présente néanrnoins une rugosité résiduelle ainsi qu'une zone dite endommagée qui s'est formée lors de la formation de ladite couche mince 22, ladite zone endommagée présentant une qualité cristalline réduite.
5 Afin de diminuer ou supprimer cette rugosité résiduelle, le procédé suivant l'invention comporte, en référence à la figure 2i, une étape d'implantation d'espèces 26 depuis la face supérieure de la couche mince 22 pour former une couche amorphe superficielle 27 dans ladite couche mince 22. Les espèces atorniques 26 peuvent être choisies par exemple parmi la liste 10 suivante : Si, Ge, Ar et Xe etc.. Pour obtenir cette couche amorphe 27, on contrôle les paramètres de l'implantation de manière bien connue de l'homme de l'art afin d'obtenir une couche amorphe d'une épaisseur comprise entre 0,1 et 2 microns. Les paramètres de l'implantation seront contrôlés de telle manière que la profondeur de la couche 15 amorphe 27 soit inférieure à l'épaisseur de la couche mince 22 afin de préserver une épaisseur cristalline entre la couche amorphe 27 et la couche isolante 23 permettant la recristallisation de la couche amorphe comme il sera détaillé plus loin. On pourra par exemple choisir les paramètres d'implantation de telle manière 20 qu'environ 60% de l'épaisseur de la couche mince 22 soit rendue amorphe. On observera que la couche amorphe superficielle 27 pourra également être réalisée par le dépôt direct d'une couche amorphe sur la couche mince 22. Par un recuit de recristallisation, en référence à la figure 2j, la couche amorphe superficielle 27 va se recristalliser à partir de la couche mince 22 qui joue 25 le rôle de couche germe. Lors de ce recuit de recristallisation, la rugosité de la couche mince 22 recristallisée est réduite de manière substantielle. Ce recuit de recristallisation consiste en un traitement thermique à basse température réalisé à une température comprise entre 500 et 800 C pendant 3 secondes à 2 heures.
2907966 11 Optionnellement, en référence à la figure 2k, le procédé comporte une étape de retrait des éventuels défauts cristallins 28 susceptibles de se former dans la couche mince 22 lors de la recristallisation de la couche amorphe 27 au niveau de l'interface entre la couche cristalline de la couche mince 22 et ladite couche 5 amorphe 27. Selon une première variante d'exécution de ladite étape de retrait des défauts cristallins 28, elle consiste à former une couche d'oxydation sacrificielle 29 sur la couche mince 22 recristallisée puis à retirer ladite couche d'oxydation sacrificielle 29 jusqu'au niveau des défauts cristallins 28 pour les supprimer.
10 Le retrait de la couche d'oxydation sacrificielle 29 consiste de préférence en une abrasion chimique de la face supérieure de la couche mince 22 recristallisée jusqu'aux défauts cristallins 28. Selon une seconde variante d'exécution de l'étape de retrait des défauts cristallins 28, elle consiste à appliquer un traitement thermique à une température 15 supérieure à 1000 C pendant quelques secondes jusqu'à plusieurs heures. Enfin, on opère éventuellement un traitement de finition de la face supérieure de la couche mince 22 pour supprimer les éventuels défauts résiduels de surface. Cette étape de finition peut consister soit en un traitement thermique soit en un polissage de la face supérieure de la couche mince 22.
20 Par ailleurs, de la même manière que précédemment, le procédé suivant l'invention peut ne pas comprendre d'étape de dépôt d'une couche d'oxyde 23 isolante sur la couche mince 22, le substrat support 24 étant directement collé par tout moyen approprié sur ladite couche mince 22.
25 On décrira ci-après un exemple particulier mais non limitatif de réalisation d'un substrat, obtenu selon l'invention, en référence à la figure 1.
2907966 Exemple 1 : En référence à la figure 1, le procédé comporte une étape de formation d'une couche isolante 1 (figure 1 b) d'oxyde d'une épaisseur comprise entre 500 et 2000 5 Angstrom sur la face supérieure d'un substrat donneur 2 (figure la) en Silicium (Si). En référence à la figure 1c, on implante ensuite de l'hydrogène au travers la face supérieure de la couche isolante 11 avec une dose d'environ 51016 at/cm2 et une énergie d'environ 200 keV de façon à former dans le substrat donneur 2 une 10 zone énterrée fragilisée 4, représentée en traits pointillés sur la figure 1c. Cette zone fragilisée 4 est formée dans le substrat donneur 2 environ 2 microns sous la couche isolante 1. On colle ensuite, en référence à la figure 1d, un substrat support 5 sur la face supérieure de la couche isolante 1 par tout moyen approprié.
15 En référence à la figure 1d, on détache une partie du substrat donneur 2 au niveau de la zone de fragilisation 4 conformément au procédé Smart CutTM, par traitement thermique à une température comprise entre 300 et 600 c pendant quelques heures et éventuellement par l'application de contraintes mécaniques. Le substrat ainsi obtenu, en référence à la figure le, comporte un substrat support 5, 20 une couche isolante 1 et une couche mince 6 présentant une épaisseur de l'ordre de 1,6 pm. Après détachement, en référence à la figure 1f, le substrat 100 présente une rugosité de l'ordre de 100A RMS ainsi qu'une zone endommagée sur une épaisseur de l'ordre de 3000A (0,3 micron), ladite zone endommagée s'étant 25 formée lors de la formation de ladite couche mince 6. Le procédé suivant l'invention comporte, en référence à la figure 1g, une étape d'implantation de Si, avec une dose de l'ordre de 1014 à 1016 at/cm2 et une énergie comprise entre 50 et 250 keV, depuis la face supérieure de la couche mince 6 pour former une couche amorphe superficielle 9 d'une épaisseur comprise 30 entre 0.1 et 0.6 microns dans ladite couche mince 6.
12 2907966 13 On observera que, pour une énergie d'implantation de 180 keV, l'épaisseur de la couche amorphe 9 est d'environ 0.4 microns Par un recuit de recristallisation, en référence à la figure 1 h, la couche amorphe superficielle 9 va se recristalliser à partir de la couche mince 6 qui joue le 5 rôle de couche germe. Lors de ce recuit de recristallisation, la rugosité de la couche mince 6 est réduite de manière substantielle, par exemple une réduction de la rugosité de l'ordre de 20%, et une épaisseur de matériau de bonne qualité cristalline est reformée en lieu et place de la zone endommagée. Ce recuit de recristallisation consiste dans cet exemple de réalisation en un 10 traitement thermique à basse température réalisé à une température comprise entre 500 et 1000 C pendant quelques secondes à 2 heures dans une atmosphère inerte, c'est-à-dire dans une atmosphère non oxydante. On notera que la durée et la température de ce traitement thermique de recristallisation dépendra de l'épaisseur de la couche amorphe 9.
15 En référence à la figure 1 i, le procédé comporte une étape de retrait des défauts cristallins 10 susceptibles de se former dans la couche mince 6 lors de la recristallisation de la couche amorphe 9 au niveau de l'interface entre la couche cristalline de la couche mince 6 et ladite couche amorphe 9. Cette étape de retrait des défauts cristallins 10 consiste à appliquer un 20 traitement thermique à une température supérieure à 1000 C pendant quelques secondes jusqu'à plusieurs heures. On observera que ce traitement thermique permet également de réduire la rugosité résiduelle de la face supérieure de la couche mince 6 dans des gammes acceptables, par exemple de réduire la rugosité à une valeur inférieure à 5 A RMS.
25 Exemple 2 : En référence à la figure 1, le procédé comporte de la même manière que précédemment une étape de formation d'une couche isolante 1 (figure 1 b) d'oxyde 2907966 14 d'une épaisseur comprise entre 500 et 2000 Angstrom sur la face supérieure d'un substrat donneur 2 (figure 1 a) en Silicium (Si). En référence à la figure 1c, on implante ensuite de l'hydrogène au travers de la face supérieure de la couche isolante 1 avec une dose d'environ 5*1016 at/cm2 5 et une énergie d'environ 200 keV de façon à former dans le substrat donneur 2 une zone enterrée fragilisée 4, représentée en traits pointillés sur la figure 1c. Cette zone fragilisée 4 est formée dans le substrat donneur 2 environ 2 microns sous la couche isolante 1. On colle ensuite, en référence à la figure Id, un substrat support 5 sur la face 10 supérieure de la couche isolante 1 par tout moyen approprié. En référence à la figure 3e, on détache une partie du substrat donneur 2 au niveau de la zone de fragilisation 4 conformément au procédé Smart CutTM, par traitement thermique à une température comprise entre 300 et 600 C pendant quelques heures et éventuellement par l'application de contraintes mécaniques.
15 On forme une couche d'oxydation sacrificielle 7 d'une épaisseur d'environ 200 Angstrom sur la couche mince 6 puis on retire ladite couche d'oxydation sacrificielle 7 par immersion dans un bain chimique d'acide fluorhydrique dit bain chimique HF. Le procédé suivant l'invention comporte, en référence à la figure 1g, une 20 étape d'implantation d'Argon (Ar), avec une dose supérieure à 4*1014 at/cm2 et une énergie d'environ 200 keV, depuis la face supérieure de la couche mince 6 pour former une couche amorphe superficielle 9 d'une épaisseur comprise entre 0.1 et inférieure à 1 microns dans ladite couche mince 6. Par un recuit de recristallisation, en référence à la figure 1h, la couche 25 amorphe superficielle 9 va se recristalliser à partir de la couche mince 6 qui joue le rôle de couche germe. Lors de ce recuit de recristallisation, la rugosité de la couche mince 6 est réduite de manière substantielle et une épaisseur de matériau de bonne qualité cristalline est reformée en lieu et place de la zone endommagée qui s'est formée lors de la formation de ladite couche mince 6..
2907966 15 Dans cet exemple, lerecuit de recristallisation consiste en un traitement thermique à haute température réalisé à une température supérieure à 1000 C pendant quelques heures dans une atmosphère inerte, c'est-à-dire dans une atmosphère non oxydante, la durée et la température de ce traitement thermique 5 de recristallisation dépendant de l'épaisseur de la couche amorphe 9. Ce traitement thermique a également pour effet de réduire la rugosité de la couche mince 6 finale dans une gamme acceptable, c'est-à-dire à une valeur inférieure à 5 A RMS. En référence à la figure l i, le procédé comporte éventuellement de la même io manière que précédemment une étape de retrait des défauts cristallins 10 résiduels de la couche mince 6 lors de la recristallisation de la couche amorphe 9 Cette étape peut être un polissage de la face supérieure de la couche mince 6 ou une oxydation sacrificielle.
15 Les exemples détaillés ci-dessus illustrent des modes de réalisation dans lesquels la formation de la couche mince est obtenue par détachement au niveau d'une zone de fragilisation. Toutefois, ces exemples ne sont pas limitatifs et il est également possible de réaliser un tel retrait en attaquant, après le collage, la face arrière du substrat pour 20 en retirer une épaisseur contrôlée, par exemple par gravure ou par polissage, ou encore par toute autre forme connue d'attaque mécanique et/ou chimique. Par ailleurs, il est bien évident que le procédé suivant l'invention peut ne pas comprendre d'étape de dépôt d'une couche d'oxyde isolante sur la face supérieure du substrat donneur ou de la couche mince.
25 De plus, il va de soi que le procédé suivant l'invention pourra être appliqué pour la fabrication d'un substrat semi-conducteur sans couche isolante ou d'un substrat obtenu dans tout matériau usuellement utilisé dans des applications de micro électronique, optoélectronique, micro mécanique, etc..., tel que du Saphir par exemple, sans pour autant sortir du cadre de l'invention.
2907966 16 Enfin, il est bien évident que tous les paramètres de transfert de couche peuvent être envisagés en fonction notamment de la nature de l'espèce implanté, de l'énergie d'implantation et de la dose d'implantation et que les exemples que l'on vient de décrire ne sont en aucun cas limitatifs quant aux domaines 5 d'application de l'invention.
Claims (19)
1 - Procédé de fabrication d'un substrat par transfert d'une couche d'un matériau (2,21) à partir d'un substrat donneur sur un substrat support (5,24), puis par le retrait d'une partie de la couche du matériau (2,21) pour former ladite couche mince (6,22), caractérisé en ce que, après l'étape de retrait d'une partie de la couche de matériau (2,21) pour former la couche mince (6,22), il comporte au moins les étapes suivantes de : - formation d'une couche amorphe (9,27) dans une partie de la couche mince (6,22), puis - recristallisation de ladite couche amorphe (9,27).
2 - Procédé selon la revendication 1 caractérisé en ce que, préalablement à l'étape de formation de la couche amorphe (9,27) dans la couche mince (6,22), il 15 comporte une étape de réduction de la rugosité de ladite couche mince (6,22).
3 - Procédé selon la revendication 2 caractérisé en ce que l'étape de réduction de la rugosité de la couche mince (6,22) consiste au moins dans les étapes suivantes de : 20 - formation d'une couche d'oxydation sacrificielle (7,25) sur la couche mince (6,22), puis - retrait de ladite couche d'oxydation (7,25).
4 - Procédé selon l'une quelconque des revendications 1 à 3 caractérisé en 25 ce que le substrat comporte une couche isolante (1,23) intercalée entre la couche mince (6,22) de matériau semi-conducteur et le substrat support (5,24).
5 - Procédé selon l'une quelconque des revendications 1 à 4 caractérisé en ce que l'étape de formation de la couche amorphe (9,27) dans la couche mince 30 (6,22) est obtenue par l'implantation d'espèces atomiques dans ladite couche 2907966 18 mince (6,22) de telle sorte qu'une couche superficielle de la couche mince (6,22) soit amorphe.
6 - Procédé selon la revendication 5 caractérisé en ce que les espèces 5 atomiques sont choisies parmi la liste suivante : Si, Ge, Ar, Xe etc..
7 - Procédé selon l'une quelconque des revendications 5 ou 6 caractérisé en ce que la couche amorphe (9,27) est formée sur une épaisseur comprise entre 0,1 et 2 microns.
8 - Procédé selon l'une quelconque des revendications 1 à 7 caractérisé en ce que la recristallisation de la couche amorphe (9,27) est obtenue par l'application d'un traitement thermique à basse température.
9 - Procédé selon la revendication 8 caractérisé en ce que la recristallisation de la couche amorphe (9,27) est obtenue par l'application d'un traitement thermique à une température comprise entre 500 et 800 C pendant 3 secondes à 2 heures.
10 - Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que, après l'étape de recristallisation, il comporte une étape de retrait des défauts cristallins (10,28) qui se sont formés lors de la recristallisation au niveau de l'interface entre la couche cristalline de la couche mince (6,22) et la couche amorphe (9,27).
11 - Procédé selon la revendication 10 caractérisé en ce que l'étape de retrait des défauts cristallins (10,28) consiste à appliquer un traitement thermique à une température supérieure à 1000 C pendant quelques secondes jusqu'à plusieurs heures. 10 2907966 19
12 - Procédé selon l'une quelconque des revendications 1 à 11 caractérisé en ce que, après l'étape de recristallisation, il comporte une étape de finition de la face supérieure de la couche mince (6,22) pour réduire la densité des défauts résiduels.
13 - Procédé selon la revendication 12 caractérisé en ce que l'étape de finition consiste en un traitement thermique.
14 - Procédé selon la revendication 12 caractérisé en ce que l'étape de 10 finition consiste en un polissage de la face supérieure de la face supérieure de la couche mince (6,22).
15 - Procédé selon l'une quelconque des revendications 1 à 14 caractérisé en ce que l'étape de retrait d'une partie de la couche du matériau (2,21) pour 15 former ladite couche mince (6,22) est réalisée suivant les étapes de : implantation d'ions ou d'espèces gazeuses au travers de la couche supérieure de la couche du matériau (2) de façon à former dans ladite couche du matériau (2) une zone enterrée de fragilisation (4), fracture dans la zone de fragilisation (4) menant au détachement d'une 20 partie de la couche du matériau (2) pour former ladite couche mince (6).
16 - Procédé suivant la revendication 15 caractérisé en ce que l'étape d'implantation met en oeuvre une implantation d'hydrogène. 25
17 - Procédé suivant la revendication 15 caractérisé en ce que l'étape d'implantation met en oeuvre une implantation d'Hélium.
18 - Procédé suivant la revendication 15 caractérisé en ce que l'étape d'implantation met en oeuvre une co-implantation d'au moins deux espèces 30 atomiques différentes. 5 2907966 20
19 - Procédé selon l'une quelconque des revendications 1 à 14 caractérisé en ce que l'étape de retrait d'une partie de la couche du matériau semi-conducteur (21) pour former ladite couche mince (22) est réalisée suivant les étapes de : 5 dépôt d'une couche poreuse fragilisée (20) sur la couche du matériau semi-conducteur (21), dépôt par épitaxie d'une couche cristalline (22) d'un matériau semi-conducteur sur la couche poreuse fragilisée (20), fracture au niveau de la couche poreuse fragilisée (20) menant au 10 détachement de la couche cristalline épitaxiée (22) pour former ladite couche mince.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0609466A FR2907966B1 (fr) | 2006-10-27 | 2006-10-27 | Procede de fabrication d'un substrat. |
| US11/877,456 US7833877B2 (en) | 2006-10-27 | 2007-10-23 | Method for producing a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0609466A FR2907966B1 (fr) | 2006-10-27 | 2006-10-27 | Procede de fabrication d'un substrat. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2907966A1 true FR2907966A1 (fr) | 2008-05-02 |
| FR2907966B1 FR2907966B1 (fr) | 2009-01-30 |
Family
ID=37964521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0609466A Active FR2907966B1 (fr) | 2006-10-27 | 2006-10-27 | Procede de fabrication d'un substrat. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7833877B2 (fr) |
| FR (1) | FR2907966B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010049657A1 (fr) * | 2008-10-31 | 2010-05-06 | Commissariat A L'energie Atomique | Procede de formation d'une couche monocristalline dans le domaine micro-electronique |
| EP2500933A1 (fr) * | 2011-03-11 | 2012-09-19 | S.O.I. TEC Silicon | Structure multicouche et procédé de fabrication de dispositifs semi-conducteurs |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7883956B2 (en) * | 2008-02-15 | 2011-02-08 | International Business Machines Corporation | Method of forming coplanar active and isolation regions and structures thereof |
| EP2246882B1 (fr) | 2009-04-29 | 2015-03-04 | Soitec | Procédé de transfert d'une couche à partir d'un substrat donneur sur un substrat de manipulation |
| FR2968121B1 (fr) | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| US9136134B2 (en) | 2012-02-22 | 2015-09-15 | Soitec | Methods of providing thin layers of crystalline semiconductor material, and related structures and devices |
| US9837334B2 (en) * | 2015-03-30 | 2017-12-05 | Globalfoundries Singapore Pte. Ltd. | Programmable active cooling device |
| DE102015210384A1 (de) * | 2015-06-05 | 2016-12-08 | Soitec | Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung |
| FR3076069B1 (fr) * | 2017-12-22 | 2021-11-26 | Commissariat Energie Atomique | Procede de transfert d'une couche utile |
| FR3076070B1 (fr) * | 2017-12-22 | 2019-12-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile |
| FR3078822B1 (fr) * | 2018-03-12 | 2020-02-28 | Soitec | Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| FR2847076A1 (fr) * | 2002-11-07 | 2004-05-14 | Soitec Silicon On Insulator | Procede de detachement d'une couche mince a temperature moderee apres co-implantation |
| WO2006037783A1 (fr) * | 2004-10-04 | 2006-04-13 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985742A (en) * | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
| US6103599A (en) * | 1997-07-25 | 2000-08-15 | Silicon Genesis Corporation | Planarizing technique for multilayered substrates |
| FR2827423B1 (fr) * | 2001-07-16 | 2005-05-20 | Soitec Silicon On Insulator | Procede d'amelioration d'etat de surface |
| US6703293B2 (en) * | 2002-07-11 | 2004-03-09 | Sharp Laboratories Of America, Inc. | Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates |
| FR2844634B1 (fr) * | 2002-09-18 | 2005-05-27 | Soitec Silicon On Insulator | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon |
| US7285473B2 (en) * | 2005-01-07 | 2007-10-23 | International Business Machines Corporation | Method for fabricating low-defect-density changed orientation Si |
| US7569857B2 (en) * | 2006-09-29 | 2009-08-04 | Intel Corporation | Dual crystal orientation circuit devices on the same substrate |
-
2006
- 2006-10-27 FR FR0609466A patent/FR2907966B1/fr active Active
-
2007
- 2007-10-23 US US11/877,456 patent/US7833877B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| FR2847076A1 (fr) * | 2002-11-07 | 2004-05-14 | Soitec Silicon On Insulator | Procede de detachement d'une couche mince a temperature moderee apres co-implantation |
| WO2006037783A1 (fr) * | 2004-10-04 | 2006-04-13 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010049657A1 (fr) * | 2008-10-31 | 2010-05-06 | Commissariat A L'energie Atomique | Procede de formation d'une couche monocristalline dans le domaine micro-electronique |
| FR2938120A1 (fr) * | 2008-10-31 | 2010-05-07 | Commissariat Energie Atomique | Procede de formation d'une couche monocristalline dans le domaine micro-electronique |
| US8501589B2 (en) | 2008-10-31 | 2013-08-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method in the microelectronics fields of forming a monocrystalline layer |
| EP2500933A1 (fr) * | 2011-03-11 | 2012-09-19 | S.O.I. TEC Silicon | Structure multicouche et procédé de fabrication de dispositifs semi-conducteurs |
| US8652887B2 (en) | 2011-03-11 | 2014-02-18 | Soitec | Multi-layer structures and process for fabricating semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080102601A1 (en) | 2008-05-01 |
| FR2907966B1 (fr) | 2009-01-30 |
| US7833877B2 (en) | 2010-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| EP1344249B1 (fr) | Procédé de fabrication d'une structure empilée comprenant une couche mince adhérant à un substrat cible | |
| EP1922752B1 (fr) | Procede de report d'une couche mince sur un support | |
| EP1051739B1 (fr) | Substrat compliant en particulier pour un depot par hetero-epitaxie | |
| WO2005086226A1 (fr) | Traitement thermique d’amelioration de la qualite d’une couche mince prelevee | |
| FR2983342A1 (fr) | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue | |
| WO2009087290A1 (fr) | Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire | |
| FR2845523A1 (fr) | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| WO2008031980A1 (fr) | Procede de transfert d'une couche a haute temperature | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| FR2938119A1 (fr) | Procede de detachement de couches semi-conductrices a basse temperature | |
| EP1631982B1 (fr) | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque | |
| FR2913528A1 (fr) | Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues. | |
| FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert | |
| FR2851848A1 (fr) | Relaxation a haute temperature d'une couche mince apres transfert | |
| EP1186024A1 (fr) | Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie | |
| EP4000090A1 (fr) | Procédé de collage hydrophile de substrats | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| EP1861873A1 (fr) | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur | |
| FR3093859A1 (fr) | Procédé de transfert d’une couche utile sur une substrat support | |
| EP3890003B1 (fr) | Procédé basse température de transfert et de guérison d'une couche semiconductrice | |
| WO2023052704A1 (fr) | Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin | |
| WO2023144495A1 (fr) | Procede de fabrication d'une structure de type double semi-conducteur sur isolant | |
| FR2907965A1 (fr) | Procede de traitement d'un substrat donneur pour la fabrication d'un substrat. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20120423 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |