FR2907965A1 - Procede de traitement d'un substrat donneur pour la fabrication d'un substrat. - Google Patents
Procede de traitement d'un substrat donneur pour la fabrication d'un substrat. Download PDFInfo
- Publication number
- FR2907965A1 FR2907965A1 FR0609465A FR0609465A FR2907965A1 FR 2907965 A1 FR2907965 A1 FR 2907965A1 FR 0609465 A FR0609465 A FR 0609465A FR 0609465 A FR0609465 A FR 0609465A FR 2907965 A1 FR2907965 A1 FR 2907965A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- layer
- process according
- donor substrate
- amorphous layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 114
- 238000000034 method Methods 0.000 title claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 title claims description 8
- 239000010703 silicon Substances 0.000 title claims description 8
- 239000012212 insulator Substances 0.000 title description 12
- 230000003287 optical effect Effects 0.000 title 1
- 238000002513 implantation Methods 0.000 claims abstract description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000001307 helium Substances 0.000 claims abstract description 11
- 229910052734 helium Inorganic materials 0.000 claims abstract description 11
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000001257 hydrogen Substances 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 84
- 239000004065 semiconductor Substances 0.000 claims description 19
- 230000007547 defect Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000001953 recrystallisation Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000003313 weakening effect Effects 0.000 claims description 3
- 241000894007 species Species 0.000 description 15
- 238000000137 annealing Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000009643 growth defect Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 241000496694 Vasates Species 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un substrat par transfert d'une couche d'un substrat donneur (2) sur un substrat support (8), puis par le retrait d'une partie de la couche du substrat donneur (2) pour former une couche mince (9) ; remarquable en ce que, préalablement à l'étape de transfert de la couche du substrat donneur (2) sur le substrat support (8), il comporte au moins les étapes suivantes de :- formation d'une couche amorphe (4) dans le substrat donneur (2), puis- recristallisation de ladite couche amorphe (4).
Description
Procédé de traitement d'un substrat donneur pour la fabrication d'un
substrat La présente invention concerne un procédé de traitement d'un substrat pour la suppression, ou pour le moins, la diminution des défauts cristallins apparus lors de la fabrication dudit substrat. Ce procédé de traitement est particulièrement adapté pour la fabrication d'un substrat semi-conducteur sur isolant du type SeOi ; toutefois, le procédé suivant l'invention pourra être adapté pour la fabrication d'un substrat non semi-conducteur tel que les substrats usuellement utilisés dans des applications de micro électronique, optoélectronique, micro mécanique, etc Un domaine d'application de l'invention est celui des procédés de réalisation de structures semi-conducteur sur isolant, communément appelées structures SeOi selon l'acronyme de l'expression anglo-saxonne " Semi-conductor On Insulator ", telles que des structures de silicium sur isolant, communément appelées SOI selon l'acronyme de l'expression anglo-saxonne " Silicon On Insulator ", ces structures servant de substrats pour la réalisation de composants pour l'électronique, l'optique ou l'optoélectronique. Ces structures SeOi comportent une couche isolante intercalée entre une couche mince de matériau notamment semi-conducteur et un substrat support. Ces structures SeOi sont généralement obtenues par transfert sur un substrat support d'une couche d'un matériau semi-conducteur sur un substrat à partir d'un substrat donneur puis par retrait d'une partie de la couche du matériau semi-conducteur pour former ladite couche mince.
L'étape de retrait d'une partie de la couche du matériau semi-conducteur pour former la couche mince peut être réalisée suivant différents procédés. Cette étape de retrait est de préférence obtenue suivant un procédé de type SMARTCUT .
2907965 2 On trouvera de plus amples détails concernant le procédé SMARTCUT dans le document " Silicon-On-Insulator Technology : Materials to VLSI, 2nd Edition " de Jean-Pierre Colinge chez " Kluwer Academic Publishers ", p50 et 51. La réalisation par le procédé SMARTCUT d'une structure SeOl, et plus 5 particulièrement une structure SeOl dans laquelle la couche mince est particulièrement mince, c'est-à-dire une couche mince dont l'épaisseur est typiquement inférieure à 400nm, nécessite l'utilisation d'un substrat donneur de départ ne présentant pas de défauts de croissance ou présentant une faible densité desdits défauts. io On entend par défauts de croissance des défauts cristallins présents sous la forme d'amas de lacune connus sous l'acronyme de COPs selon l'expression anglo-saxone Crystal Originated Particules , ou encore sous la forme de défauts d'empilement. La présence de ces amas de lacunes dans le substrat donneur est 15 susceptible de générer, lors de la réalisation d'une structure SeOl par le procédé Smart CutTM, des défauts dont la taille est supérieure à l'épaisseur de la couche mince de la structure SeOl finale. Or ces défauts dits traversants sont des défauts tueurs qui ne permettent pas la formation de composants.
20 Il s'avère donc indispensable de supprimer ou, pour le moins, de limiter autant que possible la présence de ces défauts traversants. Pour limiter le nombre de défauts traversants dans un substrat SeOl, une solution couramment mise en œuvre jusqu'à présent consiste à utiliser un substrat de départ de très bonne qualité cristallographique, présentant une 25 densité réduite de défauts cristallins tels que des COPS. Les substrats de départ sont typiquement formés par découpe dans un lingot obtenu par le procédé de tirage Czochralsky dit procédé CZ ou LEC selon l'acronyme de l'expression anglo-saxonne Liquid Encapsulated Czochralsky . Le contrôle de la vitesse de tirage et de la vitesse de refroidissement du lingot permet de réduire la quantité de défauts de type amas de lacune. Un 2907965 3 substrat de départ quasi-exempt de COPs est ainsi typiquement formé par découpe d'un lingot obtenu par le procédé CZ selon des conditions de tirage très spécifiques, et en particulier grâce à une vitesse de tirage particulièrement lente, tirage également dénommé par l'appellation anglo-saxonne Very Slow Pull , 5 pour l'obtention d'un cristal sans COPs. Toutefois, la production d'un substrat de départ de qualité présente un rendement nettement inférieur à la production de substrats selon des procédés de tirage plus simples et/ou plus rapides. La production d'un tel substrat par tirage Very Slow Pull s'avère donc particulièrement coûteuse ; son coût est 10 ainsi typiquement 30% supérieur à celui des substrats obtenus par tirage CZ standard. On notera qu'il a également été proposé d'utiliser comme substrat de départ dans un procédé de fabrication d'une structure SOI, un substrat standard préalablement traité thermiquement pour faire diminuer la quantité de COPs. On 15 pourra par exemple se reporter à l'article "A NOVEL METHOD FOR ACHIEVING VERY LOW COPS IN CZ WAFERS" de J. L. Vasat et T. Torack, publiée dans le numéro de Mars 2003 de la revue Solid State Technology. Toutefois, le recours à un tel traitement thermique préalable n'est pas satisfaisant. En effet, ce traitement vient modifier les propriétés de surface du 20 substrat de départ (et peut en particulier venir augmenter sa rugosité de surface) de sorte que des problèmes peuvent être rencontrés lors du collage du substrat de départ à un substrat support (et notamment la dégradation de la qualité du collage). Par ailleurs, ce traitement thermique préalable peut générer des défauts de type slip lines (lignes de glissement) ou des précipités d'oxygène 25 susceptibles de compromettre le recyclage du substrat de départ qui est généralement mis en oeuvre dans un procédé de type Smart CutTM Un but de l'invention est de réduire le prix de revient des substrats réalisés par transfert d'une couche mince de matériau semi-conducteur depuis un substrat donneur vers un substrat support, en particulier le prix de revient des 30 substrats SeOl.
2907965 4 L'un des buts de l'invention est donc de remédier à tous ces inconvénients en procurant un procédé de fabrication, de mise en oeuvre aisée et peu onéreuse, d'un substrat semi-conducteur sur isolant obtenu à partir d'un substrat donneur présentant aucun défaut, ou une faible densité de défaut.
5 A cet effet, et conformément à l'invention, il est proposé un procédé de fabrication d'un substrat par transfert d'une couche d'un substrat donneur sur un substrat support, puis par le retrait d'une partie de la couche du substrat donneur pour former une couche mince ; ledit procédé est remarquable en ce que, préalablement à l'étape de transfert de la couche du substrat donneur sur le 10 substrat support, il comporte au moins les étapes suivantes de formation d'une couche amorphe dans le substrat donneur, puis recristallisation de ladite couche amorphe. L'étape de formation de la couche amorphe dans le substrat donneur est obtenue par l'implantation d'espèces atomiques et/ou de gaz rares dans ledit 15 substrat donneur de telle sorte qu'une couche superficielle de ce dernier soit amorphisée. De préférence en ce que le substrat donneur est obtenu dans du Silicium (Si). Par ailleurs, les espèces atomiques sont choisies parmi la liste suivante : Si, 20 Ar, Xe et la couche amorphe est formée sur une épaisseur comprise entre 0,1 et 2 microns. De plus, la recristallisation de la couche amorphe est obtenue par l'application d'un traitement thermique à basse température. D'autres avantages et caractéristiques ressortiront mieux de la description 25 qui va suivre de plusieurs variantes d'exécution, données à titre d'exemples non limitatifs, du procédé de fabrication d'un substrat semi-conducteur sur isolant conforme à l'invention, en référence à la figure 1 annexée qui est une représentation schématique des principales étapes d'une forme de réalisation du procédé de réalisation d'un substrat conforme à l'invention.
2907965 5 En référence à ladite figure 1, le procédé suivant l'invention comporte une étape d'implantation 1 d'espèces atomiques et/ou de gaz rares (figure 1 b) depuis la face supérieure d'un substrat donneur 2 comportant des COPs 3 (figure la) pour former une couche amorphe 4 (figure lb).
5 Le substrat donneur 2 présente par exemple une forme générale de disque qui s'étend dans une direction horizontale. De plus, dans la suite du texte, on entend par face supérieure, c'est-à-dire le haut, du substrat la face qui reçoit la première implantation d'espèces. Ledit substrat donneur 2 est un matériau semi-conducteur tel que du io Silicium (Si) par exemple. Et les espèces 1 d'implantation pour la formation de la couche amorphe 4 peuvent être par exemple du Si. Toutefois, les espèces atomiques pour l'implantation d'amorphisation pourront également être du Xe ou du Ar.
15 Pour obtenir cette couche amorphe 4 superficielle, on contrôle les paramètres de l'implantation de manière bien connue de l'homme de l'art afin d'obtenir une couche arnorphe 4 d'une épaisseur comprise entre 0,1 nm et 2 microns. Par un recuit de recristallisation, en référence à la figure 1c, la couche 20 amorphe superficielle 4 va se recristalliser à partir de la couche cristalline du substrat donneur 2 qui joue le rôle de couche germe. Lors de ce recuit de recristallisation, la densité des défauts cristallins 3 va être fortement réduite voire même être nulle dans l'épaisseur du substrat donneur 2 amorphisée puis recristallisée.
25 Ce recuit de recristallisation consiste en un traitement thermique à basse température réalisé à une température comprise entre 300 et 500 C pendant 2 à 5 heures. En référence à la figure 1d, on implante ensuite des ions et/ou des espèces gazeuses 5 au travers de la face supérieure du substrat donneur 2 de façon à 30 former dans ce dernier une zone enterrée fragilisée 6, représentée en traits 2907965 6 pointillés sur la figure 1d, conformément au procédé Smart CutTM tel que décrit dans la publication Silicon-On-Insulator Technology : Materials to VLSI, 2nd Edition de Jean-Pierre Colinge chez Kuwer Academic Publishers , pages 50 et 51.
5 Cette zone fragilisée 6 est formée dans le substrat donneur 2 à une profondeur inférieure ou égale à 2 microns, et permet, comme on le verra plus loin, le détachement d'une partie du substrat donneur 2 pour former la couche mince du substrat final. Cette étape d'implantation met en ceuvre, de préférence, une implantation 10 d'hydrogène seul ou d'hélium seul ou une co-implantation d'au moins deux espèces atomiques différentes, par exemple l'hydrogène et l'Hélium qui sont implantées de préférence séquentiellement, l'Hélium étant avantageusement implanté préalablement à l'Hydrogène. On observera que, dans cet exemple, les paramètres de ladite implantation 15 d'espèces sont avantageusement choisis pour constituer une zone de fragilisation 6 dans la couche du substrat donneur 2 qui a été amorphisée puis recristallisée. Optionnellement, le procédé comporte ensuite, en référence à la figure le, une étape de formation d'une couche isolante 7 sur la face supérieure du 20 substrat donneur 2. Ladite couche isolante 1 est de préférence une couche d'oxyde. On colle ensuite, en référence à la figure 1f, un substrat support 8 sur la face supérieure de la couche isolante 7 par tout moyen approprié. On entend par collage la mise en contact intime du substrat support 8 sur 25 la couche isolante 7 pour les assembler. Ce collage peut être obtenu suivant différentes méthodes : - mise en contact direct d'une surface du substrat support 8 en un matériau semi-conducteur, tel que le Silicium, avec la face supérieure de la couche isolante 7, 2907965 7 - formation d'une couche de matériau amorphe pour réaliser une couche de liaison sur la face supérieure de la couche isolante 7, et/ou formation d'une couche de matériau amorphe pour réaliser une seconde couche de liaison sur une surface du substrat support 8 et mise en contact des surfaces des couches 5 de liaison respectives de la couche isolante 7 et du substrat support 8, - formation d'une interface de collage sur la surface d'au moins la couche isolante 7 et/ou du substrat support 8, -combinaison des deux dernières méthodes. Accessoirement, lors du collage du substrat support 8 sur la face supérieure 10 de la couche isolante 7, le procédé suivant l'invention comporte une étape d'activation par plasma afin d'améliorer le collage et permettre si nécessaire un transfert à plus basse température. En référence aux figures 1f et 1g, on détache une partie du substrat donneur 2 au niveau de la zone de fragilisation 6 conformément au procédé 15 Smart CutTM, par traitement thermique et/ou avec l'application de contraintes afin de former une couche mince 9. On obtient ainsi, en référence à la figure 1g, un substrat final du type semi-conducteur sur isolant comportant une couche isolante 7 intercalée entre une couche mince 9 de matériau semi-conducteur ne comportant pas de COPs ou 20 une faible densité de COPs et un substrat support 8. On décrira ci-après un exemple particulier mais non limitatif de réalisation d'un substrat, obtenu selon l'invention, en référence à la figure 1. Exemple : 25 En référence à ladite figure 1, le procédé comporte une étape d'implantation 1 d'espèces atomiques Si+ (figure lb) depuis la face supérieure d'un substrat donneur 2 en silicium Si comportant des défauts cristallins 3 (figure la) pour former une couche amorphe 4 (figure lb). Cette implantation d'espèces 30 atomiques Si+ pour la formation de la couche amorphe 4 est réalisée par une 2907965 8 succession d'implantation de Si+ avec une dose d'environ 5*1015 at/cm2 et une énergie successivement de 2 MeV, 1 Me\/ et 0,5 MeV. Par un recuit de recristallisation, en référence à la figure 1c, la couche amorphe superficielle 4 va se recristalliser à partir de la couche cristalline du 5 substrat donneur 2 qui joue le rôle de couche germe. Lors de ce recuit de recristallisation, la densité des défauts cristallins 3 va être fortement réduite voire même être nulle dans l'épaisseur du substrat donneur 2 amorphisée puis recristallisée. Ce recuit de recristallisation consiste en un traitement thermique à basse 10 température réalisé à une température d'environ 500 C pendant 2.8 heures pour recristalliser la couche amorphe superficielle 4 d'une épaisseur de 0,1 pm. On observera que pour une épaisseur de 3 pm de la couche amorphe superficielle, le recuit de recristallisation pourra consister en un traitement thermique réalisé à une température de 800 C pendant 3 secondes.
15 En référence à la figure 1d, on implante ensuite des ions et/ou des espèces gazeuses 5 au travers de la face supérieure du substrat donneur 2 de façon à former dans ce dernier une zone enterrée fragilisée 6, représentée en traits pointillés sur la figure Id, conformément au procédé Smart CutTM tel que décrit dans la publication Silicon-On-Insulator Technology : Materials to VLSI, 2nd 20 Edition de Jean-Pierre Colinge chez Kuwer Academic Publishers , pages 50 et 51 Cette zone fragilisée 6 est formée dans le substrat donneur 2 à une profondeur inférieure ou égale à 2 microns, et permet, comme on le verra plus loin, le détachement d'une partie du substrat donneur 2 pour former la couche 25 mince du substrat final. Cette étape d'implantation met en œuvre, de préférence, une implantation d'hydrogène seul ou d'hélium seul ou une co-implantation d'au moins deux espèces atomiques différentes, par exernple l'hydrogène et l'Hélium qui sont implantées de préférence séquentiellement, l'Hélium étant avantageusement 30 implanté préalablement à l'Hydrogène.
2907965 9 Les paramètres de ladite implantation d'espèces seront avantageusement choisis, de manière bien connue de l'Homme de l'Art, pour constituer une zone de fragilisation 6 dans la couche du substrat donneur 2 qui a été amorphisée puis recristallisée.
5 On colle ensuite, en référence à la figure 1f, un substrat support 8 sur la face supérieure du substrat donneur 2 pair tout moyen approprié. En référence aux figures 1f et 1g, on détache une partie du substrat donneur 2 au niveau de la zone de fragilisation 6 conformément au procédé Smart CutTM, par traitement thermique et/ou avec l'application de contraintes afin 10 de former une couche mince 9. On obtient ainsi, en référence à la figure l g, un substrat final du type semi-conducteur comportant une couche mince 9 de matériau semi-conducteur ne comportant pas de défauts cristallins ou une faible densité de ces défauts et un substrat support 8.
15 L'exemple détaillé ci-dessus illustre un mode de réalisation dans lequel d'une part la formation de la couche mince est obtenue par détachement au niveau d'une zone de fragilisation et d'autre part, une couche d'oxyde isolante n'est pas formée sur la face supérieure du substrat donneur 2. Toutefois, cet exemple n'est pas limitatif et il est également possible de 20 réaliser un tel retrait en attaquant, après le collage, la face arrière du substrat pour en retirer une épaisseur contrôlée, par exemple par gravure ou par polissage ou par toute autre forme d'attaque mécanique et/ou chimique bien connue. Par ailleurs, il va de soi que le procédé suivant l'invention pourra être 25 appliqué pour la fabrication d'un substrat obtenu dans tout matériau usuellement utilisé dans des applications de micro électronique, optoélectronique, micro mécanique, etc..., sans pour autant sortir du cadre de l'invention. Le substrat pourra par exemple être obtenu dans un matériau isolant tel que le Saphir. Enfin, il est bien évident que tous les paramètres de transfert de couche 30 peuvent être envisagés en fonction notamment de la nature de l'espèce implanté, 2907965 10 de l'énergie d'implantation et de la dose d'implantation et que les exemples que l'on vient de décrire ne sont en aucun cas limitatifs quant aux domaines d'application de l'invention.
Claims (21)
1 - Procédé de fabrication d'un substrat par transfert d'une couche d'un substrat donneur (2) sur un substrat support (8), puis par le retrait d'une partie de la couche du substrat donneur (2) pour former une couche mince (9) ; caractérisé en ce que, préalablement à l'étape de transfert de la couche du substrat donneur (2) sur le substrat support (8), il comporte au moins les étapes suivantes de : - formation d'une couche amorphe (4) dans le substrat donneur (2), puis - recristallisation de ladite couche amorphe (4).
2 - Procédé selon la revendication 1 caractérisé en ce que l'étape de formation de la couche amorphe (4) dans le substrat donneur (2) est obtenue par l'implantation d'espèces atomiques et/ou de gaz rares dans ledit substrat donneur (2) de telle sorte qu'une couche (4) superficielle de ce dernier soit amorphisée.
3 - Procédé selon l'une quelconque des revendications 1 ou 2 20 caractérisé en ce que le substrat donneur (2) est obtenu dans du Silicium (Si).
4 - Procédé selon l'une quelconque des revendications 2 ou 3 caractérisé en ce que les espèces atomiques sont choisies parmi la liste suivante : Si, Ar, Xe.
5 - Procédé selon l'une quelconque des revendications 1 à 4 caractérisé en ce que Na couche amorphe (4) est formée sur une épaisseur comprise entre 0,1 et 2 microns. 25 2907965 12
6 - Procédé selon l'une quelconque des revendications 1 à 5 caractérisé en ce que la recristallisation de la couche amorphe (4) est obtenue par l'application d'un traitement thermique à basse température. 5
7 - Procédé selon la revendication 6 caractérisé en ce que la recristallisation de la couche amorphe (4) est obtenue par l'application d'un traitement thermique à une température comprise entre 300 et 500 C pendant 2 à 5 heures. io
8 - Procédé selon l'une quelconque des revendications 1 à 7 caractérisé en ce que l'étape de retrait d'une partie de la couche du matériau semi-conducteur pour former ladite couche mince (9) est réalisée suivant les étapes de : implantation d'ions ou d'espèces gazeuses au travers de la 15 couche supérieure du substrat donneur (2) de façon à former dans le substrat donneur (2) une zone enterrée de fragilisation (6), fracture dans la zone de fragilisation (6) menant au détachement d'une partie de la couche du matériau semi-conducteur pour former ladite couche mince (9).
9 - Procédé suivant la revendication 8 caractérisé en ce que l'étape d'implantation met en oeuvre une implantation d'hydrogène.
10 - Procédé suivant la revendication 8 caractérisé en ce que l'étape 25 d'implantation met en oeuvre une implantation d'Hélium.
11 - Procédé suivant la revendication 8 caractérisé en ce que l'étape d'implantation met en oeuvre une co-implantation d'au moins deux espèces atomiques différentes. 30 2907965 13
12 - Procédé suivant la revendication 11 caractérisé en ce que les espèces Hydrogène et Hélium sont co-implantées au cours de ladite étape d'implantation.
13 - Procédé suivant la revendication 12 caractérisé en ce que lesdites espèces Hydrogène et Hélium sont implantées séquentiellement.
14 - Procédé suivant la revendication 13 caractérisé en ce que l'Hélium 10 est implanté préalablement à l'hydrogène.
15 - Procédé de traitement d'un substrat semi-conducteur (2) pour supprimer ou diminuer les défauts cristallins (3) dudit substrat semi-conducteur (2) caractérisé en ce qu'il comporte au moins les étapes suivantes de : 15 - formation d'une couche amorphe (4) dans le substrat semi-conducteur (2), puis - recristallisation de ladite couche amorphe (4).
16 - Procédé selon la revendication 15 caractérisé en ce que l'étape de 20 formation de la couche amorphe (4) dans le substrat (2) est obtenue par l'implantation d'espèces atomiques et/ou de gaz rares dans ledit substrat (2) de telle sorte qu'une couche superficielle (4) du substrat (2) soit amorphisée.
17 - Procédé selon la revendication 16 caractérisé en ce que les 25 espèces atomiques sont choisies parmi la liste suivante : Si, Ar, Xe.
18 - Procédé selon l'une quelconque des revendications 15 à 17 caractérisé en ce que la couche amorphe (4) est formée sur une épaisseur comprise entre 0,1 et 2 microns. 5 30 2907965 14
19 - Procédé selon l'une quelconque des revendications 15 à 18 caractérisé en ce que la recristallisation de la couche amorphe (4) est obtenue par l'application d'un traitement thermique à basse température. 5
20 - Procédé selon la revendication 19 caractérisé en ce que la recristallisation de la couche amorphe (4) est obtenue par l'application d'un traitement thermique à une température comprise entre 300 et 500 C pendant 2 à 5 heures. Io
21 - Procédé selon l'une quelconque des revendications 1 à 20 caractérisé en ce que le substrat semi-conducteur comporte une couche isolante (7) intercalée entre la couche mince (9) de matériau semi-conducteur et le substrat support (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0609465A FR2907965B1 (fr) | 2006-10-27 | 2006-10-27 | Procede de traitement d'un substrat donneur pour la fabrication d'un substrat. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0609465A FR2907965B1 (fr) | 2006-10-27 | 2006-10-27 | Procede de traitement d'un substrat donneur pour la fabrication d'un substrat. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2907965A1 true FR2907965A1 (fr) | 2008-05-02 |
| FR2907965B1 FR2907965B1 (fr) | 2009-03-06 |
Family
ID=38006848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0609465A Expired - Fee Related FR2907965B1 (fr) | 2006-10-27 | 2006-10-27 | Procede de traitement d'un substrat donneur pour la fabrication d'un substrat. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2907965B1 (fr) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4617066A (en) * | 1984-11-26 | 1986-10-14 | Hughes Aircraft Company | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing |
| US5821157A (en) * | 1995-04-17 | 1998-10-13 | Samsung Electronics Co., Ltd. | Argon amorphizing polysilicon layer fabrication |
| EP1037272A1 (fr) * | 1997-06-19 | 2000-09-20 | Asahi Kasei Kogyo Kabushiki Kaisha | Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication |
| WO2001045146A1 (fr) * | 1999-12-16 | 2001-06-21 | Koninklijke Philips Electronics N.V. | Circuits integres de carbure de silicium de grande qualite et procede de fabrication |
| WO2004044976A1 (fr) * | 2002-11-07 | 2004-05-27 | Commissariat A L'energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| WO2006037783A1 (fr) * | 2004-10-04 | 2006-04-13 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline |
| WO2006103256A1 (fr) * | 2005-03-31 | 2006-10-05 | S.O.I. Tec Silicon On Insulator Technologies | Procede de fabrication de substrat, et substrat |
-
2006
- 2006-10-27 FR FR0609465A patent/FR2907965B1/fr not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4617066A (en) * | 1984-11-26 | 1986-10-14 | Hughes Aircraft Company | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing |
| US5821157A (en) * | 1995-04-17 | 1998-10-13 | Samsung Electronics Co., Ltd. | Argon amorphizing polysilicon layer fabrication |
| EP1037272A1 (fr) * | 1997-06-19 | 2000-09-20 | Asahi Kasei Kogyo Kabushiki Kaisha | Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication |
| WO2001045146A1 (fr) * | 1999-12-16 | 2001-06-21 | Koninklijke Philips Electronics N.V. | Circuits integres de carbure de silicium de grande qualite et procede de fabrication |
| WO2004044976A1 (fr) * | 2002-11-07 | 2004-05-27 | Commissariat A L'energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| WO2006037783A1 (fr) * | 2004-10-04 | 2006-04-13 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline |
| WO2006103256A1 (fr) * | 2005-03-31 | 2006-10-05 | S.O.I. Tec Silicon On Insulator Technologies | Procede de fabrication de substrat, et substrat |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2907965B1 (fr) | 2009-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1922752B1 (fr) | Procede de report d'une couche mince sur un support | |
| EP2002474B1 (fr) | Procede de detachement d'un film mince par fusion de precipites | |
| FR2817394A1 (fr) | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede | |
| FR2983342A1 (fr) | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR2842349A1 (fr) | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| FR2881573A1 (fr) | Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes | |
| EP1733423A1 (fr) | TRAITEMENT THERMIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE | |
| WO2001093325A1 (fr) | Substrat fragilise et procede de fabrication d'un tel substrat | |
| FR2857983A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2857982A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2845523A1 (fr) | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| EP4128328B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR2720189A1 (fr) | Procédé de réalisation d'une structure à faible taux de dislocations comprenant une couche d'oxyde enterrée dans un substrat semi-conducteur. | |
| FR2896338A1 (fr) | Procede de realisation d'une couche monocristalline sur une couche dielectrique | |
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| EP2782118A1 (fr) | Procédé de formation d'une couche de silicium contraint | |
| WO2004112125A1 (fr) | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque | |
| FR3116940A1 (fr) | Procédé basse température de fabrication d’un substrat semiconducteur sur isolant | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert | |
| FR2851848A1 (fr) | Relaxation a haute temperature d'une couche mince apres transfert | |
| EP1861873A1 (fr) | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur | |
| EP1186024A1 (fr) | Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| FR2907965A1 (fr) | Procede de traitement d'un substrat donneur pour la fabrication d'un substrat. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20120629 |