FR2842349A1 - Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon - Google Patents
Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon Download PDFInfo
- Publication number
- FR2842349A1 FR2842349A1 FR0208600A FR0208600A FR2842349A1 FR 2842349 A1 FR2842349 A1 FR 2842349A1 FR 0208600 A FR0208600 A FR 0208600A FR 0208600 A FR0208600 A FR 0208600A FR 2842349 A1 FR2842349 A1 FR 2842349A1
- Authority
- FR
- France
- Prior art keywords
- layer
- relaxed
- producing
- wafer
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000000463 material Substances 0.000 claims abstract description 50
- 230000006978 adaptation Effects 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 65
- 238000005530 etching Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000003313 weakening effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 33
- 238000005498 polishing Methods 0.000 description 9
- 238000000407 epitaxy Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910021426 porous silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- KYQCOXFCLRTKLS-UHFFFAOYSA-N Pyrazine Chemical compound C1=CN=CC=N1 KYQCOXFCLRTKLS-UHFFFAOYSA-N 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910017974 NH40H Inorganic materials 0.000 description 1
- PCNDJXKNXGMECE-UHFFFAOYSA-N Phenazine Natural products C1=CC=CC2=NC3=CC=CC=C3N=C21 PCNDJXKNXGMECE-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Storage Of Web-Like Or Filamentary Materials (AREA)
- Laminated Bodies (AREA)
- Magnetic Record Carriers (AREA)
Abstract
Procédé de réalisation d'une structure comprenant une couche mince en matériau semiconducteur obtenue à partir d'une plaquette (10), la plaquette (10) comprenant une couche d'adaptation de paramètre de maille (2) comprenant une couche supérieure en matériau semiconducteur ayant un premier paramètre de maille, un film (3) en matériau semiconducteur ayant un second paramètre de maille nominal sensiblement différent du premier paramètre de maille et contraint par la couche d'adaptation (2), une couche relaxée (4) ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, le procédé comprenant un transfert de la couche relaxée (4) sur un substrat récepteur (5).Structures réalisées selon l'un des procédés selon l'invention.
Description
i La présente invention concerne le transfert de couches minces d'une
plaquette vers un substrat récepteur, pour former des structures telle qu'une structure semiconducteur sur isolant, encore appelée structure SeOi (acronyme
anglo-saxon de " Semiconductor On Insulator ").
Un premier objet de l'invention vise plus particulièrement à réaliser des structures électroniques dont la couche active, c'est à dire la couche qui comprend ou qui comprendra les composants électroniques, est
particulièrement mince et particulièrement homogène en épaisseur.
Un deuxième objet de l'invention vise à réaliser ces structures par l'intermédiaire d'un transfert de la couche active sur un substrat récepteur à
partir d'une plaquette comprenant une couche tampon.
Un troisième objet de l'invention est de donner la possibilité d'une réutilisation d'une partie de la plaquette, et notamment au moins une partie de
la couche tampon, pour un autre transfert.
On entend par " couche tampon " une couche intermédiaire entre deux structures cristallographiques à paramètres de mailles différents, présentant aux alentours d'une de ses faces un paramètre de maille sensiblement identique à celui de la première structure et aux alentours de son autre face un
paramètre de maille sensiblement identique à celui de la deuxième structure.
Ainsi une plaquette peut par exemple comprendre une tranche de silicium (encore appelé Si) monocristallin sur laquelle est réalisée une couche de silicium - germanium (encore appelé SiGe) relaxé par l'intermédiaire d'une couche tampon, malgré la différence de paramètre de maille existant entre ces
deux matériaux.
On appelle ici " couche relaxée " toute couche d'un matériau semiconducteur qui a une structure cristallographique non contrainte, c'est à dire qui présente un paramètre de maille sensiblement identique au paramètre
de maille nominal du matériau de la couche.
A l'inverse, on appelle " couche contrainte " toute couche d'un matériau semiconducteur dont la structure cristallographique est contrainte en traction ou en compression lors d'une croissance cristalline, telle qu'une épitaxie, obligeant au moins un paramètre de maille à être sensiblement différent du paramètre de
maille nominal de ce matériau.
Ainsi, une couche tampon permet de faire croître sur un substrat de Si une couche de SiGe sans que cette dernière soit contrainte par le substrat. Etant donné que le SiGe massif est habituellement non disponible sur le marché, l'utilisation d'une couche tampon dans une plaquette pour avoir en surface une couche de SiGe relaxé permet ainsi de réaliser une structure qui
peut ainsi remplir les mêmes fonctions qu'un substrat massif en SiGe.
La couche tampon intercalée entre la tranche de Si et la couche de SiGe relaxé est généralement en SiGe, avec une proportion en quantité de germanium croissant progressivement en épaisseur de la tranche vers la
couche relaxée.
Elle permet ainsi de: - monter graduellement la teneur en germanium de la tranche vers la couche relaxée, - confiner des défauts liés à la différence de paramètre de maille de sorte qu'ils soient enterrés, donner à une couche de SiGe relaxé suffisamment épaisse une stabilité vis à vis d'un film de matériau différent et épitaxié sur sa surface pour contraindre ce dernier à modifier son paramètre de maille sans influencer celui
de la couche de SiGe relaxé.
Pour toutes ces raisons, la couche tampon doit être suffisamment
épaisse, d'une valeur typique supérieure à un micron.
Des procédés de transfert de la couche en matériau relaxé épitaxiée sur
une telle couche tampon de la plaquette sur un substrat récepteur sont connus.
De tels procédés sont par exemple proposés dans un document IBM de L.J. Huang et coll. (" SiGe-On-Insulator prepared by wafer bonding and layer transfer for high-performance field-effect transistors", Applied Physics Letters, 26/02/2001, vol.78, n09) et dans le document W00233746, dans lesquels on réalise une structure SGOI (acronyme anglo-saxon de " silicon - germanium On Insulator ") à partir d'une plaquette comprenant successivement un substrat support de Si monocristallin, une couche tampon de SiGe et une couche de SiGe relaxé. Un procédé employé dans le document de L.J. Huang et coll. consiste à mettre en oeuvre un procédé dit Smart-cutC de la Demanderesse connu de
l'homme du métier, et dont on pourra trouver des descriptions dans un certain
nombre d'ouvrages traitant de techniques de réduction de plaquettes, pour prélever la couche de SiGe relaxé afin de la transférer au moyen d'un collage
sur un substrat récepteur oxydé, réalisant ainsi une structure SGOI.
Malgré les avantages que présente ce dernier procédé, quelques rugosités peuvent se former en surface de la couche transférée et une étape de
finition de surface est alors nécessaire à mettre en oeuvre.
Cette étape de finition est généralement réalisée au moyen d'un polissage mécano-chimique CMP (abréviation de " Chemical Mechanical Planarization ") , qui peut créer des défauts de surface (telles des zones écrouies), corriger imparfaitement en épaisseur, et conserver ainsi des épaisseurs de couche inhomogènes, provoquer un ralentissement du transfert
de la couche de SiGe, ainsi qu'une augmentation de son cot.
Le procédé présenté dans le document W00233746 comprend, en plus d'une étape de polissage CMP, des étapes préliminaires de rodage, de polissage et de gravure pour enlever une partie de la plaquette, ce qui ralentit et alourdit d'avantage encore le procédé général d'enlèvement de la plaquette,
tout en ne garantissant pas une bonne homogénéité d'épaisseur de couche.
Le premier objet de l'invention exposé plus haut n'est donc pas
suffisamment atteint ici.
Pour tenter de pallier ceci, le document US 5882987 et le document de K.D. Hobart et coll. du Naval Research Laboratory de Washington (" On scaling the thin film Si thickness of SOI substrates ") divulguent un procédé général de réalisation de structures SOI (acronyme anglo-saxon de " Silicon On Insulator ") à partir d'une plaquette comprenant successivement un substrat support de Si monocristallin, une couche de SiGe, une couche de Si épitaxiée
collée à un substrat récepteur oxydé.
La technique Smart-cut est mise en oeuvre et provoque, après collage de la plaquette avec un substrat récepteur, un détachement d'une partie de la
plaquette au niveau du substrat support de Si.
On obtient ainsi un prélèvement d'une structure constituée successivement d'une partie du substrat support de Si, de la couche de SiGe et de la couche de Si épitaxiée, l'ensemble étant collé au substrat récepteur oxydé. Deux gravures sélectives successives sont alors mises en oeuvre sur la structure pour retirer d'abord la partie du substrat support de Si restante avec une solution de gravure telle que la couche de SiGe forme une couche d'arrêt, et ensuite pour retirer la couche de SiGe avec une solution de gravure telle que
la couche de Si forme une couche d'arrêt.
La structure obtenue au final est une structure SOI avec une couche de
Si superficielle.
On obtient ainsi une structure SeOI avec une couche de semiconducteur à la fois mince et uniforme en épaisseur, sensiblement identique à la couche initiale épitaxiée, tout en évitant de mettre en oeuvre une
étape de finition autre qu'une gravure sélective.
Toutefois, la couche de SiGe intercalée entre la tranche de Si et la couche de Si épitaxiée a une épaisseur typique comprise entre 0,01 et 0,2 micron, épaisseur insuffisante, comme on l'a vu plus haut, pour prétendre jouer le rôle d'une couche tampon entre la tranche de Si et une potentielle couche de
SiGe relaxé.
La plaquette ne comprend donc pas de couche tampon.
Le deuxième objet de l'invention exposé plus haut n'est donc pas
atteint ici.
De plus, étant donné l'ordre de grandeur de l'épaisseur de la couche
de SiGe intercalée, l'état structurel (contraint, relaxé ou intermédiaire) de celleci ne semble pas déterminé de façon certaine.
Or, un autre objectif principal de la présente invention concerne aussi la réalisation d'une structure finale comprenant une ou plusieurs couches dans des états structurels sensiblement maîtrisés, telle qu'une couche de SiGe sensiblement relaxé, ce qui ne semble pas être garanti dans la réalisation d'une
structure décrite dans le document d'Hobart et coll.
Le document WO 01/99169 propose, quant à lui, des procédés permettant de réaliser, à partir d'une plaquette constituée successivement d'un substrat en Si, d'une couche tampon en SiGe, d'une couche de SiGe relaxé, et éventuellement d'une couche de Si ou de SiGe contraint, une structure finale avec la couche de SiGe relaxé sur l'éventuelle autre couche de Si ou de SiGe contraint. La technique employée pour réaliser une telle structure met en oeuvre, après collage de la plaquette avec un substrat récepteur, un enlèvement de la matière de la plaquette que l'on ne souhaite pas conserver par gravure
sélective du substrat en Si et de la couche tampon en SiGe.
S'il s'avère que cette technique permet d'atteindre des épaisseurs de couche particulièrement minces et homogènes en épaisseur, elle entraîne en revanche une destruction du substrat en Si et de la couche tampon en SiGe par
gravure chimique.
Ces procédés ne donnent donc pas la possibilité de réutiliser une partie de la plaquette, et notamment au moins une partie de la couche tampon, pour
un nouveau transfert de couches.
Le troisième objet de l'invention exposé en début de document n'est
donc pas atteint ici.
Pour atteindre notamment ces objectifs, la présente invention propose selon un premier aspect un procédé de réalisation d'une structure électronique comprenant une couche mince de matériau semiconducteur à partir d'une plaquette comprenant une couche d'adaptation de paramètre de maille comprenant une couche supérieure en matériau semiconducteur ayant un premier paramètre de maille, caractérisé en ce qu'il comprend les étapes suivantes: (a) croissance sur la couche supérieure de la couche d'adaptation d'un film en matériau semiconducteur ayant un second paramètre de maille nominal sensiblement différent du premier paramètre de maille, avec une épaisseur suffisamment faible pour garder le premier paramètre de maille de la couche supérieure de la couche d'adaptation sous-jacente et être ainsi contraint, (b) croissance sur le film d'une couche relaxée en matériau semiconducteur ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, (c) enlèvement d'au moins une partie de la plaquette (10) du côté de la couche d'adaptation (2) par rapport à la couche relaxée (4) comprenant les opérations suivantes: - formation d'une zone de fragilisation du côté de la couche d'adaptation par rapport à la couche relaxée, - apport d'énergie au niveau de la zone de fragilisation pour détacher
de la plaquette une structure comprenant la couche relaxée.
D'autres aspects préférés du procédé selon l'invention sont les suivants: - Après l'étape (b), est mise en oeuvre une étape supplémentaire de collage
d'un substrat récepteur avec la plaquette du côté de la couche relaxée.
- Dans ce cas, le substrat récepteur (5) est en silicium.
- Dans l'un de ces deux derniers cas, il est mis en oeuvre en outre, avant collage, une étape de formation d'au moins une couche de collage entre le substrat récepteur et la plaquette, la couche de collage étant formée sur le
substrat récepteur et/ou sur la face de collage de la plaquette.
- Dans ce dernier cas, la couche de collage est un matériau isolant électrique
telle que la silice.
- L'étape (c) concerne un enlèvement de sensiblement tout le matériau de la
plaquette du côté de la couche d'adaptation par rapport à la couche relaxée.
- La zone de fragilisation est formée par implantation d'espèces dans la couche d'adaptation, à une profondeur sensiblement égale à la profondeur d'implant. - La zone de fragilisation est formée, avant l'étape (b), par porosification d'une
couche au-dessous de la couche relaxée.
- L'étape (c) comprend, après l'opération d'apport d'énergie de l'étape (c), au
moins une gravure sélective.
- Dans ce dernier cas, une gravure sélective concerne la gravure du film vis à
vis de la couche relaxée.
- Dans un des deux derniers cas, une gravure sélective concerne la gravure de la partie restante de la couche d'adaptation (après détachement de la
plaquette par apport d'énergie) vis à vis du film.
- Le procédé comprend en outre, après l'étape (c), une étape de croissance
d'une couche sur la couche relaxée.
- Dans ce cas, la couche de croissance sur la couche relaxée est en matériau
contraint.
- La couche d'adaptation est en silicium - germanium (la couche d'adaptation comprenant une couche tampon avec une concentration de germanium croissant en épaisseur et une couche relaxée sous le film), le film de matériau contraint est en silicium, la couche relaxée est en silicium - germanium sensiblement relaxé (avec une concentration de germanium sensiblement égale à la concentration de germanium de la couche relaxée de la couche d'adaptation). - Dans les deux derniers cas, la couche de croissance réalisée sur la couche relaxée est en silicium contraint de conserver sensiblement le paramètre de
maille de la couche relaxée en silicium - germanium sous-jacente.
- La plaquette (10) comprend au moins une couche comprenant en outre du carbone avec une concentration de carbone dans la couche sensiblement
inférieure ou égale à 50 %.
- La plaquette (10) comprend au moins une couche comprenant en outre du carbone avec une concentration de carbone dans la couche sensiblement
inférieure ou égale à 5 %.
Selon un deuxième aspect, l'invention propose des structures semiconductrices: - Structure semiconducteur sur substrat réalisée conformément au procédé cidessus, l'épaisseur de semiconducteur de la structure étant constituée de la
couche relaxée, le substrat étant le substrat récepteur.
- La même structure avec en outre une couche de matériau électriquement isolant sous l'épaisseur du semiconducteur de la structure, de sorte que la
structure est une structure semiconducteur sur isolant.
- Structure intermédiaire obtenue au cours de la mise en oeuvre d'un procédé selon l'invention, comprenant successivement un substrat, une couche d'adaptation de paramètre de maille comprenant une couche supérieure ayant un premier paramètre de maille, un film en matériau contraint ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille, une couche en matériau sensiblement relaxé ayant un paramètre de
maille nominal sensiblement identique au premier paramètre de maille.
- Structure intermédiaire obtenue au cours de la mise en oeuvre d'un procédé selon l'invention, comprenant successivement un substrat, une couche en matériau relaxé ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, et un film de matériau contraint ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille. D'autres aspects, buts et avantages de la présente invention
apparaîtront mieux à la lecture de la description détaillée suivante de mise en
oeuvre de procédés préférés de celle-ci, donnés à titre d'exemple non limitatif et faits en référence aux dessins annexés sur lesquels: La figure 1 représente les différentes étapes d'un procédé de réalisation d'une structure électronique comprenant une couche mince en SiGe
conforme à l'invention.
On va décrire ci-dessous un exemple de procédé selon l'invention dans lequel on part, en référence à la figure la, d'une plaquette 10 constituée en premier lieu par un substrat support 1 en silicium monocristallin et une couche
d'adaptation de paramètre de maille 2 en SiGe.
Par l'expression " couche d'adaptation de paramètre de maille ", on désigne toute structure se comportant comme une couche tampon et présentant en surface une couche de matériau sensiblement relaxé et sans un
nombre notable de défauts structurels, telles que des dislocations.
Ainsi, dans notre exemple, on choisira avantageusement une couche d'adaptation 2 en SiGe constituée successivement par une couche tampon de
SiGe et une couche de SiGe relaxé en surface.
La couche tampon a de préférence une concentration en germanium croissant régulièrement à partir de l'interface avec le substrat support 1, pour les raisons expliquées plus haut. Son épaisseur est typiquement comprise entre
1 et 3 micromètres pour obtenir une bonne relâche structurelle en surface.
La couche de SiGe relaxé a été avantageusement formée par épitaxie à la surface de la couche tampon, et son épaisseur peut varier grandement
selon les cas, avec une épaisseur typique comprise entre 0,5 et 1 micron.
La concentration de germanium dans le silicium au sein de la couche de SiGe relaxé n'est pas limitée en valeur, mais est de préférence supérieure à 15% pour obtenir lors de la prochaine étape (représentée par la figure 1b) un film 3 de Si épitaxié contraint, et est typiquement comprise entre 15 % et 30 %,
mais peut aussi être plus importante que 30 %.
Cette limitation à 30 % représente une limitation typique des techniques
actuelles, mais peut être amenée à évoluer dans les prochaines années.
En référence à la figure lb, on fait croître sur la couche d'adaptation 2
en SiGe un film 3 en Si.
Dans un premier cas, la croissance du film 3 est réalisée in situ, directement en continuation de la formation de la couche d'adaptation 2 sousjacente, cette dernière étant aussi dans ce cas avantageusement formée par
croissance de couche.
Dans un deuxième cas, la croissance du film 3 est réalisée après une légère étape de finition de surface de la couche d'adaptation 2 sousjacente,
par exemple par polissage CMP.
Le film 3 en Si est avantageusement formé par épitaxie en utilisant les techniques connues telles que les techniques CVD et MBE (abréviations
respectives de " Chemical Vapor Deposition " et " Molecular Beam Epitaxy ").
Le silicium compris dans le film 3 est alors obligé par la couche d'adaptation 2 à augmenter son paramètre de maille nominal pour le rendre sensiblement identique à celui de son substrat de croissance et présenter ainsi
des contraintes internes en traction.
Il est nécessaire de former un film 3 de Si assez mince: une épaisseur de film trop importante provoquerait en effet une relaxation de la contrainte dans l'épaisseur du film vers le paramètre de maille nominal du
silicium et/ou une génération de défauts dans le film 3.
L'épaisseur du film 3 est ainsi typiquement inférieure à 200 angstrôms
pour y éviter toute relaxation de la contrainte.
En référence à la figure lc, on fait croître une couche de SiGe relaxé 4 sur le film de Si contraint 3, par épitaxie de manière avantageuse (par exemple
par CVD ou MBE).
Cette couche de SiGe relaxé est soit réalisée in situ, immédiatement après la croissance du film 3 sous-jacent, soit après une légère étape de finition
de la surface du film 3 sous-jacent, tel qu'un polissage CMP.
La concentration de Ge dans cette couche 4 est sensiblement la même que celle présente au voisinage de la face de collage de la couche d'adaptation 2, afin de garder le paramètre de maille nominal de la couche de SiGe relaxé présent à ce niveau dans la couche d'adaptation 2 et conservé dans le film de
Si contraint 3.
L'épaisseur de cette couche de SiGe relaxé 4 peut être de quelques dizaines à plusieurs centaines de nanomètres, préférentiellement entre 10 et
nanomètres.
En référence à la figure ld, un substrat récepteur 5 est
avantageusement collé avec la couche de SiGe relaxé 4.
Ce substrat récepteur 5 peut être par exemple en silicium ou peut être
constitué en d'autres types de matériaux.
On colle le substrat récepteur 5 en le mettant en contact intime avec la couche relaxée 4, en effectuant avantageusement une adhésion moléculaire
entre le substrat 5 et la couche 4.
Cette technique de collage, ainsi que des variantes, est notamment décrite dans le document intitulé " Semiconductor Wafer Bonding " (Science
and technology, Interscience Technology) par Q. Y. Tong, U. Gôsele et Wiley.
Le collage est accompagné, si nécessaire, d'un traitement approprié des surfaces respectives à coller au préalable et/ou un apport d'énergie
thermique et/ou un apport d'un liant supplémentaire.
Ainsi, par exemple, un traitement thermique mis en oeuvre pendant le
collage permet de solidifier les liaisons de collage.
Le collage peut aussi être renforcé par une couche de collage intercalée entre la couche 4 et le substrat récepteur 5, qui présente des capacités de liaisons moléculaires aussi bien avec la couche 4 qu'avec le matériau constituant la face de collage du substrat récepteur 5 au moins aussi fortes que
celles existant entre la couche 4 et le substrat récepteur 5.
Ainsi, l'oxyde de silicium (encore appelé silice ou SiO2) est un matériau que l'on peut choisir pour réaliser une telle couche de collage. La silice peut être formée sur la couche relaxée 4 et/ou sur le substrat récepteur 5, par dépôt de SiO2 OU par oxydation thermique au niveau des surfaces de collage respectives. De façon avantageuse le matériau constituant la face de collage du substrat récepteur 5 et/ou le matériau de la couche de collage éventuellement formée, est électriquement isolant, pour réaliser au final une structure 20 SeOI, la couche de semiconducteur de la structure SeOI étant alors la couche relaxée
4 transférée.
Une fois le substrat récepteur 5 collé, on met en oeuvre un enlèvement d'une partie de la plaquette 10 pour transférer la couche de SiGe relaxé 4 sur le
substrat récepteur 5 et réaliser la structure 20 recherchée.
On enlève sensiblement toute la partie de la plaquette 10 du côté de la
couche d'adaptation 2 par rapport à la couche de SiGe relaxé 4.
En référence aux figures le et if, cet enlèvement de matière est réalisé en deux étapes: Une première étape d'enlèvement de matière, représentée par la figure le, consiste à enlever sensiblement toute la partie de la plaquette 10 du côté de
la couche d'adaptation 2 par rapport au film 3.
Pour réaliser cela, une première opération d'enlèvement de matière consiste à couper la plaquette donneuse au niveau d'une zone de la couche
d'adaptation 2 que l'on a précédemment fragilisée à ce niveau.
Deux techniques connues non limitatives peuvent ainsi mettre en oeuvre une telle opération: Une première technique, appelée Smart-cut , connue de l'homme du
métier (et dont on pourra trouver des descriptions dans un certain nombre
d'ouvrages traitant de techniques de réduction de plaquettes) consiste à implanter des espèces atomiques (tels que des ions hydrogène), puis à soumettre la zone implantée, qui forme alors une zone de fragilisation, à un traitement thermique et/ou mécanique, ou autre apport d'énergie, pour réaliser
la coupe au niveau de la zone de fragilisation.
La coupe d'une zone de fragilisation ainsi formée dans la couche d'adaptation 2 permet de retirer une partie majeure de la plaquette 10, pour obtenir une structure comprenant le reste de la couche d'adaptation 2, le film de Si contraint 3, la couche de SiGe relaxé 4, l'éventuelle couche de collage et le
substrat récepteur 5.
Une deuxième technique consiste à obtenir une interface fragile par création d'au moins une couche poreuse, comme décrit par exemple dans le document EP-A-0 849 788, puis à soumettre la couche fragile à un traitement mécanique, ou autre apport d'énergie, pour réaliser la coupe au niveau de la
couche fragilisée.
La couche fragilisée en silicium poreux est formée au sein du substrat support 1, entre le substrat support 1 et la couche d'adaptation 2, dans la couche d'adaptation 2 (par exemple entre une couche tampon et une couche relaxée) ou sur la couche d'adaptation 2 (c'est à dire entre la couche
d'adaptation 2 et le film de Si contraint 3).
Pour former une couche fragilisée au sein du substrat support 1, on a avantageusement formé la couche poreuse sur une tranche de Si monocristallin, puis on a réalisé une seconde croissance sur la couche poreuse d'une couche de Si non-poreux ayant sensiblement le même paramètre de maille que le Si de la tranche, le substrat support 1 est alors constitué de la
tranche, de la couche poreuse et de la couche de Si non-poreux.
La coupe d'une couche fragilisée permet de retirer au moins une partie de la plaquette 10, pour obtenir une structure comprenant le reste éventuel de la plaquette 10, le film de Si contraint 3, la couche de SiGe relaxé 4,
éventuellement la couche de collage intercalée et le substrat récepteur 5.
Un traitement de la plaquette 10 pour retirer le silicium poreux qui reste après la coupe est avantageusement mis en oeuvre, tel qu'une gravure ou un
traitement thermique.
Dans le cas o la couche poreuse était située dans le substrat support 1, un rodage, un polissage mécano-chimique et/ou une gravure chimique sélective sont alors avantageusement mis en oeuvre pour retirer la partie
restante du substrat support 1.
Ces deux techniques non limitatives permettent de retirer rapidement et
en bloc une partie importante de la plaquette 10.
Elles permettent également de pouvoir réutiliser la partie retirée de la plaquette 10 dans un autre procédé, comme par exemple un procédé selon l'invention. Ainsi, si la partie retirée est le substrat support 1, une réformation d'une couche d'adaptation 2, d'un film 3 et d'une couche relaxée 4 peut être mise en oeuvre comme décrit ci-dessus, après un polissage de la surface du substrat
support 1.
Une deuxième opération d'enlèvement de matière succédant à la coupe de la plaquette 10 selon, par exemple, l'une des deux techniques précédentes,
consiste à retirer, s'il y a lieu, la partie restante de la couche d'adaptation 2.
Cette opération peut être réalisée par gravure chimique sélective de sorte que le film de Si contraint 3 soit peu ou pas gravé, formant ainsi une
couche d'arrêt à la gravure.
La partie restante de la couche d'adaptation 2 est dans ce cas gravée par voie humide avec des solutions de gravure présentant des sélectivités sensibles par rapport au film de Si contraint 3, telle qu'une solution comprenant du HF:H202:CH3COOH (sélectivité d'environ 1:1000) ou du HNA (solution
fluorhydrique - nitrique - acétique).
Des gravures par voie sèche peuvent également être mises en oeuvre pour enlever de la matière, telles que des gravures par plasma ou par
pulvérisation.
Cette voie chimique a le principal avantage d'être assez rapide pour des
couches à retirer fines et d'éviter de mettre en oeuvre des polissages mécanochimiques de finition habituellement utilisés après une coupe de plaquette.
Cependant, l'opération de gravure chimique peut être avantageusementprécédée, notamment dans le cas de couche à retirer plus épaisse, d'une
attaque mécanique ou mécano-chimique par rodage et/ou polissage mécanochimique CMP de la partie restante de la couche d'adaptation 2.
Ces techniques sont proposées à titre d'exemple dans le présent document, mais ne constituent en rien une limitation, l'invention s'étendant à tous types de techniques aptes à enlever de la matière d'une plaquette 10
conformément au procédé selon l'invention.
Une deuxième étape d'enlèvement de matière, représentée par la figure
lf, consiste à enlever le film 3 par voie chimique.
On utilise préférentiellement pour ceci une gravure sélective utilisant une solution de gravure présentant de fortes sélectivités par rapport à la couche de SiGe relaxé 4, telle qu'une solution comprenant au moins l'un des composés suivants: KOH (hydroxyde de potassium), NH40H (hydroxyde d'ammonium), TMAH (hydroxyde de tetraméthyl d'ammonium), EDP (diamine d'éthylène / pyrocatechol / pyrazine) ou HNO3 ou des solutions actuellement à l'étude combinant des agents tels que HNO3, HN02H202, HF, H2S04, H2S02, CH3COOH, H202, et H20, comme expliqué dans le document WO 99/53539,
page 9.
Cette deuxième étape permet de conserver une bonne qualité de
surface et une bonne homogénéité d'épaisseur de la couche de SiGe relaxé 4.
On conserve ainsi une qualité de couche sensiblement identique à celle
obtenue lors de sa croissance (représentée figure lc).
Cette couche 4 transférée n'a en effet pas nécessairement subi de contraintes mécaniques extérieures, telles que celles engendrées par une étape de finition CMP, évitant ainsi l'apparition de défauts associés à de telles
contraintes.
Dans certains cas particuliers, un léger polissage est toutefois mis en
oeuvre, pour rattraper des petites rugosités superficielles.
On obtient ainsi une structure finale SiGe relaxé sur substrat, et en particulier une structure SiGe relaxé sur isolant (encore appelée structure SGOI) si le matériau sous-jacent la couche de SiGe relaxé 4 est un isolant électrique. Dans une application particulière de cette structure 20, une épitaxie quelconque peut être mise en oeuvre sur la couche de SiGe relaxé, telle qu'une épitaxie d'une autre couche de SiGe, ou une épitaxie d'une couche de Si
1 0 contraint.
Dans ce dernier cas, on obtiendrait une structure finale de Si/SGOI, la
couche de Si étant contrainte.
La structure finale achevée, on peut éventuellement mettre en oeuvre une étape de finition, tels que des traitements de finition, comme par exemple un traitement thermique pour solidifier d'avantage l'interface de collage avec le
substrat récepteur 5.
La présente invention ne se limite pas à une couche d'adaptation de paramètre de maille 2 en SiGe, mais s'étend aussi à une constitution de la couche d'adaptation 2 en d'autres types de matériaux de type 111-V ou autres
susceptibles de contraindre le matériau du film 3 sus-épitaxié.
Enfin, la présente invention ne concerne pas seulement un transfert d'une couche de SiGe relaxé 4, mais concerne en général un transfert d'une couche en tout type de semiconducteur pouvant être transférée selon un
procédé de l'invention.
Dans les couches de semiconducteur, d'autres constituants peuvent y être ajoutés, tel que du carbone avec une concentration de carbone dans la couche considérée sensiblement inférieure ou égale à 50 % ou plus
particulièrement avec une concentration inférieure ou égale à 5 %.
Claims (23)
1. Procédé de réalisation d'une structure comprenant une couche mince en matériau semiconducteur obtenue à partir d'une plaquette (10), la plaquette (10) comprenant une couche d'adaptation de paramètre de maille (2) comprenant une couche supérieure en matériau semiconducteur ayant un premier paramètre de maille, caractérisé en ce qu'il comprend les étapes suivantes: (a) croissance sur la couche supérieure de la couche d'adaptation (2) d'un film (3) en matériau semiconducteur ayant un second paramètre de maille nominal sensiblement différent du premier paramètre de maille, avec une épaisseur suffisamment faible pour garder le premier paramètre de maille de la couche supérieure de la couche d'adaptation sous-jacente et être ainsi contraint, (b) croissance sur le film (3) d'une couche relaxée (4) en matériau semiconducteur ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, (c) enlèvement d'au moins une partie de la plaquette (10) du côté de la couche d'adaptation (2) par rapport à la couche relaxée (4) comprenant les opérations suivantes: - formation d'une zone de fragilisation dans la plaquette (10) du côté de la couche d'adaptation (2) par rapport à la couche relaxée (4), - apport d'énergie au niveau de la zone de fragilisation pour détacher
de la plaquette (10) une structure comprenant la couche relaxée (4).
2. Procédé de réalisation d'une structure selon la revendication précédente, caractérisé en ce qu'après l'étape (b), est mise en oeuvre une étape supplémentaire de collage d'un substrat récepteur (5) avec la plaquette (10) du
côté de la couche relaxée (4).
3. Procédé de réalisation d'une structure selon la revendication précédente,
caractérisé en ce que le substrat récepteur (5) est en silicium.
4. Procédé de réalisation d'une structure selon l'une des deux
revendications précédentes, caractérisé en ce qu'il est mis en òuvre en outre,
avant collage, une étape de formation d'au moins une couche de collage entre le substrat récepteur (5) et la plaquette (10), la couche de collage étant formée
sur le substrat récepteur (5) et/ou sur la face de collage de la plaquette (10).
5. Procédé de réalisation d'une structure selon la revendication précédente,
caractérisé en ce que la couche de collage est un matériau isolant électrique.
6. Procédé de réalisation d'une structure selon la revendication précédente,
caractérisé en ce que la couche de collage est en silice.
7. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que l'étape (c) concerne un enlèvement de sensiblement tout le matériau de la plaquette (10) du côté de la couche
d'adaptation (2) par rapport à la couche relaxée (4).
8. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que la zone de fragilisation est formée par implantation d'espèces dans la couche d'adaptation (2), à une profondeur
sensiblement égale à la profondeur d'implant.
9. Procédé de réalisation d'une structure selon l'une des revendications 1
à 7, caractérisé en ce que la zone de fragilisation est formée, avant l'étape (b),
par porosification d'une couche au-dessous de la couche relaxée (4).
10. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que l'étape (c) comprend, après l'opération
d'apport d'énergie de l'étape (c), au moins une gravure sélective.
11. Procédé de réalisation d'une structure selon la revendication précédente, caractérisé en ce qu'une gravure sélective concerne la gravure du
film (3) vis à vis de la couche relaxée (4).
12. Procédé de réalisation d'une structure selon l'une des deux
revendications précédentes, caractérisé en ce qu'une gravure sélective
concerne la gravure de la partie restante de la couche d'adaptation (2) (après
détachement de la plaquette (10) par apport d'énergie) vis à vis du film (3).
13. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce qu'il comprend en outre, après l'étape (c), une
étape de croissance d'une couche sur la couche relaxée (4).
14. Procédé de réalisation d'une structure selon la revendication précédente, caractérisé en ce que la couche de croissance sur la couche
relaxée (4) est en matériau contraint.
15. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que - la couche d'adaptation (2) est en silicium - germanium, la couche d'adaptation (2) comprenant une couche tampon avec une concentration de germanium croissant en épaisseur et une couche relaxée sous le film (3); - le film de matériau contraint (3) est en silicium; - la couche relaxée (4) est en silicium - germanium sensiblement relaxé, avec une concentration de germanium sensiblement égale à la concentration de germanium de la couche relaxée de la couche
d'adaptation (2).
16. Procédé de réalisation d'une structure selon les deux revendications
précédentes, caractérisé en ce que la couche de croissance réalisée sur la couche relaxée (4) est en silicium contraint de conserver sensiblement le
paramètre de maille de la couche relaxée (4) sous-jacente.
17. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que la plaquette (10) comprend au moins une couche comprenant en outre du carbone avec une concentration de carbone
dans la couche sensiblement inférieure ou égale à 50 %.
18. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que la plaquette (10) comprend au moins une couche comprenant en outre du carbone avec une concentration de carbone
dans la couche sensiblement inférieure ou égale à 5 %.
19. Structure (20) semiconducteur sur substrat réalisée conformément au procédé selon la revendication 2 éventuellement combinée avec l'une des
revendications 3 à 18, caractérisée en ce que l'épaisseur de semiconducteur de
la structure (20) est constituée de la couche relaxée (4), le substrat étant le
substrat récepteur (5).
20. Structure (20) semiconducteur sur substrat réalisée conformément au
procédé selon les revendications 2 et 14 éventuellement combinées avec l'une
des revendications 3 à 18, caractérisée en ce que l'épaisseur de
semiconducteur de la structure (20) comprend successivement la couche relaxée (4) et une couche de matériau contraint (3), le substrat étant le substrat
récepteur (5).
21. Structure (20) selon la revendication précédente, caractérisée en ce qu'il existe une couche de matériau électriquement isolant sous l'épaisseur du semiconducteur de la structure (20), de sorte que la structure (20) est une structure semiconducteur sur isolant.
22. Structure intermédiaire obtenue au cours de la mise en oeuvre du
procédé selon l'une des revendications 1 à 18 caractérisée en ce qu'elle
comprend successivement un substrat (1), une couche d'adaptation de paramètre de maille (2) comprenant une couche supérieure ayant un premier paramètre de maille, un film en matériau contraint (3) ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille, une couche en matériau sensiblement relaxé (4) ayant un paramètre de maille
nominal sensiblement identique au premier paramètre de maille.
23. Structure intermédiaire obtenue au cours de la mise en oeuvre du
procédé selon l'une des revendications 2 à 18 caractérisée en ce qu'elle
comprend successivement un substrat (5), une couche en matériau relaxé (4) ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, et un film de matériau contraint (3) ayant un paramètre de
maille nominal sensiblement différent du premier paramètre de maille.
Priority Applications (19)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0208600A FR2842349B1 (fr) | 2002-07-09 | 2002-07-09 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon |
| US10/614,327 US7018910B2 (en) | 2002-07-09 | 2003-07-08 | Transfer of a thin layer from a wafer comprising a buffer layer |
| AT03762848T ATE442667T1 (de) | 2002-07-09 | 2003-07-09 | Transfer einer dünnschicht von einem wafer mit einer pufferschicht |
| DE60329293T DE60329293D1 (de) | 2002-07-09 | 2003-07-09 | Übertragung einer dünnen schicht von einer scheibe mit einer pufferschicht |
| JP2004519126A JP4904478B2 (ja) | 2002-07-09 | 2003-07-09 | バッファ層を備えるウエハからの薄層の転移 |
| EP03762848A EP1535326B1 (fr) | 2002-07-09 | 2003-07-09 | Transfert d'une couche mince d'une tranche semi-conductrice comportant une couche tampon |
| AU2003250462A AU2003250462A1 (en) | 2002-07-09 | 2003-07-09 | Transfer of a thin layer from a wafer comprising a buffer layer |
| PCT/IB2003/003466 WO2004006327A2 (fr) | 2002-07-09 | 2003-07-09 | Transfert d'une couche mince d'une tranche semi-conductrice comportant une couche tampon |
| DE60329192T DE60329192D1 (de) | 2002-07-09 | 2003-07-09 | Transfer einer dünnschicht von einem wafer mit einer pufferschicht |
| KR1020057000477A KR100796832B1 (ko) | 2002-07-09 | 2003-07-09 | 완충층을 포함하는 웨이퍼로부터 박층의 이송 |
| JP2004519128A JP2005532688A (ja) | 2002-07-09 | 2003-07-09 | バッファ層を備えるウエハからの薄層の転移 |
| PCT/IB2003/003497 WO2004006311A2 (fr) | 2002-07-09 | 2003-07-09 | Transfert d'une couche mince depuis une tranche comprenant une couche tampon |
| TW092118765A TWI289900B (en) | 2002-07-09 | 2003-07-09 | Transfer of a thin layer from a wafer comprising a buffer layer |
| AU2003249475A AU2003249475A1 (en) | 2002-07-09 | 2003-07-09 | Transfer of a thin layer from a wafer comprising a buffer layer |
| EP03762850A EP1522097B9 (fr) | 2002-07-09 | 2003-07-09 | Transfert d'une couche mince depuis une tranche comprenant une couche tampon |
| CNB038162032A CN100477150C (zh) | 2002-07-09 | 2003-07-09 | 制造包含薄半导体层的结构的方法、所获得的中间结构以及该方法的应用 |
| AT03762850T ATE443344T1 (de) | 2002-07-09 | 2003-07-09 | Übertragung einer dünnen schicht von einer scheibe mit einer pufferschicht |
| US11/032,844 US6991956B2 (en) | 2002-07-09 | 2005-01-10 | Methods for transferring a thin layer from a wafer having a buffer layer |
| US11/106,135 US7510949B2 (en) | 2002-07-09 | 2005-04-13 | Methods for producing a multilayer semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0208600A FR2842349B1 (fr) | 2002-07-09 | 2002-07-09 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2842349A1 true FR2842349A1 (fr) | 2004-01-16 |
| FR2842349B1 FR2842349B1 (fr) | 2005-02-18 |
Family
ID=29763664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0208600A Expired - Fee Related FR2842349B1 (fr) | 2002-07-09 | 2002-07-09 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6991956B2 (fr) |
| EP (2) | EP1535326B1 (fr) |
| JP (2) | JP4904478B2 (fr) |
| KR (1) | KR100796832B1 (fr) |
| CN (1) | CN100477150C (fr) |
| AT (2) | ATE443344T1 (fr) |
| AU (2) | AU2003250462A1 (fr) |
| DE (2) | DE60329293D1 (fr) |
| FR (1) | FR2842349B1 (fr) |
| TW (1) | TWI289900B (fr) |
| WO (2) | WO2004006311A2 (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2868202A1 (fr) * | 2004-03-25 | 2005-09-30 | Commissariat Energie Atomique | Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium. |
| US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
| US7285495B2 (en) | 2004-03-05 | 2007-10-23 | S.O.I.Tec Silicon On Insulator Technologies | Methods for thermally treating a semiconductor layer |
| US7449394B2 (en) | 2004-03-05 | 2008-11-11 | S.O.I.Tec Silicon On Insulator Technologies | Atomic implantation and thermal treatment of a semiconductor layer |
| US7572714B2 (en) | 2005-07-08 | 2009-08-11 | S.O.I.Tec Silicon On Insulator Technologies | Film taking-off method |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| US7510949B2 (en) | 2002-07-09 | 2009-03-31 | S.O.I.Tec Silicon On Insulator Technologies | Methods for producing a multilayer semiconductor structure |
| US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
| US6953736B2 (en) | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
| KR100931421B1 (ko) * | 2002-08-26 | 2009-12-11 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법 |
| CN100557785C (zh) * | 2002-08-26 | 2009-11-04 | S.O.I.Tec绝缘体上硅技术公司 | 具有缓冲结构的晶片的再循环 |
| US6730576B1 (en) * | 2002-12-31 | 2004-05-04 | Advanced Micro Devices, Inc. | Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer |
| FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US8227319B2 (en) * | 2004-03-10 | 2012-07-24 | Agere Systems Inc. | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor |
| US7495266B2 (en) * | 2004-06-16 | 2009-02-24 | Massachusetts Institute Of Technology | Strained silicon-on-silicon by wafer bonding and layer transfer |
| US6893936B1 (en) * | 2004-06-29 | 2005-05-17 | International Business Machines Corporation | Method of Forming strained SI/SIGE on insulator with silicon germanium buffer |
| EP1801854B1 (fr) * | 2004-09-24 | 2015-06-24 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication de plaquette semi-conductrice |
| JP4617820B2 (ja) * | 2004-10-20 | 2011-01-26 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| US7247545B2 (en) * | 2004-11-10 | 2007-07-24 | Sharp Laboratories Of America, Inc. | Fabrication of a low defect germanium film by direct wafer bonding |
| JP2006140187A (ja) * | 2004-11-10 | 2006-06-01 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
| FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
| FR2886053B1 (fr) | 2005-05-19 | 2007-08-10 | Soitec Silicon On Insulator | Procede de gravure chimique uniforme |
| FR2886052B1 (fr) | 2005-05-19 | 2007-11-23 | Soitec Silicon On Insulator | Traitement de surface apres gravure selective |
| KR100707654B1 (ko) | 2005-07-26 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체 장치의 소자 분리 구조 및 그 형성방법 |
| FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| FR2892733B1 (fr) | 2005-10-28 | 2008-02-01 | Soitec Silicon On Insulator | Relaxation de couches |
| WO2007053686A2 (fr) | 2005-11-01 | 2007-05-10 | Massachusetts Institute Of Technology | Matériaux et dispositifs semi-conducteurs intégrés monolithiquement |
| US8063397B2 (en) | 2006-06-28 | 2011-11-22 | Massachusetts Institute Of Technology | Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission |
| FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| FR2912550A1 (fr) * | 2007-02-14 | 2008-08-15 | Soitec Silicon On Insulator | Procede de fabrication d'une structure ssoi. |
| EP2143135A1 (fr) | 2007-05-03 | 2010-01-13 | S.O.I.T.E.C. Silicon on Insulator Technologies | Procédé amélioré pour la préparation de surfaces nettoyées de silicium contraint |
| FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
| FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| US8492234B2 (en) | 2010-06-29 | 2013-07-23 | International Business Machines Corporation | Field effect transistor device |
| US8415253B2 (en) * | 2011-03-30 | 2013-04-09 | International Business Machinees Corporation | Low-temperature in-situ removal of oxide from a silicon surface during CMOS epitaxial processing |
| FR2978605B1 (fr) | 2011-07-28 | 2015-10-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support |
| CN104517883B (zh) * | 2013-09-26 | 2017-08-15 | 中国科学院上海微系统与信息技术研究所 | 一种利用离子注入技术制备绝缘体上半导体材料的方法 |
| FR3064398B1 (fr) * | 2017-03-21 | 2019-06-07 | Soitec | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
| US20190181218A1 (en) * | 2017-12-08 | 2019-06-13 | Qualcomm Incorporated | Semiconductor device with high charge carrier mobility materials on porous silicon |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6059895A (en) * | 1997-04-30 | 2000-05-09 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| WO2001011930A2 (fr) * | 1999-08-10 | 2001-02-15 | Silicon Genesis Corporation | Procede de clivage permettant de fabriquer des substrats multicouche a l'aide de faibles doses d'implantation |
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| GB2365214A (en) * | 2000-01-07 | 2002-02-13 | Samsung Electronics Co Ltd | CMOS integrated circuit devices and substrates having buried silicon germanium layers |
| WO2002015244A2 (fr) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle |
| US6410371B1 (en) * | 2001-02-26 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| WO1996015550A1 (fr) * | 1994-11-10 | 1996-05-23 | Lawrence Semiconductor Research Laboratory, Inc. | Compositions silicium-germanium-carbone et processus associes |
| CA2225131C (fr) | 1996-12-18 | 2002-01-01 | Canon Kabushiki Kaisha | Procede de production d'articles semi-conducteurs |
| US5882987A (en) | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| WO1999053539A1 (fr) | 1998-04-10 | 1999-10-21 | Massachusetts Institute Of Technology | Systeme de couche d'arret d'attaque chimique au silicium et au germanium |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP3884203B2 (ja) * | 1998-12-24 | 2007-02-21 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3607194B2 (ja) * | 1999-11-26 | 2005-01-05 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、及び半導体基板 |
| JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
| WO2001099169A2 (fr) | 2000-06-22 | 2001-12-27 | Massachusetts Institute Of Technology | Systeme de couche d'arret de gravure |
| JP3998408B2 (ja) * | 2000-09-29 | 2007-10-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
-
2002
- 2002-07-09 FR FR0208600A patent/FR2842349B1/fr not_active Expired - Fee Related
-
2003
- 2003-07-09 AT AT03762850T patent/ATE443344T1/de not_active IP Right Cessation
- 2003-07-09 KR KR1020057000477A patent/KR100796832B1/ko active IP Right Grant
- 2003-07-09 AU AU2003250462A patent/AU2003250462A1/en not_active Abandoned
- 2003-07-09 CN CNB038162032A patent/CN100477150C/zh not_active Expired - Lifetime
- 2003-07-09 JP JP2004519126A patent/JP4904478B2/ja not_active Expired - Lifetime
- 2003-07-09 AU AU2003249475A patent/AU2003249475A1/en not_active Abandoned
- 2003-07-09 JP JP2004519128A patent/JP2005532688A/ja active Pending
- 2003-07-09 WO PCT/IB2003/003497 patent/WO2004006311A2/fr active Application Filing
- 2003-07-09 EP EP03762848A patent/EP1535326B1/fr not_active Expired - Lifetime
- 2003-07-09 TW TW092118765A patent/TWI289900B/zh not_active IP Right Cessation
- 2003-07-09 EP EP03762850A patent/EP1522097B9/fr not_active Expired - Lifetime
- 2003-07-09 WO PCT/IB2003/003466 patent/WO2004006327A2/fr active Application Filing
- 2003-07-09 DE DE60329293T patent/DE60329293D1/de not_active Expired - Lifetime
- 2003-07-09 AT AT03762848T patent/ATE442667T1/de not_active IP Right Cessation
- 2003-07-09 DE DE60329192T patent/DE60329192D1/de not_active Expired - Lifetime
-
2005
- 2005-01-10 US US11/032,844 patent/US6991956B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6059895A (en) * | 1997-04-30 | 2000-05-09 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| WO2001011930A2 (fr) * | 1999-08-10 | 2001-02-15 | Silicon Genesis Corporation | Procede de clivage permettant de fabriquer des substrats multicouche a l'aide de faibles doses d'implantation |
| GB2365214A (en) * | 2000-01-07 | 2002-02-13 | Samsung Electronics Co Ltd | CMOS integrated circuit devices and substrates having buried silicon germanium layers |
| WO2002015244A2 (fr) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle |
| US6410371B1 (en) * | 2001-02-26 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer |
Non-Patent Citations (1)
| Title |
|---|
| HUANG L J ET AL: "SIGE-ON-INSULATOR PREPARED BY WAFER BONDING AND LAYER TRANSFER FOR HIGH-PERFORMANCE FIELD-EFFECT TRANSISTOR", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 78, no. 9, 26 February 2001 (2001-02-26), pages 1267 - 1269, XP001020601, ISSN: 0003-6951 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
| US7285495B2 (en) | 2004-03-05 | 2007-10-23 | S.O.I.Tec Silicon On Insulator Technologies | Methods for thermally treating a semiconductor layer |
| US7449394B2 (en) | 2004-03-05 | 2008-11-11 | S.O.I.Tec Silicon On Insulator Technologies | Atomic implantation and thermal treatment of a semiconductor layer |
| FR2868202A1 (fr) * | 2004-03-25 | 2005-09-30 | Commissariat Energie Atomique | Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium. |
| EP1580805A3 (fr) * | 2004-03-25 | 2010-10-20 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procédé de préparation d'une couche de dioxide de silicium par oxidation à haute temperature sur un substrat présentant au moins en surface du germanium ou un alliage silicium-germanium |
| US7572714B2 (en) | 2005-07-08 | 2009-08-11 | S.O.I.Tec Silicon On Insulator Technologies | Film taking-off method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1535326A2 (fr) | 2005-06-01 |
| AU2003249475A1 (en) | 2004-01-23 |
| ATE443344T1 (de) | 2009-10-15 |
| JP2005532688A (ja) | 2005-10-27 |
| WO2004006311A3 (fr) | 2004-03-04 |
| WO2004006327A3 (fr) | 2004-03-04 |
| KR100796832B1 (ko) | 2008-01-22 |
| JP4904478B2 (ja) | 2012-03-28 |
| AU2003250462A1 (en) | 2004-01-23 |
| EP1522097A2 (fr) | 2005-04-13 |
| CN1666330A (zh) | 2005-09-07 |
| FR2842349B1 (fr) | 2005-02-18 |
| DE60329293D1 (de) | 2009-10-29 |
| US6991956B2 (en) | 2006-01-31 |
| TW200411820A (en) | 2004-07-01 |
| US20050191825A1 (en) | 2005-09-01 |
| EP1522097B9 (fr) | 2010-03-03 |
| KR20050018984A (ko) | 2005-02-28 |
| WO2004006327A2 (fr) | 2004-01-15 |
| EP1535326B1 (fr) | 2009-09-09 |
| TWI289900B (en) | 2007-11-11 |
| AU2003250462A8 (en) | 2004-01-23 |
| DE60329192D1 (de) | 2009-10-22 |
| WO2004006311A2 (fr) | 2004-01-15 |
| EP1522097B1 (fr) | 2009-09-16 |
| ATE442667T1 (de) | 2009-09-15 |
| JP2005532687A (ja) | 2005-10-27 |
| CN100477150C (zh) | 2009-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2842349A1 (fr) | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| FR2842350A1 (fr) | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| US7018910B2 (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
| EP1733423A1 (fr) | TRAITEMENT THERMIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE | |
| FR2844634A1 (fr) | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| EP1938362A1 (fr) | Procede de fabrication d'un element en couches minces | |
| FR2889887A1 (fr) | Procede de report d'une couche mince sur un support | |
| FR2864970A1 (fr) | Substrat a support a coefficient de dilatation thermique determine | |
| FR2877491A1 (fr) | Structure composite a forte dissipation thermique | |
| FR2931293A1 (fr) | Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| JP4739213B2 (ja) | ボンディング層が消滅する間接ボンディング | |
| FR2977075A1 (fr) | Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur | |
| EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert | |
| FR2851848A1 (fr) | Relaxation a haute temperature d'une couche mince apres transfert | |
| FR2849714A1 (fr) | Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince | |
| FR2977070A1 (fr) | Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur | |
| EP1861873A1 (fr) | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur | |
| FR2912550A1 (fr) | Procede de fabrication d'une structure ssoi. | |
| FR2858460A1 (fr) | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures | |
| FR2843826A1 (fr) | Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince | |
| FR2849715A1 (fr) | Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince | |
| FR2843827A1 (fr) | Recyclage mecanique d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20120330 |