FR2977070A1 - Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur - Google Patents

Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur Download PDF

Info

Publication number
FR2977070A1
FR2977070A1 FR1155574A FR1155574A FR2977070A1 FR 2977070 A1 FR2977070 A1 FR 2977070A1 FR 1155574 A FR1155574 A FR 1155574A FR 1155574 A FR1155574 A FR 1155574A FR 2977070 A1 FR2977070 A1 FR 2977070A1
Authority
FR
France
Prior art keywords
layer
substrate
donor substrate
seed layer
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1155574A
Other languages
English (en)
Inventor
Christophe Figuet
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1155574A priority Critical patent/FR2977070A1/fr
Priority to TW101117426A priority patent/TW201301372A/zh
Priority to PCT/IB2012/001129 priority patent/WO2012176031A1/fr
Publication of FR2977070A1 publication Critical patent/FR2977070A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Abstract

L'invention concerne un procédé de fabrication comprenant les étapes consistant à : - former un substrat donneur (1) comprenant une couche support (2) constituée d'un premier matériau semi-conducteur, et une couche germe (3) constituée d'un deuxième matériau semi-conducteur , et étant contrainte, - rendre poreuse la couche support (2), - traiter le substrat (1) donneur de sorte à déformer en dilatation ou en contraction la couche support (2') poreuse constituée du premier matériau, ladite déformation induisant une relaxation dans la couche germe (3'), - augmenter l'épaisseur de la couche germe (3') constituée du deuxième matériau, par une étape de croissance dudit deuxième matériau, - former une couche contrainte (5) constituée d'un troisième matériau semi-conducteur en contact de ladite couche germe (3'), et - transférer au moins une partie de la couche contrainte (5) constituée du troisième matériau du substrat donneur (1) vers un substrat receveur (8).

Description

DOMAINE TECHNIQUE GENERAL L'invention concerne un procédé de fabrication d'un substrat semi-conducteur et un substrat semi-conducteur.
ETAT DE L'ART Les substrats de silicium sur isolant, connus de l'homme du métier sous l'acronyme SOI (silicium sur isolant, ou en anglais, « silicon on insulator »), sont largement utilisés dans l'industrie microélectronique. En particulier, les substrats de silicium contraint sur isolant, connus de l'homme du métier sous l'acronyme sSO1 (« strained silicon on insulator »), présentent un intérêt majeur pour la fabrication de composants électroniques, notamment du fait que les sSO1 offrent une mobilité accrue des électrons et des trous, et donc des performances plus élevées. Une couche contrainte d'un matériau est une couche d'un matériau dont la structure cristallographique est contrainte en tension ou en compression par rapport à la structure cristallographique naturelle du matériau. On cherche généralement à obtenir un silicium contraint qui présente une densité de défauts la plus faible possible.
Un procédé de fabrication de silicium contraint, connu de l'état de la technique, consiste à épitaxier une couche contrainte de silicium sur une première couche dont le paramètre de maille est différent du paramètre de maille du silicium relaxé. Cette première couche peut être une couche tampon dont la composition peut varier avec son épaisseur.
Un autre procédé connu de fabrication de silicium contraint consiste à utiliser un substrat comprenant une couche de silicium poreux en contact d'une couche de silicium superficielle non poreuse, et à dilater la couche de silicium poreux pour induire une contrainte dans la couche de silicium superficielle.
On entend par couche poreuse d'un matériau semi-conducteur, comme par exemple une couche de silicium poreux, une couche d'un matériau microstructuré comprenant des pores.
Un inconvénient commun aux procédés connus de fabrication de sSO1, et de manière plus générale de couches utiles contraintes, est qu'ils sont coûteux et longs à mettre en oeuvre. L'invention vise à s'affranchir au moins partiellement de cet 5 inconvénient.
PRESENTATION DE L'INVENTION A cet effet, l'invention propose un procédé de fabrication d'un substrat semi-conducteur, caractérisé en ce qu'il comprend : 10 - une première étape consistant à former un substrat donneur comprenant une couche support constituée d'un premier matériau semi-conducteur, et une couche germe constituée d'un deuxième matériau semi-conducteur, et étant contrainte, - une deuxième étape consistant à rendre poreuse la couche 15 support, - une troisième étape consistant à traiter le substrat donneur de sorte à déformer en dilatation ou en contraction la couche support poreuse constituée du premier matériau, ladite déformation induisant une relaxation dans la couche germe, 20 - une quatrième étape consistant à augmenter l'épaisseur de la couche germe constituée du deuxième matériau, par une étape de croissance dudit deuxième matériau, - une cinquième étape consistant à former une couche contrainte constituée d'un troisième matériau semi-conducteur en contact de 25 ladite couche germe, et - une sixième étape consistant à transférer au moins une partie de la couche contrainte constituée du troisième matériau du substrat donneur vers un substrat receveur. L'invention est avantageusement complétée par les caractéristiques 30 suivantes, prises seules ou en une quelconque de leur combinaison techniquement possible : - le procédé comprend en outre une septième étape consistant à réutiliser le substrat donneur, issu de la sixième étape et comprenant la couche support poreuse, pour la fabrication d'un nouveau substrat receveur comprenant au moins une partie d'une couche contrainte constituée d'un troisième matériau semi-conducteur ; - la couche germe présente, à l'issue de la troisième étape, un paramètre de maille ayant un écart relatif maximum de 0.50/0 en valeur absolue par rapport au paramètre de maille du matériau de la couche germe à l'état relaxé ; - le troisième matériau est du silicium, le deuxième matériau est du SiGe, et le premier matériau est du silicium ; - la septième étape de réutilisation du substrat donneur comprend les étapes consistant à : o traiter le substrat donneur par une solution chimique, de sorte à remettre en contrainte la couche germe, o avec le substrat donneur ainsi traité, répéter les troisième, quatrième, cinquième et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur comprenant au moins une partie d'une couche contrainte constituée d'un troisième matériau semi-conducteur ; - la septième étape de réutilisation du substrat donneur comprend les étapes consistant à : ^ opérer un polissage de la couche germe constituée du deuxième matériau, pour obtenir un substrat donneur poli, 25 o avec le substrat donneur poli, répéter les quatrième, cinquième et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur comprenant au moins une partie d'une couche contrainte constituée d'un troisième matériau semi-conducteur ; 30 - la septième étape de réutilisation du substrat donneur comprend les étapes consistant à répéter les cinquième et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat 20 receveur comprenant au moins une partie d'une couche contrainte constituée d'un troisième matériau semi-conducteur ; - la sixième étape consistant à transférer la couche contrainte constituée du troisième matériau du substrat donneur vers le substrat receveur comprend les étapes consistant à: o créer une zone de fragilisation dans le substrat donneur, par implantation d'ions, o coller le substrat donneur et le substrat receveur, ^ opérer une fracture au niveau de ladite zone de fragilisation, pour détacher le substrat donneur du substrat receveur ; - la première étape comprend une étape de formation d'une structure de confinement comprenant une couche de confinement semi-conducteur dans le substrat donneur, ladite couche de confinement présentant une composition chimique différente de la couche contrainte constituée du troisième matériau, et la sixième étape consistant à transférer la couche contrainte constituée du troisième matériau du substrat donneur vers le substrat receveur comprend les étapes consistant à introduire des ions dans le substrat donneur, coller le substrat donneur et le substrat receveur, et soumettre le substrat donneur et le substrat receveur à un traitement thermique comprenant une élévation de la température, au cours duquel la couche de confinement attirent les ions pour les concentrer dans ladite couche de confinement, et détacher le substrat donneur du substrat receveur par fracture au niveau de ladite couche de confinement ; - l'introduction des ions dans le substrat donneur est effectuée par immersion du substrat donneur dans un plasma comprenant lesdits ions ; - le procédé comprend les étapes consistant à appliquer cycliquement les deuxième, troisième, quatrième, cinquième, sixième et septième étapes, pour la fabrication d'une pluralité de substrats receveurs comprenant une couche contrainte d'un troisième matériau semi- conducteur, à partir d'un substrat donneur formé à la première étape. L'invention concerne également un substrat semi-conducteur comprenant successivement une couche support poreuse, constituée d'un premier matériau semi-conducteur, une couche germe constituée d'un deuxième matériau semi-conducteur, présentant un paramètre de maille à l'état relaxé différent du paramètre de maille à l'état relaxé du premier matériau, et présentant un paramètre de maille ayant un écart relatif maximum de 0.50/0 en valeur absolue par rapport au paramètre de maille du matériau de la couche germe à l'état relaxé, et une couche contrainte constituée d'un troisième matériau semi-conducteur. Avantageusement, le substrat comprend les caractéristiques suivantes, prises seules ou en combinaison : - la couche germe présente une épaisseur comprise entre 10 nm et 5 15 microns ; - lequel la couche germe présente un paramètre de maille égal au paramètre de maille du matériau de la couche germe à l'état relaxé ; - le premier matériau est du silicium, le deuxième matériau est du SiGe, et le troisième matériau est du silicium. 20 L'invention présente de nombreux avantages, et permet notamment de réduire les délais de fabrication de couches contraintes présentant une bonne qualité cristalline, de même que les coûts de fabrication associés.
PRESENTATION DES FIGURES 25 D'autres caractéristiques, buts et avantages de l'invention ressortiront de la description qui suit, qui est purement illustrative et non limitative, et qui doit être lue en regard des dessins annexés sur lesquels : - la Figure 1 est une représentation schématique d'un mode de réalisation du procédé selon l'invention ; 30 - la Figure 2 est une représentation schématique d'un procédé d'anodisation électrochimique ; - la Figure 3 est une représentation schématique d'un autre mode de réalisation du procédé d'anodisation électrochimique ; - la Figure 4 est une représentation schématique d'un mode de réalisation d'un transfert d'une couche contrainte ; - la Figure 5 est une représentation schématique de la répartition d'ions dans un substrat après leur introduction par diffusion et implantation; - la Figure 6 est une représentation schématique d'un mode de réalisation d'une étape de recyclage du procédé selon l'invention ; - la Figure 7 est une représentation schématique d'un autre mode de réalisation d'une étape de recyclage du procédé selon l'invention. - la Figure 8 est une représentation schématique d'un autre mode de réalisation d'une étape de recyclage du procédé selon l'invention.
DESCRIPTION DETAILLEE On a représenté en Figure 1 un mode de réalisation d'un procédé de fabrication d'un substrat semi-conducteur selon l'invention. Le procédé comprend une première étape E1 consistant à former un substrat donneur 1.
Le substrat donneur 1 comprend : - une couche support 2 constituée d'un premier matériau semi-conducteur, et - une couche germe 3, o constituée d'un deuxième matériau semi-conducteur, et o étant contrainte. On appelle « couche contrainte » toute couche d'un matériau semi-conducteur dont la structure cristallographique est contrainte en tension ou en compression, par rapport à la structure cristallographique naturelle du matériau. Par exemple, il est possible d'obtenir des couches contraintes lors d'une croissance cristalline, telle qu'une épitaxie, qui modifie la maille cristalline.
A l'inverse, on appelle « couche relaxée » toute couche d'un matériau semi-conducteur qui a une structure cristallographique libre de toute contrainte externe appliquée, c'est-à-dire qui présente un paramètre de maille identique au paramètre de maille d'une couche de ce matériau sous forme monocristalline massive. Le premier matériau et le deuxième matériau présentent des paramètres de maille différents à l'état relaxé. Ainsi, il peut s'agir de matériaux constitués d'éléments chimiques différents (par exemple Si et SiGe) ou de matériaux constitués d'éléments chimiques identiques mais avec des proportions en éléments chimiques différentes (comme par exemple deux couches de SiGe avec une proportion en germanium différente). Le premier matériau est par exemple du silicium, du germanium ou un matériau de type III-V (alliage d'un élément de la troisième colonne de la classification périodique des éléments et d'un élément de la cinquième colonne de la classification périodique des éléments). En général, la couche germe 3 constituée du second matériau semi-conducteur est fabriquée par épitaxie sur la couche support 2 constituée du premier matériau semi-conducteur.
Il s'agit par exemple d'une couche germe 3 de SiGe, obtenue par épitaxie à partir d'une couche support 2 de silicium. Dans un mode de réalisation avantageux, la couche germe 3 constituée du deuxième matériau est formée avec une épaisseur inférieure à son épaisseur critique, pour éviter la relaxation des contraintes et l'apparition de défauts. L'épaisseur critique d'une couche d'un matériau donné est connue de l'homme du métier, et correspond à l'épaisseur à partir de laquelle on observe une relaxation des contraintes. Par exemple, dans le cas où le deuxième matériau est du SiGe, c'est-à-dire dans le cas d'une couche germe 3 de SiGe, l'épaisseur critique de ladite couche 3 est de l'ordre de 50 nm, si la composition en germanium de cet alliage est d'environ 200/0.
Le procédé comprend une deuxième étape E2 consistant à rendre la couche support 2 poreuse. Une couche poreuse d'un matériau semi-conducteur est une couche d'un matériau microstructuré comprenant des pores. Les pores constituent 5 du vide entre les cristallites du matériau. La porosité du matériau est définie comme la fraction de volume inoccupé (pores) au sein du matériau. D'autres paramètres peuvent être utilisés pour caractériser la couche poreuse (taille des pores, morphologie, épaisseur, diamètre des pores, taille des cristallites, surface spécifique, 10 etc.). Par exemple, dans le cas où le matériau est du silicium, il s'agit de silicium poreux, généralement classé en trois catégories par l'homme du métier: - le silicium macroporeux, généralement obtenu à partir de silicium de 15 type n, et faiblement dopé ; - le silicium mésoporeux, généralement obtenu à partir de silicium p+ ou n+ fortement dopé, et - le silicium nanoporeux, généralement obtenu à partir de silicium de type p, et faiblement dopé. 20 La deuxième étape E2 comprend avantageusement une étape d'anodisation électrochimique du substrat donneur 1, illustrée en Figure 2. Un mode de réalisation d'une telle anodisation électrochimique est illustré en Figure 2. Le substrat donneur 1 est placé dans une enceinte 10 comprenant un 25 électrolyte 11. L'électrolyte 11 est par exemple une solution comprenant de l'acide fluorhydrique (HF). Une anode 12 et une cathode 13, plongées dans l'électrolyte 11, sont alimentées par une source de courant électrique 14. 30 Le substrat donneur 1 est positionné de sorte à ce que la couche support 2 soit tournée vers la cathode 13, et de sorte à ce que la couche 3 soit tournée vers l'anode 12.
Un courant électrique est appliqué entre l'anode 12 et la cathode 13 par l'intermédiaire de la source de courant électrique 14. Ce courant électrique est en général constant. En fin d'anodisation, le substrat donneur 1 est rincé.
Avantageusement, la couche support 2 est dopée p, ce qui permet d'accélérer l'anodisation. En Figure 3, un autre mode de réalisation d'une anodisation électrochimique est représenté, dite cellule « double-bain ». L'enceinte 10 comprend deux demi-réservoirs comprenant chacun un 10 électrolyte 11, par exemple un mélange HF/éthanol. Le substrat donneur 1 joue le rôle de barrière entre les deux demi-réservoirs, qui ne communiquent pas entre eux. L'enceinte 10 est en général une cuve en Téflon® et comprend des joints toriques 16 disposés entre le substrat donneur 1 et l'électrolyte 11. 15 Comme pour le précédent mode de réalisation, deux électrodes 12 et 13, par exemple en platine, constituent l'anode et la cathode, et sont alimentées par une source de courant électrique 14. Dans tous les cas, les résultats du traitement permettant de rendre la couche support 2 poreuse dépendent de différents paramètres, comme le 20 type et le niveau de dopage, l'orientation cristalline du matériau de la couche, la densité de courant, la composition et la concentration de l'électrolyte, la température et le temps d'anodisation. Le procédé comprend une troisième étape E3 consistant à traiter le substrat 1 donneur de sorte à déformer en dilatation ou en contraction la 25 couche support 2' poreuse constituée du premier matériau, ladite déformation induisant une relaxation dans la couche germe 3. En effet, la couche support 2' poreuse ainsi déformée va induire des contraintes dans la couche germe 3, provoquant une relaxation dans ladite couche germe 3. 30 La déformation de la couche support 2' poreuse peut être soit une dilatation soit une contraction. Une dilatation correspond à une expansion du matériau, c'est-à-dire à une déformation en tension du matériau, alors que la contraction correspond à une rétractation du matériau, c'est-à-dire à une déformation en compression du matériau. Selon le degré de déformation de la couche support 2' poreuse constituée du premier matériau, la couche germe 3 constituée du deuxième 5 matériau peut devenir : - relaxée, c'est-à-dire que la couche germe 3 présente un paramètre de maille égal au paramètre de maille du matériau de la couche germe 3 à l'état relaxé, ou - proche de l'état relaxé, c'est-à-dire que la couche germe 3 10 présente un paramètre de maille ayant un écart relatif maximum de 0.50/0 en valeur absolue par rapport au paramètre de maille du matériau de la couche germe 3 à l'état relaxé. On désigne la couche germe E3 issue de la troisième étape par la 15 référence 3' dans les figures. Dans le cas où la couche germe 3 est relaxée, l'épaisseur critique est virtuellement infinie. Dans le cas où la couche germe 3 est proche de l'état relaxé (écart relatif de 0.50/0 défini plus haut), la couche germe 3 présente une contrainte 20 suffisamment faible pour que son épaisseur critique soit fortement accrue. Ainsi, l'épaisseur critique de la couche germe 3 peut atteindre dans ce cas plusieurs centaines de nanomètres, voire plusieurs micromètres selon le cas. Dans un exemple de réalisation, la troisième étape E3 peut consister 25 à soumettre le substrat 1 donneur à un traitement thermique (par exemple entre 200°C et 800°C), dans une atmosphère qui peut être oxydante (atmosphère comprenant par exemple 02, ou NO2, etc.) Dans un autre exemple de réalisation, la troisième étape E3 peut comprendre une nitruration, qui permet en général de générer des 30 contraintes en compression et donc une déformation en contraction de la couche support 2', ce qui induit une relaxation dans la couche germe 3 (par exemple, déformation en contraction d'une couche support 2' de silicium poreux). La troisième étape E3 cause une déformation de la couche support 2' poreuse constituée du premier matériau, et induit donc une relaxation dans 5 la couche germe 3 constituée du deuxième matériau. Le procédé comprend une quatrième étape E4 consistant à augmenter l'épaisseur de ladite couche germe 3' constituée du deuxième matériau, par une étape de croissance dudit deuxième matériau. Il s'agit en général d'une croissance par épitaxie. 10 Grâce à l'état relaxé, ou proche de l'état relaxé, de la couche germe 3', il est possible de faire croître une couche épaisse du deuxième matériau sans être limité par l'épaisseur critique. Par exemple, la quatrième étape E4 comprend la formation d'une couche germe 3' constituée du deuxième matériau semi-conducteur avec 15 une épaisseur comprise entre 10 et 500nm, ou jusqu'à plusieurs micromètres (par exemple 5 micromètres) suivant le procédé de recyclage de ce substrat que l'on va mettre en oeuvre. Bien sûr, on rappelle que lorsque la couche germe 3 est relaxée, l'épaisseur critique est virtuellement infinie, et l'on peut donc augmenter à loisir l'épaisseur de la couche germe 3 20 lors de la quatrième étape E4. Le procédé comprend en outre une cinquième étape E5 consistant à former une couche contrainte 5 constituée d'un troisième matériau semi-conducteur en contact de ladite couche germe 3' constituée du deuxième matériau. 25 Le troisième matériau et le deuxième matériau présentent des paramètres de maille différents à l'état relaxé. Ainsi, il peut s'agir de matériaux constitués d'éléments chimiques différents (par exemple Si et SiGe) ou de matériaux constitués d'éléments chimiques identiques mais avec des proportions en éléments chimiques 30 différentes (par exemple SiGe avec germanium à 400/0 pour le troisième matériau, et SiGe avec germanium à 200/0 pour le deuxième matériau). Cette couche contrainte 5 est généralement formée par épitaxie.
A l'issue de la cinquième étape E5, on obtient un substrat semi-conducteur comprenant successivement : - une couche support 2 poreuse constituée du premier matériau semi-conducteur, - une couche germe 3' o constituée d'un deuxième matériau semi-conducteur, présentant un paramètre de maille à l'état relaxé différent du paramètre de maille à l'état relaxé du premier matériau, et présentant un paramètre de maille ayant un écart relatif maximum de 0.50/0 en valeur absolue par rapport au paramètre de maille du matériau de la couche germe 3 à l'état relaxé, et - une couche contrainte 5 constituée du troisième matériau semi-conducteur.
La couche germe 3' présentant dans un mode de réalisation une épaisseur comprise entre 10 nm et 5 microns. Avantageusement, la couche germe 3' présente un paramètre de maille égal au paramètre de maille du matériau de la couche germe 3 à l'état relaxé. Il s'agit donc d'une relaxation totale de la couche germe 3'.
Avantageusement, le premier matériau est du silicium, le deuxième matériau est du SiGe, et le troisième matériau est du silicium. L'invention permet donc à ce stade d'obtenir un substrat comprenant la couche contrainte 5, qui est en fait la couche utile du substrat semi-conducteur, notamment pour la fabrication de dispositifs microélectroniques, ladite couche contrainte 5 ayant été obtenue par croissance sur la couche germe relaxée épaisse. Cette couche germe relaxée épaisse, non limitée par son épaisseur critique, a été obtenue grâce au procédé précédemment décrit, notamment en faisant intervenir la couche support poreuse du premier matériau.
Etant donné que cette couche germe relaxée est épaisse, celle-ci pourra être réutilisée et recyclée, comme expliqué ultérieurement, de même que la couche support poreuse.
De plus, comme la couche germe 3' est relaxée, ou proche de l'état relaxé, ceci permet de faire croître une couche contrainte 5 constituée d'un troisième matériau semi-conducteur sans création de défauts. Dans un mode de réalisation, le troisième matériau est du silicium, mais il peut s'agir d'autres matériaux, par exemple du germanium, ou autre, en fonction des applications souhaitées de la couche contrainte. Dans un mode de réalisation, le deuxième matériau est du SiGe. Dans un mode de réalisation, le premier matériau est du silicium. Ces modes de réalisation peuvent être combinés.
Le procédé comprend une sixième étape E6 consistant à transférer au moins une partie de la couche contrainte 5 constituée du troisième matériau du substrat donneur 1 vers un substrat receveur 8. Dans un mode de réalisation, la sixième étape E6 comprend les étapes consistant à: - créer une zone 20 de fragilisation dans le substrat donneur 1, par implantation d'ions, - coller le substrat 1 donneur et le substrat 8 receveur, et - opérer une fracture au niveau de ladite zone 20 de fragilisation, pour détacher le substrat donneur 1 du substrat receveur 8.
La zone de fragilisation 20 est généralement créée dans la couche germe 3' constituée du deuxième matériau. La zone de fragilisation 20 est créée par implantation d'ions, comme des ions hydrogène, ou des ions hélium, ou des ions bore, ou une combinaison de l'hydrogène avec ces deux derniers ions. On utilise avantageusement le procédé Smart CUtTM Le collage du substrat 1 donneur et du substrat 8 receveur est en général précédé d'un nettoyage des surfaces de ces substrats, pour permettre un collage moléculaire amélioré. La fracture est obtenue par une montée en température, en général 30 comprise entre 200 et 700°C. Avantageusement, le substrat receveur 8 comprend une couche d'oxyde 4, et le collage du substrat 1 donneur et du substrat 8 receveur est réalisé entre la couche d'oxyde 4 et la couche contrainte 5 constituée du troisième matériau. Alternativement, ou en complément, le substrat donneur 1 comprend également une couche d'oxyde au-dessus de la couche contrainte 5 5 constituée du troisième matériau. La zone de fragilisation 20 peut également être créée dans la couche contrainte 5 elle-même. Le transfert de la couche contrainte 5 de semi-conducteur du substrat donneur 1 vers le substrat receveur 8 peut être mis en oeuvre en ayant 10 constitué dans le substrat donneur une zone de fragilisation, au niveau de laquelle une fracture pourra être réalisée pour effectuer le transfert. La zone de fragilisation peut avoir été constituée par implantation dans le substrat donneur, comme cela a été décrit précédemment. Dans ce cas, les ions sont accélérés en direction de la surface du 15 substrat donneur. La profondeur moyenne de pénétration des atomes est en général comprise entre 100Â et 1 pm - cette profondeur étant déterminable en fonction de l'espèce implantée et de l'énergie d'implantation. Dans le cas de l'implantation, celle-ci présente un pic d'implantation dans le substrat donneur. Les ions implantés présentent une 20 énergie sélectionnée pour leur permettre de traverser la matière du substrat donneur. Le pic d'implantation dépend de l'énergie des ions. Elle peut également avoir été constituée de manière différente, par exemple de la manière décrite ci-après. On décrit ainsi un mode de réalisation de la sixième étape E6 de 25 transfert de la couche contrainte 5 constituée du troisième matériau semi-conducteur du substrat donneur 1 vers un substrat receveur 8. Ce mode de réalisation est illustré en Figure 4. Dans ce mode de réalisation, le substrat donneur 1 comprend en outre une structure de confinement 23 comprenant une couche de 30 confinement 25 formée d'un matériau semi-conducteur. Le rôle de cette couche de confinement 25 est d'attirer les ions introduits ultérieurement dans le substrat donneur (par exemple par diffusion) lors d'un recuit thermique réalisé sur le substrat donneur après cette introduction, et lors duquel les ions vont préférentiellement migrer vers la couche de confinement 25. La structure de confinement 23 comprenant la couche de confinement 25 est généralement obtenue par épitaxie, et est formée lors de la première étape E1 de formation du substrat 1 donneur. La structure de confinement est généralement disposée dans la couche germe 3. L'épitaxie permet de contrôler précisément l'épaisseur de la couche de confinement 23, et permet d'obtenir des épaisseurs fines pour celles-ci.
De plus, l'épitaxie permet de conserver la cristallinité de la couche germe 3' destinée à servir de germe pour la fabrication de la couche contrainte 5 constituée du troisième matériau semi-conducteur. Le matériau de la couche de confinement est avantageusement choisi parmi le SiGe, dopé ou non, ou le silicium dopé. D'autres matériaux incluent notamment le germanium dopé avec du bore, du SiC dopé avec du bore, ou de l'InGaN, AIGaN, InGaAs, AIGaAs dopés ou non. Des dopages avec du bore, de l'arsenic ou de l'antimoine peuvent par exemple être mis en oeuvre. D'autres matériaux et d'autres dopants peuvent être utilisés. Dans tous les cas, la couche de confinement est constituée d'un matériau présentant une composition chimique différente de la couche 5 contrainte à transférer, ce qui inclue une différence au moins dans la proportion des éléments chimiques (ex : SiGe avec une proportion en germanium différent), ou dans le type de matériau (ex : SiGe pour la couche 25 et Si pour la couche 5), ou dans le fait que la couche de confinement présente un dopage plus élevé que la couche 5 contrainte à transférer (ex : SiGe dopé avec du bore pour la couche 25, et SiGe non dopé ou moins dopé pour la couche 3), ou une combinaison d'une ou plusieurs de ces différences. Pour permettre le transfert de la couche 5 contrainte, la sixième étape E6 de transfert comprend une étape E61 d'introduction d'ions 24 dans le substrat donneur 1.
Il s'agit avantageusement d'ions hydrogène, ou d'ions hélium, ou d'une combinaison de ces ions. Cette introduction peut être réalisée de diverses manières. Avantageusement, l'introduction des ions 24 dans le substrat donneur 1 est effectuée par diffusion des ions 24 dans le substrat donneur 1 suite à l'immersion du substrat donneur 1 dans un plasma comprenant lesdits ions. On précise que cette introduction d'ions 24 dans le substrat donneur 1 peut être mise en oeuvre par des techniques autres que la diffusion, par exemple par implantation.
Le substrat donneur 1 plongé dans le plasma est soumis à des impulsions électriques. Les ions positifs présents dans le plasma sont alors accélérés vers la surface du substrat où ils sont introduits. Comme le plasma entoure le substrat, toute la surface reçoit des ions en même temps. Un autre avantage de cette introduction d'ions est sa capacité à être appliquée à l'échelle industrielle, ainsi que le temps de mise en oeuvre réduit. Un autre avantage de cette introduction d'ions est que la zone de diffusion des ions dans le substrat donneur est très concentrée, de l'ordre de quelques nanomètres d'épaisseur selon la direction normale aux faces principales du substrat (par exemple entre 10nm et 200nm). L'introduction d'ions par diffusion plasma permet ainsi d'obtenir de bons résultats dans l'étape de transfert, dans la mesure où cette technique permet notamment d'enrichir le substrat donneur 1 en ions à faible tension d'accélération (quelques 10V à 50kV) et à forte dose (jusqu'à 101$ atomes/cm2) dans une région de faible profondeur (de quelques dizaines de nanomètres à environ 200 nanomètres comme cela a été évoqué plus haut), ce qui n'est pas toujours accessible par une technique d'implantation. Ceci est avantageux pour transférer ultérieurement des couches fines de la couche 5 à transférer. Comme expliqué par la suite, ceci est avantageux pour réduire les défauts et rugosités présents dans la couche transférée. En effet, même lorsque la région est accessible par implantation, la forte énergie des ions dans le procédé d'implantation entraîne l'introduction de défauts cristallins dans la couche 5 à transférer, rendant difficile son utilisation ultérieure. On a illustré en Figure 5 le profil de concentration des ions 24 dans le substrat 1 donneur en fonction de la profondeur dans le substrat 1 donneur, dans le cas d'une diffusion (courbe 26), et dans le cas d'une implantation ionique (courbe 27). La sixième étape de transfert comprend en outre une étape E62 consistant à coller le substrat donneur 1 et le substrat receveur 8. Ce collage est réalisé par mise en contact des surfaces libres du substrat donneur et du substrat receveur. Le plus souvent, ces surfaces ont été préalablement nettoyées pour assurer l'adhésion moléculaire desdites surfaces. La sixième étape de transfert comprend ensuite une étape E63 de traitement thermique du substrat donneur et du substrat receveur, 15 consistant à les soumettre à une montée en température. Si une couche de confinement a été constituée, cette couche est réalisée dans un ou des matériau(x) adapté(s) pour attirer les ions introduits dans le substrat vers ladite couche de confinement, lors de ce traitement thermique de montée température. Des températures typiques de traitement 20 thermique sont comprises entre 200°C et 700°C. Par exemple, si le matériau de la couche de confinement est du silicium dopé avec du bore, et que les ions introduits dans le substrat donneur sont des ions hydrogène, les interactions chimiques entre le bore et l'hydrogène vont notamment permettre d'attirer les ions hydrogène dans 25 la couche de confinement. Un autre facteur d'attraction des ions peut résulter de la différence de contrainte (en tension ou compression). Ainsi, lors du traitement thermique du substrat donneur et du substrat receveur, la couche de confinement attire les ions pour les concentrer dans ladite couche de confinement. 30 Une autre fonction de ce traitement thermique peut être de renforcer l'énergie de collage entre le substrat donneur et le substrat receveur. Le recuit est mené de sorte que des effets différents se produisent : - l'énergie de collage entre le substrat donneur et le substrat receveur est augmentée, - les ions se concentrent dans la couche de confinement jusqu'à atteindre une concentration critique, - ces ions créent des cavités, qui vont coalescer, - la pression dans ces cavités augment jusqu'à provoquer une fracture dans la couche de confinement, ce qui permet de séparer le substrat donneur du substrat receveur. Ces quatre effets peuvent être obtenus lors d'un recuit thermique 10 unique, ou lors de recuits thermiques individuels séparés. Ainsi, l'étape suivant le traitement thermique est une étape E64 consistant à détacher le substrat donneur 1 du substrat receveur 8 par fracture au niveau de ladite couche de confinement 25. La couche 5 constituée du troisième matériau semi-conducteur est 15 ainsi transférée. Le substrat receveur 8 est alors traité par nettoyage et polissage (CMP ou autre), afin de supprimer les reliquats de couches indésirables. Il s'agit en particulier de la couche de confinement résiduelle ayant été transférée avec la couche contrainte de semi-conducteur. 20 Le substrat donneur 1 est également traité, pour être recyclé, le cas échéant, dans le cadre d'un transfert d'une nouvelle couche 5 contrainte constituée d'un troisième matériau semi-conducteur (étape E7). Un avantage du procédé de transfert mettant en oeuvre la constitution d'une couche confinement est que la fracture est très localisée, 25 et se produit quasiment uniquement voire uniquement au niveau de la couche de confinement. Typiquement, les rugosités AFM post-fracture obtenues sans couche de confinement sont de l'ordre de 3 à 6 nm, alors que la couche de confinement permet de réduire cette rugosité à des valeurs de l'ordre de 0.5 30 à 1 nm. Ainsi, on évite la propagation de défauts vers la couche contrainte de semi-conducteur à transférer. En effet, dans le cas d'un transfert classique par implantation d'ions et fracture au niveau d'une zone de fragilisation sans l'utilisation d'une couche de confinement, il est courant que des défauts apparaissent dans le substrat après fracture. Ceci est notamment dû à la présence étendue des ions dans le substrat, ce qui induit une fracture peu localisée, et donc une rugosité plus élevée.
La couche 5 contrainte de semi-conducteur transférée en accord avec ce procédé présente donc une rugosité réduite. Par exemple, dans le cas d'un substrat donneur 1 comprenant une couche 5 de silicium à transférer et une couche de confinement 23 en silicium dopé avec du bore, on peut obtenir une rugosité de la couche de silicium transférée de 5 Angstréms en valeur RMS. De plus, il est souvent nécessaire de transférer des couches 5 contraintes de semi-conducteur présentant une fine épaisseur (par exemple comprise entre 20nm et 500nm). En effet, on sait qu'il existe un compromis entre la contrainte présente dans la couche et l'épaisseur de ladite couche.
Pour une contrainte donnée, il existe une épaisseur au-delà de laquelle la contrainte se relâche par apparition de défauts. Ce mode de réalisation de la sixième étape permet donc notamment de transférer des couches 5 contraintes de semi-conducteur présentant une épaisseur comprise entre 10 et 200nm.
Avantageusement, on utilise une couche de confinement présentant une épaisseur comprise entre 2 et 20nm. Plus la couche de confinement est fine, plus la fracture sera localisée. Par exemple, une couche de confinement d'épaisseur d'environ 4nm permettra de confiner la fracture dans cette zone.
Au vu de la faible épaisseur de la couche de confinement, celle-ci ne perturbe pas ou très peu le paramètre de maille du substrat donneur. De manière générale, il est possible d'utiliser une structure 23 de confinement, comprenant une couche 25 de confinement telle que précédemment décrite, et deux couches de protection, disposées en contact et de part et d'autre de la couche de confinement, chacune de ces couches de protection étant formée d'un matériau semi-conducteur de composition chimique différente du matériau de la couche de confinement.
On entend par composition chimique différente le fait que les matériaux soient différents, ou des proportions différentes en éléments chimiques, et/ou qu'ils présentent un dopage avec un dopant différent. Le transfert est mis en oeuvre avec la structure de confinement de 5 manière similaire à ce qui a été précédemment décrit pour la couche de confinement. Ces couches de protection permettent de limiter d'avantage encore la propagation de défauts résultant de la fracture. Celles-ci jouent notamment le rôle de bouclier de protection de la couche 5 contrainte de semi- 10 conducteur à transférer, et confinent les défauts susceptibles de se propager vers la couche 5 contrainte suite à la fracture dans la couche de confinement. Avantageusement, les matériaux des couches de protection sont également adaptés pour attirer les ions introduits dans le substrat donneur 15 vers la couche de confinement, lors d'un traitement thermique d'élévation de la température dudit substrat donneur. Des exemples de réalisation incluent par exemple, mais non limitativement, pour les couches de protection : - matériau des couches de protection: Si(,_x)Gex, matériau de la couche 20 de confinement : Si(II)Gey (avantageusement, la différence entre x et y est d'au moins 3°/O, préférablement supérieure à 5°/O, voire 10°/O), SiGe dopé avec du bore ou silicium dopé avec du bore. On peut également citer le cas où les couches de protection sont en SiGe et la couche de confinement en silicium dopé bore, de même que le cas 25 où les couches de protection sont en SiGe et la couche de confinement est Ge dopé avec du bore ; - matériau des couches de protection: Silicium, matériau de la couche de confinement : Si(II)Gey, SiGe dopé avec du bore ou silicium dopé avec du bore ; 30 - matériau des couches de protection: germanium, matériau de la couche de confinement : SiGe dopé avec du bore, ou silicium dopé avec du bore, ou germanium dopé avec du bore, ou SiGe ; - matériau des couches de protection: SiGe, matériau de la couche de confinement : SiC dopé avec du bore ; - matériau des couches de protection : AIGaN, matériau de la couche de confinement : InGaN dopé (Si, Mg) ou non ; - matériau des couches de protection : AIGaAs, matériau de la couche de confinement InGaAs dopé (Si, Zn, S, Sn) ou non. Avantageusement, les matériaux des couches de protection sont également adaptés pour attirer les ions introduits dans le substrat donneur vers la couche de confinement, lors d'un traitement thermique d'élévation de la température dudit substrat donneur, comme par exemple du SiGe dopé ou non permettant d'attirer des ions hydrogène. En outre, ou alternativement, il est avantageux qu'au moins une des couches de protection soit une couche d'arrêt à la gravure, constituée d'un matériau permettant une gravure chimique sélective de la couche de protection vis-à-vis de la couche 5 contrainte constituée du troisième matériau. Il s'agit en général d'une couche de protection en contact de la couche 5 contrainte. Ceci permet de mettre en oeuvre une étape consistant à graver sélectivement la couche de protection présente sur le substrat receveur 8 20 après le détachement du substrat donneur 1. En outre, ou alternativement, l'une des couches de protection peut être une couche d'arrêt à la gravure chimique, constituée d'un matériau permettant une gravure chimique sélective de la couche de protection vis-à-vis de la couche germe 3'. 25 Le procédé peut comprendre une étape consistant à graver sélectivement la couche de protection présente sur le substrat donneur après fracture, ce qui permet de réutiliser le substrat donneur. A l'issue de la sixième étape E6, on obtient un substrat receveur comprenant au moins une partie de la couche contrainte 5 constituée du 30 troisième matériau. Le substrat receveur 8 est alors traité de manière classique, selon les applications désirées. Le reliquat de couche germe 3' constituée du deuxième matériau, présent sur le substrat receveur 8, est supprimé, par exemple par gravure sélective. En général, le substrat receveur 8 subit un traitement de finition comprenant notamment un polissage.
Dans le cas où le troisième matériau est du silicium, et que le substrat receveur 8 et/ou le substrat donneur 1 comprennent une couche d'oxyde facilitant leur collage, le substrat receveur 8 est, à l'issue de la sixième étape, un substrat de silicium contraint sur isolant, connu de l'homme du métier sous l'acronyme sSO1 (strained silicon on insulator).
On notera que l'étape de transfert E6 est configurée pour préserver en totalité (ou éventuellement en partie) la couche support 2 poreuse, ce qui permet un recyclage du substrat donneur. Dans un mode de réalisation, le procédé comprend, outre les première, deuxième, troisième, quatrième, cinquième et sixième étapes précédemment décrites, une septième étape de recyclage du substrat donneur 1. Cette septième étape E7 consiste à réutiliser le substrat donneur 1 issu de la sixième étape E6 pour la fabrication d'un nouveau substrat 8 receveur comprenant au moins une partie d'une couche contrainte 5 constituée d'un troisième matériau. Il s'agit en général d'une couche contrainte 5 recréée au cours de la septième étape de recyclage (c'est-à-dire lors de la cinquième étape répétée lors de ladite septième étape de recyclage). Il est à noter que la couche contrainte 5, formée au cours du recyclage du substrat donneur 1 pour être transférée vers un nouveau substrat receveur 8, et constituée d'un troisième matériau semi-conducteur, peut présenter un troisième matériau différent du troisième matériau de la couche contrainte 5 obtenue à l'itération précédente du procédé de fabrication.
Grâce à l'invention, le substrat donneur 1 comprend la couche 2' poreuse, qui a été préservée lors du procédé de fabrication. Il comprend également, au moins en partie, la couche germe 3', relaxée, constituée du deuxième matériau. Ceci permet de réduire les coûts et les délais de fabrication. Dans un premier mode de réalisation, illustré en Figure 4, la septième étape de réutilisation du substrat donneur 1 comprend les étapes 5 consistant à : - traiter le substrat donneur 1 par une solution chimique, de sorte à remettre en contrainte la couche germe relaxée 3' constituée du deuxième matériau, ladite couche germe 3' constituée du deuxième matériau étant ainsi transformée en une couche contrainte 3 10 constituée du deuxième matériau, - avec le substrat donneur 1 ainsi traité, répéter les troisième, quatrième, cinquième et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat 8 receveur comprenant au moins une partie d'une couche contrainte 5 constituée du troisième 15 matériau. Avantageusement, la solution chimique est de l'acide hydrofluorhydrique, ou une solution tamponnée à base d'acide fluorhydrique. L'utilisation de la solution chimique permet d'obtenir une désorption 20 de la couche de surface réalisée dans la couche support 2' poreuse constituée du premier matériau lors de la troisième étape E3, ce qui induit une remise en contrainte de la couche germe 3' constituée du deuxième matériau. La couche support 2' peut contenir de I"oxygène dans un exemple de réalisation puisqu'une étape d'oxydation thermique a été 25 pratiquée au cours de la seconde étape E2. Dans un autre exemple de réalisation la couche support 2' peut contenir du nitrure de silicium car une nitridation de la couche support aura été réalisée au cours de la troisième étape. Avantageusement, la septième étape comprend une étape de 30 polissage du substrat donneur 1, c'est-à-dire de la couche 3' superficielle du substrat donneur 1 (par exemple dans le cas où la zone de fragilisation 20 a été créée dans la couche 3' lors de l'étape E6).
Dans le cas où le substrat donneur 1 comprend encore une partie de la couche 5 contrainte (par exemple dans le cas où la zone de fragilisation 20 a été créée dans la couche 5 lors de l'étape E6), celle-ci est généralement retirée, par exemple par gravure sélective, puis l'on opère un polissage du substrat 1 donneur, c'est à dire de la couche 3' superficielle. Le polissage est par exemple un polissage CMP. Ce polissage vise à réduire voire supprimer les rugosités post-fracture apparues à la surface de la couche germe 3' constituée du deuxième matériau. Ce premier mode de réalisation est très avantageux, et permet un recyclage du substrat comprenant la couche support 2 poreuse constituée du premier matériau et au moins une partie de la couche 3' germe constituée du deuxième matériau. Ainsi, le coût de fabrication et les délais de fabrication de couches contraintes de matériau semi-conducteur sans défauts, notamment de silicium, sont réduits grâce à l'invention. L'invention permet en particulier de fabriquer des sSO1 en réduisant les coûts et délais de fabrication. Dans un second mode de réalisation, illustré en Figure 5, la septième étape E7 de réutilisation du substrat donneur 1 comprenant la couche support 2' poreuse constituée du premier matériau comprend les étapes consistant à : - opérer un polissage de la couche germe 3' constituée du deuxième matériau, pour obtenir un substrat donneur 1 poli, - avec le substrat donneur 1 poli, répéter les quatrième, cinquième et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur 8 comprenant une couche contrainte 5 d'un troisième matériau. Dans le cas où le substrat donneur 1 comprend encore une partie de la couche 5 contrainte (par exemple dans le cas où la zone de fragilisation 20 a été créée dans la couche 5 lors de l'étape E6), celle-ci est généralement retirée, par exemple par gravure sélective, puis l'on opère un polissage du substrat 1 donneur, c'est à dire de la couche 3' superficielle.
Le polissage est par exemple un polissage CMP. Ce polissage vise à réduire voire supprimer les rugosités post-fracture apparues à la surface de la couche germe 3' constituée du deuxième matériau. Dans ce second mode de réalisation, il est à noter que la couche contrainte 5, formée au cours du recyclage du substrat donneur 1, et constituée d'un troisième matériau, peut présenter un troisième matériau différent du troisième matériau de la couche contrainte 5 obtenue à l'itération précédente du procédé de fabrication. Dans ce mode de réalisation, la couche germe 3' constituée du deuxième matériau reste relaxée ou proche d'un état relaxé (comme défini ci-dessus) avant sa réutilisation, contrairement au premier mode de réalisation. Ce deuxième mode de réalisation est très avantageux, et permet un recyclage du substrat comprenant la couche support 2 poreuse constituée du premier matériau et au moins une partie de la couche 3' germe constituée du deuxième matériau. Ainsi, le coût de fabrication et les délais de fabrication de couches contraintes de matériau semi-conducteur sans défauts, notamment de silicium, sont réduits grâce à l'invention. En particulier, les étapes de fabrication et les délais de fabrication sont minimisés. L'invention permet en particulier de fabriquer des sSO1 en réduisant les coûts et délais de fabrication. Dans un troisième mode de réalisation, illustré en Figure 8, la septième étape E7 de réutilisation du substrat donneur 1 comprend les étapes consistant à répéter les cinquième et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur comprenant au moins une partie d'une couche contrainte 5 constituée du troisième matériau. Ceci peut être mis en oeuvre dans le cas où la couche 3' germe aura été suffisamment épaissie lors de la quatrième étape, ce qui permet donc d'effectuer plusieurs transferts de couches contraintes 5 sans avoir à faire recroître la couche germe à chaque recyclage. Ceci est possible grâce à l'invention, puisque la couche germe 3' n'est pas limitée par son épaisseur critique, ou très peu, selon son état de relaxation. Dans un autre mode de réalisation, le substrat 1 donneur comprend encore, à l'issue de la sixième étape E6, une partie de la couche contrainte 5, c'est-à-dire que celle-ci n'a pas été transférée en totalité à l'issue de la sixième étape E6. Dans ce cas, la septième étape de recyclage peut consister en uniquement la répétition de la sixième étape, pour la fabrication d'un nouveau substrat receveur comprenant une partie de la dite couche contrainte. Il est avantageux d'appliquer cycliquement les étapes du procédé de fabrication selon l'invention. Dans ce cas, le procédé comprend les étapes consistant à appliquer cycliquement les deuxième, troisième, quatrième, cinquième, sixième et septième étapes, pour la fabrication d'une pluralité de substrats receveurs comprenant une couche contrainte 5 du troisième matériau, à partir d'un substrat 1 donneur formé à la première étape. A chaque itération du cycle, il est possible de choisir pour la septième étape de recyclage soit le premier mode de réalisation, soit le deuxième mode de réalisation, soit le troisième mode de réalisation, ce qui offre une flexibilité supplémentaire. Comme on le voit, l'invention offre la possibilité d'effectuer une pluralité de transfert de couches contraintes à partir d'un même substrat comprenant une couche poreuse de semi-conducteur. L'invention présente de nombreux avantages aussi bien en termes 25 de coûts, de délais, que de flexibilité. L'invention trouve de nombreuses applications pour la fabrication de couches utiles contraintes dans l'industrie microélectronique, et notamment de substrats sSO1.

Claims (15)

  1. REVENDICATIONS1. Procédé de fabrication d'un substrat (8) semi-conducteur, caractérisé en ce qu'il comprend : - une première étape (E1) consistant à former un substrat donneur (1) comprenant o une couche support (2) constituée d'un premier matériau semi-conducteur, et o une couche germe (3) constituée d'un deuxième matériau semi- conducteur, et - étant contrainte, - une deuxième étape (E2) consistant à rendre poreuse la couche support (2), - une troisième étape (E3) consistant à traiter le substrat (1) donneur de sorte à déformer en dilatation ou en contraction la couche support (2') poreuse constituée du premier matériau, o ladite déformation induisant une relaxation dans la couche germe (3'), - une quatrième étape (E4) consistant à augmenter l'épaisseur de la couche germe (3') constituée du deuxième matériau, par une étape de croissance dudit deuxième matériau, - une cinquième étape (E5) consistant à former une couche contrainte (5) constituée d'un troisième matériau semi-conducteur en contact de ladite couche germe (3'), et - une sixième étape (E6) consistant à transférer au moins une partie de la couche contrainte (5) constituée du troisième matériau du substrat donneur (1) vers un substrat receveur (8).
  2. 2. Procédé selon la revendication 1, comprenant en outre une septième étape (E7) consistant àréutiliser le substrat donneur (1), issu de la sixième étape (E6) et comprenant la couche support (2') poreuse, pour la fabrication d'un nouveau substrat (8) receveur comprenant au moins une partie d'une couche contrainte (5) constituée d'un troisième 5 matériau semi-conducteur.
  3. 3. Procédé selon l'une des revendications 1 ou 2, dans lequel la couche germe (3') présente, à l'issue de la troisième étape (E3), un paramètre de maille ayant un écart relatif maximum de 0.50/0 en valeur absolue par 10 rapport au paramètre de maille du matériau de la couche germe (3) à l'état relaxé.
  4. 4. Procédé selon l'une des revendications 1 à 3, dans lequel : - le troisième matériau est du silicium, 15 - le deuxième matériau est du SiGe, et - le premier matériau est du silicium.
  5. 5. Procédé selon l'une des revendications 1 à 4, dans lequel la septième étape (E7) de réutilisation du substrat donneur (1) comprend les étapes 20 consistant à : - traiter le substrat donneur (1) par une solution chimique, de sorte à remettre en contrainte la couche germe (3'), - avec le substrat donneur (1) ainsi traité, répéter les troisième, quatrième, cinquième et sixième étapes du procédé de fabrication, 25 pour la fabrication d'un nouveau substrat receveur comprenant au moins une partie d'une couche contrainte (5') constituée d'un troisième matériau semi-conducteur.
  6. 6. Procédé selon l'une des revendications 1 à 4, dans lequel la septième 30 étape (E7) de réutilisation du substrat donneur (1) comprend les étapes consistant à : - opérer un polissage de la couche germe (3') constituée du deuxième matériau, pour obtenir un substrat donneur (1) poli, - avec le substrat donneur (1) poli, répéter les quatrième, cinquième et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur comprenant au moins une partie d'une couche contrainte (5) constituée d'un troisième matériau semi-conducteur.
  7. 7. Procédé selon l'une des revendications 1 à 4, dans lequel la septième étape (E7) de réutilisation du substrat donneur (1) comprend les étapes consistant à répéter les cinquième et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur comprenant au moins une partie d'une couche contrainte (5) constituée d'un troisième matériau semi-conducteur.
  8. 8. Procédé selon l'une des revendications 1 à 7, dans lequel la sixième étape (E6) consistant à transférer la couche contrainte (5) constituée du troisième matériau du substrat donneur (1) vers le substrat receveur (8) comprend les étapes consistant à: - créer une zone (20) de fragilisation dans le substrat donneur (1), par implantation d'ions, - coller le substrat (1) donneur et le substrat (8) receveur, - opérer une fracture au niveau de ladite zone (20) de fragilisation, pour détacher le substrat donneur (1) du substrat receveur (8).
  9. 9 Procédé selon l'une des revendications 1 à 8, dans lequel : - la première étape (E1) comprend une étape de formation d'une structure de confinement (23) comprenant une couche de confinement (25) semi-conducteur dans le substrat (1) donneur, ladite couche de confinement (25) présentant une composition chimique différente de la couche contrainte (5) constituée du troisième matériau, et la sixième étape (E6) consistant à transférer la couche contrainte (5) constituée du troisième matériau du substrat donneur (1) vers le substrat receveur (8) comprend les étapes consistant à: ^ introduire (E61) des ions (24) dans le substrat donneur (1), ^ coller (E62) le substrat donneur (1) et le substrat receveur (8), ^ soumettre (E63) le substrat donneur (1) et le substrat receveur (8) à un traitement thermique comprenant une élévation de la température, au cours duquel la couche de confinement (25) attirent les ions (24) pour les concentrer dans ladite couche de confinement (25), et - détacher (E64) le substrat donneur (1) du substrat receveur (8) par fracture au niveau de ladite couche de confinement (25).
  10. 10. Procédé selon la revendication 9, dans lequel l'introduction des ions (24) dans le substrat donneur (1) est effectuée par immersion du substrat donneur (1) dans un plasma comprenant lesdits ions.
  11. 11. Procédé selon l'une des revendications 1 à 10, consistant à appliquer cycliquement les deuxième, troisième, quatrième, cinquième, sixième et septième étapes, pour la fabrication d'une pluralité de substrats receveurs comprenant une couche contrainte (5) d'un troisième matériau semi- conducteur, à partir d'un substrat donneur formé à la première étape.
  12. 12. Substrat semi-conducteur comprenant successivement : - une couche support (2) poreuse, constituée d'un premier matériau semi-conducteur, - une couche germe (3') o constituée d'un deuxième matériau semi-conducteur, présentant un paramètre de maille à l'état relaxé différent du paramètre de maille à l'état relaxé du premier matériau, et présentant un paramètre de maille ayant un écart relatif maximum de 0.50/0 en valeur absolue par rapport au paramètre de maille du matériau de la couche germe (3) à l'état relaxé, et une couche contrainte (5) constituée d'un troisième matériau semi-conducteur.
  13. 13. Substrat selon la revendication 12, dans lequel la couche germe (3') 10 présente une épaisseur comprise entre 10 nm et 5 microns.
  14. 14. Substrat selon l'une des revendications 12 ou 13, dans lequel la couche germe (3') présente un paramètre de maille égal au paramètre de maille du matériau de la couche germe à l'état relaxé.
  15. 15. Substrat selon l'une des revendications 12 à 14, dans lequel le premier matériau est du silicium, le deuxième matériau est du SiGe, et le troisième matériau est du silicium. 15 20
FR1155574A 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur Pending FR2977070A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1155574A FR2977070A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur
TW101117426A TW201301372A (zh) 2011-06-23 2012-05-16 半導體底材及其製造方法
PCT/IB2012/001129 WO2012176031A1 (fr) 2011-06-23 2012-06-11 Procédé de fabrication d'un substrat semi-conducteur et substrat semi-conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1155574A FR2977070A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur

Publications (1)

Publication Number Publication Date
FR2977070A1 true FR2977070A1 (fr) 2012-12-28

Family

ID=46456941

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1155574A Pending FR2977070A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur

Country Status (3)

Country Link
FR (1) FR2977070A1 (fr)
TW (1) TW201301372A (fr)
WO (1) WO2012176031A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016016532A1 (fr) * 2014-08-01 2016-02-04 Soitec Structure pour applications radio-frequences

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3098342B1 (fr) 2019-07-02 2021-06-04 Soitec Silicon On Insulator structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115900A1 (en) * 2002-12-13 2004-06-17 Taiwan Semiconductor Manufacturing Company Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
US20060118870A1 (en) * 2004-12-08 2006-06-08 Samsung Electronics Co., Ltd. Structure of strained silicon on insulator and method of manufacturing the same
US20060124961A1 (en) * 2003-12-26 2006-06-15 Canon Kabushiki Kaisha Semiconductor substrate, manufacturing method thereof, and semiconductor device
US20060144323A1 (en) * 2004-12-30 2006-07-06 Samsung Electronics Co., Ltd. Substrate with locally integrated single crystalline silicon layer and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115900A1 (en) * 2002-12-13 2004-06-17 Taiwan Semiconductor Manufacturing Company Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
US20060124961A1 (en) * 2003-12-26 2006-06-15 Canon Kabushiki Kaisha Semiconductor substrate, manufacturing method thereof, and semiconductor device
US20060118870A1 (en) * 2004-12-08 2006-06-08 Samsung Electronics Co., Ltd. Structure of strained silicon on insulator and method of manufacturing the same
US20060144323A1 (en) * 2004-12-30 2006-07-06 Samsung Electronics Co., Ltd. Substrate with locally integrated single crystalline silicon layer and method of fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016016532A1 (fr) * 2014-08-01 2016-02-04 Soitec Structure pour applications radio-frequences
KR20170038819A (ko) * 2014-08-01 2017-04-07 소이텍 무선-주파수 애플리케이션들을 위한 구조
US10347597B2 (en) 2014-08-01 2019-07-09 Soitec Structure for radio-frequency applications
KR102403499B1 (ko) 2014-08-01 2022-05-31 소이텍 무선-주파수 애플리케이션들을 위한 구조
USRE49365E1 (en) 2014-08-01 2023-01-10 Soitec Structure for radio-frequency applications

Also Published As

Publication number Publication date
WO2012176031A1 (fr) 2012-12-27
TW201301372A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
FR2842349A1 (fr) Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
EP2004768B1 (fr) Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
EP1733423A1 (fr) TRAITEMENT THERMIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
EP0763849A1 (fr) Procédé de fabrication de films minces à matériau semi-conducteur
FR3033933A1 (fr) Couche thermiquement stable de piegeage de charges pour une utilisation dans la fabrication de structures de semi-conducteur sur isolant
EP1058946A1 (fr) Procede de formation de cavites dans un substrat semiconducteur, par implantation d'atomes
EP1208593A1 (fr) Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
FR2855909A1 (fr) Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2842350A1 (fr) Procede de transfert d'une couche de materiau semiconducteur contraint
FR2978603A1 (fr) Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
FR2844634A1 (fr) Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
FR2977075A1 (fr) Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
FR2860340A1 (fr) Collage indirect avec disparition de la couche de collage
FR2977073A1 (fr) Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
FR2977070A1 (fr) Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur
EP1786025B1 (fr) Procédé de formation de couches non-contraintes
FR2851848A1 (fr) Relaxation a haute temperature d'une couche mince apres transfert
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
FR2914110A1 (fr) Procede de fabrication d'un substrat hybride
EP3295480A1 (fr) Procédé de collage direct
FR2977074A1 (fr) Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux
FR2849714A1 (fr) Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
WO2023143818A1 (fr) Procede de transfert d'une couche mince sur un substrat support

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20130109