FR2977075A1 - Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur - Google Patents

Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur Download PDF

Info

Publication number
FR2977075A1
FR2977075A1 FR1155578A FR1155578A FR2977075A1 FR 2977075 A1 FR2977075 A1 FR 2977075A1 FR 1155578 A FR1155578 A FR 1155578A FR 1155578 A FR1155578 A FR 1155578A FR 2977075 A1 FR2977075 A1 FR 2977075A1
Authority
FR
France
Prior art keywords
substrate
layer
donor
semiconductor
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1155578A
Other languages
English (en)
Inventor
Christophe Figuet
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1155578A priority Critical patent/FR2977075A1/fr
Priority to TW101115830A priority patent/TW201301371A/zh
Priority to PCT/IB2012/001125 priority patent/WO2012176030A1/fr
Publication of FR2977075A1 publication Critical patent/FR2977075A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif semi-conducteur , caractérisé en ce qu'il comprend : - une première étape (E1) consistant à former un substrat (1) support semi-conducteur comprenant o une première couche (2) poreuse constituée d'un matériau semi-conducteur, et o une deuxième couche (9) poreuse constituée d'un matériau semi-conducteur, présentant une porosité inférieure à la porosité de la première couche (2), - une deuxième étape (E2) consistant à fournir un substrat (4) donneur semi-conducteur, comprenant une couche utile (6) constituée d'un matériau semi-conducteur, et - une troisième étape (E3) consistant à o coller le substrat (1) support et le substrat (4) donneur, o transférer au moins une partie de la couche utile (6) du substrat (4) donneur vers le substrat (1) support, pour former un dispositif (15) semi-conducteur.

Description

DOMAINE TECHNIQUE GENERAL L'invention concerne un procédé de fabrication d'un substrat semi-conducteur, et un substrat semi-conducteur.
ETAT DE L'ART Les substrats de silicium sur isolant, connus de l'homme du métier sous l'acronyme SOI (silicium sur isolant, ou en anglais, « silicon on insulator »), sont largement utilisés dans l'industrie microélectronique. En particulier, les substrats de silicium contraint sur isolant, connus de l'homme du métier sous l'acronyme sSO1 (« strained silicon on insulator »), présentent un intérêt majeur pour la fabrication de composants électroniques, notamment du fait que les sSO1 offrent une mobilité accrue des électrons et des trous, et donc des performances plus élevées. Une couche contrainte d'un matériau est une couche d'un matériau dont la structure cristallographique est contrainte en tension ou en compression par rapport à la structure cristallographique naturelle du matériau. On cherche généralement à obtenir un silicium contraint qui présente une densité de défauts la plus faible possible.
Un procédé de fabrication de silicium contraint, connu de l'état de la technique, consiste à épitaxier une couche contrainte de silicium sur une première couche dont le paramètre de maille est différent du paramètre de maille du silicium relaxé. Cette première couche peut être une couche tampon dont la composition peut varier avec son épaisseur.
Un autre procédé connu de fabrication de silicium contraint consiste à utiliser un substrat comprenant une couche de silicium poreux en contact d'une couche de silicium superficielle non poreuse, et à dilater la couche de silicium poreux pour induire une contrainte dans la couche de silicium superficielle.
On entend par couche poreuse d'un matériau semi-conducteur, comme par exemple une couche de silicium poreux, une couche d'un matériau microstructuré comprenant des pores.
Un inconvénient commun aux procédés connus de fabrication de sSO1, et de manière plus générale de couches utiles contraintes, est qu'ils sont coûteux et longs à mettre en oeuvre. L'invention vise à s'affranchir au moins partiellement de cet 5 inconvénient. De plus, les procédés connus de l'art antérieur ne permettent pas d'obtenir de fines couches d'un matériau semi-conducteur contraint en contact de la couche poreuse. Or, de telles couches fines, comme par exemple des couches contraintes de silicium d'épaisseur de l'ordre de 10 50nm, sont nécessaires pour la fabrication de nombreux dispositifs électroniques. L'invention vise donc à pallier, au moins en partie, ces inconvénients.
PRESENTATION DE L'INVENTION 15 L'invention propose un procédé de fabrication d'un dispositif semi-conducteur, caractérisé en ce qu'il comprend une première étape consistant à former un substrat support semi-conducteur comprenant une première couche poreuse constituée d'un matériau semi-conducteur, et une deuxième couche poreuse constituée d'un matériau semi-conducteur, 20 présentant une porosité inférieure à la porosité de la première couche, une deuxième étape consistant à fournir un substrat donneur semi-conducteur, comprenant une couche utile constituée d'un matériau semi-conducteur, et une troisième étape consistant à coller le substrat support et le substrat donneur, et transférer au moins une partie de la couche utile du substrat 25 donneur vers le substrat support, pour former un dispositif semi-conducteur. L'invention est avantageusement complétée par les caractéristiques suivantes, prises seules ou en une quelconque de leur combinaison techniquement possible : - le procédé comprend une quatrième étape consistant à traiter ledit 30 dispositif semi-conducteur de sorte à déformer en dilatation ou en contraction au moins la première couche poreuse du substrat support, ladite déformation induisant une mise sous contrainte de la couche utile, en une couche utile contrainte; - la couche utile transférée du substrat donneur vers le substrat support présente une épaisseur comprise entre 10 nm et 1 pm; - la troisième étape de transfert de la couche utile du substrat donneur vers le substrat support comprend les étapes de : création d'une zone de fragilisation dans le substrat donneur, préalablement au collage du substrat support et du substrat donneur, par implantation d'ions, et fracture au niveau de ladite zone de fragilisation, pour détacher le substrat support du substrat donneur; - le transfert de la couche utile du substrat donneur vers le substrat support comprend l'utilisation d'un substrat donneur démontable; - la deuxième étape comprend la fourniture d'un substrat donneur comprenant en outre une couche de confinement semi-conducteur, ladite couche de confinement présentant une composition chimique différente de la couche utile, et la troisième étape consistant à transférer la couche utile du substrat donneur vers le substrat support comprend les étapes consistant à introduire des ions dans le substrat donneur, coller le substrat support et le substrat donneur, soumettre le substrat support et le substrat donneur à un traitement thermique comprenant une élévation de la température, au cours duquel la couche de confinement attirent les ions pour les concentrer dans ladite couche de confinement, et détacher le substrat support du substrat donneur par fracture au niveau de ladite couche de confinement ; - le procédé comprend une cinquième étape consistant à transférer au moins une partie de la couche utile contrainte du dispositif semi-conducteur vers un substrat receveur, et une sixième étape consistant à réutiliser le substrat support, au moins dans les deuxième et troisième étapes du procédé de fabrication, pour la fabrication d'un nouveau dispositif semi-conducteur, ou au moins dans les deuxième, troisième et quatrième étapes du procédé de fabrication, pour la fabrication d'un nouveau dispositif semi-conducteur, ou au moins dans les deuxième, troisième, quatrième et cinquième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur.
L'invention concerne également un procédé comprenant une première étape consistant à former un substrat support semi-conducteur comprenant une couche poreuse constituée d'un matériau semi-conducteur, une deuxième étape consistant à fournir un substrat donneur semi-conducteur, comprenant une couche utile constituée d'un matériau semi- conducteur, une troisième étape consistant à former une couche d'oxyde en contact de la couche poreuse et/ou en contact de la couche utile, une quatrième étape consistant à coller le substrat support et le substrat donneur au niveau de la couche d'oxyde, et transférer au moins une partie de la couche utile du substrat donneur vers le substrat support, pour former un dispositif semi-conducteur, une cinquième étape consistant à traiter ledit dispositif semi-conducteur de sorte à déformer en dilatation ou contraction la couche poreuse, ladite dilatation induisant une mise sous contrainte de la couche utile, en une couche utile contrainte, et une sixième étape consistant à transférer au moins une partie de la couche utile contrainte du dispositif semi-conducteur vers un substrat receveur, ledit transfert étant configuré pour permettre la préservation partielle ou totale de la couche poreuse du substrat support. Ce procédé est avantageusement complétée par les caractéristiques suivantes, prises seules ou en une quelconque de leur combinaison 25 techniquement possible : - la sixième étape consiste à créer une zone de fragilisation dans le dispositif semi-conducteur, coller le dispositif semi-conducteur et le substrat receveur, et opérer une fracture au niveau de ladite zone de fragilisation, pour détacher le dispositif semi-conducteur du substrat 30 receveur; - la couche utile transférée du substrat donneur vers le substrat support présente une épaisseur comprise entre 10 nm et 1 lm ; - la quatrième étape de transfert de la couche utile du substrat donneur vers le substrat support comprend les étapes de : création d'une zone de fragilisation dans le substrat donneur, préalablement au collage du substrat support et du substrat receveur, par implantation d'ions, fracture au niveau de ladite zone de fragilisation, pour détacher le substrat support du substrat receveur ; - le transfert de la couche utile contrainte du substrat donneur vers le substrat support comprend l'utilisation d'un substrat donneur démontable ; - la deuxième étape comprend la fourniture d'un substrat donneur comprenant en outre une couche de confinement semi-conducteur, ladite couche de confinement présentant une composition chimique différente de la couche utile, et la quatrième étape consistant à transférer la couche utile du substrat donneur vers le substrat support comprend les étapes consistant à introduire des ions dans le substrat donneur, coller le substrat support et le substrat donneur, soumettre le substrat support et le substrat donneur à un traitement thermique comprenant une élévation de la température, au cours duquel la couche de confinement attire les ions pour les concentrer dans ladite couche de confinement, et détacher le substrat support du substrat donneur par fracture au niveau de ladite couche de confinement ; - le procédé comprend une septième étape consistant à réutiliser le substrat support comprenant la couche poreuse, au moins dans les deuxième et quatrième étapes du procédé de fabrication, pour la fabrication d'un nouveau dispositif semi-conducteur, ou au moins dans les deuxième, quatrième et cinquième étapes du procédé de fabrication, pour la fabrication d'un nouveau dispositif semi-conducteur, ou au moins dans les deuxième, quatrième, cinquième, et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur.
L'invention concerne également un dispositif semi-conducteur comprenant successivement une première couche poreuse constituée d'un matériau semi-conducteur, une deuxième couche poreuse constituée d'un matériau semi-conducteur, et présentant une porosité inférieure à la porosité de la première couche, et une couche utile constituée d'un matériau semi-conducteur, présentant une épaisseur comprise entre 10 nm et 1 µm. L'invention concerne également un dispositif semi-conducteur comprenant successivement une première couche poreuse constituée d'un matériau semi-conducteur, une couche d'oxyde en contact de la première couche poreuse, et une couche utile constituée d'un matériau semi-conducteur, présentant une épaisseur comprise entre 10 nm et 1 µm. Dans ces dispositifs, la couche utile est avantageusement contrainte. L'invention permet d'obtenir de fines couches de matériau semi- conducteur sur une couche poreuse de semi-conducteur, ce qui permet au final de fabriquer de fines couches contraintes de matériau semi-conducteur. L'invention permet par ailleurs de réduire les délais de fabrication de couches contraintes présentant une bonne qualité cristalline, de même que 20 les coûts de fabrication associés.
PRESENTATION DES FIGURES D'autres caractéristiques, buts et avantages de l'invention ressortiront de la description qui suit, qui est purement illustrative et non 25 limitative, et qui doit être lue en regard des dessins annexés sur lesquels : - la Figure 1 est une représentation schématique d'un premier mode de réalisation du procédé selon l'invention ; - la Figure 2 est une représentation schématique d'un procédé d'anodisation électrochimique ; 30 - la Figure 3 est une représentation schématique d'un autre procédé d'anodisation électrochimique ; la Figure 4 est une représentation schématique d'un mode de réalisation du transfert de la couche utile ; - la Figure 5 est une représentation schématique de la concentration d'ions dans un substrat, dans le cas d'une diffusion et d'une implantation ; - la Figure 6 est une représentation schématique d'un deuxième mode de réalisation du procédé selon l'invention ; - la Figure 7 est une représentation schématique d'un mode de réalisation du transfert de la couche utile, identique à celui de la Figure 4 ; - la Figure 8 est une représentation schématique d'un autre procédé de fabrication selon l'invention.
DESCRIPTION DETAILLEE On a représenté en Figure 1 des étapes d'un premier mode de réalisation d'un procédé de fabrication d'un dispositif semi-conducteur selon l'invention. On entend par substrat ou dispositif semi-conducteur, une structure comprenant au moins une couche d'un ou plusieurs matériaux semi-20 conducteurs. On appelle « couche contrainte » toute couche d'un matériau semi-conducteur dont la structure cristallographique est contrainte en tension ou en compression, par rapport à la structure cristallographique naturelle du matériau. Par exemple, il est possible d'obtenir des couches contraintes lors 25 d'une croissance cristalline, telle qu'une épitaxie, qui modifie la maille cristalline, en particulier dans la direction de croissance. A l'inverse, on appelle « couche relaxée » toute couche d'un matériau semi-conducteur qui a une structure cristallographique libre de toute contrainte externe appliquée, c'est-à-dire qui présente un paramètre 30 de maille identique au paramètre de maille d'une couche de ce matériau sous forme monocristalline massive.
Le procédé comprend une première étape E1 consistant à former un substrat 1 support semi-conducteur comprenant une première couche 2 poreuse constituée d'un matériau semi-conducteur, et une deuxième couche 9 poreuse constituée d'un matériau semi-conducteur, ladite deuxième couche 9 présentant une porosité inférieure à la porosité de la première couche 2. La première et la deuxième couches sont constituées d'un matériau semi-conducteur, ce qui inclut un unique matériau pour chaque couche ou plusieurs matériaux pour chaque couche.
La première et la deuxième couches sont par exemple constitués de silicium, ou de germanium, ou d'un alliage de type III-V (alliage d'un élément de la troisième colonne et d'un élément de la cinquième colonne de la classification périodique des éléments). Dans un mode de réalisation, la première et la deuxième couches 15 sont dans le même matériau semi-conducteur. Une couche poreuse d'un matériau semi-conducteur est une couche d'un matériau microstructuré comprenant des pores. Les pores constituent du vide entre les cristallites du matériau. La porosité du matériau est définie comme la fraction de volume 20 inoccupé (pores) au sein du matériau. D'autres paramètres peuvent être utilisés pour caractériser la couche poreuse (taille des pores, morphologie, épaisseur, diamètre des pores, taille des cristallites, surface spécifique, etc.). Par exemple, dans le cas où le matériau est du silicium, il s'agit de 25 silicium poreux, généralement classé en trois catégories par l'homme du métier: - le silicium macroporeux, généralement obtenu à partir de silicium de type n, et faiblement dopé ; - le silicium mésoporeux, généralement obtenu à partir de silicium p+ 30 fortement dopé, et - le silicium nanoporeux, généralement obtenu à partir de silicium de type p, et faiblement dopé.
La porosité P d'une couche poreuse de semi-conducteur est définie comme la fraction de volume inoccupé au sein de la couche poreuse. Elle s'écrit P = P -PP° , avec p la densité du matériau non poreux et pP° la P densité du matériau poreux. Elle varie la plupart du temps entre 10 et 90°/O.
D'autres paramètres peuvent être utilisés pour caractériser la couche poreuse (taille des pores, morphologie, épaisseur, diamètre des pores, taille des cristallites, surface spécifique, etc.). A titre d'exemple, si la première couche et la deuxième couche sont en silicium, on fabriquera la première couche 2 avec une porosité comprise entre 300/0 et 70°/O, et la deuxième couche 9 avec une porosité comprise entre 5°/O et 30°/O. Le substrat support 1 peut être obtenu de diverses manières. Avantageusement, il s'agit d'une étape d'anodisation électrochimique du substrat support 1.
Un mode de réalisation d'une telle anodisation électrochimique est illustré en Figure 2. Le substrat 1 support est placé dans une enceinte 10 comprenant un électrolyte 11. L'électrolyte 11 est par exemple une solution comprenant de l'acide 20 fluorhydrique (HF). Une anode 12 et une cathode 13, plongées dans l'électrolyte 11, sont alimentées par une source de courant électrique 14. Un courant électrique est appliqué entre l'anode 12 et la cathode 13 par l'intermédiaire de la source de courant électrique 14. 25 Pour obtenir une première couche 2 poreuse, et une deuxième couche 9 poreuse présentant une porosité inférieure, une solution consiste à doper différemment la première et la deuxième couches. En particulier, il est avantageux de doper p la première couche 2 et la deuxième couche 9, avec toutefois un dopage pour la première couche supérieur à celui de la 30 deuxième couche.
Une autre solution, complémentaire ou alternative, consiste à ajuster la densité de courant électrique appliqué par la source de courant électrique 14. En Figure 3, un autre mode de réalisation d'une anodisation 5 électrochimique est représenté, dite cellule « double-bain ». L'enceinte 10 comprend deux demi-réservoirs comprenant chacun un électrolyte 11, par exemple un mélange HF/éthanol. Le substrat 1 support joue le rôle de barrière entre les deux demi-réservoirs, qui ne communiquent pas entre eux. 10 L'enceinte 10 est en général une cuve en Téflon® et comprend des joints toriques 16 disposés entre le substrat 1 support et l'électrolyte 11. Comme pour le précédent mode de réalisation, deux électrodes 12 et 13, par exemple en platine, constituent l'anode et la cathode, et sont alimentées par une source de courant électrique 14. 15 L'ajustement de la densité de courant électrique, et/ou le choix approprié du dopage des couches du substrat support 1, permet d'obtenir cette porosité différenciée entre la première et la deuxième couches 2, 9. Dans tous les cas, les résultats du traitement permettant de rendre la première et la deuxième couches poreuse dépendent de différents 20 paramètres, comme le type et le niveau de dopage, l'orientation cristalline du matériau de la couche, la densité de courant, la composition et la concentration de l'électrolyte, la température et le temps d'anodisation. D'autres solutions sont possibles. En fin d'anodisation, le substrat 1 support est rincé. 25 Dans un autre mode de réalisation de cette première étape E1, le substrat support 1 est déjà poreux, préalablement à l'étape E1, et l'on forme la première et la deuxième couches par une opération de « porosification » sélective permettant d'obtenir une première couche 2 poreuse et une deuxième couche 9 poreuse de porosité inférieure à la première couche. 30 Dans un autre mode de réalisation de la première étape, la deuxième couche poreuse est transférée en contact de la première couche poreuse, par collage ou tout autre procédé connu de l'homme du métier.
Le procédé comprend une deuxième étape E2 consistant à fournir un substrat 4 donneur semi-conducteur, comprenant une couche utile 6 constituée d'un matériau semi-conducteur. Le matériau semi-conducteur de la couche utile 6 est avantageusement du silicium, mais il peut s'agir d'autres éléments, comme du germanium, ou un alliage III-V, ou tout matériau semi-conducteur requis pour une application donnée. Le procédé comprend en outre une troisième étape E3 consistant à coller (étape E31) le substrat 1 support et le substrat 4 donneur au niveau de la deuxième couche 9 poreuse du substrat 1 support et de la couche utile 6 du substrat 4 receveur, et à transférer (étape E32) au moins une partie de la couche utile 6 du substrat 4 donneur vers le substrat 1 support, pour former un dispositif 15 semi-conducteur. Le collage peut être direct, par mise en contact des surfaces de la deuxième couche 9 et de la couche utile 6, ou il peut y avoir en outre une 15 couche d'oxyde intermédiaire. Avantageusement, la troisième étape E3 de transfert de la couche utile 6 du substrat 4 donneur vers le substrat 1 support comprend les étapes de : - création d'une zone 25 de fragilisation dans le substrat 4 donneur, 20 préalablement au collage du substrat 1 support et du substrat 4 receveur, par implantation d'ions, et - fracture au niveau de ladite zone 25 de fragilisation, pour détacher le substrat support 1 du substrat receveur 4. La zone de fragilisation 25 est créée par implantation d'ions, comme 25 des ions hydrogène ou hélium, ou une combinaison hydrogène/hélium, ou hélium/bore, ou hydrogène/hélium/bore. L'étape de transfert est en général réalisée selon la technique de Smart cutTM Alternativement, le transfert d'au moins une partie de la couche 6 30 utile du substrat 4 donneur vers le substrat 1 support comprend l'utilisation d'un substrat 4 donneur démontable.
Avantageusement, il s'agit d'un substrat 4 donneur de type SOI (silicium sur isolant) démontable. A l'issue de la troisième étape, il est possible de supprimer le reliquat du substrat 4 présent au-dessus de la couche utile 6, par exemple par 5 gravure sélective. Avantageusement, la couche 6 constituée du matériau semi-conducteur transférée du substrat 4 donneur vers le substrat 1 support présente une épaisseur comprise entre 10 nm et 1 pm. A l'issue de la troisième étape, on dispose donc d'un dispositif 15 10 semi-conducteur comprenant successivement : - une première couche 2 poreuse constituée d'un matériau semi-conducteur, - une deuxième couche 9 poreuse constituée d'un matériau semi-conducteur, présentant une porosité inférieure à la porosité de la 15 première couche 2, et - une couche utile 6 constituée d'un matériau semi-conducteur, présentant une épaisseur comprise entre 10 nm et 1 pm. Grâce à l'invention, on dispose donc d'une couche fine d'un matériau semi-conducteur reportée sur un substrat poreux, ce qui est très 20 avantageux, au vu de la difficulté d'obtenir des couches fines d'un matériau semi-conducteur sur un substrat poreux, notamment en raison des problèmes d'adhésion de couches sur un substrat poreux. Avantageusement, la première couche 2 poreuse et la deuxième couche 9 poreuse sont en silicium, c'est à dire que le substrat 1 support est 25 un substrat de silicium. Avantageusement, la couche utile 6 est également en silicium. D'autres matériaux pour ces couches sont par exemple le SiGe ou le Ge. Le transfert de la couche utile 6 du substrat 4 donneur vers le substrat 1 support peut être mis en oeuvre en ayant constitué dans le 30 substrat 4 donneur une zone de fragilisation, au niveau de laquelle une fracture pourra être réalisée pour effectuer le transfert.
La zone de fragilisation peut avoir été constituée par implantation dans le substrat donneur, comme cela a été décrit précédemment. Dans ce cas, les ions sont accélérés en direction de la surface du substrat donneur. La profondeur moyenne de pénétration des atomes est en général comprise entre 100Â et 1 pm - cette profondeur étant déterminable en fonction de l'espèce implantée et de l'énergie d'implantation. Dans le cas de l'implantation, le dopage présente un pic d'implantation dans le substrat donneur. Les ions implantés présentent une énergie sélectionnée pour leur permettre de traverser la matière du substrat donneur. Le pic d'implantation dépend de l'énergie des ions. Elle peut également avoir été constituée de manière différente, par exemple de la manière décrite ci-après. On décrit ainsi un mode de réalisation de la troisième étape E3 de transfert de la couche utile 6 du substrat 4 donneur vers le substrat 1 15 support. Ce mode de réalisation est illustré en Figure 4. Dans ce mode de réalisation, la deuxième étape E2 comprend la fourniture d'un substrat 4 donneur comprenant en outre une couche de confinement 30 semi-conducteur, ladite couche de confinement 30 20 présentant une composition chimique différente de la couche utile 6. Cette couche de confinement 30 peut être intégrée dans une structure de confinement décrite ultérieurement. Le rôle de cette couche de confinement 30 est d'attirer les ions introduits ultérieurement dans le substrat donneur (par exemple par 25 diffusion) lors d'un recuit thermique réalisé sur le substrat donneur après cette introduction, et lors duquel les ions vont préférentiellement migrer vers la couche de confinement 30. La structure de confinement comprenant la couche de confinement 30 est généralement obtenue par épitaxie, et est formée lors de l'étape E2 30 de formation du substrat 4 donneur. L'épitaxie permet de contrôler précisément l'épaisseur de la couche de confinement 30, et permet d'obtenir des épaisseurs fines pour celles-ci.
De plus, l'épitaxie permet de conserver la cristallinité du substrat 4 donneur. Le matériau de la couche de confinement est avantageusement choisi parmi le SiGe, dopé ou non, ou le silicium dopé. D'autres matériaux incluent notamment le germanium dopé avec du bore, du SiC dopé avec du bore, ou de l'InGaN. Des dopages avec du bore, de l'arsenic ou de l'antimoine peuvent par exemple être mis en oeuvre. D'autres matériaux et d'autres dopants peuvent être utilisés. Dans tous les cas, la couche de confinement est constituée d'un matériau présentant une composition chimique différente de la couche utile 6 à transférer, ce qui inclue une différence au moins dans la proportion des éléments chimiques (ex : SiGe avec une proportion en germanium différent), ou dans le type de matériau (ex : SiGe pour la couche 30 et Si pour la couche 6), ou dans le fait que la couche de confinement présente un dopage plus élevé que la couche 6 à transférer (ex : SiGe dopé avec du bore pour la couche 30, et SiGe non dopé ou moins dopé pour la couche 6), ou une combinaison d'une ou plusieurs de ces différences. Pour permettre le transfert de la couche utile 6, la troisième étape E6 de transfert comprend une étape E301 d'introduction d'ions 24 dans le substrat 4 donneur. Ces ions permettent de créer une zone de fragilisation dans le substrat 4 donneur, au niveau de laquelle une fracture peut être opérée. Il s'agit avantageusement d'ions hydrogène, ou d'ions hélium, ou 25 d'une combinaison de ces ions. Cette introduction peut être réalisée de diverses manières. Avantageusement, l'introduction des ions 24 dans le substrat 4 donneur est effectuée par diffusion des ions 24 dans le substrat 4 donneur suite à l'immersion du substrat 4 donneur dans un plasma comprenant 30 lesdits ions. On précise que cette introduction d'ions 24 dans le substrat 4 donneur peut être mise en oeuvre par des techniques autres que la diffusion, par exemple par implantation.
Le substrat 4 donneur plongé dans le plasma est soumis à des impulsions électriques. Les ions positifs présents dans le plasma sont alors accélérés vers la surface du substrat où ils sont introduits. Comme le plasma entoure le substrat, toute la surface reçoit des ions en même temps.
Un autre avantage de cette introduction d'ions est sa capacité à être appliquée à l'échelle industrielle, ainsi que le temps de mise en oeuvre réduit. Un autre avantage de cette introduction d'ions est que la zone de diffusion des ions dans le substrat donneur est très concentrée, de l'ordre de quelques nanomètres d'épaisseur selon la direction normale aux faces principales du substrat (par exemple entre 10nm et 200nm). L'introduction d'ions par diffusion plasma permet ainsi d'obtenir de bons résultats dans l'étape de transfert, dans la mesure où cette technique permet notamment d'enrichir le substrat 4 donneur en ions à faible énergie (entre 3 et 25 keV) et à forte dose (entre 5.1016 et 2.10" cm-2) dans une région de faible profondeur (de quelques dizaines de nanomètres à environ 200 nanomètres comme cela a été évoqué plus haut), ce qui n'est pas toujours accessible par une technique d'implantation. Ceci est avantageux pour transférer ultérieurement des épaisseurs fines de la couche utile 6 à transférer. Comme expliqué par la suite, ceci est avantageux pour réduire les défauts et rugosités présents dans la couche transférée. En effet, même lorsque la région est accessible par implantation, la forte énergie des ions dans le procédé d'implantation entraîne l'introduction de défauts cristallins dans la couche utile 6 à transférer, rendant plus difficile son utilisation ultérieure. On a illustré en Figure 5 le profil de concentration des ions 24 dans le substrat 1 donneur en fonction de la profondeur dans le substrat 4 donneur, dans le cas d'une diffusion (courbe 26), et dans le cas d'une implantation ionique (courbe 27).
La troisième étape de transfert comprend en outre une étape E302 consistant à coller le substrat 4 donneur et le substrat 1 support.
Ce collage est réalisé par mise en contact des surfaces libres du substrat donneur et du substrat receveur. Le plus souvent, ces surfaces ont été préalablement nettoyées pour assurer l'adhésion moléculaire desdites surfaces.
La troisième étape de transfert comprend ensuite une étape E303 de traitement thermique du substrat 4 donneur et du substrat 1 support, consistant à les soumettre à une montée en température. Si une couche de confinement a été constituée, cette couche est réalisée dans un ou des matériau(x) adapté(s) pour attirer les ions introduits dans le substrat vers ladite couche de confinement, lors de ce traitement thermique de montée température. Des températures typiques de traitement thermique sont comprises entre 200°C et 700°C. Par exemple, si le matériau de la couche de confinement est du silicium dopé avec du bore, et que les ions introduits dans le substrat donneur sont des ions hydrogène, les interactions chimiques entre le bore et l'hydrogène vont notamment permettre d'attirer les ions hydrogène dans la couche de confinement. Un autre facteur d'attraction des ions peut résulter de la différence de contrainte (en tension ou compression). Ainsi, lors du traitement thermique du substrat donneur et du substrat receveur, la couche de confinement attire les ions pour les concentrer dans ladite couche de confinement. Une autre fonction de ce traitement thermique peut être de renforcer l'énergie de collage entre le substrat donneur et le substrat receveur. Le recuit est mené de sorte que des effets différents se produisent : l'énergie de collage entre le substrat donneur et le substrat receveur est augmentée, - les ions se concentrent dans la couche de confinement jusqu'à atteindre une concentration critique, - ces ions créent des cavités, qui vont coalescer, - la pression dans ces cavités augmente jusqu'à provoquer une fracture dans la couche de confinement, ce qui permet de séparer le substrat donneur du substrat receveur. 30 Ces quatre effets peuvent être obtenus lors d'un recuit thermique unique, ou lors de recuits thermiques individuels séparés. Ainsi, l'étape suivant le traitement thermique est une étape E304 consistant à détacher le substrat 4 donneur du substrat support 1 par 5 fracture au niveau de ladite couche de confinement 30. La couche utile 6, en totalité ou en partie, est ainsi transférée. Le substrat 1 support est alors traité par nettoyage et polissage (CMP ou autre), afin de supprimer les reliquats de couches indésirables. Il s'agit en particulier de la couche de confinement résiduelle ayant été transférée 10 avec la couche contrainte de semi-conducteur. Un avantage du procédé de transfert mettant en oeuvre la constitution d'une couche confinement est que la fracture est très localisée, et se produit quasiment uniquement voire uniquement au niveau de la couche de confinement. 15 Typiquement, les rugosités AFM post-fracture obtenues sans couche de confinement sont de l'ordre de 3 à 6 nm, alors que la couche de confinement permet de réduire cette rugosité à des valeurs de l'ordre de 0.5 à 1 nm. Ainsi, on évite la propagation de défauts vers la couche utile à transférer. En effet, dans le cas d'un transfert classique par implantation 20 d'ions et fracture au niveau d'une zone de fragilisation sans l'utilisation d'une couche de confinement, il est courant que des défauts apparaissent dans le substrat après fracture. Ceci est notamment du à la présence étendue des ions dans le substrat, ce qui induit une fracture peu localisée, et donc une rugosité plus élevée. 25 La couche utile 6 transférée en accord avec ce procédé présente donc une rugosité réduite. Par exemple, dans le cas d'un substrat 4 donneur comprenant une couche 6 de silicium à transférer et une couche de confinement 30 en silicium dopé avec du bore, on peut obtenir une rugosité de la couche de silicium transférée de 5 Angstrêms en valeur RMS. 30 De plus, il est souvent nécessaire de transférer des couches utiles 6 présentant une fine épaisseur (par exemple comprise entre 20nm et 500nm). En effet, on sait qu'il existe un compromis entre la contrainte présente dans la couche et l'épaisseur de ladite couche. Pour une contrainte donnée, il existe une épaisseur au-delà de laquelle la contrainte se relâche par apparition de défauts. Ce mode de réalisation de la troisième étape permet donc 5 notamment de transférer des couches utiles 6 présentant une épaisseur comprise entre 10 et 200nm. Avantageusement, on utilise une couche de confinement présentant une épaisseur comprise entre 2 et 20nm. Plus la couche de confinement est fine, plus la fracture sera localisée. Par exemple, une couche de 10 confinement d'épaisseur d'environ 4nm permettra de confiner la fracture dans cette zone. Au vu de la faible épaisseur de la couche de confinement, celle-ci ne perturbe pas ou très peu le paramètre de maille du substrat donneur. De manière générale, il est possible d'utiliser une structure de 15 confinement, comprenant une couche 30 de confinement telle que précédemment décrite, et deux couches de protection, disposées en contact et de part et d'autre de la couche de confinement, chacune de ces couches de protection étant formée d'un matériau semi-conducteur de composition chimique différente du matériau de la couche de confinement. 20 On entend par composition chimique différente le fait que les matériaux soient différents, ou qu'ils présentent des proportions différentes en éléments chimiques, et/ou qu'ils présentent un dopage avec un dopant différent. Le transfert est mis en oeuvre avec la structure de confinement de 25 manière similaire à ce qui a été précédemment décrit pour la couche de confinement. Ces couches de protection permettent de limiter d'avantage encore la propagation de défauts résultant de la fracture. Celles-ci jouent notamment le rôle de bouclier de protection de la couche utile 6 à transférer, et 30 confinent les défauts susceptibles de se propager vers la couche utile 6 suite à la fracture dans la couche de confinement.
Des exemples de réalisation incluent par exemple, mais non limitativement, pour les couches de protection : - matériau des couches de protection: Si(,_,)Ge,, matériau de la couche de confinement : Si(II)Gey (avantageusement, la différence entre x et y est d'au moins 3°/O, préférablement supérieure à 5°/O, voire 10°/O), SiGe dopé avec du bore ou silicium dopé avec du bore. On peut également citer le cas où les couches de protection sont en SiGe et la couche de confinement en silicium dopé bore, de même que le cas où les couches de protection sont en SiGe et la couche de confinement est Ge dopé avec du bore ; - matériau des couches de protection: Silicium, matériau de la couche de confinement : Si(II)Gey, SiGe dopé avec du bore ou silicium dopé avec du bore ; - matériau des couches de protection: germanium, matériau de la couche de confinement : SiGe dopé avec du bore, ou silicium dopé avec du bore, ou germanium dopé avec du bore, ou SiGe ; - matériau des couches de protection: SiGe, matériau de la couche de confinement : SiC dopé avec du bore ; - matériau des couches de protection : AIGaN, matériau de la couche de confinement : InGaN dopé (Si, Mg) ou non ; - matériau des couches de protection : AIGaAs, matériau de la couche de confinement InGaAs dopé (Si, Zn, S, Sn) ou non. Avantageusement, les matériaux des couches de protection sont également adaptés pour attirer les ions introduits dans le substrat donneur vers la couche de confinement, lors d'un traitement thermique d'élévation de la température dudit substrat donneur, comme par exemple du SiGe dopé ou non permettant d'attirer des ions hydrogène. En outre, ou alternativement, il est avantageux qu'au moins une des couches de protection soit une couche d'arrêt à la gravure, constituée d'un matériau permettant une gravure chimique sélective de la couche de protection vis-à-vis de la couche utile 6. Il s'agit en général d'une couche de protection en contact de la couche utile 6.
Ceci permet de mettre en oeuvre une étape consistant à graver sélectivement la couche de protection présente sur le substrat 1 support après le détachement du substrat 4 donneur. En outre, ou alternativement, l'une des couches de protection peut être une couche d'arrêt à la gravure chimique, constituée d'un matériau permettant une gravure chimique sélective de la couche de protection vis-à-vis de couches inférieures du substrat 4 donneur. Le procédé peut comprendre une étape consistant à graver sélectivement la couche de protection présente sur le substrat donneur 10 après fracture, ce qui permet de réutiliser le substrat donneur. Dans un mode de réalisation de la troisième étape E3, celle-ci comprend une étape préalable de formation d'une couche d'oxyde (par exemple, SiO2) en contact de la deuxième couche 9 du substrat 1 support et/ou de la couche utile 6 du substrat 4 donneur. 15 La couche d'oxyde permet de faciliter d'avantage le collage du substrat 1 support et du substrat 4 donneur en vue du transfert d'au moins une partie de la couche utile 6. Dans ce cas, on obtient, à l'issue de la troisième étape, un dispositif 15 semi-conducteur comprenant en outre une couche d'oxyde entre la 20 deuxième couche 9 poreuse et la couche utile 6. Le procédé peut comprendre en outre une quatrième étape E4 consistant à traiter ledit dispositif 15 semi-conducteur de sorte à déformer en dilatation ou contraction au moins la première couche 2 poreuse du substrat 1 support, ladite déformation induisant une mise sous contrainte de 25 la couche utile 6, en une couche utile 6' contrainte. La déformation de la première couche 2 poreuse peut être soit une dilatation soit une contraction. Une dilatation correspond à une expansion du matériau, c'est-à-dire à une déformation en tension du matériau, alors que la contraction correspond à une rétractation du matériau, c'est-à-dire à 30 une déformation en compression du matériau. La quatrième étape E4 peut par exemple comprendre une étape d'oxydation thermique du dispositif 15 semi-conducteur.
Dans ce cas, le dispositif 15 semi-conducteur est soumis à un traitement thermique (par exemple entre 200°C et 800°C), dans une atmosphère oxydante (atmosphère comprenant par exemple 02, ou NO2, etc.).
Ceci cause une déformation de la première couche 2 poreuse, et donc une mise sous contrainte de la couche utile 6, en une couche utile 6' contrainte. A ce stade, on dispose donc d'un dispositif 15 semi-conducteur comprenant une couche utile 6' contrainte. L'obtention d'une couche contrainte de matériau semi-conducteur, de fine épaisseur, et disposée sur un substrat poreux, est ainsi possible grâce au procédé selon l'invention. Le procédé peut comprendre une cinquième étape E5 consistant à transférer au moins une partie de la couche utile 6' contrainte, du dispositif 15 semi-conducteur vers un substrat receveur 8.
Avantageusement, l'étape E5 consistant à transférer au moins une partie de la couche utile 6' contrainte du dispositif 15 semi-conducteur vers un substrat receveur 8 comprend les étapes consistant à: - créer une zone 40 de fragilisation dans le dispositif 15 semi-conducteur, par implantation d'ions, - coller (étape E51) le dispositif 15 semi-conducteur et le substrat 8 receveur, et - opérer une fracture (étape E52) au niveau de ladite zone 40 de fragilisation, pour détacher le dispositif 15 semi-conducteur du substrat 8 receveur.
Avant collage, les surfaces à coller sont en général nettoyées. La zone de fragilisation 40 peut être créée dans la couche 6' utile contrainte, ou dans la deuxième couche 9 poreuse, ou dans la première couche 2 poreuse, ou dans d'autres couches. Il est avantageux de créer la zone de fragilisation dans la deuxième couche poreuse, qui est moins rugueuse et plus rigide que le reste du dispositif 15. La présence de cette deuxième couche poreuse est donc avantageuse pour la mise en oeuvre d'un transfert de type Smart CutTM, impliquant la création d'une zone de fragilisation. La zone 40 de fragilisation est créée par implantation d'ions, comme des ions hydrogène ou hélium ou bore ou une combinaison de l'hydrogène 5 avec ces deux derniers ions . L'étape de transfert est en général réalisée selon la technique de Smart CUtTM Quelque soit le mode de transfert choisi, il est avantageux d'utiliser un transfert qui préserve en totalité la première couche 2 poreuse. Ceci est 10 par exemple réalisé en créant la zone de fragilisation hors de la première couche 2 poreuse. En outre, il est possible de choisir un transfert permettant de préserver également, en totalité ou partiellement, la deuxième couche poreuse 9, en créant la zone de fragilisation hors de cette deuxième couche. 15 Le substrat receveur 8 comprend avantageusement une couche d'oxyde 18, ce qui permet d'obtenir à l'issue de la cinquième étape un substrat receveur 8 de type sSO1 (selon l'acronyme anglo-saxon « strained sil/con on insulator »), dans le cas où la couche contrainte 6' est en silicium. Un autre avantage du procédé selon l'invention est de préserver le 20 substrat 1 support comprenant la première et la deuxième couches poreuses, et ce en partie ou en totalité. Le transfert de la couche utile 6' contrainte vers le substrat receveur 8 peut également être réalisé conformément au transfert explicité en lien avec la Figure 4, qui repose sur l'utilisation d'une structure de confinement 25 ou une couche de confinement dans le dispositif 15 et l'introduction d'ions, avantageusement réalisée par diffusion dans un plasma, ladite structure de confinement ou couche de confinement permettant d'attirer et de concentrer les ions lors d'une montée en température, pour réaliser une fracture induisant moins de défauts dans la couche utile 6' à transférer. Les détails 30 de ce type de transfert ne sont pas décrits à nouveau. Le procédé comprend avantageusement une sixième étape E6 consistant à réutiliser le substrat support 1 au moins dans les deuxième et troisième étapes E2, E3 du procédé de fabrication, pour la fabrication d'un nouveau dispositif 15 semi-conducteur. Ce nouveau dispositif 15 semi-conducteur comprend une première couche poreuse d'un matériau semi-conducteur, une deuxième couche poreuse d'un matériau semi-conducteur, de porosité inférieure à la première couche, et une nouvelle couche utile 6 d'un matériau semi-conducteur. Avantageusement, la sixième étape E6 consiste à réutiliser le substrat support 1 au moins dans les deuxième, troisième et quatrième étapes du procédé de fabrication, pour la fabrication d'un nouveau dispositif 15 semi-conducteur. Dans ce cas, le nouveau dispositif 15 semi-conducteur comprend une couche utile 6' contrainte d'un matériau semi-conducteur. Avantageusement, la sixième étape E6 consiste à réutiliser le substrat support 1 au moins dans les deuxième, troisième, quatrième et cinquième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur 8. En général, la sixième étape E6 comprend une étape préalable de traitement du substrat 1 support par une solution chimique, de sorte à réduire, voire supprimer la déformation de la première couche 2 poreuse et, le cas échéant, de la deuxième couche 9 poreuse.
Avantageusement, la solution acide est de l'acide hydrofluorhydrique, ou une solution tamponnée à base d'acide fluorhydrique. L'utilisation de la solution chimique permet d'obtenir une désorption de l'oxygène contenu dans la première couche poreuse et éventuellement dans la deuxième couche poreuse. La présence d'oxygène dans ces couches s'explique par l'étape d'oxydation thermique pratiquée au cours de la quatrième étape E4. L'utilisation de la solution chimique permet d'obtenir une désorption de la couche de surface réalisée dans la première et la deuxième couches poreuses. La première et la deuxième couches poreuse 2, 9 peuvent contenir de l'oxygène dans un exemple de réalisation si une étape d'oxydation thermique a été pratiquée au cours de la quatrième étape E4.
Dans un autre exemple de réalisation, la première et la deuxième couches poreuses 2, 9 peuvent contenir du nitrure de silicium car une nitridation du dispositif 15 semi-conducteur aura été réalisée au cours de la quatrième étape E4.
Le procédé est avantageusement appliqué cycliquement, et consiste alors à appliquer cycliquement les première, deuxième, troisième, quatrième, cinquième et sixième étapes, pour la fabrication d'une pluralité de substrats 8 receveurs comprenant chacun une couche utile 6' contrainte d'un matériau semi-conducteur.
Dans tous les modes de réalisation de la sixième étape, il est à noter que la nouvelle couche 6, fabriquée à une itération donnée de la sixième étape E6, peut présenter un matériau semi-conducteur différent ou identique au matériau semi-conducteur de la couche 6 fabriquée à une itération précédente du procédé de fabrication.
On décrit à présent un deuxième mode de réalisation du procédé de fabrication d'un substrat receveur semi-conducteur selon l'invention, en référence à la Figure 6. Le procédé comprend une première étape S1 consistant à former un substrat 1 support semi-conducteur comprenant une couche 2 poreuse d'un matériau semi-conducteur. Il s'agit d'une couche 2 d'un matériau semi-conducteur, qui a été rendue poreuse. Des exemples de matériaux ont déjà été cités dans le premier mode de réalisation. Avantageusement, tout le substrat 1 support a été rendu poreux, comme illustré en Figure 6. Avantageusement, la couche 2 est en silicium. Avantageusement, tout le substrat 1 est en silicium. Cette première étape S1 est en général menée par anodisation électrochimique du substrat 1 support, dont le principe a été précédemment décrit pour l'étape E1. Les caractéristiques de cette anodisation ne sont pas décrites à nouveau.
Le procédé comprend une deuxième étape S2 consistant à fournir un substrat 4 donneur semi-conducteur, comprenant une couche utile 6 constituée d'un matériau semi-conducteur.
La couche 6 est avantageusement en silicium. Le procédé comprend une troisième étape S3 consistant à former une couche 7 d'oxyde en contact de la couche 2 poreuse et/ou en contact de la couche utile 6.
En Figure 6, le cas d'une couche 7 d'oxyde formée en contact de la couche 2 poreuse a été illustré. La couche d'oxyde est par exemple, mais non limitativement, du SiO2. Le procédé comprend une quatrième étape S4 consistant à : - coller (étape S41) le substrat 1 support et le substrat 4 donneur au niveau de la couche 7 d'oxyde, et - transférer (étape S42) au moins une partie de la couche 6 du matériau semi-conducteur du substrat 4 donneur vers le substrat 1 support, pour former un dispositif 15 semi-conducteur.
Avant collage, les surfaces à coller sont en général nettoyées. La couche 6 constituée du matériau semi-conducteur transférée du substrat 4 donneur vers le substrat 1 support présente avantageusement une épaisseur comprise entre 10 nm et 1 pm. Le transfert s'effectue de manière identique au transfert décrit dans le 20 cas de l'étape E3 précédemment décrite, dans le cadre du premier mode de réalisation du procédé de fabrication. Les caractéristiques de la troisième étape E3 se transposent au cas de la quatrième étape S4, et ne sont pas toutes détaillées à nouveau. Ainsi, le transfert de la couche 6 constituée du matériau semi- 25 conducteur du substrat 4 donneur vers le substrat 1 support peut comprendre l'utilisation d'un substrat 4 donneur démontable. Alternativement, la quatrième étape S4 de transfert de la couche 6 constituée du matériau semi-conducteur du substrat 4 donneur vers le substrat 1 support comprend avantageusement les étapes de : 30 - création d'une zone 25 de fragilisation dans le substrat 4 donneur, préalablement au collage du substrat 1 support et du substrat 4 donneur, - fracture au niveau de ladite zone 25 de fragilisation, pour détacher le substrat support 1 du substrat donneur 4. Alternativement, le transfert repose sur l'utilisation d'une couche de confinement ou d'une structure de confinement, ledit transfert ayant été décrit précédemment. On notera que la couche d'oxyde (par exemple la couche d'oxyde 7) remplace la deuxième couche poreuse 9 du premier mode de réalisation. Les caractéristiques de ce transfert ne sont donc pas détaillées à nouveau, et l'on pourra se référer au premier mode de réalisation.
En résumé, ce transfert est réalisé de la manière suivante (cf. Figure 7): - la deuxième étape S2 comprend la fourniture d'un substrat 4 donneur comprenant en outre une couche de confinement 30 semi-conducteur, ladite couche de confinement présentant une composition chimique différente de la couche utile, et - la quatrième étape S4 consistant à transférer la couche utile 6 du substrat 4 donneur vers le substrat 1 support comprend les étapes consistant à: o introduire (étape S401) des ions 24 dans le substrat 4 20 donneur, o coller (étape S402) le substrat 1 support et le substrat 4 donneur, o soumettre (étape S403) le substrat 1 support et le substrat 4 donneur à un traitement thermique comprenant une élévation 25 de la température, au cours duquel la couche de confinement 30 attire les ions 24 pour les concentrer dans ladite couche de confinement 30, et o détacher (S404) le substrat 1 support du substrat 4 donneur par fracture au niveau de ladite couche de confinement 30. 30 A l'issue de la quatrième étape S4, on dispose donc d'un dispositif 15 semi-conducteur comprenant successivement une couche 2 poreuse, une couche 7 d'oxyde, et une partie de la couche utile 6.
Grâce à l'invention, on dispose donc d'une couche fine d'un matériau semi-conducteur reportée sur un substrat poreux, ce qui est très avantageux, au vu de la difficulté d'obtenir des couches fines d'un matériau semi-conducteur sur un substrat poreux.
Le reliquat du substrat 4 donneur présent sur le substrat 1 support après la fracture peut être retiré par gravure sélective ou par tout autre procédé connu de l'homme du métier. On obtient donc un dispositif semi-conducteur comprenant successivement : - une première couche 2 poreuse constituée d'un matériau semi- conducteur, et - une couche 7 d'oxyde en contact de la première couche 2 poreuse, et - une couche utile 6 constituée d'un matériau semi-conducteur, qui présente avantageusement une épaisseur comprise entre 10 nm et 1 pm. Grâce à l'invention, on dispose donc d'une couche fine d'un matériau semi-conducteur reportée sur un substrat poreux, ce qui est très avantageux, au vu de la difficulté d'obtenir des couches fines d'un matériau semi-conducteur sur un substrat poreux, notamment en raison des problèmes d'adhésion de couches sur un substrat poreux. Le procédé comprend une cinquième étape S5 consistant à traiter ledit dispositif 15 semi-conducteur de sorte à déformer en dilatation ou contraction la couche poreuse 2 du substrat 1 support, ladite déformation induisant une mise sous contrainte de la couche utile 6, en une couche utile 6' contrainte. Cette cinquième étape S5 s'effectue de manière identique à la quatrième étape E4 précédemment décrite dans le cadre du premier mode de réalisation du procédé de fabrication, et n'est pas détaillée à nouveau.
Le procédé comprend une sixième étape S6 de transfert d'au moins une partie de la couche utile contrainte 6' du dispositif 15 semi-conducteur vers un substrat 8 receveur, ledit transfert étant configuré pour permettre la préservation partielle ou totale de la couche 2 poreuse du substrat 1 support. La préservation totale est avantageuse dans la mesure où elle permet un recyclage total de la couche 2 poreuse. La sixième étape S6 peut consister à : - créer une zone de fragilisation 40 dans le dispositif 15 semi-conducteur, par implantation d'ions, - coller (étape S61) le dispositif 15 semi-conducteur et le substrat 8 receveur, et - opérer (étape S62) une fracture au niveau de ladite zone 40 de fragilisation, pour détacher le dispositif 15 semi-conducteur du substrat 8 receveur, ledit transfert permettant de permettant la préservation d'au moins une partie de la couche 2 poreuse du substrat 1 support, ou de la totalité de la couche 2 poreuse.
Avant collage, les surfaces à coller sont en général nettoyées. La zone de fragilisation est en général créée par implantation d'ions, comme des ions hydrogène ou hélium. Si la zone de fragilisation est créée dans la couche d'oxyde 7, alors la couche poreuse 2 est totalement préservée. Si la zone de fragilisation est créée dans la couche poreuse 2, alors la couche poreuse 2 est partiellement préservée. L'invention permet donc de préserver la couche poreuse du substrat support, ce qui laisse la possibilité de réutiliser ce substrat support. Ceci permet de mettre en oeuvre une septième étape S7 de réutilisation du substrat support, cette étape pouvant recouvrir divers modes de réalisation. La septième étape S7 de réutilisation peut comprendre une étape de traitement du substrat 1 support par une solution chimique, de sorte à réduire, voire supprimer la déformation de la couche 2 poreuse du substrat 1 support. Si la déformation résulte d'une oxydation de la couche 2 poreuse, la septième étape consiste donc en un retrait de l'oxyde présent dans la couche 2 poreuse. Le retrait de cet oxyde est en général mis en oeuvre via un traitement à base d'une solution chimique, notamment de type acide hydrofluorhydrique, comme déjà décrit auparavant. Alternativement, cette étape de réduction ou de suppression de la déformation de la couche 2 poreuse du substrat 1 support n'est pas mise en oeuvre. En effet, cette étape n'est pas toujours nécessaire, et le substrat 1 support peut alors être réutilisé directement dans une ou plusieurs étapes du procédé. Il est à noter que la mise en oeuvre de cette étape permet d'augmenter le nombre de cycles de recyclage. En effet, plus la contrainte dans la couche poreuse 2 est élevée (par exemple en raison d'une oxydation élevée de la couche poreuse 2), plus l'oxydation à mettre en oeuvre dans l'étape S5 (répétée lors du recyclage) pour la mise sous contrainte de la couche utile 6 sera lente. Si l'oxydation de la couche poreuse 2 est élevée, il est par exemple possible de traiter le substrat support 1 avec une solution de type acide hydrofluorhydrique, pour retirer cet oxyde, et ainsi augmenter la vitesse d'oxydation dans l'étape S5 qui est répétée lors du recyclage. Le substrat support 1 peut être réutilisé lors d'une ou plusieurs étapes du procédé.
Il n'est pas toujours nécessaire de recréer une couche d'oxyde en contact de la couche 2 poreuse (troisième étape), puisque il peut rester à l'issue de la sixième étape une couche d'oxyde en contact de la couche 2 poreuse. Ainsi, le procédé comprend avantageusement une septième étape 25 S7 consistant à réutiliser le substrat support 1 comprenant la couche poreuse, au moins dans : - la deuxième étape S2 (fourniture d'un substrat 4 donneur semi-conducteur, comprenant une couche utile 6 constituée d'un matériau semi-conducteur), et 30 - la quatrième étape S4 (transfert de la couche utile pour la fabrication d'un nouveau dispositif 15 semi-conducteur) Dans un mode de réalisation, la septième S7 étape consiste à réutiliser le substrat support 1 comprenant la couche poreuse, au moins dans : - la deuxième étape S2 (fourniture d'un substrat 4 donneur semi- conducteur, comprenant une couche utile 6 constituée d'un matériau semi-conducteur), - la troisième étape S3 (formation d'une couche d'oxyde en contact de la couche 2 poreuse et/ou en contact de la couche utile 6), et - la quatrième étape S4 (transfert de la couche utile pour la fabrication d'un nouveau dispositif 15 semi-conducteur) Dans un autre mode de réalisation, la septième étape S7 consistant à réutiliser le substrat support 1 comprenant la couche 2 poreuse, au moins dans : - les deuxième et quatrième étapes S2/S4 (avec éventuellement la troisième étape S3 de récréation d'une couche d'oxyde), et - la cinquième étape S5 (traitement du dispositif semi-conducteur de sorte à déformer en dilatation ou contraction la couche poreuse, ladite dilatation induisant une mise sous contrainte de la couche utile, en une couche utile contrainte), pour la fabrication d'un nouveau dispositif 15 semi-conducteur. Dans un autre mode de réalisation encore, la septième étape S7 consiste à réutiliser le substrat support 1 comprenant la couche 2 poreuse, au moins dans : - les deuxième, quatrième, cinquième étapes (avec éventuellement répétition de la troisième étape de création d'une couche d'oxyde), et - la sixième étape S6 du procédé de fabrication (étape de transfert du dispositif 15 semi-conducteur vers un substrat 8 receveur), pour la fabrication d'un nouveau substrat 8 receveur. Ce mode de réalisation permet de préserver la couche poreuse du substrat 1 support, et d'obtenir un dispositif semi-conducteur comprenant une couche fine d'un matériau semi-conducteur en contact de ladite couche poreuse.
On décrit à présent, en référence à la Figure 8, un procédé supplémentaire de fabrication et de recyclage de substrats semi-conducteur. Le procédé comprend une première étape P1 consistant à fournir un substrat donneur 39 semi-conducteur comprenant au moins une couche poreuse 31 constituée d'un premier matériau semi-conducteur et une couche contrainte 32 constituée d'un deuxième matériau semi-conducteur. Le premier et le deuxième matériaux peuvent être identiques ou différents. On entend par « différent » le fait ces matériaux présentent des paramètres de maille différents à l'état relaxé. A titre d'exemple, le premier et le deuxième matériaux sont du silicium, ou du germanium, ou un alliage de type III-V. La fourniture du substrat donneur 39 peut par exemple être réalisée selon les étapes suivantes.
Un substrat comprenant une première couche comprenant un premier matériau semi-conducteur et une deuxième couche constituée d'un deuxième matériau semi-conducteur est soumis à une anodisation chimique sélective. Par exemple, la densité du courant est variée pour ne rendre poreux que la première couche. Alternativement, ou en complément, la première couche est dopée p, tandis que la deuxième couche est dopée n, ce qui permet de rendre poreux le substrat de manière sélective, c'est-à-dire de ne rendre poreux que la première couche. Il est possible de faire varier les paramètres du procédé d'anodisation pour obtenir les caractéristiques de pores désirées, comme la porosité, les tailles des pores, leur morphologie, leur densité, la taille des cristallites, etc. Les paramètres de l'anodisation incluent le type et le niveau de dopage du substrat, l'orientation cristalline du matériau de la couche, la densité de courant, la composition et la concentration de l'électrolyte, la température et le temps d'anodisation. La mise sous contrainte de la couche 32 peut notamment être obtenue en déformant en dilatation ou en contraction la couche 31 poreuse, selon des modes de réalisation précédemment décrits, comme par exemple une oxydation thermique ou une nitridation du substrat donneur 39. Cette déformation induit une mise sous contrainte de la couche 32. Le procédé comprend une deuxième étape P2 consistant à créer une 5 zone de fragilisation 33 dans le substrat 39 donneur semi-conducteur, par implantation d'ions 34. L'implantation ionique peut être réalisée dans la couche poreuse 31, ou dans la couche contrainte 32, ou dans d'autres couches intermédiaires dans le cas où le substrat donneur 39 semi-conducteur comprend des 10 couches supplémentaires. Les ions sont par exemple choisis parmi les ions hydrogène ou les ions hélium, ou les ions bore, ou une combinaison de l'hydrogène avec ces deux derniers ions. Le procédé comprend une troisième étape P3 consistant à coller le 15 substrat donneur 39 semi-conducteur avec un substrat 36 receveur. Le substrat 36 receveur est par exemple un substrat semi-conducteur comprenant une couche d'oxyde. En général, les surfaces à coller sont préalablement nettoyées, pour faciliter le collage. 20 Avantageusement, une couche d'oxyde est formée à la surface du substrat 36 receveur et/ou du substrat donneur 30, pour favoriser le collage. En Figure 5, c'est le substrat 36 receveur qui comprend la couche d'oxyde 40, mais celui-ci peut comprendre d'autres couches, comme une couche 35 d'un semi-conducteur. 25 Le procédé comprend une quatrième étape P4 consistant à opérer une fracture au niveau de la zone de fragilisation 33. La fracture est en général obtenue par augmentation de la température. En particulier, la température sera augmentée et comprise entre 200 °C et 700 °C. 30 On obtient alors d'un côté le substrat 36 receveur comprenant au moins une partie de la couche contrainte 32 du deuxième matériau semi- conducteur, et de l'autre le substrat donneur 30, comprenant au moins une partie de la couche poreuse 31. Ainsi, la couche poreuse 31 est préservée, en partie ou en totalité, ce qui permet de réutiliser le substrat donneur 39.
Avantageusement, la zone de fragilisation est choisie de sorte à préserver totalement la couche poreuse 31 du substrat donneur 30 (en pratique, cela revient à réaliser la zone de fragilisation et la fracture dans une couche située en dehors de la couche poreuse 31). Dans le cas où le deuxième matériau semi-conducteur est du silicium, le substrat 36 receveur obtenu à l'issue de la quatrième étape P4 est un substrat sSO1 (selon l'acronyme anglo-saxon « strained sil/con on insulator »). Le substrat receveur 36 subit alors un traitement de finition, incluant en général un polissage, en vue de son utilisation dans des dispositifs 15 électroniques. Le procédé comprend avantageusement une cinquième étape P5 de recyclage consistant à réutiliser le substrat donneur 39, comprenant au moins une partie de la couche poreuse 31, pour la fabrication d'un nouveau substrat 36 receveur comprenant une couche contrainte 32 du deuxième 20 matériau semi-conducteur, ou d'un autre matériau semi-conducteur. Cette étape de recyclage P5 comprend en général un traitement du substrat donneur 30 pour réduire les défauts et rugosités du substrat donneur 30 apparus suite à l'opération de fracture. Il s'agit avantageusement d'une suppression de la couronne 38 25 présente sur les bords du substrat donneur 30, et apparue en raison de l'opération de fracture. Cette étape est par exemple mise en oeuvre par un polissage rapide, de type DSP (double side polishing), ou gravure sélective, de type chimique ou mécano-chimique, et/ou gravure latérale (edge trimming). 30 Il s'ensuit en général un polissage, par exemple de type CMP, pour réduire ou gommer les rugosités de surface.
L'étape de recyclage P5 comprend avantageusement la répétition de la première, la deuxième, la troisième et la quatrième étapes pour la fabrication d'un nouveau substrat 36 receveur comprenant une couche contrainte 32 du deuxième matériau semi-conducteur, ou d'un autre matériau semi-conducteur. Lors de la répétition de la première étape, un mode de réalisation avantageux comprend les étapes suivantes : - une couche 32 du deuxième matériau semi-conducteur, ou d'un autre matériau semi-conducteur est formée en contact de la couche 10 poreuse 31 du substrat donneur 39, et - la couche poreuse 31 est alors déformée en dilatation ou en contraction pour mettre en contrainte la couche 32. Cette déformation peut par exemple être opérée par oxydation thermique du substrat donneur 30, ou nitridation, comme déjà décrit 15 précédemment et dans les précédents modes de réalisation. Il est avantageux que la couche poreuse 31, fournie à la première itération du procédé de fabrication, présente une épaisseur supérieure à 100 µm, pour permettre des opérations de déformation successives lors des étapes de recyclage (oxydation, nitridation,...). 20 Dans certains cas, l'étape de recyclage P5 comprend avantageusement la répétition de la deuxième, la troisième et la quatrième étapes pour la fabrication d'un nouveau substrat 36 receveur comprenant une couche contrainte 32 du deuxième matériau semi-conducteur. En effet, dans certains cas, la couche contrainte 32 n'aura été transférée qu'en partie 25 à l'itération précédente. Ainsi, lors du recyclage, il n'est pas nécessaire de recréer une telle couche contrainte 32, et il est possible de transférer une partie ou la totalité de cette couche 32 en repartant de la deuxième étape. Il est possible que l'étape de recyclage P5 comprenne une étape préalable de traitement du substrat donneur 30 par une solution chimique, 30 pour réduire, voire supprimer la déformation de la couche poreuse 31. En effet, comme expliqué précédemment, l'utilisation de la solution chimique permet d'obtenir une désorption de la couche de surface réalisée dans la couche poreuse 31. La couche poreuse 31 peut notamment contenir de l'oxygène dans un exemple de réalisation si une étape d'oxydation thermique a été pratiquée sur le substrat donneur 39, ou du nitrure de silicium car une nitridation aura été pratiquée.
Le procédé pourra être appliqué cycliquement, en répétant les étapes souhaitées de manière cyclique. L'invention présente de nombreux avantages aussi bien en termes de réduction des coûts, de réduction des délais de fabrication que d'obtention de couches utiles contraintes de bonne qualité.10

Claims (16)

  1. REVENDICATIONS1. Procédé de fabrication d'un dispositif semi-conducteur, caractérisé en ce qu'il comprend : - une première étape (E1) consistant à former un substrat (1) support semi-conducteur comprenant o une première couche (2) poreuse constituée d'un matériau semi-conducteur, et o une deuxième couche (9) poreuse constituée d'un matériau semi-conducteur, présentant une porosité inférieure à la porosité de la première couche (2), - une deuxième étape (E2) consistant à fournir un substrat (4) donneur semi-conducteur, comprenant une couche utile (6) constituée d'un matériau semi-conducteur, et - une troisième étape (E3) consistant à o coller le substrat (1) support et le substrat (4) donneur, o transférer au moins une partie de la couche utile (6) du substrat (4) donneur vers le substrat (1) support, pour former un dispositif (15) semi-conducteur.
  2. 2. Procédé selon la revendication 1, comprenant une quatrième étape (E4) consistant à traiter ledit dispositif (15) semi-conducteur de sorte à déformer en dilatation ou en contraction au moins la première couche poreuse du substrat (1) support, ladite déformation induisant une mise sous contrainte de la couche utile (6), en une couche utile (6') contrainte.
  3. 3. Procédé selon l'une des revendications 1 ou 2, dans lequel la couche utile (6) transférée du substrat (4) donneur vers le substrat (1) support présente une épaisseur comprise entre 10 nm et 1 µm.30
  4. 4. Procédé selon l'une des revendications 1 à 3, dans lequel la troisième étape (E3) de transfert de la couche utile (6) du substrat (4) donneur vers le substrat (1) support comprend les étapes de : - création d'une zone (25) de fragilisation dans le substrat (4) donneur, préalablement au collage du substrat (1) support et du substrat (4) donneur, par implantation d'ions, - fracture au niveau de ladite zone (25) de fragilisation, pour détacher le substrat (1) support du substrat (4) donneur.
  5. 5. Procédé selon l'une des revendications 1 à 3, dans lequel le transfert de la couche utile (6) du substrat (4) donneur vers le substrat (1) support comprend l'utilisation d'un substrat (4) donneur démontable.
  6. 6. Procédé selon l'une des revendications 1 à 3, dans lequel: - la deuxième étape (E2) comprend la fourniture d'un substrat (4) donneur comprenant en outre une couche de confinement (30) semi-conducteur, ladite couche de confinement (30) présentant une composition chimique différente de la couche utile (6), et - la troisième étape (E3) consistant à transférer la couche utile (6) du substrat (4) donneur vers le substrat (1) support comprend les étapes consistant à: introduire (E301) des ions (24) dans le substrat (1) donneur, coller (E302) le substrat (1) support et le substrat (4) donneur, soumettre (E303) le substrat (1) support et le substrat (4) donneur à un traitement thermique comprenant une élévation de la température, au cours duquel la couche de confinement (30) attirent les ions (24) pour les concentrer dans ladite couche de confinement (30), et détacher (E304) le substrat (1) support du substrat (4) donneur par fracture au niveau de ladite couche de confinement (30).
  7. 7. Procédé selon la revendication 2, en combinaison avec l'une des revendications 3 à 6, comprenant : - une cinquième étape (E5) consistant à transférer au moins une partie de la couche utile (6') contrainte du dispositif (15) semi-conducteur vers un substrat receveur (8), et - une sixième étape (E6) consistant à réutiliser le substrat support (1), o au moins dans les deuxième et troisième étapes du procédé de fabrication, pour la fabrication d'un nouveau dispositif (15) semi-conducteur, ou o au moins dans les deuxième, troisième et quatrième étapes 15 du procédé de fabrication, pour la fabrication d'un nouveau dispositif (15) semi-conducteur, ou o au moins dans les deuxième, troisième, quatrième et cinquième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat receveur (8). 20
  8. 8. Procédé de fabrication d'un substrat receveur semi-conducteur, caractérisé en ce qu'il comprend : - une première étape (S1) consistant à former un substrat (1) support semi-conducteur comprenant une couche (2) poreuse constituée 25 d'un matériau semi-conducteur, - une deuxième étape (S2) consistant à fournir un substrat (4) donneur semi-conducteur, comprenant une couche utile (6) constituée d'un matériau semi-conducteur, - une troisième étape (S3) consistant à former une couche (7) d'oxyde 30 en contact de la couche (2) poreuse et/ou en contact de la couche utile (6), - une quatrième étape (S4) consistant à o coller le substrat (1) support et le substrat (4) donneur au niveau de la couche (7) d'oxyde, et o transférer au moins une partie de la couche utile (6) du substrat (4) donneur vers le substrat (1) support, pour former un dispositif (15) semi-conducteur, - une cinquième étape (S5) consistant à traiter ledit dispositif (15) semi-conducteur de sorte à déformer en dilatation ou contraction la couche (2) poreuse, ladite dilatation induisant une mise sous contrainte de la couche utile (6), en une couche utile (6') contrainte, - une sixième étape (S6) consistant à transférer au moins une partie de la couche utile (6') contrainte du dispositif (15) semi-conducteur vers un substrat (8) receveur, ledit transfert étant configuré pour permettre la préservation partielle ou totale de la couche (2) poreuse du substrat (1) support.
  9. 9. Procédé selon la revendication 8, dans lequel la sixième étape (E6) consiste à : - créer une zone (40) de fragilisation dans le dispositif (15) semi-conducteur, - coller le dispositif (15) semi-conducteur et le substrat (8) receveur, et - opérer une fracture au niveau de ladite zone (40) de fragilisation, pour détacher le dispositif (15) semi-conducteur du substrat (8) receveur.
  10. 10. Procédé selon l'une des revendications 8 ou 9, dans lequel la couche utile (6) transférée du substrat (4) donneur vers le substrat (1) support présente une épaisseur comprise entre 10 nm et 1 µm.
  11. 11. Procédé selon l'une des revendications 8 à 10, dans lequel la quatrième étape (S4) de transfert de la couche utile (6) du substrat (4) donneur vers le substrat (1) support comprend les étapes de : - création d'une zone (25) de fragilisation dans le substrat (4) donneur, préalablement au collage du substrat (1) support et du substrat (4) receveur, par implantation d'ions, - fracture au niveau de ladite zone (25) de fragilisation, pour détacher le substrat support (1) du substrat receveur (4).
  12. 12. Procédé selon l'une des revendications 8 à 11, dans lequel le transfert (S4) de la couche utile (6') contrainte du substrat (4) donneur vers le substrat (1) support comprend l'utilisation d'un substrat (4) donneur 10 démontable.
  13. 13. Procédé selon l'une des revendications 8 à 12, dans lequel: - la deuxième étape (S2) comprend la fourniture d'un substrat (4) donneur comprenant en outre une couche de confinement (30) semi- 15 conducteur, ladite couche de confinement (30) présentant une composition chimique différente de la couche utile (6), et - la quatrième étape (S4) consistant à transférer la couche utile (6) du substrat (4) donneur vers le substrat (1) support comprend les étapes consistant à: 20 o introduire (S401) des ions (24) dans le substrat (4) donneur, o coller (S402) le substrat (1) support et le substrat (4) donneur, o soumettre (S403) le substrat (1) support et le substrat (4) donneur à un traitement thermique comprenant une élévation de la température, au cours duquel la couche de confinement 25 (30) attire les ions (24) pour les concentrer dans ladite couche de confinement (30), et o détacher (S404) le substrat (1) support du substrat (4) donneur par fracture au niveau de ladite couche de confinement (30). 30
  14. 14. Procédé selon l'une des revendications 8 à 13, comprenant une septième étape (S7) consistant à réutiliser le substrat (1) support comprenant la couche poreuse, - au moins dans les deuxième et quatrième étapes du procédé de fabrication, pour la fabrication d'un nouveau dispositif (15) semi-conducteur, ou - au moins dans les deuxième, quatrième et cinquième étapes du procédé de fabrication, pour la fabrication d'un nouveau dispositif (15) semi-conducteur, ou - au moins dans les deuxième, quatrième, cinquième, et sixième étapes du procédé de fabrication, pour la fabrication d'un nouveau substrat (8) receveur.
  15. 15. Dispositif semi-conducteur comprenant successivement : - une première couche (2) poreuse constituée d'un matériau semi- conducteur, - une deuxième couche (9) poreuse constituée d'un matériau semi-conducteur, et présentant une porosité inférieure à la porosité de la première couche (2), et - une couche utile (6) constituée d'un matériau semi-conducteur, présentant une épaisseur comprise entre 10 nm et 1 µm.
  16. 16. Dispositif semi-conducteur comprenant successivement : - une première couche (2) poreuse constituée d'un matériau semi- conducteur, - une couche (7) d'oxyde en contact de la première couche (2) poreuse, et - une couche utile (6) constituée d'un matériau semi-conducteur, présentant une épaisseur comprise entre 10 nm et 1 µm.
FR1155578A 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur Pending FR2977075A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1155578A FR2977075A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
TW101115830A TW201301371A (zh) 2011-06-23 2012-05-03 半導體底材及其製造方法
PCT/IB2012/001125 WO2012176030A1 (fr) 2011-06-23 2012-06-11 Procédé pour fabriquer un substrat semi-conducteur et substrat semi-conducteur correspondant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1155578A FR2977075A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur

Publications (1)

Publication Number Publication Date
FR2977075A1 true FR2977075A1 (fr) 2012-12-28

Family

ID=46420460

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1155578A Pending FR2977075A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur

Country Status (3)

Country Link
FR (1) FR2977075A1 (fr)
TW (1) TW201301371A (fr)
WO (1) WO2012176030A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3002812A1 (fr) * 2013-03-01 2014-09-05 St Microelectronics Crolles 2 Procede de transfert de couche
FR3024587A1 (fr) * 2014-08-01 2016-02-05 Soitec Silicon On Insulator Procede de fabrication d'une structure hautement resistive
FR3029538A1 (fr) * 2014-12-04 2016-06-10 Soitec Silicon On Insulator Procede de transfert de couche
WO2018174996A1 (fr) * 2017-03-23 2018-09-27 Qualcomm Incorporated Substrat de manipulation semi-conducteur poreux
WO2021001066A1 (fr) * 2019-07-02 2021-01-07 Soitec Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0938129A1 (fr) * 1998-02-18 1999-08-25 Canon Kabushiki Kaisha Elément composite, procédé pour sa séparation, et procédé de préparation d'un substrat semi-conducteur l'utilisant
EP1039513A2 (fr) * 1999-03-26 2000-09-27 Canon Kabushiki Kaisha Méthode de formation d'une plaquette SOI
WO2000063965A1 (fr) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Procede de traitement de couche clivee pour la fabrication de substrats
WO2007019487A2 (fr) * 2005-08-05 2007-02-15 Reveo, Inc. Procede et systeme de fabrication de dispositifs ultra-minces et de dispositifs multicouches

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210062A (ja) * 2003-12-26 2005-08-04 Canon Inc 半導体部材とその製造方法、及び半導体装置
JP2005191458A (ja) * 2003-12-26 2005-07-14 Canon Inc 半導体部材とその製造方法、及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0938129A1 (fr) * 1998-02-18 1999-08-25 Canon Kabushiki Kaisha Elément composite, procédé pour sa séparation, et procédé de préparation d'un substrat semi-conducteur l'utilisant
EP1039513A2 (fr) * 1999-03-26 2000-09-27 Canon Kabushiki Kaisha Méthode de formation d'une plaquette SOI
WO2000063965A1 (fr) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Procede de traitement de couche clivee pour la fabrication de substrats
WO2007019487A2 (fr) * 2005-08-05 2007-02-15 Reveo, Inc. Procede et systeme de fabrication de dispositifs ultra-minces et de dispositifs multicouches

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3002812A1 (fr) * 2013-03-01 2014-09-05 St Microelectronics Crolles 2 Procede de transfert de couche
FR3024587A1 (fr) * 2014-08-01 2016-02-05 Soitec Silicon On Insulator Procede de fabrication d'une structure hautement resistive
US10347597B2 (en) 2014-08-01 2019-07-09 Soitec Structure for radio-frequency applications
USRE49365E1 (en) 2014-08-01 2023-01-10 Soitec Structure for radio-frequency applications
FR3029538A1 (fr) * 2014-12-04 2016-06-10 Soitec Silicon On Insulator Procede de transfert de couche
US9583341B2 (en) 2014-12-04 2017-02-28 Soitec Layer transferring process
WO2018174996A1 (fr) * 2017-03-23 2018-09-27 Qualcomm Incorporated Substrat de manipulation semi-conducteur poreux
US10784348B2 (en) 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate
WO2021001066A1 (fr) * 2019-07-02 2021-01-07 Soitec Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf
FR3098342A1 (fr) * 2019-07-02 2021-01-08 Soitec structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF

Also Published As

Publication number Publication date
TW201301371A (zh) 2013-01-01
WO2012176030A1 (fr) 2012-12-27

Similar Documents

Publication Publication Date Title
FR2842349A1 (fr) Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
WO2005086226A1 (fr) Traitement thermique d’amelioration de la qualite d’une couche mince prelevee
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2816445A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2938120A1 (fr) Procede de formation d'une couche monocristalline dans le domaine micro-electronique
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2845523A1 (fr) Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
FR2842350A1 (fr) Procede de transfert d'une couche de materiau semiconducteur contraint
EP3847693B1 (fr) Procede de fabrication d'un dispositif cfet
FR2877491A1 (fr) Structure composite a forte dissipation thermique
FR2893446A1 (fr) TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE
FR2980919A1 (fr) Procede de double report de couche
FR2933534A1 (fr) Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat
FR2844634A1 (fr) Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
FR2977075A1 (fr) Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
FR3051596A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR2860340A1 (fr) Collage indirect avec disparition de la couche de collage
FR2977073A1 (fr) Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
EP1786025B1 (fr) Procédé de formation de couches non-contraintes
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
FR2851848A1 (fr) Relaxation a haute temperature d'une couche mince apres transfert
FR2977070A1 (fr) Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur
WO2016180917A1 (fr) Procédé de collage direct
FR2849714A1 (fr) Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20130109