FR3029538A1 - Procede de transfert de couche - Google Patents

Procede de transfert de couche Download PDF

Info

Publication number
FR3029538A1
FR3029538A1 FR1402800A FR1402800A FR3029538A1 FR 3029538 A1 FR3029538 A1 FR 3029538A1 FR 1402800 A FR1402800 A FR 1402800A FR 1402800 A FR1402800 A FR 1402800A FR 3029538 A1 FR3029538 A1 FR 3029538A1
Authority
FR
France
Prior art keywords
layer
intermediate layer
substrate
useful
transfer method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1402800A
Other languages
English (en)
Other versions
FR3029538B1 (fr
Inventor
Vivien Renauld
Monique Lecomte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1402800A priority Critical patent/FR3029538B1/fr
Priority to JP2015235008A priority patent/JP6342876B2/ja
Priority to CN201510870819.8A priority patent/CN105679699B/zh
Priority to US14/957,133 priority patent/US9583341B2/en
Priority to KR1020150171628A priority patent/KR102443270B1/ko
Publication of FR3029538A1 publication Critical patent/FR3029538A1/fr
Application granted granted Critical
Publication of FR3029538B1 publication Critical patent/FR3029538B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

L'invention concerne un procédé de transfert d'une couche utile (40) comprenant les étapes : a) fournir un substrat donneur (10) comprenant une couche intermédiaire (30), un substrat support (20), une couche utile (40), la couche intermédiaire (30) est adaptée pour devenir souple ; b) fournir un substrat receveur (50) ; c) assembler le substrat receveur (50) et le substrat donneur (10) ; d) effectuer un traitement thermique du substrat receveur (50) et du substrat donneur (10), le traitement thermique étant exécuté à une seconde température supérieure à la première température ; le procédé étant caractérisé en ce que la couche intermédiaire (30) est exempte d'espèces susceptibles de dégazer, et une couche additionnelle (60) est formée, ladite couche additionnelle (60) comprenant des espèces chimiques adaptées pour diffuser dans la couche intermédiaire (30) lors de l'étape d) et y former une zone de fragilisation (31).

Description

1 DOMAINE DE L'INVENTION La présente invention concerne un procédé de transfert d'une couche utile vers un substrat receveur. ARRIERE PLAN DE L'INVENTION Un procédé de transfert d'une couche utile vers un substrat receveur, connu de l'état de la technique et décrit dans le brevet français FR2 860 249, comprend les étapes suivantes : a) fournir un substrat donneur 1 comprenant une couche intermédiaire 3 disposée entre un substrat support 2 et une couche utile 4, la couche intermédiaire 3 est adaptée pour devenir souple à partir d'une première température ; b) fournir un substrat receveur 5 ; c) assembler le substrat receveur 5 et le substrat donneur 1 ; d) effectuer un traitement thermique du substrat receveur 5 et du substrat donneur 1 après l'étape c), le traitement thermique étant exécuté à une seconde température supérieure à la première température ; La couche intermédiaire 3 peut être une couche comprenant un matériau vitreux. La couche intermédiaire 3 comprend généralement au moins un des matériaux sélectionné dans le groupe : verre de phosphosilicate (« phosphosilicate-glass » ou « PSG » selon la terminologie anglaise), verre de borophosphosilicate (« boro-phospho-silicate » ou « BPSG » selon la terminologie anglaise). La couche intermédiaire 3 est caractérisée par une première 25 température, généralement appelée température de transition vitreuse, à partir de laquelle la couche intermédiaire 3 devient souple et est capable de se déformer plastiquement. Au cours de l'étape d) exécutée à une seconde température supérieure à la température de transition vitreuse, il y a formation de microbulles ou de 30 microcavités dans la couche intermédiaire 3.
3029538 2 Les microbulles et microcavités formées lors de l'étape d) ont pour origine des espèces chimiques présentes dans la couche intermédiaire 3. Lesdites espèces chimiques se transforment en gaz lors de l'étape d). La couche intermédiaire 3 et la couche utile 4 étant intercalées entre le substrat 5 support 2 et le substrat receveur 5, les espèces chimiques transformées en gaz se retrouvent alors piégées dans la couche intermédiaire 3. Par conséquent, les espèces chimiques transformées en gaz coalescent selon un mécanisme de maturation d'Oswald de sorte que la couche intermédiaire 3 devient spongieuse, et forme ainsi une zone de 10 fragilisation. Il suffit alors d'exercer un effort sur la couche intermédiaire 3 pour séparer le substrat support 2 de la structure formée à l'étape d'assemblage c), et ainsi transférer la couche utile 4 sur le substrat receveur 5. Cependant ce procédé n'est pas satisfaisant.
15 En effet, le substrat donneur 1 ne peut subir des étapes de procédé comprenant une montée en température susceptible de générer une zone de fragilisation dans la couche intermédiaire 3 avant l'étape d'assemblage c. Cela aurait alors pour conséquence de dégrader la couche utile 4 avant son transfert.
20 Une telle étape de recuit thermique est notamment exécutée pour relaxer une contrainte pré existante dans la couche utile 4 par ramollissement de la couche intermédiaire 3. A titre d'exemple, la couche utile 4 peut être une couche de GaN. Un objet de l'invention est alors de proposer un procédé permettant de préserver l'intégrité de la couche utile 4. BREVE DESCRIPTION DE L'INVENTION L'invention vise à résoudre le problème précité et propose un procédé de transfert d'une couche utile vers un substrat receveur, le procédé comprenant les étapes : a) fournir un substrat donneur comprenant une couche intermédiaire disposée entre un substrat support et une couche utile, la couche 3029538 3 intermédiaire est adaptée pour devenir souple à partir d'une première température ; b) fournir un substrat receveur ; c) assembler le substrat receveur et le substrat donneur de sorte que 5 la couche utile et la couche intermédiaire sont intercalées entre le substrat support et le substrat receveur ; d) effectuer un traitement thermique du substrat receveur et du substrat donneur après l'étape c), le traitement thermique étant exécuté à une seconde température supérieure à la première 10 température ; le procédé étant remarquable en ce que la couche intermédiaire est exempte d'espèces susceptibles de dégazer, et en ce qu'une couche additionnelle est formée, ladite couche additionnelle comprenant des espèces chimiques adaptées pour diffuser dans la couche 15 intermédiaire lors de l'étape d) et y former une zone de fragilisation. Ainsi, la couche intermédiaire étant exempte d'espèces susceptibles de dégazer, la couche utile n'est pas dégradée à l'étape a). Par ailleurs, la formation d'une zone de fragilisation est toujours possible par la formation de la couche additionnelle.
20 En outre, l'invention propose une méthode de formation d'une couche de fragilisation alternative aux méthodes proposées dans l'art antérieur. Selon une mode de réalisation, une étape de détachement e) est exécutée à la suite de l'étape d) le long de la zone de fragilisation de sorte que la couche utile est transférée sur le substrat receveur.
25 Selon une mode de réalisation, la couche additionnelle est intercalée entre la couche intermédiaire et le substrat support. Selon une mode de réalisation, la couche additionnelle est disposée sur la surface libre de la couche utile à l'étape a). Selon une mode de réalisation, la couche additionnelle est formée sur 30 le substrat receveur.
3029538 4 Selon une mode de réalisation, la couche utile comprend une pluralité de régions séparées par des tranchées traversant l'épaisseur de la couche utile dans son entièreté. Ainsi, la diffusion des espèces chimiques comprises dans la couche 5 additionnelle vers la couche intermédiaire est plus facile lorsque la couche utile est intercalée entre la couche intermédiaire et la couche additionnelle. Selon une mode de réalisation, la couche intermédiaire comprend un verre. Selon une mode de réalisation, le verre comprend au moins un 10 matériau choisi parmi : verre de phosphosilicate, verre de borophosphosilicate. Selon une mode de réalisation, les espèces chimiques comprises dans la couche additionnelle comprennent au moins un des éléments choisis parmi : hydrogène, azote, hélium, argon, oxygène.
15 Selon une mode de réalisation, la couche additionnelle est du dioxyde de silicium comprenant de l'hydrogène. Selon une mode de réalisation, le substrat support comprend au moins un des matériaux choisi parmi : silicium, germanium ; carbure de silicium, saphir.
20 Selon une mode de réalisation, lequel la couche utile comprend au moins un des matériaux choisi parmi : GaN, Selon une mode de réalisation, le substrat receveur comprend au moins un des matériaux choisi parmi : silicium, germanium, carbure de silicium, saphir.
25 BREVE DESCRIPTION DES DESSINS L'invention sera mieux comprise à la lumière de la description qui suit du mode de réalisation, particulier et non limitatif, de l'invention en référence aux figures ci-jointes parmi lesquelles : - La figure 1 est une vue schématique en coupe transversale du substrat 30 donneur selon un mode de réalisation de l'invention ; 3029538 5 - Les figures 2.a, 2b, et 2.c sont des vues schématiques du substrat donneur selon un mode de réalisation de l'invention ; - Les figures 3.a, 3.b, 3.c et 3.d sont des vues schématiques en coupe transversale selon les différents modes de réalisation de l'invention ; 5 - La figure 4 est une vue schématique de l'étape d'assemblage selon un mode de réalisation de l'invention ; La figure 5 est une vue schématique de l'étape d) de traitement thermique selon une mode de réalisation de l'invention. DESCRIPTION DETAILLEE DE L'INVENTION 10 Pour les différents modes de mise en oeuvre, les mêmes références seront utilisées pour des éléments identiques ou assurant la même fonction, par souci de simplification de la description. L'étape a) consiste à fournir un substrat donneur 10. Le substrat donneur 10, représenté à la figure 1, peut comprendre de 15 sa face arrière vers sa face avant, un substrat support 20, une couche intermédiaire 30, et une couche utile 40. Le substrat support 20 peut comprendre au moins un des matériaux choisi parmi : silicium, germanium, carbure de silicium, saphir. La couche intermédiaire 30 est une couche adaptée pour se déformer 20 plastiquement lorsqu'elle est chauffée à une température supérieure à une première température. Par déformation plastique, on entend une déformation rendant la couche intermédiaire 30 souple, et susceptible de fluer. La couche intermédiaire 30 peut alors être un verre pouvant subir une 25 transition vitreuse à une première température, que l'on nomme également température de transition vitreuse. On entend par verre, un matériau se présentant sous un état solide pour toute température inférieure à une température de transition vitreuse, et dont la viscosité diminue graduellement pour toute température supérieure à 30 la température de transition vitreuse.
302 953 8 6 La couche intermédiaire 30 peut comprendre au moins un matériau choisi parmi : verre de phosphosilicate (« phospho-silicate-glass » ou « PSG » selon la terminologie anglaise), verre de borophosphosilicate (« boro-phospho-silicate » ou « BPSG » selon la terminologie anglaise).
5 La première température peut être comprise entre 300 et 1000°C, typiquement 600°C. Lors de la fabrication du substrat donneur 10, la couche intermédiaire 30 peut être formée sur le substrat support 20 par la technique de dépôt en phase vapeur assistée par plasma (« Plasma Enhanced Chemical Vapor 10 Deposition » ou « PECVD » selon la terminologie anglo-saxone). Par exemple, la couche intermédiaire 30 peut comprendre du verre de borophosphosilicate, formé par la méthode PECVD, impliquant, par exemple, le précurseur tétraéthylorthosilicate (« TEOS »). La température de dépôt peut être exécutée à 400°C.
15 Ainsi, l'épaisseur de la couche intermédiaire 30 peut être comprise entre 200nm et 5pm, par exemple lpm. Par ailleurs, la première température peut être comprise entre 300 et 1000°C. De manière préférentielle, la couche intermédiaire 30 est exempte 20 d'espèces susceptibles de dégazer à l'issue de sa formation. Cependant, lors de sa formation, la couche intermédiaire 30 peut comprendre des espèces susceptibles de dégazer. Ainsi, lors de la fabrication du substrat donneur 10, la couche intermédiaire 30 peut avoir subit un traitement thermique de densification 25 comprenant une montée en température de manière à densifier ladite couche intermédiaire 30. Ledit traitement thermique de la couche intermédiaire 30 est particulièrement avantageux lorsque cette dernière comprend des espèces susceptibles de dégazer.
30 C'est notamment le cas des verres de phosphosilicate ou de borophosphosilicate.
302 953 8 7 Lesdites espèces susceptibles de dégazer sont typiquement les sous produits issus de la réaction de dépôt de la couche intermédiaire 30. Les sous produits de la réaction de dépôt de la couche intermédiaire 30 peuvent comprendre des groupements alkyls, de l'eau.
5 Ainsi, après exécution dudit traitement thermique de densification, la couche intermédiaire 30 est exempte d'espèces susceptible de dégazer. La couche intermédiaire 30 conserve néanmoins la capacité à se déformer plastiquement lorsqu'elle est chauffée à une température supérieure à la première température.
10 Le traitement thermique de densification peut être conduit à une température comprise entre 600°C et 900°C, pendant 60 min à 300min. Pour une couche intermédiaire 30 comprenant du verre de borophosphosilicate, le traitement de densification peut être conduit à une température de 850°C, pendant 60 min, sous une atmosphère d'oxygène 15 et/ou d'eau en phase vapeur. La couche utile 40 peut être formée sur la couche intermédiaire 30 par un procédé de transfert. Par exemple, la couche utile 40 peut être formée par le procédé SMART CUTTM. A cet égard, l'homme du métier peut se référer au 20 document FR 2 681 472. Lors du procédé de report de la couche utile 40, il est fréquent d'avoir recourt à un traitement comprenant une montée en température, par exemple une étape de consolidation d'une interface de collage telle que proposée dans le document précité.
25 L'absence dans la couche intermédiaire 30 d'espèces susceptibles de dégazer pendant une telle étape permet d'éviter l'altération ou la détérioration de la couche utile 40. La couche utile 40 peut être une couche contrainte, par exemple en tension ou en compression. C'est notamment le cas lorsque la couche utile 30 40 comprend de InxGai_xN.
3029538 8 En effet, l'alliage InxGal_xN est généralement obtenu par croissance par épitaxie sur un substrat de GaN, et est donc contraint. Ainsi, lors du report de la couche comprenant du InxGai_xN sur la couche intermédiaire 30 pour former la couche utile 40, la contrainte du 5 InxGai_xN est conservée. Lorsque la couche utile 40 est contrainte, cette dernière peut être relaxée par exécution d'un traitement thermique à une température supérieure à la première température. Ledit traitement thermique permet le fluage de la couche intermédiaire 30.
10 La couche intermédiaire 30 étant exempte d'espèces susceptibles de dégazer, il n'y a pas formation de microbulles ou de microcavités tel qu'observé dans le brevet français FR2 860 249. Par conséquent, il n'y a pas de risque d'altération, ou de détérioration de la couche utile 40 lors de l'exécution du traitement thermique à une température supérieure à la 15 première température. La couche utile 40 peut comprendre une pluralité de régions 41 séparées par des tranchées 42 traversant l'épaisseur de la couche utile 40 dans son entièreté. Les tranchées 42 peuvent être réalisées selon des techniques de 20 gravure de la couche utile 40 connues de l'homme du métier. Ainsi les figures 2.a et 2.b montrent la pluralité de régions 41 de la couche utile 40 en coupe transversale et en vue de dessus respectivement. Les régions 41 peuvent prendre n'importe quelle forme, par exemple des carrés de 100 à 2000 pm de côté.
25 L'étape b) du procédé selon l'invention consiste à fournir un substrat receveur 50. Le substrat receveur 50 peut comprendre au moins un des matériaux choisi parmi : silicium, germanium, carbure de silicium, saphir. Le procédé de transfert comprend également la formation d'une couche 30 additionnelle 60.
3029538 9 La couche additionnelle 60 comprend des espèces chimiques adaptées pour diffuser dans la couche intermédiaire 30 lors d'un traitement thermique exécuté à une seconde température supérieure à la première température. La couche additionnelle 60 peut être disposée entre le substrat support 5 20 et la couche intermédiaire 30 (Figure 3.a), ou entre la couche intermédiaire 30 et la couche utile 40 (Figure 3.b), ou sur la surface libre de la couche utile 40 (Figure 3.c) ou encore sur le substrat receveur 50 (Figure 3.d). Les espèces chimiques comprises dans la couche additionnelle 60 10 peuvent comprendre au moins un des éléments choisi parmi : hydrogène, azote, hélium, argon, oxygène. La couche additionnelle 60 peut comprendre du dioxyde de silicium (SiO2) comprenant de l'hydrogène sous forme d'ions H, OH ou de molécules d'eau H2O, mais également des sous produits carbonés du type CH3OH ou 15 CH3CH2OH. La couche additionnelle 60 peut être formée par la technique de dépôt en phase vapeur assistée par plasma (« PECVD »). Le précurseur utilisé lors de la formation de la couche additionnelle 60 peut comprendre du silane (SiH4) dilué dans un flux de protoxyde d'azote (N20) ou d'oxygène (02). Le 20 dépôt de la couche additionnelle 60 est réalisé à une température comprise entre 200°C et 500°C, par exemple 300°C. La réalisation de la couche additionnelle 60 peut intervenir lors de la fabrication du substrat donneur 10, lorsque ladite couche est intercalée soit entre le substrat support 20 et la couche intermédiaire 30, soit entre la 25 couche intermédiaire 30 et la couche utile 40. La couche additionnelle 60 peut également être formée sur la surface libre de la couche utile 40. Tel que représenté à la figure 2.c, lorsque des tranchées 42 traversant l'épaisseur de la couche utile 40 sont formées, la couche additionnelle 60 30 remplit également lesdites tranchées.
3029538 10 L'étape c) du procédé de transfert, tel que représenté à la figure 4, consiste à assembler le substrat donneur 10 et le substrat receveur 50. L'assemblage est réalisé de sorte que la couche utile 40, la couche intermédiaire 30 et la couche additionnelle 60 sont intercalées entre le 5 substrat support 20 et le substrat receveur 50. L'étape c) peut comprendre une étape de collage par adhésion moléculaire. L'étape d) comprend un traitement thermique exécuté à une seconde température supérieure à la première température (ou température de 10 transition vitreuse). Lors de l'étape d), la couche intermédiaire 30 se ramollit. Dit autrement, la couche intermédiaire 30 devient souple. Par ailleurs, les espèces chimiques comprises dans la couche additionnelle 60 diffusent de la couche additionnelle 60 vers la couche intermédiaire 30 selon une diffusion de Fick.
15 La couche intermédiaire 30 étant souple, des microbulles ou des microcavités peuvent alors être formées dans la couche intermédiaire 30. Ainsi, lesdites microbulles et/ou microcavités fragilisent la couche intermédiaire 30, et forment ainsi une zone de fragilisation 31 sur toute l'étendue de la couche intermédiaire 30 (Figure 5).
20 Lorsque la couche additionnelle 60 est formée sur la surface libre de la couche utile 40, les espèces chimiques comprises dans la couche additionnelles 60 diffusent en premier lieu au travers de la couche utile 40 puis dans la couche intermédiaire 30. Lorsque des tranchées traversant l'épaisseur de la couche utile 40 sont 25 formées les espèces chimiques comprises dans la couche additionnelle 60 passent également au travers desdites tranchées pour atteindre la couche intermédiaire 30. Le traitement thermique peut être réalisé à une température comprise entre 700°C et 1100°C par exemple 800°C.
30 La présence du substrat receveur 50 permet de rigidifier la structure lors de l'étape d) de formation de la zone de fragilisation 31.
3029538 11 Une étape additionnelle e) comprenant la fracture de la couche intermédiaire 30 le long de la zone de fragilisation 31 de manière à transférer la couche utile 40 sur le substrat receveur 50. La fracture peut être exécutée par application d'un effort sur 5 l'assemblage, par exemple, l'insertion d'une lame à l'interface d'assemblage. Ainsi, selon la présente invention, il est possible de former une zone de fragilisation 31 dans une couche intermédiaire 30 par injection d'espèces chimique initialement comprises dans une couche additionnelle 60. La formation de ladite zone de fragilisation 31 dans la couche intermédiaire 30 10 selon l'invention prévient la dégradation de la couche utile 40 destinée à être transférée sur le substrat receveur 50. La présente invention est particulièrement avantageuse lorsqu'il s'agit de transférer une couche utile 40, présentant une polarité, d'un premier substrat vers un second substrat. 15

Claims (13)

  1. REVENDICATIONS1. Procédé de transfert d'une couche utile (40) vers un substrat receveur (50), le procédé comprenant les étapes : a) fournir un substrat donneur (10) comprenant une couche intermédiaire (30) disposée entre un substrat support (20) et une couche utile (40), la couche intermédiaire (30) est adaptée pour devenir souple à partir d'une première température ; b) fournir un substrat receveur (50) ; c) assembler le substrat receveur (50) et le substrat donneur (10) de sorte que la couche utile (40) et la couche intermédiaire (30) sont intercalées entre le substrat support (20) et le substrat receveur (50) ; d) effectuer un traitement thermique du substrat receveur (50) et du substrat donneur (10) après l'étape c), le traitement thermique étant exécuté à une seconde température supérieure à la première température ; le procédé étant caractérisé en ce que la couche intermédiaire (30) est exempte d'espèces susceptibles de dégazer, et en ce qu'une couche additionnelle (60) est formée, ladite couche additionnelle (60) comprenant des espèces chimiques adaptées pour diffuser dans la couche intermédiaire (30) lors de l'étape d) et y former une zone de fragilisation (31).
  2. 2. Procédé de transfert selon la revendication 1, dans lequel une étape de détachement e) est exécutée à la suite de l'étape d) le long de la zone de fragilisation (31) de sorte que la couche utile (40) est transférée sur le substrat receveur (50).
  3. 3. Procédé de transfert selon la revendication 1 ou 2, dans lequel la couche additionnelle (60) est intercalée entre la couche intermédiaire (30) et le substrat support (20). 3029538 13
  4. 4. Procédé de transfert selon la revendication 1 ou 2, dans lequel la couche additionnelle (60) est disposée sur la surface libre de la couche utile (40) à l'étape a). 5
  5. 5. Procédé de transfert selon la revendication 1 ou 2, dans lequel la couche additionnelle (60) est formée sur le substrat receveur (50).
  6. 6. Procédé de transfert selon l'une des revendications 1 à 5, dans lequel 10 la couche utile (40) comprend une pluralité de régions (41) séparées par des tranchées (42) traversant l'épaisseur de la couche utile (40) dans son entièreté.
  7. 7. Procédé de transfert selon l'une des revendications 1 à 6, dans lequel 15 la couche intermédiaire (30) comprend un verre.
  8. 8. Procédé de transfert selon la revendication 7, dans lequel le verre comprend au moins un matériau choisi parmi : verre de phosphosilicate, verre de borophosphosilicate.
  9. 9. Procédé de transfert selon l'une des revendications 1 à 8, dans lequel les espèces chimiques comprises dans la couche additionnelle (60) comprennent au moins un des éléments choisis parmi : hydrogène, azote, hélium, argon.
  10. 10. Procédé de transfert selon l'une des revendications 1 à 9, dans lequel la couche additionnelle (60) est du dioxyde de silicium comprenant de l'hydrogène. 20 25 3029538 14
  11. 11.Procédé de transfert selon l'une des revendications 1 à 10, dans lequel le substrat support (20) comprend au moins un des matériaux choisi parmi : silicium, germanium, carbure de silicium, saphir. 5
  12. 12.Procédé de transfert selon l'une des revendications 1 à 11, dans lequel la couche utile (40) comprend au moins un des matériaux choisi parmi : GaN, InxGai_xN.
  13. 13.Procédé de transfert selon l'une des revendications 1 à 12, dans 10 lequel le substrat receveur (50) comprend au moins un des matériaux choisi parmi : silicium, germanium, carbure de silicium, saphir.
FR1402800A 2014-12-04 2014-12-04 Procede de transfert de couche Active FR3029538B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1402800A FR3029538B1 (fr) 2014-12-04 2014-12-04 Procede de transfert de couche
JP2015235008A JP6342876B2 (ja) 2014-12-04 2015-12-01 層転写プロセス
CN201510870819.8A CN105679699B (zh) 2014-12-04 2015-12-02 层转移工艺
US14/957,133 US9583341B2 (en) 2014-12-04 2015-12-02 Layer transferring process
KR1020150171628A KR102443270B1 (ko) 2014-12-04 2015-12-03 층 전달 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1402800 2014-12-04
FR1402800A FR3029538B1 (fr) 2014-12-04 2014-12-04 Procede de transfert de couche

Publications (2)

Publication Number Publication Date
FR3029538A1 true FR3029538A1 (fr) 2016-06-10
FR3029538B1 FR3029538B1 (fr) 2019-04-26

Family

ID=52450196

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1402800A Active FR3029538B1 (fr) 2014-12-04 2014-12-04 Procede de transfert de couche

Country Status (5)

Country Link
US (1) US9583341B2 (fr)
JP (1) JP6342876B2 (fr)
KR (1) KR102443270B1 (fr)
CN (1) CN105679699B (fr)
FR (1) FR3029538B1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
DE102018102415B4 (de) 2018-02-02 2022-09-01 Infineon Technologies Ag Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102019102323A1 (de) * 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
FR3091005B1 (fr) * 2018-12-21 2021-01-29 Soitec Silicon On Insulator Substrat de croissance et procede de fabrication d’un tel substrat
KR20220048690A (ko) * 2020-10-13 2022-04-20 삼성전자주식회사 반도체 장치 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843345A2 (fr) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Procédé de fabrication d'un objet semiconducteur
EP0898307A1 (fr) * 1997-08-19 1999-02-24 Commissariat A L'energie Atomique Procédé de traitement pour le collage moléculaire et le décollage de deux structures
WO2003103026A1 (fr) * 2002-06-03 2003-12-11 Tien-Hsi Lee Procedes permettant le transfert d'une couche sur un substrat
US20040053477A1 (en) * 2002-07-09 2004-03-18 S.O.I. Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2905801A1 (fr) * 2006-09-12 2008-03-14 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
FR2930072A1 (fr) * 2008-04-15 2009-10-16 Commissariat Energie Atomique Procede de transfert d'une couche mince par echange protonique.
US20120034758A1 (en) * 2010-08-05 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP4267394B2 (ja) * 2002-07-16 2009-05-27 株式会社半導体エネルギー研究所 剥離方法、及び半導体装置の作製方法
FR2844634B1 (fr) * 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US6982210B2 (en) * 2003-07-10 2006-01-03 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
KR101436115B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법, 및 반도체장치의 제조방법
KR101495153B1 (ko) * 2007-06-01 2015-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작 방법 및 반도체장치
WO2011132654A1 (fr) * 2010-04-20 2011-10-27 住友電気工業株式会社 Procédé de production d'un substrat composite

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843345A2 (fr) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Procédé de fabrication d'un objet semiconducteur
EP0898307A1 (fr) * 1997-08-19 1999-02-24 Commissariat A L'energie Atomique Procédé de traitement pour le collage moléculaire et le décollage de deux structures
WO2003103026A1 (fr) * 2002-06-03 2003-12-11 Tien-Hsi Lee Procedes permettant le transfert d'une couche sur un substrat
US20040053477A1 (en) * 2002-07-09 2004-03-18 S.O.I. Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2905801A1 (fr) * 2006-09-12 2008-03-14 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
FR2930072A1 (fr) * 2008-04-15 2009-10-16 Commissariat Energie Atomique Procede de transfert d'une couche mince par echange protonique.
US20120034758A1 (en) * 2010-08-05 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUANG R ET AL: "Mechanics of relaxing SiGe islands on a viscous glass", LIXUE XUEBAO - ACTA MECHANICA SINICA, KEXUE CHUBANSHE, BEIJING, CN, vol. 18, no. 5, 1 October 2002 (2002-10-01), pages 441 - 456, XP009112211, ISSN: 0254-3060, DOI: 10.1007/BF02486570 *

Also Published As

Publication number Publication date
CN105679699B (zh) 2020-05-22
JP6342876B2 (ja) 2018-06-13
JP2016111365A (ja) 2016-06-20
KR102443270B1 (ko) 2022-09-14
FR3029538B1 (fr) 2019-04-26
CN105679699A (zh) 2016-06-15
US9583341B2 (en) 2017-02-28
US20160163535A1 (en) 2016-06-09
KR20160067778A (ko) 2016-06-14

Similar Documents

Publication Publication Date Title
FR3029538A1 (fr) Procede de transfert de couche
EP1631984B1 (fr) Procédé d'obtention d 'une structure comprenant un substrat support et une couche ultramince
FR2850390A1 (fr) Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
FR2811807A1 (fr) Procede de decoupage d'un bloc de materiau et de formation d'un film mince
FR2797347A1 (fr) Procede de transfert d'une couche mince comportant une etape de surfragililisation
EP2842155B1 (fr) Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif
FR2892228A1 (fr) Procede de recyclage d'une plaquette donneuse epitaxiee
FR2915625A1 (fr) Procede de transfert d'une couche epitaxiale
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
WO2007074242A1 (fr) Procede de fabrication d’une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede
FR2857502A1 (fr) Substrats pour systemes contraints
EP3335239B1 (fr) Procédé de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse
FR3063176A1 (fr) Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
EP2302666B1 (fr) Procédé de planarisation par ultrasons d'un substrat dont une surface a été libérée par fracture d'une couche enterrée fragilisée
EP2771906B1 (fr) Procédé de lissage d'une surface par traitement thermique
FR2928031A1 (fr) Procede de transfert d'une couche mince sur un substrat support.
WO2006100301A1 (fr) Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
FR2926398A1 (fr) Transfert de couche avec diminution de la rugosite post-fracture
FR2936904A1 (fr) Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
EP4123692A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant de type soi ou sigeoi par besoi et structure pour fabriquer un tel substrat
EP3503174A1 (fr) Procede de transfert d'une couche utile
EP4199040A1 (fr) Procede de transfert d'une couche utile en diamant cristallin sur un substrat support
FR2915624A1 (fr) Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.
FR3059149A1 (fr) Procede de fabrication d'un film mince a base d'inp ou de gaas
EP3503173A1 (fr) Procede de transfert d'une couche utile

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160610

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10