FR2938119A1 - Procede de detachement de couches semi-conductrices a basse temperature - Google Patents

Procede de detachement de couches semi-conductrices a basse temperature Download PDF

Info

Publication number
FR2938119A1
FR2938119A1 FR0857411A FR0857411A FR2938119A1 FR 2938119 A1 FR2938119 A1 FR 2938119A1 FR 0857411 A FR0857411 A FR 0857411A FR 0857411 A FR0857411 A FR 0857411A FR 2938119 A1 FR2938119 A1 FR 2938119A1
Authority
FR
France
Prior art keywords
heat treatment
substrate
donor substrate
substrates
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0857411A
Other languages
English (en)
Other versions
FR2938119B1 (fr
Inventor
Didier Landru
Ionut Radu
Sebastien Vincent
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0857411A priority Critical patent/FR2938119B1/fr
Priority to TW098136362A priority patent/TWI545614B/zh
Priority to EP09744143.0A priority patent/EP2345068B1/fr
Priority to US13/126,655 priority patent/US8623740B2/en
Priority to PCT/EP2009/064308 priority patent/WO2010049497A1/fr
Priority to CN2009801431524A priority patent/CN102197473A/zh
Priority to KR1020117031016A priority patent/KR101446977B1/ko
Priority to SG10201404793VA priority patent/SG10201404793VA/en
Priority to JP2011533727A priority patent/JP2012507168A/ja
Priority to KR1020137012834A priority patent/KR20130061194A/ko
Priority to KR1020117012006A priority patent/KR101304245B1/ko
Publication of FR2938119A1 publication Critical patent/FR2938119A1/fr
Application granted granted Critical
Publication of FR2938119B1 publication Critical patent/FR2938119B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

L'invention concerne un procédé de fabrication de structures de type UTBOX ou DSB comportant : a) l'assemblage d'un substrat, dit substrat « donneur » (1), avec un substrat, dit substrat « receveur » (2), b) un premier traitement thermique de renforcement de l'assemblage entre les deux substrats, à température inférieure à 400°C, réalisé pendant l'assemblage et/ou après assemblage, pour renforcer celui-ci, c) un deuxième traitement thermique à température supérieure à 900°C, la durée d'exposition entre 400°C et 900°C étant inférieure à 1 min ou à 30sec.

Description

1 PROCEDE DE DETACHEMENT DE COUCHES SEMI-CONDUCTRICES A BASSE TEMPÉRATURE
DESCRIPTION DOMAINE TECHNIQUE ET ART ANTERIEUR L'invention concerne la fabrication de substrats Semi-conducteurs sur Isolant (semi-conductor On Insulator, SeOI), plus particulièrement de substrats de type UTBOX (d'après l'expression anglosaxonne Ultra Thin Buried Oxide , signifiant couche d'oxyde enterrée ultra fine).
De telles structures SeOI peuvent être obtenues après transfert d'une couche semi-conductrice issue d'un substrat donneur vers un substrat receveur. Le transfert peut en particulier être obtenu par un procédé de type Smart CutTM ou encore par des techniques de collage suivi d'un amincissement. Le procédé Smart Cut comprend, entre autre, l'assemblage par collage moléculaire d'un substrat donneur avec un substrat récepteur, le substrat donneur comportant une zone fragilisée dans son épaisseur, une couche isolante étant présente à la surface d'un des deux substrats (ou des deux) avant leur mise en contact. La zone fragilisée est réalisée par introduction d'espèces atomiques et/ou ioniques à l'intérieur du substrat donneur.
Pour une description plus détaillée de ce type de procédé d'implantation, on pourra se reporter à l'ouvrage Silicon on insulator technology : materials to VLSI , deuxième édition, Jean-Pierre COLINGE. 2 En général, le collage moléculaire entre les deux substrats ou leurs surfaces peut être obtenu après une préparation des surfaces leur donnant un caractère soit hydrophile soit hydrophobe.
L'utilisation de traitements thermiques pour transférer une couche semi-conductrice vers le substrat receveur ou encore renforcer le collage direct peut entraîner, pour un certain nombre de structures collées, l'apparition de défauts à l'interface de collage, ou encore à la surface de la couche transférée. Ces défauts sont dus au dégazage de sous produits de la réaction de collage moléculaire : par exemple des molécules d'eau, d'hydrogène ou d'hydrocarbures.
Pour un certain nombre de structures collées, il est connu que ces défauts peuvent être résorbés par des traitements thermiques effectués à des températures très élevées. Ces températures sont par exemple comprises entre 900°C et 1300°C et sont fonction de la préparation des surfaces avant collage. Malheureusement, pour d'autres structures collées, cette solution n'est pas envisageable. La limitation de l'épaisseur d'oxyde en surface des substrats à assembler ou la présence de matériaux différents, ou encore la présence de composant dans un des substrats assemblés, facilite l'apparition de défauts à l'interface de collage, qui ne peuvent pas être résorbés ultérieurement. C'est également le cas des structures collées dans le cadre du procédé de transfert de couche Smart Cut, pour lesquels un film est généralement transféré sur un substrat support par 3 détachement à relativement faible température (de l'ordre de 500° à 600°C), d'une partie d'un substrat donneur au niveau d'une zone fragilisée. Dans le cas des couches semi-conductrices (d'épaisseur inférieure à une dizaine de m ou à quelques dizaines de nm), des traitements thermiques, à des températures inférieures à 1000°C, par exemple comprises entre 600°C et 800°C, entraînent la formation de défauts de collage sous forme de cloques ou de zones sans film. Ces défauts ne peuvent être supprimés par des traitements thermiques à plus haute température. Par exemple, l'éclatement des cloques est favorisé par la finesse des couches. Ces défauts rendent inutilisables les structures produites. Actuellement, ce phénomène limite la production de structures à films d'oxyde, enterrés à l'interface de collage, fins (épaisseur inférieure à 50 nm) voire ultra-fins (structures appelées UTBOX). Le même problème se pose pour les couches de Si directement collées sur plaques de Si, formant ainsi des structure de type DSB, d'après l'expression anglo-saxonne Direct Silicon Bonding , signifiant collage direct de silicium. On connaît d'apres le document US2005/00118789, un procédé de fabrication de telles structures UTBOX. Le procédé consiste à former sur au moins la surface d'un des deux substrats une couche d'oxyde relativement épaisse, à implanter un substrat dit donneur afin d'y créer une zone de fragilisation, à coller les deux substrats, à détacher une couche semi-conductrice issue du substrat donneur vers le deuxième substrat appelé récepteur et à 4 appliquer un traitement thermique. Le traitement thermique final est appliqué afin de réduire l'épaisseur de la couche d'oxyde enterrée et obtenir ainsi une structure de type UTBOX.
Cependant le traitement thermique final de réduction d'épaisseur d'oxyde tel que décrit dans le document US2005/00118789 requiert l'application de températures élevées (de l'ordre de 1200°C) pendant plusieurs heures, et nécessite ainsi des équipements spécifiques et onéreux. EXPOSÉ DE L'INVENTION L'invention a pour but de remédier aux inconvénients précités de l'état de la technique et, plus particulièrement, de trouver un procédé de fabrication : - d'une structure de type UTBOX, comportant une couche isolante d'épaisseur par exemple inférieure à 25 nm ou à 50 nm, - ou d'une structure de type DSB, qui comporte une couche de matériau transférée à partir d'un substrat donneur vers un substrat receveur, dans laquelle il n'y a pas de couche isolante entre les deux substrats assemblés. A cet effet, l'invention concerne un procédé de fabrication de structures de type UTBOX ou DSB comportant : - a) l'assemblage d'un substrat, dit substrat donneur , avec un substrat, dit substrat receveur , b) un premier traitement thermique de renforcement de l'assemblage entre les deux substrats, à température inférieure à 400°C, réalisé pendant l'assemblage et/ou après assemblage, pour renforcer 5 celui-ci, c) un deuxième traitement thermique à température supérieure à 900°C, la durée d'exposition entre 400°C et 900°C étant inférieure à 5 min ou à 1 min ou à 30 sec.
L'application du deuxième traitement thermique peut comporter l'application d'une rampe de montée en température dont la vitesse moyenne entre 400°C et 900°C est supérieure à 10°C/s. Un tel procédé peut comporter un amincissement du substrat donneur, de manière à ne laisser sur le substrat receveur qu'une couche mince de matériau du substrat donneur, le deuxième traitement thermique étant réalisé après amincissement. Cet peut être réalisé par procédé mécanique, ou mécano-chimique, appliqué au substrat donneur. Il peut aussi être réalisé par fracture du substrat donneur, par exemple par un traitement thermique à une température inférieure à 400°C.
L'assemblage peut être précédé d'une étape de traitement thermique de pré-fragilisation du substrat donneur. Le premier traitement thermique de renforcement de l'assemblage et le traitement thermique de fracture peuvent être combinés dans une même étape de traitement thermique. 6
Le traitement thermique de fracture peut être appliqué pendant une durée comprise entre 30 min et 15 h et/ou inférieure à 5 h ou comprise entre 1 h et 3 h. De préférence, la température est immédiatement abaissée après le détachement de la couche du substrat donneur sur le substrat receveur, afin de limiter le budget thermique appliqué à la structure finale. La fracture peut être réalisée à l'aide d'une zone fragilisée formée dans le substrat donneur, par exemple du type créée par implantation d'espèces atomiques et/ou ioniques ou par co-implantation d'espèces atomiques et/ou ioniques. L'implantation peut 15 être étant une co-implantation hydrogène/hélium. La dose totale d'implantation peut être inférieure ou égale à 6 x 1016 at/cm2, ou comprise entre 1016 at/cm2 et 4x1016 at/cm2, les doses d'hydrogène et d'hélium étant comprises entre 0.5 x 1016at/cm2 et 20 2 x 1016 at/cm2. Un seul des deux substrats ou les deux substrats peut ou peuvent comporter une couche isolante d'épaisseur inférieure à 50 nm, par exemple une couche d'oxyde de silicium (SiO2), et/ou de nitrure de 25 silicium (Si3N4), et/ou d'oxynitrure de silicium (SixOyNz). L'épaisseur de couche isolante entre les deux substrats peut être inférieure à 15 nm si la fracture du substrat donneur, pour obtenir l'amincissement, est réalisée à une température 30 inférieure à 400°C. Cette épaisseur peut être inférieure à 5 nm si la fracture du substrat donneur 10 7 est réalisée par un traitement thermique à une température inférieure à 250°C. Dans une variante, la couche mince, qui résulte de l'amincissement, est en contact direct avec le substrat receveur : il n'y a alors pas de couche isolante sur l'une et/ou l'autre des surfaces à assembler. On forme alors une structure de type DSB, par contact direct du matériau de l'un des deux substrats avec le matériau de l'autre substrat.
Le substrat donneur peut être réalisé en un matériau choisi parmi le silicium, le silicium d'orientation cristalline de surface (1, 0, 0) ou (1, 1, 0) ou (1, 1, 1), le carbure de silicium, le germanium et l'arséniure de gallium.
Le substrat receveur peut quant à lui être réalisé en un matériau choisi parmi le silicium, le quartz, le verre. BRÈVE DESCRIPTION DES FIGURES D'autres caractéristiques et avantages de l'invention apparaîtront de la description qui va maintenant en être faite, en référence aux dessins annexés, qui en représentent, à titre indicatif mais non limitatif, plusieurs modes de réalisation possibles et dans lesquels : - les figures 1A à 1E sont des schémas représentant les étapes successives d'un premier mode de réalisation d'un procédé conforme à l'invention, - les figures 2A à 2D sont des schémas représentant les étapes successives d'un deuxième mode de réalisation d'un procédé conforme à l'invention, 8 - les figures 3A à 3D sont des schémas représentant les étapes successives d'un troisième mode de réalisation d'un procédé conforme à l'invention. Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. DESCRIPTION DE MODES PARTICULIERS DE REALISATION Ci-dessous va être décrit un premier mode de réalisation non limitatif conforme à l'invention.
Sur la figure 1A est représenté un substrat 1, dit donneur , dont est issue la couche semi-conductrice de la structure finale 5'. Le substrat donneur 1 comporte à sa surface une couche isolante 3. La couche isolante est constituée d'un oxyde de silicium (SiO2), et/ou d'un nitrure de silicium (Si3N4), et/ou d'un oxynitrure de silicium (SixOyNz). L'épaisseur de cette couche isolante est inférieure à 25 nm ou à 50 nm, plus particulièrement comprise entre 5 et 15 nm.
D'une façon générale, le substrat donneur 1 peut être réalisé en un matériau choisi parmi le silicium, le silicium d'orientation cristalline en surface (1, 0, 0), ou (1, 1, 0), ou (1, 1, 1), le carbure de silicium, le germanium et l'arséniure de gallium. Le substrat receveur 2 peut être réalisé en un 9 matériau choisi par le silicium, le quartz, le verre. Ils peuvent l'un ou l'autre présenter des composants électroniques. La couche isolante 3 est décrite dans le cas présent à la surface du substrat donneur 1, mais peut très bien être formée à la surface du substrat receveur 2 ou encore sur les surfaces des deux substrats, de telle sorte que l'épaisseur totale formée par l'une ou la somme des deux couches isolantes ait une épaisseur inférieure à 25 ou 50 nm. Une étape de formation d'une zone fragilisée 4 est ensuite réalisée délimitant ainsi la couche semi-conductrice 10 à transférer sur le substrat 2 dit receveur , comme le montre la figure 1C. Cette couche semi-conductrice 10 peut avoir une épaisseur inférieure à 1 m ou à 100 nm ou à 50 nm. La zone fragilisée 4 est par exemple obtenue suite à une étape d'implantation d'espèces atomiques et/ou ioniques ou encore par co-implantation d'au moins deux espèces atomiques et/ ou ioniques, choisies par exemple, parmi l'hydrogène, l'hélium, à une énergie choisie en fonction de l'épaisseur à transférer de la couche semi-conductrice 10 comprise entre 10 et 150 keV et à une dose totale d'implantation inférieure ou égale à 6x1016 at/cm2, plus particulièrement comprise entre 1 et 4x1016 at/cm2. Selon l'invention la température appliquée pour obtenir la fracture est limité à une température seuil inférieure à 400°C. Cette étape de traitement thermique peut être éventuellement complété par un apport d'énergie additionnelle, par exemple mécanique, 10 afin de faciliter la fracture. Il a été observé que cette température relativement faible était bénéfique à la qualité du collage de la couche reportée sur le substrat receveur. De façon préférée, la co- implantation, avec de l'hydrogène et de l'hélium est réalisée dans des gammes de doses habituelles de l'ordre de 0.5x1016 à 2x1016 H+/cm2 et 0.5x1016 à 2x1016 He+/cm2. Ces conditions d'implantation peuvent être adaptées pour pouvoir réaliser dans le silicium, ultérieurement, un détachement, sans exposer la structure à une température supérieure à 400°C. Ainsi, il est possible, si nécessaire, d'augmenter les doses des espèces implantées pour satisfaire à cette condition.
De façon optionnelle, une étape de préparation de surface est réalisée sur le substrat donneur 1 et/ou sur le substrat receveur 2 en vue de leur assemblage. Cette étape sera décrite plus loin. Egalement de manière optionnelle, le substrat donneur peut subir un traitement thermique de pré-fragilisation avant sa mise en contact avec le substrat receveur. Ainsi, la température appliquée pour obtenir la fracture peut encore être réduite, ce qui présente un avantage pour les épaisseurs d'isolant enterré les plus fines. Par exemple, un traitement thermique de pré-fragilisation à 250°C pendant une durée de 10 min à 10 heures, peut permettre de limiter la température nécessaire pour obtenir la fracture à 250°C, ce qui est particulièrement intéressant pour des épaisseurs d'isolant enterré de l'ordre de 5 nm ou moins. 11 Enfin, les deux substrats sont mis en contact l'un avec l'autre, de façon à réaliser un collage par adhésion moléculaire et forment ainsi la structure 5 telle que représentée sur la figure 1D.
Avant de réaliser la fracture, un traitement thermique d'aide au collage ou de renforcement du collage peut être réalisé, à une température inférieure à 400°C. Ainsi, les deux substrats assemblés ne sont jamais exposés à de hautes températures (supérieures à environ 400°C). Une fois l'assemblage effectué, la structure 5 est soumise, conformément à l'invention, à un traitement thermique, éventuellement complété par un apport d'énergie mécanique, en vue de détacher la couche semi-conductrice 10 du substrat donneur 1. Le traitement thermique de détachement de la présente invention est appliqué à une température maximale inférieure à 400°C, par exemple comprise entre 250°C et 400°C, et préférentiellement comprise entre 280°C et 350°C. Le traitement thermique d'aide au collage et le traitment thermique de fracture peuvent être combinés dans une même étape de traitement thermique. De façon avantageuse, le détachement comporte au moins un palier de maintien de la température à une température inférieure ou égale à la température maximale de détachement. Ainsi, le détachement en tant que tel peut avoir lieu soit au niveau d'un palier ou alors au cours d'une rampe de montée en température, sans toutefois dépasser la température maximale de détachement de 400°C. 12 La durée de l'application de la température maximale est comprise entre 30 min et 15 h, préférentiellement pendant une durée inférieure à 5 h, ou encore plus particulièrement pendant une durée comprise entre 1 h et 3 h. Enfin, une fois le détachement de la couche semi-conductrice 10 sur le substrat receveur 2 effectué, de façon préférée, la température est immédiatement abaissée afin de limiter le budget thermique appliqué à la structure finale 5'. Avec un détachement obtenu à faible température, il est ainsi possible de limiter la production mais aussi la diffusion des gaz ou des impuretés pouvant se trouver à l'interface de collage et donc, avec ces conditions optimales, de transférer une couche semi-conductrice 10 sans le moindre défaut macroscopique de collage, ou tout du moins avec une défectivité réduite. La structure finale 5' présente ainsi une très haute qualité malgré la faible épaisseur de la couche isolante 3. Avec les conditions de traitement thermique choisies, pour lesquelles la température de traitement reste inférieure à 400°C, que ce soit lors de l'assemblage ou lors d'une fracture d'une zone fragilisée, on ne déclenche pas une formation d'hydrogène moléculaire qui conduirait à la création des défauts de collages (bulles, cloques). Il semble en effet que l'origine de la création de défauts au collage provienne de la réaction : 2H2O + Si -> SiO2 + H2 (1). 13 La première partie de (1) exprime la réaction chimique qui a lieu à l'interface : une fine pellicule d'eau (épaisseur de l'ordre de quelques couches atomiques), emprisonnée entre les deux substrats 1, 2 assemblés réagit avec le Si constituant l'un au moins des substrats (par exemple si celui-ci est directement exposé à ces molécules d'eau comme dans le cas d'un collage oxyde/silicium, ou encore après diffusion de l'eau à travers une couche d'oxyde dans le cas d'un collage oxyde/oxyde). Cette réaction d'oxydation (seconde partie de (1)) libère de l'hydrogène qui se trouve emprisonné à son tour au niveau de l'interface de collage. Dans le cas d'oxyde épais, cet hydrogène peut être piégé dans cette couche. Cela n'est pas possible dans le cas d'oxyde fin, comme dans la présente invention, et en conséquence l'excès d'hydrogène est probablement à l'origine des défauts de collage de type bulles ou cloques .
En d'autres termes, selon une interprétation, les molécules de H2 se forment principalement à des températures supérieures à 400°C et les résidus gazeux (hydrogène, ...) issus de la réaction, qui a lieu au cours du collage, restent piégés sous la forme de liaisons Si-H. Selon l'invention, un traitement complémentaire rapide est appliqué après fracture, détachement de la couche semi-conductrice 10 du substrat donneur 1 et retrait du reste de ce substrat donneur. Par traitement rapide, on entend un traitement portant la structure à une température supérieure à 14 900°C dans une durée très courte d'atteinte de cette température, de 1s, ou quelques secondes à quelques minutes, par exemple 3 mn ou 5 mn. Selon l'invention, on limite la durée d'exposition de l'assemblage dans la gamme de température 400° - 900°C. C'est en effet dans cette gamme de température que les défauts lié à la présence de résidus de collage présents à l'interface de collage se développent. Au delà de 900°C, ces résidus (H, H2, ...) diffusent très rapidement sans pouvoir former ces défauts, notamment de type cloque. Par exemple on pratique une rampe très rapide de montée en température, à partir d'une température initiale égale ou proche de la température ambiante à une température de traitement supérieure ou égale à 900° C. Une rampe appliquée dans ce cas peut atteindre une vitesse supérieure à 10°C/s ou même 50°C/s. Ceci peut être obtenu dans des fours dits RTA (pour Rapid Thermal Annealer ), comme présenté dans FR2845202, ou encore dans un bâti d'épitaxie, par exemple un modèle de type EpsilonTM de la société ASM ou encore un modèle CenturaTM de la société Applied Material. On peut également obtenir une telle rampe avec un four de type Spike Fast RTP , pouvant atteindre des rampes de 200°C/s à 300°C/s.
Un tel traitement thermique peut être appliqué pendant une durée de quelques secondes à quelques minutes, dans une atmosphère neutre (Ar, N) ou oxydante, réductrice (H2) ou gravante ( H2 + HC1 par exemple).
Un tel recuit rapide et à haute température a pour effet principal de contribuer à stabiliser 15 l'interface de collage. Etant particulièrement rapide, il ne permet pas aux molécules ou atomes de gaz ou aux impuretés qui se trouvent au niveau de l'interface de collage de se développer et de créer des défauts à ce niveau (en particulier, le renforcement de l'interface de collage a lieu avant que la création de molécule H2 ait le temps de se produire ou d'avoir un effet néfaste sur le collage). Finalement, une finition standard permet d'obtenir la structure désirée. Selon une variante, représenté en figures 2A-2D, on ne réalise pas un amincissement par fracture du substrat donneur le long d'une zone de fragilisation, mais par un procédé chimique et/ou mécanique qui peut être effectué à température ambiante. Il n'est donc pas nécessaire de réaliser une implantation dans le substrat donneur. On procède, partant des substrats 1, 2 des figures 2A et 2B, identiques à ceux des figures 1A et 1B, à un assemblage, pour obtenir une structure telle que la structure 5 comme déjà expliqué ci-dessus (figure 2C). Les indications données ci-dessus pour les substrats 1, 2 restent valables ici. De façon optionnelle, une étape de préparation de surface est réalisée sur le substrat donneur 1 et/ou sur le substrat receveur 2 en vue de leur assemblage. Un tel traitement est décrit ci-dessous. Un traitement thermique d'aide au collage ou de renforcement du collage peut être réalisé, à une température inférieure à 400°C. 16 Là encore, les deux substrats assemblés ne sont jamais exposés a de hautes températures (supérieures à environ 400°C). Enfin, un amincissement du substrat donneur 2 est réalisé, par exemple par polissage mécano-chimique, meulage et/ou gravure chimique (TMAH OU KOH dans le cas de la gravure de silicium. On obtient donc la structure de la figure 2D, avec une couche 10 de matériau, issue du substrat donneur, qui peut avoir une épaisseur de quelques dizaine de microns, par exemple 20 micron, ou moins. Comme dans le premier mode de réalisation, un traitement complémentaire rapide est appliqué après amincissement du substrat donneur 2 avec le même effet que ci-dessus (stabilisation de l'interface de collage, par procédé particulièrement rapide ne permettant pas aux molécules ou atomes de gaz ou aux impuretés qui se trouvent au niveau de l'interface de collage de se développer et de créer des défauts à ce niveau). Par traitement rapide, on entend un traitement portant la structure à une température supérieure à 900°C dans une durée très courte, de 1 s, ou quelques secondes, à quelques minutes, par exemple 3 mn ou 5 min. Par exemple on pratique une rampe très rapide de montée en température, comme déjà expliqué ci-dessus. Finalement, une finition standard permet, si nécessaire, d'obtenir la structure désirée. Dans ce second mode de réalisation, le second traitement thermique peut être appliqué à l'assemblage avant l'étape d'amincissement. 17 Quel que soit le mode de réalisation envisagé, un traitement de préparation des deux substrats avant assemblage comporte par exemple un traitement destiné à rendre leur surface hydrophile et/ou à nettoyer les surfaces des substrats avant de les assembler. Par exemple, une préparation de surface à caractère hydrophile est réalisée sur le substrat donneur 1 comportant la couche isolante 3, mais aussi sur le substrat receveur 2. La préparation hydrophile de la surface comporte un traitement chimique de type Sulfo-Peroxyde Mixture (SPM) et/ou Ammonium Peroxyde Mixture (APM) traitement permettant par exemple un tel qu'un traitement thermique de dégazage et/ou des hydrocarbures), ou encore un du type RCA , afin d'éliminer les contaminantes. Pour mémoire, le traitement à l'aide d'un 20 bain chimique dénommé RCA consiste à traiter lesdites faces, successivement avec : - un premier bain d'une solution connue sous l'acronyme SC1 , (d'après la terminologie anglo-saxonne de Standard Clean 1 , qui signifie 25 solution de nettoyage standard 1 ), et qui comprend un mélange d'hydroxyde d'ammonium (NH4OH), de peroxyde d'hydrogène (H2O2) et d'eau déionisée, un second bain d'une solution connue sous l'acronyme SC2 , (d'après la terminologie anglo- 30 saxonne de Standard Clean 2 , qui signifie solution de nettoyage standard 2 ), et qui comprend et/ou un nettoyage, (de l'eau traitement particules 18 un mélange d'acide chlorhydrique (HCl), de peroxyde d'hydrogène (H2O2) et d'eau déionisée. Les substrats sont ensuite brossés et/ou rincés (avec de l'eau déionisée par exemple) voire séchés. De façon optionnelle, l'une ou l'autre ou les deux surfaces à assembler peuvent être soumises à un traitement d'activation plasma, sous une atmosphère inerte, par exemple contenant de l'argon ou de l'azote, ou sous une atmosphère contenant de l'oxygène. Cette activation, si elle a lieu est effectuée de préférence après un nettoyage. Un autre mode de réalisation de la présente invention va être maintenant décrit en faisant référence aux figures 3A à 3D. Les mêmes éléments portent les mêmes références numériques que pour les modes de réalisation précédents et ne seront pas décrits de nouveau. Ni le substrat donneur 1 (figure 3A) ni le substrat receveur 2 (figure 3B) ne comportent de couche isolante en surface. On cherche en effet à réaliser au final une structure dite DSB. En outre aucune implantation n'est réalisée. Une préparation de surface de l'un et/ou l'autre de ces deux substrats permet de conférer un caractère de type hydrophobe à la surface traitée, par exemple selon une technique HF last consistant en une séquence de nettoyage dont la dernière étape est un nettoyage à l'aide d'une solution contenant du HF dilué dans de l'eau. Ce nettoyage bien connu permet de rendre 19 la surface hydrophobe. On peut aussi utiliser la technique enseignée dans la demande FR0606311 Par exemple, la préparation de surface hydrophobe comporte un traitement de désoxydation de surface ; dans le cas d'une surface en silicium, il peut s'agir d'une attaque chimique de type HF liquide. Une fois les surfaces des substrats donneur 1 et receveur 2 nettoyées puis activées, les substrats sont assemblés (figure 3C) de telle sorte que la couche semi-conductrice 10 soit en contact direct avec le substrat receveur 2, c'est-à-dire sans l'intermédiaire de la moindre couche de collage, formant la structure 6 comme illustré sur la figure 3C. Enfin, le traitement thermique conforme à l'invention est appliqué à la structure assemblée 6 afin de renforcer le collage entre les deux substrats mis en contact. Selon ce traitement thermique on applique une température comprise entre 250°C et 400°C pendant une durée comprise entre 30 mn et 15 h, préférentiellement pendant une durée inférieure à 5 h. On réalise ensuite un amincissement mécanique par meulage du substrat donneur 1 (figure 3D). On peut ainsi créer une couche semi-conductrice 10 d'environ 20 pm d'épaisseur.
Les conditions optimales de traitement thermique permettent le transfert d'une couche semi-conductrice 10 de très bonne qualité, avec un nombre faible voire nul de défauts, directement sur le substrat receveur 2, et permettent donc l'obtention d'une structure DSB finale 6' de très haute qualité, 20 malgré l'absence de couche de collage, comme illustré sur la figure 3D. Pour ce qui est de la qualité de l'interface obtenue dans le cas d'une structure DSB, les mêmes effets se produisent que dans le cas des autres modes de réalisation présentés ci-dessus, avec la présence d'une couche isolante. Comme dans le premier mode de réalisation, un traitement complémentaire rapide est appliqué après amincissement du substrat donneur 2 avec le même effet que ci-dessus (stabilisation de l'interface de collage, par procédé particulièrement rapide ne permettant pas aux molécules ou atomes de gaz ou aux impuretés qui se trouvent au niveau de l'interface de collage de se développer et de créer des défauts à ce niveau). Par traitement rapide, on entend un traitement portant la structure à une température supérieure à 900°C dans une durée très courte, de 1s, ou quelques secondes, à quelques minutes, par exemple 3 mn ou 5 min. Par exemple on pratique une rampe très rapide de montée en température, comme déjà expliqué ci-dessus. Dans le cas de la figure 3D, la structure amincie peut subir un recuit sous hydrogène, dans un bâti d'épitaxie à une température de 1100°C pendant 1 minute environ afin de renforcer l'interface de collage. Exemple 1 : Cet exemple concerne un procédé tel que décrit ci-dessus en figures 1A-1E.
Un substrat donneur 1 en silicium (1, 0, 0) est oxydé thermiquement en surface afin de former une 21 couche 3 d'oxyde de silicium (SiO2) d'une épaisseur de 8 nm. Une étape de co-implantation d'hélium et d'hydrogène à des doses respectives de 1 x1016 He+/cm2 et de 0.9x1016 H+/cm2, à des énergies respectives de 40 et 25 keV, est ensuite réalisée afin de créer une zone fragilisée 4 au sein du substrat donneur 1, délimitant ainsi une couche semi-conductrice 10 de 270 nm d'épaisseur.
Un nettoyage des plaques, de type RCA est ensuite appliqué en vue de l'assemblage du substrat 1 avec un substrat receveur 2 en silicium (1, 0, 0). Lors de l'assemblage, un chauffage de l'ordre de 120°C est appliqué sur la totalité des surfaces des substrats.
Le traitement conforme à l'invention est alors réalisé en appliquant une température de 300°C pendant 2 h, à la structure assemblée 5, permettant de détacher la couche semi-conductrice 10 du substrat donneur 1 et de la transférer sur le substrat receveur 2 en limitant le nombre de défauts d'interface, et donc de permettre un transfert de couche semi-conductrice de haute qualité. Finalement, la structure finale 5' de type UTBOX est soumise à un traitement pour renforcer l'interface de collage. Dans ce cas précis, la structure finale est soumise à une température de 1200°C pendant 30 seconde, dans un four RTA, la montée en température atteignant de l'ordre de 50°/s, et donc la durée d'exposition à une température comprise entre 400°C et 900°C est de l'ordre de 10 s. Enfin, la structure 5' est soumise à un traitement de finition 22 comprenant des oxydations sacrificielles et un autre un traitement de type RTA (d'après l'expression anglophone Rapid Thermal Anneal ). On constate que la défectivité après 5 détachement est réduite par rapport aux techniques connues. Exemple 2 : Cet exemple concerne un procédé tel que décrit ci-dessus en figures 1A-1E. 10 Un substrat donneur 1 en silicium (1, 0, 0) est oxydé thermiquement en surface afin de former une couche 3 d'oxyde de silicium (SiO2) d'une épaisseur de 8 nm. Une étape de co-implantation d'hélium et 15 d'hydrogène à des doses respectives de 1x1016 He+/cm2 et de 0, 9x1016 H+/cm2, à des énergies respectives de 40 et 25 keV, est ensuite réalisée afin de créer une zone fragilisée 4 au sein du substrat donneur 1, délimitant ainsi une couche semi-conductrice 10 de 270 nm. 20 Un nettoyage des plaques de type RCA est ensuite appliqué en vue de l'assemblage du substrat avec un substrat receveur 2 en silicium (1, 0, 0) oxydé et présentant à l'origine une épaisseur d'oxyde de 3 nm environ. La somme des épaisseurs d'oxyde est de l'ordre 25 de 11 nm, dont environ 1 nm peut être gravé lors des étapes de nettoyages avant collage, soit une épaisseur d'isolant dans la structure finale de l'ordre de 10 nm. Un traitement conforme à l'invention est réalisé, en appliquant une température de 300°C pendant 30 2 h, à la structure assemblée 5 (figure 1D), permettant de détacher la couche semi-conductrice 10 du substrat 23 donneur 1 et de la transférer sur le substrat receveur 2 en limitant le nombre de défauts d'interface, et donc de permettre un transfert de couche semi-conductrice de haute qualité.
Finalement, la structure finale 5' de type UTBOX est soumise à un traitement pour renforcer l'interface de collage similaire à celui de l'exemple 1 (RTA 30s 1200° sous H2). On constate que la défectivité après 10 détachement est réduite par rapport aux techniques connues.

Claims (24)

  1. REVENDICATIONS1. Procédé de fabrication de structures de type UTBOX ou DSB comportant a) l'assemblage d'un substrat, dit substrat donneur (1), avec un substrat, dit substrat receveur (2), b) un premier traitement thermique de renforcement de l'assemblage entre les deux substrats, à température inférieure à 400°C, réalisé pendant l'assemblage et/ou après assemblage, c) un deuxième traitement thermique à température supérieure à 900°C, la durée d'exposition entre 400°C et 900°C étant inférieure à 5 min ou à 1 min ou à 30 sec.
  2. 2. Procédé selon la revendication 1, le passage du premier au deuxième traitement thermique comportant l'application d'une rampe de montée en température dont la vitesse moyenne entre 400°C et 900°C est supérieure à 10°C/s.
  3. 3. Procédé selon la revendication 1 ou 2, comportant un amincissement du substrat donneur, de manière à ne laisser sur le substrat receveur qu'une couche mince (10) de matériau du substrat donneur, le deuxième traitement thermique étant réalisé après amincissement. 25
  4. 4. Procédé selon la revendication 3, l'amincissement étant réalisé par procédé mécanique, ou mécano-chimique, appliqué au substrat donneur.
  5. 5. Procédé selon la revendication 3, l'amincissement étant réalisé par fracture du substrat donneur.
  6. 6. Procédé selon la revendication 5, l'assemblage étant précédé d'une étape de traitement thermique de pré-fragilisation du substrat donneur.
  7. 7. Procédé selon la revendication 5, la fracture étant réalisée par un traitement thermique à une température inférieure à 400°C.
  8. 8. Procédé selon la revendication 7, le premier traitement thermique de renforcement de l'assemblage et le traitement thermique de fracture étant combinés dans une même étape de traitement thermique.
  9. 9. Procédé selon l'une des revendications 7 ou 8, le traitement thermique de fracture étant appliqué pendant une durée comprise entre 30 min et 15 h et/ou inférieure à 5 h ou comprise entre 1 h et 3 h.
  10. 10. Procédé selon l'une des revendications 7 à 9, la température étant immédiatement abaissée après le détachement de la couche du substrat donneur 26 (1) sur le substrat receveur (2), afin de limiter le budget thermique appliqué à la structure finale (5').
  11. 11. Procédé selon l'une des revendications 4 à 10, la fracture étant réalisée à l'aide d'une zone fragilisée (4) formée dans le substrat donneur (1).
  12. 12. Procédé selon la revendication 11, la zone fragilisée (4) étant créée par implantation d'espèces atomiques et/ou ioniques ou par co- implantation d'espèces atomiques et/ou ioniques.
  13. 13. Procédé selon la revendication 12, l'implantation étant une co-implantation hydrogène/hélium.
  14. 14. Procédé selon l'une des revendications 12 ou 13, la dose totale d'implantation étant inferieure ou égale à 6 x 1016 at/cm2, ou comprise entre 1016 at/cm2et 4x1016 at/cm2.
  15. 15. Procédé selon la revendication 13 ou 14, les doses d'hydrogène et d'hélium étant comprises entre 0.5 x 1016at/cm2 et 2 x 1016 at/cm2.
  16. 16. Procédé selon l'une des revendications 1 à 15, au moins un des deux substrats comportant une couche isolante (3) d'épaisseur inférieure à 50 nm. 30
  17. 17. Procédé selon la revendication 16, la couche isolante (3) étant un oxyde de silicium (SiO2), et/ou un nitrure de silicium (Si3N4), et/ou un oxynitrure de silicium (SixOyNz).
  18. 18. Procédé selon l'une des revendications 16 ou 17, seul un des deux substrats (1, 2) comportant la couche isolante (3). 10
  19. 19. Procédé selon la revendication 18, la couche isolante (3) étant présente à la surface du substrat donneur (1).
  20. 20. Procédé selon la revendication 7 15 combinée à l'une quelconque des revendications 16 à 19, l'épaisseur de couche isolante entre les deux substrats étant inférieure à 15 nm.
  21. 21. Procédé selon la revendication 5 20 combinée à l'une quelconque des revendications 16 à 19, la fracture du substrat donneur étant réalisée par un traitement thermique à une température inférieure à 250°C, l'épaisseur de couche isolante entre les deux substrats étant inférieure à 5 nm. 25
  22. 22. Procédé selon l'une des revendications 1 à 15, la couche mince (10), qui résulte de l'amincissement, étant en contact direct avec le substrat receveur (2). 30 28
  23. 23. Procédé selon l'une des revendications 1 à 22, le substrat donneur (1) étant réalisé en un matériau choisi parmi le silicium, le silicium d'orientation cristalline de surface (1, 0, 0) ou (1, 1, 0) ou (1, 1, 1), le carbure de silicium, le germanium et l'arséniure de gallium.
  24. 24. Procédé selon l'une des revendications 1 à 23, le substrat receveur étant réalisé en un matériau choisi parmi le silicium, le quartz, le verre.
FR0857411A 2008-10-30 2008-10-30 Procede de detachement de couches semi-conductrices a basse temperature Active FR2938119B1 (fr)

Priority Applications (11)

Application Number Priority Date Filing Date Title
FR0857411A FR2938119B1 (fr) 2008-10-30 2008-10-30 Procede de detachement de couches semi-conductrices a basse temperature
TW098136362A TWI545614B (zh) 2008-10-30 2009-10-27 低溫下分離半導體層之方法
KR1020137012834A KR20130061194A (ko) 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법
PCT/EP2009/064308 WO2010049497A1 (fr) 2008-10-30 2009-10-29 Procédé de détachement de couches semi-conductrices à basse température
CN2009801431524A CN102197473A (zh) 2008-10-30 2009-10-29 低温下剥离半导体层的方法
KR1020117031016A KR101446977B1 (ko) 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법
EP09744143.0A EP2345068B1 (fr) 2008-10-30 2009-10-29 Procédé de détachement de couches semi-conductrices à basse température
JP2011533727A JP2012507168A (ja) 2008-10-30 2009-10-29 半導体層を低温で取り外す方法
US13/126,655 US8623740B2 (en) 2008-10-30 2009-10-29 Method of detaching semi-conductor layers at low temperature
KR1020117012006A KR101304245B1 (ko) 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법
SG10201404793VA SG10201404793VA (en) 2008-10-30 2009-10-29 Method of detaching semi-conductor layers at low temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0857411A FR2938119B1 (fr) 2008-10-30 2008-10-30 Procede de detachement de couches semi-conductrices a basse temperature

Publications (2)

Publication Number Publication Date
FR2938119A1 true FR2938119A1 (fr) 2010-05-07
FR2938119B1 FR2938119B1 (fr) 2011-04-22

Family

ID=40673943

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0857411A Active FR2938119B1 (fr) 2008-10-30 2008-10-30 Procede de detachement de couches semi-conductrices a basse temperature

Country Status (9)

Country Link
US (1) US8623740B2 (fr)
EP (1) EP2345068B1 (fr)
JP (1) JP2012507168A (fr)
KR (3) KR20130061194A (fr)
CN (1) CN102197473A (fr)
FR (1) FR2938119B1 (fr)
SG (1) SG10201404793VA (fr)
TW (1) TWI545614B (fr)
WO (1) WO2010049497A1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182201A (ja) * 2011-02-28 2012-09-20 Shin Etsu Chem Co Ltd 半導体ウェーハの製造方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
US10068795B2 (en) * 2014-02-07 2018-09-04 Globalwafers Co., Ltd. Methods for preparing layered semiconductor structures
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
CN110491827B (zh) * 2019-08-13 2021-02-12 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007071787A1 (fr) * 2005-12-22 2007-06-28 S.O.I.Tec Silicon On Insulator Technologies Procede de simplification d'une sequence de finition et structure obtenue par le procede
EP1811561A1 (fr) * 2006-01-23 2007-07-25 S.O.I.Tec Silicon on Insulator Technologies Procédé de fabrication d'un substrat composite
EP1879225A1 (fr) * 2006-07-13 2008-01-16 S.O.I.Tec Silicon on Insulator Technologies Traitement thermique de stabilisation d'interface de collage
EP1970942A1 (fr) * 2005-12-20 2008-09-17 Shin-Etsu Chemical Co., Ltd. Substrat de silicium sur isolant et son procede de fabrication

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771016A (en) 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2845202B1 (fr) 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2004259970A (ja) 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
JP5109287B2 (ja) 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2903808B1 (fr) 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
CN101636832B (zh) 2007-03-19 2012-01-11 S.O.I.Tec绝缘体上硅技术公司 形成图案的薄soi
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970942A1 (fr) * 2005-12-20 2008-09-17 Shin-Etsu Chemical Co., Ltd. Substrat de silicium sur isolant et son procede de fabrication
WO2007071787A1 (fr) * 2005-12-22 2007-06-28 S.O.I.Tec Silicon On Insulator Technologies Procede de simplification d'une sequence de finition et structure obtenue par le procede
EP1811561A1 (fr) * 2006-01-23 2007-07-25 S.O.I.Tec Silicon on Insulator Technologies Procédé de fabrication d'un substrat composite
EP1879225A1 (fr) * 2006-07-13 2008-01-16 S.O.I.Tec Silicon on Insulator Technologies Traitement thermique de stabilisation d'interface de collage

Also Published As

Publication number Publication date
KR20120013454A (ko) 2012-02-14
WO2010049497A1 (fr) 2010-05-06
JP2012507168A (ja) 2012-03-22
US8623740B2 (en) 2014-01-07
SG10201404793VA (en) 2014-10-30
TWI545614B (zh) 2016-08-11
TW201027591A (en) 2010-07-16
KR20130061194A (ko) 2013-06-10
EP2345068A1 (fr) 2011-07-20
KR101304245B1 (ko) 2013-09-05
KR20110075039A (ko) 2011-07-05
US20110207295A1 (en) 2011-08-25
KR101446977B1 (ko) 2014-10-07
CN102197473A (zh) 2011-09-21
EP2345068B1 (fr) 2015-09-02
FR2938119B1 (fr) 2011-04-22

Similar Documents

Publication Publication Date Title
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
EP0986826B1 (fr) Procede de traitement thermique de substrats semi-conducteurs
EP2004768B1 (fr) Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
WO2008031980A1 (fr) Procede de transfert d'une couche a haute temperature
EP2002474B1 (fr) Procede de detachement d'un film mince par fusion de precipites
EP1879220A2 (fr) Procédé de collage hydrophobe direct de deux substrats utilisés en électronique, optique ou opto-électronique.
WO2005064657A1 (fr) Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
FR2923079A1 (fr) Substrats soi avec couche fine isolante enterree
WO2007006803A1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
EP1835534A1 (fr) Procédé de fabrication de film mince
FR2938702A1 (fr) Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
FR2941324A1 (fr) Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR2912259A1 (fr) Procede de fabrication d'un substrat du type "silicium sur isolant".
EP2256798A1 (fr) Traitement thermique de stabilisation d'interface de collage
FR2938118A1 (fr) Procede de fabrication d'un empilement de couches minces semi-conductrices
EP1936667B1 (fr) Traitement double plasma pour l'obtention d'une structure disposant d'un oxyde enterré ultra-fin
FR2968121A1 (fr) Procede de transfert d'une couche a haute temperature
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
EP4000090A1 (fr) Procédé de collage hydrophile de substrats
FR2928031A1 (fr) Procede de transfert d'une couche mince sur un substrat support.
EP1861873A1 (fr) Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
FR2866982A1 (fr) Procede de fabrication de composants electroniques
FR2915624A1 (fr) Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16