KR20130061194A - 저온에서 반도체층들을 분리하는 방법 - Google Patents

저온에서 반도체층들을 분리하는 방법 Download PDF

Info

Publication number
KR20130061194A
KR20130061194A KR1020137012834A KR20137012834A KR20130061194A KR 20130061194 A KR20130061194 A KR 20130061194A KR 1020137012834 A KR1020137012834 A KR 1020137012834A KR 20137012834 A KR20137012834 A KR 20137012834A KR 20130061194 A KR20130061194 A KR 20130061194A
Authority
KR
South Korea
Prior art keywords
heat treatment
substrate
temperature
donor substrate
less
Prior art date
Application number
KR1020137012834A
Other languages
English (en)
Inventor
디디에 랑드뤼
로뉘 라뒤
세바스티앙 뱅상
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20130061194A publication Critical patent/KR20130061194A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 UTBOX 타입의 구조물들을 제조하기 위한 방법에 관한 것으로서, 상기 방법은, a) "도너" 기판으로 알려진 기판(1)을 "리시버" 기판으로 알려진 기판(2)과 조립하는 단계로서, 상기 두 기판들 중 적어도 하나는 50 ㎚ 미만의 두께를 갖는 절연층(3)을 포함하는 단계; b) 상기 조립하는 단계 동안 및/또는 상기 조립하는 단계 후에, 상기 두 기판들 사이의 조립을 보강하기 위해 400℃ 미만의 온도에서 상기 조립을 보강하기 위한 제1 열 처리하는 단계; 및 c) 900℃ 초과의 온도에서 제2 열처리하는 단계를 포함하며, 상기 제1 열 처리 단계와 상기 제2 열 처리 단계 사이에 400℃ 내지 900℃ 사이의 온도에 노출되는 시간은 30초 미만이다.

Description

저온에서 반도체층들을 분리하는 방법{Method of detaching semi-conductor layers at low temperature}
본 발명은 반도체 온 절연체(SeOI; Semi-Conductor on Insulator) 기판들, 더욱 구체적으로는, 초박막 매몰 산화물(UTBOX; Ultra Thin Buried Oxide) 타입 기판들의 제조에 관한 것이다.
이러한 SeOI 구조물들은 도너(donor) 기판으로부터 리시버(receiver) 기판으로 반도체층을 전이한 후에 얻어질 수 있다. 이러한 전이는 특히 스마트 컷™(Smart Cut™) 타입의 방법, 또는 결합(bonding) 기술과 박막화 기술에 의해 달성될 수 있다.
스마트 컷 방법은, 특히, 도너 기판과 리시버 기판의 분자 결합에 의한 조립체를 포함하고, 상기 도너 기판은 이의 두께 내에 취약 부위를 포함하며, 상기 두 기판들이 접촉하기 전에, 상기 기판들 중 하나(또는 두 기판들)의 표면에 절연층이 존재한다. 상기 취약 부위는 상기 도너 기판 내에 원자 및/또는 이온 종을 주입함으로써 형성된다.
이러한 종류의 이온 주입 방법에 대한 상세한 설명을 위해, Jean-Pierre COLINGE가 저술한 "Silicon on insulator technology: materials to VLSI", second edition을 참조할 수 있다.
일반적으로, 상기 두 기판들 또는 이들의 표면들 사이의 분자 결합은 상기 표면들이 친수성 또는 소수성 특성을 갖도록 상기 표면들을 준비한 후에 달성될 수 있다.
반도체 층을 상기 리시버 기판에 전이하거나, 추가로 직접 결합을 보강하기 위해 사용되는 열처리들은, 상당한 수의 결합 구조물들에서, 결합 표면에, 또는 심지어 전이된 층의 표면에도, 결함들이 나타나게 할 수 있다. 이러한 결함들은 분자 결합 반응으로부터 부산물들, 예컨대, 물 분자, 수소 분자 또는 탄화수소 분자들이 제거되기 때문에 발생한다.
상당한 수의 결합 구조물들의 경우, 이러한 결함들은 매우 높은 온도에서 수행되는 열처리들에 의해 재흡수될 수 있다고 알려져 있다. 이러한 온도들은 예컨대 900℃ 내지 1300℃ 사이이고, 결합 전의 표면들의 준비에 좌우된다. 불행하게도, 다른 결합 구조물들의 경우, 이러한 방법이 적용될 수 없다. 조립될 기판들의 표면 상에 형성된 산화물 두께의 제한 또는 상이한 물질들의 존재, 또는 조립된 기판들 중 하나 내의 구성요소의 존재는 나중에 재흡수될 수 없는 결함들을 결합 경계에 발생시키기 쉽다. 또한, 이것은 구조물들이 스마트 컷 층 전이 방법을 이용하여 결합된 경우이며, 일반적으로, 막은 상대적으로 낮은 온도(약 500℃에서 600℃)에서 취약 부위에서 도너 기판의 일부분을 분리시킴으로써 지지 기판 상으로 전이된다.
(수 ㎜미만의 두께, 또는 수십 ㎚의 두께를 갖는) 반도체층들의 경우에, 1000℃ 미만, 예컨대, 600℃ 내지 800℃의 온도의 열처리들은 기포 형태의 결합 결함들을 형성하거나 막 없는 부위들을 형성한다. 이러한 결함들은 더 높은 온도의 열처리들에 의해 제거될 수 없다. 예컨대, 기포들의 파열은 상기 층들의 두께에 의해 생긴다. 이러한 결함들은 제조된 구조물들을 사용할 수 없게끔 만든다. 현재, 이러한 현상은 결합 경계에 매몰된 (50㎚ 미만의 두께를 갖는) 얇은 또는 (UTBOX로 알려진 구조물들과 같은) 초박막의 산화물막들을 갖는 구조물들의 제조를 제한한다. 동일한 문제는 Si 층들을 Si 웨이퍼들 상에 직접 결합하여, 직접 실리콘 결합(DSB; Direct Silicon Bonding) 타입의 구조물들의 경우에도 나타난다.
이러한 UTBOX 구조물들을 제조하기 위한 방법은 공보(US2005/00118789)에 제시된다. 상기 방법은, 두 기판들 중 하나의 적어도 표면 상에 상대적으로 두꺼운 산화물층을 형성하는 단계, 내부에 취약 부위를 형성하기 위해 "도너(donor)" 기판으로 알려진 기판에 이온-주입하는 단계, 상기 두 기판들을 결합하는 단계, 상기 도너 기판으로부터 "리시버(receiver)" 기판으로 알려진 제2 기판으로 반도체층을 분리하는 단계, 및 열처리를 하는 단계로 구성된다. 매몰된 산화물층의 두께를 감소시켜, UTBOX 타입의 구조물을 얻기 위해, 최종 열처리가 수행된다.
그러나, 공보(US2005/00118789)에 제시된 산화물 두께를 감소시키기 위한 최종 열처리는 수 시간동안 고온(약 1200℃)을 가하는 것이 필요하며, 따라서, 특수하고 비용이 소요되는 장비가 필요하다.
본 발명의 목적은 위에 언급된 종래 기술의 문제점들을 극복하기 위한 것이며, 더욱 구체적으로는, 다음과 같은 구조물을 제조하기 위한 방법을 찾는 것이다.
- 예컨대, 25㎚ 미만 또는 50㎚의 두께를 갖는 절연층을 포함하는 UTBOX 타입의 구조물, 또는
- 도너 기판으로부터 리시버 기판으로 전이된 물질층을 포함하고, 조립된 두 기판들 사이에 절연층이 없는 DSB 타입의 구조물.
이러한 목적을 달성하기 위해, 본 발명은 UTBOX 또는 DSB 타입의 구조물들을 제조하기 위한 방법에 관한 것이며, 상기 방법은 다음의 단계들을 포함한다.
a) "도너" 기판으로 알려진 기판을 "리시버" 기판으로 알려진 기판과 조립하는 단계,
b) 상기 두 기판 간의 조립을 보강하기 위해, 상기 조립하는 단계 동안에 및/또는 상기 조립하는 단계 후에, 400℃ 미만의 온도에서, 상기 조립을 보강하기 위한 제1 열처리를 수행하는 단계,
c) 900℃를 초과하는 온도에서 제2 열처리를 수행하는 단계로서, 400℃ 내지 900℃ 사이의 노출 온도는 5분 미만, 또는 1분, 또는 30초인 단계.
상기 제2 열 처리의 적용은 온도 상승 램프의 적용을 포함할 수 있으며, 상기 온도 상승 램프의 평균 속도는 400℃ 내지 900℃ 사이에서 10℃/s를 초과할 수 있다.
이러한 방법은 상기 리시버 기판 상에 상기 도너 기판의 물질의 박막이 남도록 상기 도너 기판을 박막화하는 단계를 더 포함할 수 있고, 상기 박막화하는 단계 후에 상기 제2 열 처리하는 단계가 수행될 수 있다.
이것은 기계적 방법 또는 기계적-화학적 방법에 의해 수행될 수 있으며, 상기 도너 기판에 대하여 수행될 수 있다.
또한, 그것은 상기 도너 기판의 파쇄(fracture)에 의해, 예컨대, 400℃ 미만의 온도에서의 열 처리에 의해 수행될 수 있다. 상기 조립하는 단계는 상기 도너 기판을 사전-취약화하기 위한 열 처리 단계보다 늦게 수행될 수 있다.
상기 조립을 보강하기 위한 상기 제1 열 처리 및 상기 파쇄 열 처리는 동일한 열 처리 단계에서 결합하여 수행될 수 있다.
상기 파쇄 열 처리는 30분 내지 15시간 사이의 시간, 및/또는 5시간 미만의 시간, 또는 1시간 내지 3시간 사이의 시간 동안 수행될 수 있다.
바람직하게, 최종 구조물에 가해지는 열적 부담 또는 써멀 버짓(thermal budget)를 제한하기 위해서, 상기 도너 기판으로부터 층을 상기 리시버 기판(2) 상으로 분리한 후에 상기 온도는 즉시 낮춰진다.
상기 파쇄는 상기 도너 기판 내에 형성되는 취약 부위에 의하여 수행될 수 있으며, 상기 취약 부위는 원자 및/또는 이온 종의 주입 또는 원자 및/또는 이온 종의 공동-주입에 의해 생성되는 타입일 수 있다. 상기 주입은 수소/헬륨 공동-주입일 수 있다.
수소와 헬륨의 도즈들은 0.5 x 1016 원자/㎠ 내지 2 x 1016 원자/㎠ 사이일 수 있다.
총 주입 도즈는 6 x 1016 원자/㎠ 이하, 또는 1016 원자/㎠ 내지 4x1016 원자/㎠ 사이일 수 있다.
상기 두 기판들 중 오직 하나(예컨대, 상기 도너 기판), 또는 두 기판들은 50 ㎚ 미만의 두께를 갖는 절연층을 포함할 수 있으며, 상기 절연층은, 예컨대, 실리콘 산화물(SiO2), 및/또는 실리콘 질화물(Si3N4), 및/또는 실리콘 산질화물(SixOyNz)일 수 있다.
예컨대, 만약 상기 박막화를 달성하기 위한 상기 도너 기판의 파쇄가 400℃ 미만의 온도에서 수행된다면, 상기 두 기판들 사이의 상기 절연층의 두께는 15 ㎚일 수 있다. 상기 도너 기판의 파쇄가 250℃ 미만의 온도에서의 열 처리에 의해 수행된다면, 상기 두께는 5 ㎚ 미만일 수 있다.
대안적으로, 상기 박막화에 의해 생성되는 상기 박막은 상기 리시버 기판과 직접 접촉하고, 조립될 표면들의 하나 및/또는 다른 하나 상에 절연층이 없다. 그 후, DSB 타입 구조물은 상기 두 기판들 중 하나의 물질이 상기 다른 기판의 물질과 직접 접촉함으로써 형성된다.
상기 도너 기판은 실리콘, 표면 결정 방향이 (1, 0, 0) 또는 (1, 1, 0) 또는 (1, 1, 1)인 실리콘, 실리콘 카바이드, 게르마늄 및 갈륨 아세나이드 중에서 선택된 물질로 형성될 수 있다.
상기 리시버 기판은 부분적으로 실리콘, 석영, 유리 중에서 선택된 물질로 형성될 수 있다.
다른 특징들 및 장점들은 아래에 제시될 설명으로부터 명백해질 것이며, 몇 가지 가능한 실시예들을 제시하되 한정 하지 않는 방식으로 나타내는 첨부한 도면들을 참조한다.
도 1a 내지 1e는 본 발명에 따르는 방법의 제1 실시예의 연속적인 단계들을 나타내는 도면들이다.
도 2a 내지 2d는 본 발명에 따르는 방법의 제2 실시예의 연속적인 단계들을 나타내는 도면들이다.
도 3a 내지 3d는 본 발명에 따르는 방법의 제3 실시예의 연속적인 단계들을 나타내는 도면들이다.
어느 한 도면으로부터 다음 도면으로 가는 것을 더욱 쉽게 하기 위해, 아래에 제시되는 상이한 도면들에서 동일하거나, 유사하거나, 동등한 부분들은 동일한 참조 번호를 갖는다.
도면들을 더욱 용이하게 파악할 수 있도록, 도면들에 표시되는 상이한 부분들은 동일한 축적으로 조정된 것은 아니다.
본 발명에 따르는 비한정적인 제1 실시예가 아래에 설명될 것이다.
도 1a에서 "도너" 기판으로 알려진 기판(1)이 도시되며, 최종 구조물(5')의 반도체층은 기판(1)으로부터 얻는다. 도너 기판(1)은 이의 표면 상에 절연층(3)을 포함한다. 상기 절연층은 실리콘 산화물(SiO2), 및/또는 실리콘 질화물(Si3N4), 및/또는 실리콘 산질화물(SixOyNz)로 구성된다. 이러한 절연층의 두께는 20㎚ 또는 25㎚ 또는 50㎚ 미만이며, 더욱 구체적으로는 5㎚ 내지 15㎚ 사이이다.
일반적으로 말하면, 도너 기판(1)은 실리콘, (1, 0, 0), 또는 (1, 1, 0), 또는 (1, 1, 1)의 표면 결정 방향을 갖는 실리콘, 실리콘 탄화물, 게르마늄 및 갈륨 비화물 중에서 선택된 물질로 형성될 수 있다. 리시버 기판(2)은 실리콘, 석영, 유리 중에서 선택된 물질로 형성될 수 있다. 이들 중 하나는 전자 요소들을 가질 수 있다.
절연층(3)은 본 예에서 도너 기판(1)의 표면에 도시되지만, 리시버 기판(2)의 표면에 형성되거나 두 기판들의 표면들 상에 형성될 수도 있으며, 그 결과, 하나에 의해 형성되는 두께, 또는 두 절연층들의 합에 의한 총 두께는 25㎚ 또는 50㎚ 미만의 두께를 갖는다.
그 후, 도 1c에 도시된 바와 같이, 취약 부위(4)를 형성하는 단계가 수행되고, 그에 따라 "리시버" 기판으로 알려진 기판(2) 상으로 전이될 반도체층(10)의 범위가 정해진다. 이러한 반도체층(10)은 1㎜ 또는 100㎚ 또는 50㎚ 미만의 두께를 가질 수 있다.
예컨대, 취약 부위(4)는, 10 keV 내지 150 keV 사이에서 반도체층(10)의 전이된 두께의 함수로서 선택되는 에너지와 6x1016 원자/㎠ 이하, 더욱 구체적으로는 1x1016 내지 4x1016 원자/㎠의 총 주입 도즈로, 예컨대 수소, 헬륨 중에서 선택되는, 원자 및/또는 이온 종을 주입하거나, 적어도 2개의 원자 및/또는 이온 종을 공동-주입하는 단계를 수행함으로써 얻어진다.
본 발명에 따르면, 파쇄를 얻기 위해 가해지는 온도는 400℃ 미만의 임계 온도로 한정된다. 이러한 열처리 단계는, 필요하다면, 상기 파쇄를 용이하게 만들기 위해, 추가적인 에너지, 예컨대, 기계적인 에너지를 인가함으로써 완성될 수 있다. 이러한 상대적으로 낮은 온도가 상기 리시버 기판 상으로 전이된 상기 층의 결합의 품질에 유리하다는 것이 관찰되었다. 바람직한 방법으로서, 수소와 헬륨의 공동-주입은 약 0.5x1016 내지 2x1016 H+/㎠ 및 0.5x1016 내지 2x1016 He+/㎠의 정상 도즈 범위에서 수행된다. 이러한 주입 조건들은, 400℃를 초과하는 온도에 상기 구조물을 노출시키지 않으면서 후속 단계들에서 상기 실리콘 내에 분리를 수행할 수 있도록 적응될 수 있다. 따라서, 필요하다면, 이러한 조건을 만족시키기 위해 주입되는 종의 도즈를 증가시키는 것이 가능하다.
선택적인 방법으로서, 기판의 조립을 위한 목적으로, 표면 준비 단계가 도너 기판(1) 및/또는 리시버 기판(2)에 대해 수행된다. 이 단계는 아래에 설명될 것이다.
또한, 선택적인 방법으로서, 상기 도너 기판은 상기 리시버 기판과 접촉하도록 배치되기 전에 사전-약화 열처리를 받을 수 있다. 따라서, 상기 파쇄를 얻기 위해 가해지는 온도는 감소될 수 있으며, 이는 매몰된 절연층의 최소 두께들을 위해 유리하다. 예를 들면, 250℃에서 10분 내지 10시간의 시간 동안의 사전-약화 열처리는 상기 파쇄를 얻는데 필요한 온도를 250℃로 한정하는 것이 가능하게 할 수 있으며, 이는 약 5㎚이하의 매몰 절연체 두께들을 위해 특히 가치 있다.
마지막으로, 상기 두 기판은 서로 접촉하도록 배치되어, 분자 접착에 의해 결합이 수행되고, 도 1d에 도시된 바와 같이 구조물(5)을 형성한다. 절연층(3)은 기판(1)과 기판(2) 사이에 위치한다.
상기 파쇄를 수행하기 전에, 결합 보조 또는 결합 보강 열처리가 400℃ 미만의 온도에서 수행될 수 있다.
이러한 방법에서, 상기 두 조립된 기판들은 (약 400℃를 초과하는) 높은 온도에 결코 노출되지 않는다.
일단 상기 조립이 수행되었으면, 상기 구조물(5)은, 본 발명에 따라서, 열처리가 가해지고, 필요하다면, 반도체층(100)을 도너 기판(1)으로부터 분리하기 위한 목적으로, 기계적인 에너지가 인가됨으로써 완성된다. 본 발명의 분리 열처리는 400℃ 미만, 예컨대, 250℃ 내지 400℃ 사이, 바람직하게는 280℃ 내지 350℃ 사이의 최대 온도가 가해진다. 결합 보조 열처리 및 파쇄 열처리는 동일한 열처리 단계에서 결합될 수 있다.
유리하게, 상기 분리는 최대 분리 온도 이하의 온도로 상기 온도를 유지하는 적어도 하나의 안정기(plateau)를 포함한다. 따라서, 이와 같은 분리는 안정기에 일어나거나, 온도 증가 램프(temperature increase ramp) 동안에 일어날 수 있으며, 400℃의 최대 온도를 초과하지 않는다.
최대 온도가 가해지는 시간은 30분 내지 15시간 사이이며, 바람직하게는, 5시간미만의 시간동안이고, 더욱 구체적으로는 1시간 내지 3시간 사이의 시간동안이다.
마지막으로, 반도체층(10)이 리시버 기판(2) 상으로 분리되면, 바람직한 방법에서 상기 온도는 최종 구조물(5')에 가해지는 열적 부담(heat budget)을 제한하기 위해서 즉시 낮춰진다.
분리가 저온에서 달성됨에 따라서, 결합 경계에서 발견될 수 있는 가스 또는 불순물의 생성뿐만 아니라 확산을 제한할 수 있고, 이러한 최적의 상태로, 최소한의 육안으로 관찰되는 결합 결함없이, 또는 적어도 결함을 감소시키면서 반도체층(10)을 전이할 수 있다. 따라서, 최종 구조물(5')은 절연층(3)의 얇은 두께에도 불구하고 매우 높은 품질을 갖는다.
처리 온도가 400℃ 미만을 유지하는 상기 선택된 열 처리 조건들에서는, 조립 동안이든 취약 부위의 파쇄 동안이든지, 결합 결함들(거품들, 기포들)의 생성을 초래할 수 있는 분자 수소의 형성이 시작되지 않는다.
물론, 상기 결합에서 결함들이 생성되는 원인은 상기 반응으로부터 유래하는 것 같다.
2H2O + Si -> SiO2 + H2 (화학식 1)
(화학식 1)의 첫 번째 부분은 경계에서 일어나는 화학 반응을 표현한다: 두 개의 조립된 기판들(1 및 2) 사이에 트랩된 (대략 수 원자층들의 두께를 갖는) 물 박막은 (예컨대, 산화물/실리콘 결합의 경우에, 또는 산화물/산화물 결합의 경우에 산화물층을 통해 물이 확산된 후에, 상기 기판들의 적어도 하나를 구성하는 실리콘(Si)이 상기 물 분자들에 직접 노출된다면) 상기 실리콘(Si)과 반응한다.
이러한 산화 반응((화학식 1)의 두 번째 부분)은 수소를 방출하며, 방출된 수소는 결합 경계에 트랩된다. 두꺼운 산화물의 경우에, 이러한 산화물은 이러한 층 내에 트랩될 수 있다. 본 발명에서와 같은 박막 산화물의 경우에는 층 내에 트랩되는 것이 가능하지 않으며, 결과적으로 이러한 수소의 과잉은 대체로 "거품" 또는 "기포" 형태의 결합 결함들의 원인이다.
즉, 일 분석에 따라서 바꾸어 말하면, H2 분자들은 400℃를 초과하는 온도에서 주로 형성되고, 이러한 반응으로부터의 가스 잔류물들(수소 등)은 상기 결합 동안에 발생하고 Si-H 결합의 형태로 트랩된 채 남아 있다.
본 발명에 따르면, 보충적으로 급속 처리(rapid treatment)가, 파쇄 후에, 즉, 도너 기판(1)으로부터 반도체층(10)을 분리하고 상기 도너 기판의 잔존 부분을 제거한 후에, 가해진다. 급속 처리가 수행되는 것은 상기 구조물을 900℃가 넘는 온도에, 이러한 온도에 도달하기 위한 매우 짧은 시간, 1초, 또는 수 초 내지 수 분들, 예컨대, 3분 또는 5분 동안, 노출시키는 처리를 의미한다. 본 발명에 따라서, 상기 조립체의 노출 시간은 400℃ 내지 900℃의 온도 범위 내로 제한된다. 사실, 이러한 온도 범위에서, 결합 경계에 존재하는 결합 잔류물들의 존재와 관련된 결함들이 발달한다. 900℃ 이상에서, 이러한 잔류물들(H, H2 등)은 이러한 결함들을, 특히 기포 형태의 결함들을 형성할 수 없게끔 매우 빨리 확산한다.
예를 들어, 실온에 근접한 초기 온도에서 900℃ 이상의 처리 온도로 매우 급속 온도 상승 램프가 수행된다. 이 경우에 적용되는 램프는 10℃/s를 초과하거나, 심지어 50℃/s의 속도에 도달할 수 있다. 이것은 FR2845202에 개시된 것과 같은 RTA(Rapid Thermal Annealer)로 공지된 오븐에서 달성될 수 있거나, 또는 예컨대 ASM 회사의 EpsilonTM 타입의 모델 또는 Applied Materials 회사의 CentureTM 모델과 같은 에피택시 프레임에서 달성될 수 있다. 또한, 이러한 램프는 "Spike Fast RTP" 타입의 오븐을 이용하여 달성될 수 있으며, 상기 오븐은 200℃/s 내지 300℃/s의 램프를 달성할 수 있다.
이러한 열 처리는 수 초에서 수 분의 시간 동안 중성(Ar, N) 또는 산화성, 환원성(H2) 또는 식각성(예컨대, H2 + HCl) 분위기에 서 이루어질 수 있다.
이러한 급속 어닐링과 고온은 결합 경계를 안정화시키는데 도움을 주는 기본적인 효과를 갖는다. 특히 빠르면, 결합 경계에서 발견되는 가스 또는 불순물의 분자들 또는 원자들이 상기 경계에서 결함들을 발달시키거나 생성하도록 하지 않는다(구체적으로, H2 분자들의 생성이 접합에 역효과를 발생시킬 시간을 갖기 전에 결합 경계의 보강이 일어난다).
마지막으로, 표준 마무리(finishing)는 요구되는 구조물이 달성되게 할 수 있다.
도 2a 내지 2d에 도시되는 대안에 따르면, 박막화는 취약 부위를 따라 도너 기판을 파쇄하여 수행되는 것이 아니라, 실온에서 수행될 수 있는 화학적 및/또는 기계적 방법에 의해 수행된다. 따라서, 도너 기판에 주입을 수행할 필요가 없다.
도 1a 및 1b에 도시된 것들과 동일한 도 2a 및 2b의 기판들(1 및 2)로 시작하며, 조립은 이미 위에서 설명된 바와 같은 구조물(5)과 같은 구조물을 달성하기 위해 수행된다(도 2c). 기판들(1, 2)에 대하여 위에서 주어진 표시들은 여기서도 여전히 유효하다. 다시, 절연층(3)은 두 기판들(1 및 2)은 사이에 위치한다.
선택적인 방법으로서, 표면 준비 단계가 도너 기판(1) 및/또는 리시버 기판(2)에 대해 이들의 조립을 목적으로 수행된다. 이러한 처리는 아래에서 설명된다.
결합 보조 또는 결합 보강 열 처리가 400℃ 미만의 온도에서 수행될 수 있다.
다시 한 번, 조립되는 상기 두 기판들은 결코 (약 400℃를 넘는) 고온들에 노출되지 않는다.
마지막으로, 도너 기판(1)의 박막화가, 예컨대, 기계적-화학적 연마, 그라인딩 및/또는 화학적 식각(실리콘 식각의 경우, TMAH 또는 KOH)에 의해 수행된다. 따라서, 상기 도너 기판으로부터 획득된 물질층(10)을 포함하는 도 2d의 구조물이 달성되고, 상기 물질층(10)은 수 십 마이크론, 예컨대 20 마이크론 이하의 두께를 가질 수 있다.
제1 실시예에서와 같이, 도너 기판(2)의 박막화 후에, 보충적인 급속 처리가 상술한 바와 동일한 효과(특히, 결합 경계에서 발견되는 가스 또는 불순물의 분자들 또는 원자들이 상기 경계에 결함들을 발달시키고 생성하게 하지 않는 급속 방법에 의한 결합 경계의 안정화)를 갖도록 수행된다. 급속 처리를 수행하는 것은 상기 구조물을 900℃가 넘는 온도에, 1초 또는 수 초 내지 수 분들, 예컨대, 3분 또는 5분의 매우 짧은 시간 동안 노출시키는 처리를 의미한다. 예컨대, 매우 빠른 온도 상승 램프가 이미 위에서 설명된 바와 같이 수행된다.
마지막으로, 필요하다면, 표준 마무리는 요구되는 구조물이 달성되게 할 수 있다. 본 제2 실시예에서, 상기 박막화 단계 전에 제2 열 처리가 상기 조립체에 가해질 수 있다.
어떠한 실시예든지, 조립 전의 상기 두 기판들의 준비 처리는, 예컨대, 이들의 표면이 친수성이 되도록 하고/하거나 이들의 조립 전에 상기 기판들의 표면들을 세정하기 위해 의도된 처리를 포함한다.
예를 들면, 친수 특성 표면 준비는 절연층(3)을 포함하는 도너 기판(1)뿐만 아니라 리시버 기판(2)에 대해 수행될 수 있다.
표면 친수성 준비는 과산화 황 혼합물(SPM) 및/또는 과산화 암모늄 혼합물(APM) 타입의 화학적 처리, 및/또는, 예컨대, (물 및/또는 탄화 수소의) 가스 제거 열 처리와 같은 세정을 가능하게 하는 처리, 또는 "RCA" 타입의 처리를 포함하여, 오염 입자들을 제거할 수 있다.
상기하도록, "RCA"라 지칭되는 화학 배스(bath)에 의한 처리는 상기 면들을 다음의 것들로 연속적으로 처리하는 것을 포함한다:
- 약성어 "SC1(표준 세정 1)"로 알려진 용액의 제1 배스(수산화 암모늄(NH4OH), 과산화 수소(H2O2) 및 탈이온수의 혼합물을 포함함)
- 약성어 "SC2(표준 세정 2)"로 알려진 용액의 제2 배스(염산(HCl), 과산화 수소(H2O2) 및 탈이온수의 혼합물을 포함함).
그 후, 상기 기판들은 브러시(brush) 및/또는 (예컨대, 탈이온수를 이용하여) 린스되거나, 건조되기도 한다.
선택적인 방법으로서, 조립될 하나 또는 다른 또는 양 표면들은, 예컨대, 아르곤 또는 질소를 포함하는 비활성 분위기 하에서, 또는 산소를 포함하는 분위기 하에서, 플라즈마 활성화 처리가 가해질 수 있다. 이러한 활성화는, 만약 수행된다면, 세정 후에 수행되는 것이 바람직하다.
본 발명에 따라서 상술된 기술들은 매우 좋은 품질의, 예컨대, 10㎚ 미만 또는 5㎚ 미만의 두께를 갖는 매우 얇은 절연층, 또는 예컨대, 상기 두께의 산화물층을 갖는 SOI를 얻기 위해 더욱 개선될 수 있다.
이를 위해서, 본 발명에 따른 방법에 따라서 구조물이 생성되며, 절연층은 예컨대, 10㎚ 미만 또는 15㎚ 내지 20㎚ 사이의 두께를 갖는 산화물층일 수 있다.
그 후, 이러한 산화물의 부분적인 용해(dissolution)가 수행되어, 이의 두께를 최종적으로 요구되는 두께, 즉, 10㎚ 미만의 두께가 되게 한다.
용해 기술은 O. Kononchuk 등의 논문 "Internal dissolution of Buried Oxide in SOI wafers", Solid State Phenomena, Vol.131-133, p.113-118, 2008 또는 US2005/00118789에 공지되어 있다.
예를 들면, 상기 구조물은, 예컨대, 아르곤을 포함하는 중성 분위기 및/또는 매우 낮은 산소 농도(< 1 ppm)를 갖는 수소 환원성 분위기에서, 실질적으로 1100℃ 내지 1200℃ 사이의 온도에서, 예컨대, 수 분들(예컨대, 2분 또는 5분 또는 10분 또는 20분 또는 30분) 내지 수 시간들(예컨대, 1시간 또는 2시간 또는 5시간 또는 10시간) 사이의 시간 동안 처리된다. 이러한 열 처리 동안에, 매몰된 산화물층에 존재하는 산소는 반도체 물질의 박막을 통해 처리 분위기에 용해된다. 이것은 예컨대 실리콘으로 만들어지고, 그 후 용해된 산화물층(SiO2)은 좋은 품질의 실리콘(Si)으로 변형된다.
본 발명에 따른 기술들 중 하나에 따라서 달성되는 20㎚의 매몰 산화물을 갖는 SOI의 경우에, 예컨대 5㎚로 선택된 최종 두께로 상기 산화물을 박막화하는 것이 가능하다.
유리하게, 중성 분위기와 매우 낮은 산소 농도에서의 이러한 열 처리는, 적어도, 도너 기판의 면 상에 산화물층의 전체 두께가 용해될 때까지 지속된다.
이제, 본 발명의 다른 실시예가 도 3a 내지 3d를 참조하여 설명될 것이다. 동일한 요소들은 전술한 실시예들에서와 동일한 참조 번호들을 가지며, 반복하여 설명되지 않을 것이다.
도너 기판(1)(도 3a)과 리시버 기판(2)(도 3b) 중 어느 것도 표면 절연층을 포함하지 않는다. 실로, DSB 구조물로 알려진 구조물을 형성하기 위한 목적으로 시도된 것이다. 더구나, 주입도 수행되지 않는다.
이러한 두 기판들 중 하나 및/또는 다른 하나의 표면 준비는, 예컨대, 세정 시퀀스로 구성되는 "HF last" 기술에 따라서, 처리된 표면에 소수성 타입의 특성을 부여하는 것을 가능하게 하며, 상기 세정 시퀀스의 마지막 단계는 물에 희석된 HF를 포함하는 용액에 의한 세정이다. 이러한 공지된 세정은 상기 표면을 소수성이 되게 할 수 있다. 특허 출원 FR0606311에 교시된 기술도 사용될 수 있다.
예를 들면, 소수성 표면 준비는 표면 탈산화 처리를 포함한다. 실리콘 표면의 경우, 액상 HF 타입의 화학 침식일 수 있다.
도너 기판(1)과 리시버 기판(2)의 표면들이 세정된 후 활성화되면, 상기 기판들은 반도체층(10)이 리시버 기판(2)과 직접 접촉하도록, 즉, 도 3c에 도시된 바와 같은 구조물(6)을 형성함에 있어서 어떠한 결합층의 중간 매개 없이, 조립된다(도 3c).
마지막으로, 본 발명에 따른 열 처리가 조립된 구조물(6)에 가해져서, 접촉한 상태의 두 기판들의 결합을 보강한다. 이러한 열 처리에 따라서, 250℃ 내지 400℃ 사이의 온도가 30분 내지 15시간, 바람직하게는 5시간 이내의 시간 동안 가해진다.
그 후, 도너 기판(1)의 그라인딩에 의한 기계적 박막화가 수행된다(도 3d). 그에 따라, 약 20㎛ 두께의 반도체층(10)이 생성될 수 있다.
선택적인 열 처리 조건들은 낮은 개수 또는 제로 개수의 결함들을 갖는 매우 좋은 품질의 반도체층(10)을 리시버 기판(2)의 바로 위로 전이하는 것을 가능하게 하며, 그에 따라, 도 3d에 도시된 바와 같이, 결합층의 부재에도 불구하고, 매우 좋은 품질의 최종 DSB 구조물(6')이 획득되는 것을 가능하게 한다.
DSB 구조물의 경우에 획득되는 경계의 품질의 경우에도, 절연층이 존재하는 상술된 다른 실시예들의 경우에서와 같이 동일한 효과가 일어난다.
제1 실시예에서와 같이, 보충적인 급속 처리가 상술한 바와 동일한 효과(특히, 결합 경계에서 발견되는 가스 또는 불순물의 분자들 또는 원자들이 이 레벨에 결함들을 발달시키고 생성하지 않게 하는 급속 방법에 의한 결합 경계의 안정화)를 갖도록 도너 기판(2)을 박막화한 후에 수행된다. 급속 처리를 수행하는 것은 상기 구조물을 900℃가 넘는 온도에, 1초 또는 수 초 내지 수 분들, 예컨대, 3분 또는 5분의 매우 짧은 시간 동안 노출시키는 처리를 의미한다. 예컨대, 매우 빠른 온도 상승 램프가 이미 위에서 설명된 바와 같이 수행된다.
도 3d의 경우에, 박막화된 구조물은 결합 경계를 보강하기 위해서, 에피택시 프레임에서, 1100℃의 온도로 약 1분 동안 수소 하에서 어닐링을 받을 수 있다.
예 1:
본 예는 도 1a 내지 1e를 참조로 위에서 설명된 방법에 관한 것이다.
실리콘(1, 0, 0)으로 만들어진 도너 기판(1)은 표면이 열적으로 산화되어, 8 ㎜ 두께의 실리콘 산화물(SiO2)층(3)을 형성한다.
그 후, 헬륨 및 수소를 각각 1x1016 He+/㎠ 및 0.9x1016 H+/㎠의 도즈와 각각 40keV 및 25keV의 에너지로 공동-주입하는 단계가 수행되어, 도너 기판(1) 내에 취약 부위(4)를 생성하고, 그에 따라 270㎚ 두께의 반도체층(10)을 한정한다.
그 후, 기판(1)과 실리콘(1, 0, 0)으로 만들어진 리시버 기판(2)을 조립하기 위한 목적으로, 상기 웨이퍼들의 RCA 타입 세정이 가해진다. 조립 동안, 대략 120℃정도의 열이 상기 기판들의 전체 표면들에 가해진다.
그 후, 조립된 구조물(5)에 300℃의 온도를 2시간 동안 가함으로써 본 발명에 따른 처리가 수행되어, 경계 결함들의 개수를 제한하면서 도너 기판(1)으로부터 반도체층(10)을 분리하고 이를 리시버 기판(2) 상으로 전이하는 것을 가능하게 하며, 따라서, 고 품질의 반도체층의 전이를 가능하게 한다.
마지막으로, 최종 UTBOX 타입 구조물(5')에 결합 경계를 보강하기 위한 처리가 가해진다. 본 특정 예에서, 최종 구조물은 RTA 오븐에서 30초 동안 대략 50℃/s에 이르는 온도 상으로 1200℃의 온도가 가해지며, 400℃ 내지 900℃ 사이의 온도에 노출되는 시간은 약 10초이다. 마지막으로, 구조물(5')은 희생 산화들 및 다른 RTA(급속 열 어닐링) 타입 처리를 포함하는 마무리 처리가 가해진다.
공지된 기술들과 비교할 때 분리 후의 결함성이 감소되었다는 것이 관찰되었다.
예 2:
본 예는 도 1a 내지 1e를 참조로 위에서 설명된 방법에 관한 것이다.
실리콘(1, 0, 0)으로 만들어진 도너 기판(1)은 표면이 열적으로 산화되어, 8 ㎜ 두께의 실리콘 산화물(SiO2)층(3)을 형성한다.
그 후, 헬륨 및 수소를 각각 1x1016 He+/㎠ 및 0.9x1016 H+/㎠의 도즈와 각각 40keV 및 25keV의 에너지로 공동-주입하는 단계가 수행되어, 도너 기판(1) 내에 취약 부위(4)를 생성하고, 그에 따라 270㎚ 두께의 반도체층(10)을 한정한다.
그 후, 상기 기판을 실리콘(1, 0, 0)으로 만들어지고 대략 3 ㎚의 산화물 두께를 처음에 갖는 리시버 기판(2)과 조립하기 위한 목적으로, 상기 웨이퍼들의 RCA 타입 세정이 가해진다. 산화물 두께의 합은 약 11 ㎚이고, 이 중 약 1 ㎚는 결합 전의 세정 단계들에서 식각될 수 있으며, 즉, 최종 구조물 내에서 절연체의 두께는 대략 10 ㎚이다.
조립된 구조물(5)(도 1d)에 300℃의 온도를 2시간 동안 가함으로써 본 발명에 따른 처리가 수행되어, 경계 결함들의 개수를 제한하면서 도너 기판(1)으로부터 반도체층(10)이 분리되고 이를 리시버 기판(2) 상으로 전이하는 것을 가능하게 하며, 따라서, 고 품질의 반도체층의 전이를 가능하게 한다.
마지막으로, 최종 UTBOX 타입 구조물(5')에 결합 경계를 보강하기 위해 예 1(H2 하에서 RTA 30초, 1200℃)와 유사한 처리가 가해진다.
공지된 기술들과 비교할 때 분리 후의 결함성이 감소되었다는 것이 관찰되었다.

Claims (15)

  1. UTBOX 타입의 구조물들을 제조하기 위한 방법으로서,
    a) "도너" 기판으로 알려진 기판(1)을 "리시버" 기판으로 알려진 기판(2)과 조립하는 단계로서, 상기 두 기판은 모두 절연층을 포함하고, 상기 두 기판의 절연층의 두께의 합은 50 ㎚ 미만인 단계;
    b) 상기 조립하는 단계 동안에, 상기 조립하는 단계 후에, 또는 상기 조립하는 단계 동안과 상기 조립하는 단계 후에, 400℃ 미만의 온도에서 상기 두 기판들 사이의 조립을 보강하기 위한 제1 열 처리하는 단계; 및
    c) 900℃ 초과의 온도에서 제2 열 처리하는 단계를 포함하며,
    상기 제1 열 처리 단계와 상기 제2 열 처리 단계 사이에 400℃ 내지 900℃ 사이의 온도에 노출되는 시간은 30초 미만인 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  2. 제1 항에 있어서,
    상기 제1 열 처리하는 단계에서 상기 제2 열 처리하는 단계로의 변화는 온도 상승 램프의 인가를 포함하며, 상기 온도 상승 램프의 평균 속도는 400℃ 내지 900℃ 사이에서 10℃/s를 초과하는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 리시버 기판 상에 상기 도너 기판의 물질의 박막(10)만이 남도록 상기 도너 기판을 박막화하는 단계를 더 포함하고,
    상기 박막화하는 단계 후에 상기 제2 열 처리하는 단계가 수행되는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  4. 제3 항에 있어서,
    기계적 방법 또는 기계적-화학적 방법에 의해 수행되는 상기 박막화하는 단계는 상기 도너 기판에 대하여 수행되는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  5. 제3 항에 있어서,
    상기 박막화하는 단계는 상기 도너 기판의 파쇄(fracture)에 의해 수행되는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  6. 제5 항에 있어서,
    상기 조립하는 단계에 선행하여 상기 도너 기판을 사전-취약화(pre-weakening)하기 위한 열 처리 단계가 수행되는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  7. 제5 항에 있어서,
    상기 파쇄는 400℃ 미만의 온도에서의 열 처리에 의해 수행되는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  8. 제7 항에 있어서,
    상기 조립을 보강하기 위한 상기 제1 열 처리하는 단계와 상기 파쇄 열 처리는 동일한 열 처리 단계에서 결합하여 수행되는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  9. 제7 항에 있어서,
    상기 파쇄 열 처리는 30분 내지 15시간 사이의 시간 동안 가해지는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  10. 제7 항에 있어서,
    상기 UTBOX 타입의 구조물(5')에 가해지는 열적 부담(heat budget)을 제한하기 위해서, 상기 도너 기판(1)의 층을 상기 리시버 기판(2) 상으로 분리한 후에 상기 온도는 즉시 낮춰지는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  11. 제5 항에 있어서,
    상기 도너 기판의 상기 파쇄는 250℃ 미만의 온도에서의 열 처리에 의해 수행되고,
    상기 두 기판들 사이의 절연층의 두께는 5 ㎚ 미만인 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  12. 제1 항 또는 제2 항에 있어서,
    상기 절연층(3)은 산화물인 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  13. 제12 항에 있어서,
    1 ppm 미만의 산소 농도를 갖는 분위기와 1100℃ 내지 1200℃ 사이의 온도에서 처리함으로써, 상기 절연층을 박막화하는 단계를 더 포함하는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  14. 제1 항 또는 제2 항에 있어서,
    상기 도너 기판(1)은 실리콘, 표면 결정 방향이 (1, 0, 0) 또는 (1, 1, 0) 또는 (1, 1, 1)인 실리콘, 실리콘 카바이드(carbide), 게르마늄(germanium) 및 갈륨 아세나이드(gallium arsenide) 중에서 선택된 물질로 형성되는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
  15. 제1 항 또는 제2 항에 있어서,
    상기 리시버 기판은 실리콘, 석영, 및 유리 중에서 선택된 물질로 형성되는 것을 특징으로 하는 UTBOX 타입의 구조물 제조 방법.
KR1020137012834A 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법 KR20130061194A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0857411A FR2938119B1 (fr) 2008-10-30 2008-10-30 Procede de detachement de couches semi-conductrices a basse temperature
FR0857411 2008-10-30
PCT/EP2009/064308 WO2010049497A1 (en) 2008-10-30 2009-10-29 Method of detaching semi-conductor layers at low temperature

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117012006A Division KR101304245B1 (ko) 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법

Publications (1)

Publication Number Publication Date
KR20130061194A true KR20130061194A (ko) 2013-06-10

Family

ID=40673943

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020117031016A KR101446977B1 (ko) 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법
KR1020117012006A KR101304245B1 (ko) 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법
KR1020137012834A KR20130061194A (ko) 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020117031016A KR101446977B1 (ko) 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법
KR1020117012006A KR101304245B1 (ko) 2008-10-30 2009-10-29 저온에서 반도체층들을 분리하는 방법

Country Status (9)

Country Link
US (1) US8623740B2 (ko)
EP (1) EP2345068B1 (ko)
JP (1) JP2012507168A (ko)
KR (3) KR101446977B1 (ko)
CN (1) CN102197473A (ko)
FR (1) FR2938119B1 (ko)
SG (1) SG10201404793VA (ko)
TW (1) TWI545614B (ko)
WO (1) WO2010049497A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182201A (ja) * 2011-02-28 2012-09-20 Shin Etsu Chem Co Ltd 半導体ウェーハの製造方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
CN110491827B (zh) * 2019-08-13 2021-02-12 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2845202B1 (fr) 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
WO2007071787A1 (en) * 2005-12-22 2007-06-28 S.O.I.Tec Silicon On Insulator Technologies Process for simplification of a finishing sequence and structure obtained by the process
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
CN101636832B (zh) * 2007-03-19 2012-01-11 S.O.I.Tec绝缘体上硅技术公司 形成图案的薄soi
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures

Also Published As

Publication number Publication date
FR2938119A1 (fr) 2010-05-07
KR101446977B1 (ko) 2014-10-07
KR20110075039A (ko) 2011-07-05
JP2012507168A (ja) 2012-03-22
FR2938119B1 (fr) 2011-04-22
SG10201404793VA (en) 2014-10-30
EP2345068B1 (en) 2015-09-02
US20110207295A1 (en) 2011-08-25
TW201027591A (en) 2010-07-16
KR101304245B1 (ko) 2013-09-05
TWI545614B (zh) 2016-08-11
US8623740B2 (en) 2014-01-07
WO2010049497A1 (en) 2010-05-06
CN102197473A (zh) 2011-09-21
EP2345068A1 (en) 2011-07-20
KR20120013454A (ko) 2012-02-14

Similar Documents

Publication Publication Date Title
KR101304245B1 (ko) 저온에서 반도체층들을 분리하는 방법
US7588997B2 (en) Method of fabricating a thin film
US7598153B2 (en) Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
JP4934966B2 (ja) Ｓｏｉ基板の製造方法
US20080064182A1 (en) Process for high temperature layer transfer
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
KR20010101881A (ko) 접합 웨이퍼의 제조방법
TW200816398A (en) A method of direct bonding two substrates used in electronics, optics, or optoelectronics
JP5681975B2 (ja) 半導体薄膜のスタックを製造する方法
TWI355711B (en) Method of producing simox wafer
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
JP5101287B2 (ja) 接合されるべき面の処理を伴う転写方法
US9275892B2 (en) Method of high temperature layer transfer
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP2006165061A (ja) Ｓｏｉウェーハの製造方法
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes
WO2008088559A1 (en) Method and structure for cleaning surfaces for bonding layer transfer substrates
WO2007071787A1 (en) Process for simplification of a finishing sequence and structure obtained by the process
RU2538352C1 (ru) Способ изготовления структуры кремний-на-сапфире
KR20070083581A (ko) 접합될 표면의 처리를 수반한 전달 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid