JP5681975B2 - 半導体薄膜のスタックを製造する方法 - Google Patents

半導体薄膜のスタックを製造する方法 Download PDF

Info

Publication number
JP5681975B2
JP5681975B2 JP2011533726A JP2011533726A JP5681975B2 JP 5681975 B2 JP5681975 B2 JP 5681975B2 JP 2011533726 A JP2011533726 A JP 2011533726A JP 2011533726 A JP2011533726 A JP 2011533726A JP 5681975 B2 JP5681975 B2 JP 5681975B2
Authority
JP
Japan
Prior art keywords
oxide layer
donor
thickness
oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011533726A
Other languages
English (en)
Other versions
JP2012507167A (ja
Inventor
ディディエ ランドリュー,
ディディエ ランドリュー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2012507167A publication Critical patent/JP2012507167A/ja
Application granted granted Critical
Publication of JP5681975B2 publication Critical patent/JP5681975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

技術分野と背景技術
半導体材料の薄膜と最終の基板の間に含有する埋め込み酸化物の薄膜(1μm未満)を備えるSOIのような構造を製造する分野において、酸化物層の寸法を小さくする際に生じる主な問題は、結合接合部における欠陥の形成である。
これらの欠陥の存在は、最終の半導体構造に致命的なものとなる。これらの欠陥の一部、つまり水素ブリスターは、温度アニーリング時に現れる(S. Mack et al. Journal of Electrochemical Society. Vol. 144, p.1106, 1997)。
2つの基板のどちらの半導体材料とも接触して、分子結合中の結合接合部にもたらされる水の分子は、基板の材料と反応しようとし、半導体材料に結合した、水素、又は他のいずれかの反応残留物種を生成する。400℃より高い温度でのアニーリング中に、結合された水素は、脱着しガス状になる。温度の増加とともに、圧力が増加し、ブリスターが形成される。この後、水とブリスターを形成し得る基板の1つとの間における反応残留物は、「水素」の意味として一緒にグループ化されるが、他のガスも関係し得る。
ブリスターの形成は、埋め込み酸化物層と、埋め込み酸化物層のいずれかの側に配置される基板が大きくあるいは著しい厚さを有するときには、SOI型構造の品質がほとんど重大ではない。他方、これらの欠陥の形成は、例えば、50nm又は25nm又は15nmより薄い超薄埋め込み酸化物(BOX)を有するUTBOX(超薄埋め込み酸化物)型構造の形成に対しては実に重大なものとなる。
これは図4に示され、そこには試料の3つの集団について、“BOX”として知られる酸化物層の厚さの関数(X軸)としてSOIのような構造に対して得られる欠陥の計測値が示されている。曲線Aに集められた計測値の集団は、先行技術の方法に関し、他の2つの集団(曲線BとC)は本発明の方法に関する。曲線BとCは、以後、本発明の説明によって解釈される。
曲線Aを参照するデータに対して、50nmの“BOX”酸化物厚さを有する試料は、埋め込み酸化物がほぼ140nmになるものよりわずかに多くの欠陥を有している。この厚さが更に低減され、15nmに近くなるとき、欠陥密度は大変重大なものとなる。これは、先行技術から既知の方法のUTBOX構造の製造が30nm以下程度の酸化物の厚さに対して難しくなることを示している。
この問題の解決のために用いられる1つの解決法は、厳密に400℃より高い温度Tで処理を行わないことである。
しかし、この解決法は、400℃より高い温度、一般に約700℃〜1300℃の温度で行われなければならない結合接合部の強化を妨げることになる。更に、この方法は、それによって得られるデバイスの工業使用中に許容されるプロセスの種類を制限するので、これによりこのようなUTBOXデバイスの用途が制限される。ゆえに、この問題を解決する方法が求められている。
本発明の目的は、上で述べた問題を克服することであり、すなわち、特にブリスター型欠陥の形成に関して、組み立て後のUTBOX型の構造の欠陥を改善することである。
この目的を達成するために、本発明は、水が反応して、水素のようなガス状反応生成物を形成する基板材料から、結合接合部に現れる水の層を取り除くことを提唱する。これは、結合前に、水の拡散に対してバリアの特性を有する絶縁材料の層を形成するか、あるいはこれらの絶縁層が結合接合部にあり、次に埋め込み絶縁層を形成する、結合された基板の各々について、この拡散を制限することによって行われる。SiOに対して埋め込み酸化物を有するUTBOX構造の場合、この埋め込み絶縁層は、このとき埋め込み酸化物層に対応する。
より詳しくは、本発明は、第1に、UTBOXのような積層半導体構造を製造する方法であって、
a)ドナー基板上に、水の拡散に対してバリアを形成するかあるいはこの拡散を制限することができる、ドナー酸化物層として知られる第1の電気絶縁層を形成するステップと、
b)ドナー酸化物層の形成に先立ってあるいは続いて、ドナー基板に元素を導入し、弱くなった層を形成するステップと、
c)最終の基板として知られる第2の基板上に、水の拡散に対してバリアを形成するかあるいはこの拡散を制限することができる第2の電気絶縁層を形成するステップと、
d)2つの基板を結合するステップであって、2つの電気絶縁層が接触されており、且つ、2つの基板の間に埋め込み酸化物層として知られる埋め込み絶縁層を一緒に形成し、絶縁層が、結合中、ドナー酸化物層が結合酸化物層の厚さと少なくとも等しい厚さを有するようなものであり、
埋め込み絶縁層(e)の厚さが、結合後に、50nm未満、有利には20nm未満、好ましくは15nm未満又は12nm未満である、前記ステップと、
を備える、前記方法に関する。
本発明の方法において、絶縁層は、水の拡散に対してバリアを形成するかあるいはこの拡散を制限する材料でできている。このことは、本発明の範囲内で、イオン注入のステップによってドナー酸化物層に課せられる劣化は別として、これらの絶縁層の水の拡散に対するバリアの品質を悪化しようとするような処理がないことを意味する。
絶縁体は、好ましくは誘電体あるいは誘電体のような絶縁体であり、これは窒化物層であってもよく、有利には酸化物層、例えば、酸化シリコンであってもよい。以下の説明において、酸化物の例が用いられる。
このようにして行われる絶縁体・絶縁体の結合は、水素の生成速度を低減させるので、ブリスターの形成を制限させることを可能にする。実際、組み立て中に、結合接合部に導入されるHOの分子が2つの絶縁層の間に含まれ、基板の1つの材料と反応して、水素基を形成する前に、水の分子はこれらの絶縁層を通過しなければならない。従って、HOの拡散に対するバリアの特性を有するかあるいはこの拡散を制限する酸化物層は、水素、そしてブリスターの形成を鈍化させ、それにより形成される半導体構造の信頼性を向上させる。
絶縁層の少なくとも一方(ドナー酸化物及び/又は結合酸化物)は、絶縁体の堆積によってあるいは基板の少なくとも一方の面と反応することによって形成され得る。
本発明の方法において、ドナー基板への元素の導入は、ドナー酸化物層を通して行われ、そのとき、結合酸化物層は、有利にはドナー酸化物層より厳密に薄い。
実際に、本発明の方法において、最終の酸化物層、あるいは埋め込み酸化物層は、接触させた2つの酸化物層から構成されている。結合ステップ中に、本発明の方法において、組み立てるべき酸化物層の厚さの比は、ドナー酸化物層に由来する酸化物層の相対厚さが厳密には組み立てるべき酸化物層の累積厚さの50%より大きく、また70%以下又は80%以下又は85%以下又は95%以下である。
有利には、組み立てるべきドナー酸化物層の相対厚さは、組み立てるべき酸化物層の累積厚さの60%と85%の間である。好ましくは、この相対厚さは、最終の酸化物層の70%と80%の間、例えば、75%である。
本発明の方法において、基板の少なくとも1つ、好ましくは双方の基板の洗浄のステップの後に、酸化物層と基板の組立体とを接触させることができる。次に、酸化物のエッチングが行われ、処理された酸化物層の厚さの低減にもつながり得る。酸化物層の厚さのこの低減を相殺するために、本発明の酸化物層の初期の厚さは、本発明の、特に上述の比率に従った酸化物の厚さを得るように洗浄後に選択される。そのとき、初期に形成される2つの酸化物の累積厚さは、最終のデバイスの埋め込み酸化物の厚さよりも厚くなる。このような洗浄後、絶縁材料の構造は変わらず、酸化物は常に水の拡散に対してバリアを形成する材料でできている。言い換えると、結合酸化物層とドナー酸化物層は、好ましくは、埋め込み酸化物層の厚さより全体の厚さが大きく形成され、洗浄のステップが洗浄された基板上に存在する絶縁体の層の厚さを低減させる。
本発明の方法において、ドナー基板及び/又は最終の基板は半導体材料、例えば、シリコンでできている。2つの基板の少なくとも一方、できればこれらの双方が水晶、又はサファイア、又はポリマーでできていてもよい。最終の基板は、ドナー基板の材料と異なる材料、例えば、半導体材料でできていてもよい。これはドナー基板の一方と異なる熱膨張係数(TEC)をもつ材料でできているかあるいはHO+X→XO+Hタイプの反応があるか、あるいはガス状反応性生物を形成する他の材料Xでできていてもよい。
次に、ドナー基板は、例えば、Smart−Cut(登録商標)の名称で知られる種類の、基板の破断により薄層化され得る。この方法は、例えば、S.S. Iyer and A.J. Auberton−Herveによって編集されたB. Aspar and A.J. Auberton−Herve「SiliconWater Bonding Technology for VLST and MEMS applications」, 2002, London, Chapter 3,page 35−52の論文に記載されている条件下で行われ得る。
薄層化は温度350℃又は400℃未満の熱処理中に行われる。
有利には、基板の破断は、例えば、400℃より低い温度の低温熱処理中に行われ得る。詳細を以下に示す。
700℃と1300℃の間、好ましくは900℃と1200℃の間の温度で、10℃/秒より大きいあるいは有利には20℃/秒より大きい温度増加勾配で、アニーリングとして知られる熱処理が、薄層化の後に、結合接合部を強固にし、且つ、ブリスターの形成速度が高く、最終の半導体構造の品質に少なくとも好ましい温度範囲に対応する、400℃と700℃の間、有利には400℃と900℃の間の温度へのデバイスの露出時間を最小にするように適用され得る。
700℃より高くあるいは好ましくは900℃より高い温度でのアニーリングは、半導体材料の拡散によって、結合接合部に、あるいは基板と酸化物層の間の接合部に存在する、閉じ込められた水素の排出を可能にする。
シリコンに対する400℃−900℃の温度間隔において、ガス状水素の放出によりブリスターが形成される。生じる圧力は、2つの結合基板の材料を変形させ、ブリスターを形成させ、続いての処理中に又は基板の破断熱処理もしくは圧密処理中に最終構造の破断を生じさせ得る。上で述べたように、高い温度勾配(少なくとも10℃/秒)はこの臨界的な温度間隔の通過を最短させることを可能にするので、ブリスター内の圧力が回復不可能なまでにデバイスを弱める前に、半導体材料中の水素の拡散の温度(ほぼ900℃)を得ることを可能にする。
上述の臨界的な温度間隔が主に表面の層の厚さと材料の種類に左右されることは留意されるべきである。例えば、10nm未満のシリコンの表面の層の厚さに対しては、この臨界的な間隔は10nmと20nmの間の酸化物層をもつデバイスについては、400℃−900℃の間隔の代わりに、350℃と700℃の間であり得る。この間隔は、また、用いられる基板がSiGeあるいはAsGaあるいは他の半導体材料に基づく場合には、変動するものである。しかし、ここではまた以下のことにも向けられる。
・酸化物拡散に対してバリアを形成するかあるいはこの拡散を制限する絶縁層の厚さの分布を最適化すること、
・臨界的な温度間隔に含まれる熱処理時間を最短にすること。
本発明の方法が適用される場合には、より正確に臨界的な温度間隔を特定する試験が可能であり得る。
本発明の方法の第1の実施形態を表す図である。 本発明の方法の第1の実施形態を表す図である。 本発明の方法の第1の実施形態を表す図である。 本発明の方法の第1の実施形態を表す図である。 本発明の方法の第1の実施形態を表す図である。 本発明の方法の第1の実施形態を表す図である。 本発明の方法の第2の実施形態を表し、最終のデバイスに必要な厚さより大きい酸化物層の厚さが形成される図である。 本発明の方法の第2の実施形態を表し、最終のデバイスに必要な厚さより大きい酸化物層の厚さが形成される図である。 本発明の方法の第2の実施形態を表し、最終のデバイスに必要な厚さより大きい酸化物層の厚さが形成される図である。 本発明の方法の第2の実施形態を表し、最終のデバイスに必要な厚さより大きい酸化物層の厚さが形成される図である。 本発明の方法の第2の実施形態を表し、最終のデバイスに必要な厚さより大きい酸化物層の厚さが形成される図である。 本発明の方法の第2の実施形態を表し、最終のデバイスに必要な厚さより大きい酸化物層の厚さが形成される図である。 本発明の方法の第2の実施形態を表し、最終のデバイスに必要な厚さより大きい酸化物層の厚さが形成される図である。 SiOとシリコン基板の場合、酸化物の最終の厚さに比較して、酸化物層の厚さの比率の関数として本発明者らによって得られた欠陥実験の結果を示すグラフである。 本発明者らによって得られる最終の酸化物層の厚さの関数として欠陥実験の結果を示し、酸化物層の厚さが小さいUTBOX構造を生成させる本発明の方法の効率を示す図である。
本発明は、積層SOI型半導体層のシステム、より詳細には、UTBOX型、言い換えると埋め込み絶縁層の超薄厚さを持つシステムを製造する方法に関する。
図1A〜図1Fと図2A〜図2Gの2つの実施形態の方法が示され、いずれの参照符合も異なる図において同じ要素に対応している。
第1の実施形態(図1A〜図1F)は、50nmより薄い埋め込み絶縁薄層を有するSOI構造を製造する方法に関し、有利にはこの絶縁層は20nm未満、好ましくは15nm未満であり、また、10nm未満又は7nm未満であり得る。
絶縁体は、好ましくは、電気絶縁体であり、これは窒化物層であってもよく、有利には酸化物層、例えば酸化シリコンであってもよい。説明の以下の部分においては、酸化物層の例がとられているが、これは限定するものではない。前に説明したように、本発明の方法において、結合中、絶縁層は水の拡散に対してバリアを形成するかあるいはこの拡散を制限することができる材料でできている。
本発明の方法の第1の実施形態によれば、酸化物薄層4は、例えば、半導体材料、有利にはシリコンでできたドナー基板2として知られる基板(図1A)の表面に形成される。ドナー酸化物層として知られるこの酸化物層は、厚さelを有し、例えば、ドナー基板2の熱酸化あるいは必要ならば酸化物堆積によって形成され得る。
ドナー酸化物層4の形成に先立ってあるいはそれに続いて、ドーピング元素がドナー基板に導入され、弱くなった層21を形成し、有利にはこれが原子元素あるいはイオン元素の注入、例えば、ヘリウムと水素の共注入(図1B)によって、例えば、ドナー酸化物層4を通して行われる。
この弱くなった層21は、有利には、基板破断による薄層化を予想して導入される。本発明の実施形態に対して、また、以下の実施形態に対して、基板破断のこの方法は「SmartCutTM」基板破断法の類のものであってもよい。この方法は、例えば、B. Asper andA.J. Auberton−Herve「Silicon Wafer Bonding Technology for VLSI and MEMS applications」, edit. S.S. Iyer and A.J. Auberton−Herve, 2002, INSPEC, London, Chapter3, page35−52に記載されている。
導入されるドーピング元素の各々の密度は、有利には1×10+16原子cm−3と1×10+19原子cm−3の間であり得る。次に用いられる1×10+14原子cm−2〜1×10+16原子cm−2程度の注入ドーズは、ドナー酸化物層の厚さel、各ドーピング元素に対して計画される密度、また、破断後の半導体材料に要求される厚さに適合される。
次に、あるいは同時に、あるいは前述の動作の前に、結合酸化物層として知られる酸化物薄層5が最終の基板3として知られる第2の基板上に、例えば、最終の基板3の熱酸化によってあるいは必要ならばこの酸化物の堆積によって形成される。この酸化物層は、ドナー酸化物層の厚さ以下の厚さe2を有している。この基板は、有利には、半導体材料でできているが、他の材料、例えば、水晶又は結合反応がHO+材料X→XO+Hの型の酸化、又は他のいずれかのガス状反応生成物につながる材料Xからできている基板のいずれかの種類でできていてもよい。
次に、2つの基板2と基板3が組み立てられ、ドナー酸化物層4と結合酸化物層5が接触されている(図1D)。次に酸化物・酸化物型の結合が行われ、2つの基板2と基板3の間に位置し、ドナー酸化物4と結合酸化物5から構成される最終の酸化物層あるいは埋め込み酸化物層として知られる酸化物層が生成する(図1Fにおいて、この複合層は埋め込み酸化物層45によって表されている)。
従って、それによって得られた埋め込み酸化物層は、50nm以下、有利には20nm以下、好ましくは15nm以下、例えば、11.7nmの厚さeを有している。組み立てるべき酸化物層の厚さの分布は、ドナー酸化物層4に由来する埋め込み酸化物層45の部分の相対厚さが50%に等しいか、ドーピング元素の導入がドナー酸化物層を通して行われる場合、厳密に50%より大きく、組み立るべき酸化物層の累積厚さが95%以下であり得る。
本発明の範囲内で、「埋め込み酸化物層に比較したドナー酸化物層の相対厚さ」はドナー酸化物層の厚さと埋め込み酸化物層の厚さの間の比率を示す。詳細が示されない場合、層Aの相対厚さは、埋め込み酸化物層に比較した層Aの相対厚さのことである。
本発明の方法において、酸化物層は、制御された酸化のステップ、例えば、基板を酸素を豊富に含む環境で高温にさらすことによるか、あるいは酸素の堆積、例えば、CVD又はALDによるいずれかのステップよって形成される。
逆に、周囲の雰囲気に基板を単にさらすことに由来する自然酸化物層は、それほど適していない。実際に、この酸化物は、相対的に多孔質であり、効率的な拡散バリア層を形成することができない。それにもかかわらず、高密度化アニーリングとして知られるアニーリングを、例えば、中性雰囲気下、200℃と800℃の間で数分〜数時間延長し得る時間、行うことによって、「拡散バリア」のこの特性をこの自然酸化物層に与えることが予想され得る。一般的に言えば、自然酸化物に対して、また、効率的な水拡散バリアを形成することができない多孔性のレベルを有し得るある種の堆積酸化物に対して、この高密度化アニーリングを行うことが好ましい。
ドーピング元素の導入がドナー酸化物層を通して行われる場合、ドナー酸化物層に由来する埋め込み酸化物層45の部分のこの相対厚さは、有利には、結合中に組み立てられる酸化物層の累積厚さ、言い換えれば埋め込み酸化物層の厚さの60%と95%の間、好ましくは70%と80%の間にある。例えば、組み立てるべき結合酸化物5の厚さe2が3.3nmである場合には、組み立てるドナー酸化物層4の厚さelは8.4nmである。本発明の方法において、埋め込み酸化物層の厚さは、10nm未満又は7nm未満であってもよい。
本発明の方法において、次に、組み立てられた基板2と基板3から構成されるデバイス、また、異なる表面の層は、弱くなった層21(図1E)のレベルでドナー基板を破断するようにアニーリングに供される。破断方法は、例えば、アニーリング温度が400℃を超えず、有利には350℃を超えないようが適応される。
次に、破断された表面が必要ならば研磨され得る(図1F)。
結合接合部は、研磨前あるいは研磨後に、アニーリングによって強化され得る。
有利には、ドナー基板の破断の後、しかし結合接合部のいかなる強化アニーリングの前にもあるいはその代わりにも、得られる半導体構造は、700℃と1300℃の間、好ましくは900℃と1200℃の間の温度で、温度の増加が10℃/秒より大きい、好ましくは20℃/秒より大きい温度勾配で行われる、接合部の安定化アニーリングに供される。安定化アニーリングのこのステップは、研磨ステップの後に行われる。有利には、このアニーリングは、研磨ステップの前に基板破断ステップの後に行われる。
上で説明されたように、700℃と1300℃の間、好ましくは900℃と1200℃のこのアニーリングは、基板を通してガス状水素の拡散を可能にする。上述したように、高い温度勾配(少なくとも10℃/秒)は、温度上昇中の400℃−700℃、有利には400℃と900℃の間の臨界的な温度間隔の通過時間を最短にすることを可能にするので、ブリスター中の圧力が回復できない方法で最終半導体構造を弱める前に、上述の水素拡散温度を得ることを可能にする。従って、アニーリングのパラメータは、400℃−700℃の範囲で、有利には400℃−900℃の範囲で露出時間を120秒未満に、例えば、好ましくは約30秒あるいは30秒未満に制限するために制御される。温度範囲内で本発明に従って許容される臨界的な時間は、最終構造の埋め込み酸化物層の厚さ45の関数であり、これが薄いほど、ますます露出時間を制限することが目標とされる。10nmの厚さに対して、本発明の方法に従う方法について、臨界的な温度間隔の最大の露出時間は、20秒と30秒の間であり、15nmに対して、この時間は30秒未満であり、25nmの酸化物の厚さに対して、臨界的時間はほぼ2分あるいはそれ以上でさえある。
本発明の第2の実施形態は、図2A〜図2Gに記載されている。この実施形態の原理は、酸化物層4’、5’の堆積された厚さe1’とe2’の点を除けば、第1の実施形態と同じである。
本発明の実施形態において、堆積された酸化物の全厚さ(e1’+e2’)は、最終構造の埋め込み酸化物層45に対して目標とされる酸化物の最終の厚さ(e)より大きい。本発明の第1の実施形態と異なるステップのみが記載され、図2Gの層45は、図2D〜図2Fに表され且つ酸化物層4’と5’の薄層化後に得られるドナー酸化物4の層と結合酸化物5から構成されている。
図2Eに示される結合ステップに先立って、それぞれが厚さe1’とe2’の酸化物層、それぞれ4’と5’を備えている基板の2、3の一方及び/又はもう一方が図2Dに記載される洗浄のステップに供され、洗浄は、特に、洗浄によって処理される1つ又は複数の基板の表面に存在する酸化物層4’及び/又は5’をエッチングするので、薄層化の効果を有する。
しかしながら、この洗浄に対してあるいは方法の他のいかなるステップに対しても、絶縁層は絶縁層のすべてあるいは一部において水の拡散を助ける処理に供されることはない。特に、結合中の接着性を改善するために結合前に行われるプラズマは本発明の方法において排除され、これらのステップは絶縁層を通して水の拡散を助けると思われる。
好ましくは、ドナー酸化物4’あるいは結合層5’の形成中の、初期の厚さ(e1’及び/又はe2’)が、洗浄ステップ中に生じる薄層化を考慮し、また、ドナー酸化物4と結合層5に必要な最終の厚さe1とe2を考慮している。第1の実施形態のように、埋め込み酸化物層45の酸化物eの最終の厚さは、50nm以下、有利には20nm以下、好ましくは15nm以下、例えば、10nm未満又は7nm未満である。更に、最初の酸化物層の洗浄と薄層化の後、結合中に組み立てるべき酸化物層4と5の厚さe1とe2は、結合中の2つの酸化物層の累積の厚さに比較して、ドナー酸化物層に由来する酸化物層4の相対厚さが50%及び/又は、特にドーピング元素の導入がドナー酸化物層を通して行われる場合、厳密に50%より大きく、組み立てるべき酸化物層4、5の累積の厚さetの95%以下である。組み立てるべきドナー酸化物層のこの相対厚さは、有利には、組み立てるべき酸化物層の累積の厚さeの60%と80%の間、好ましくは70%と80%の間、例えば、75%である。
本発明の方法において、基板の組み立て中に少なくとも結合酸化物の厚さ以上のドナー酸化物の厚さと結合する酸化物−酸化物結合を用いることにより、接触している酸化物層の下に存在する水分子と材料を制限させることを可能にする。これは酸化物が水拡散バリア特性を保持する場合にのみ言えることである。すなわち、これらは水拡散バリア特性を低減させる処理を受けていないか又はドナー酸化物層あるいは双方の酸化物層が6×1016原子/cmより少ないドーズ、あるいは3×1016原子/cmより少ないドーズでイオン注入ステップに供されている。従って、半導体材料との反応による水素基の直接の形成が阻止され、水素基の形成は酸化物層を通して水の分子の可能な拡散によるものである。本発明の方法の有利な実施形態において、酸化物層4’、5’は、埋め込み酸化物層45の厚さeに比較して、結合中にドナー酸化物層4の相対厚さが厳密には50%より大きく、95%以下、有利には60%と85%の間、好ましくは70%と80%の間にあるような相対厚さを有する。
ドナー基板2と受容基板3の間の埋め込み酸化物層を備える酸化物の厚さの分布は、ドナー酸化物4の側に酸化物のより高い厚さを有するようにすることを可能にする。このことはドナー酸化物4における欠陥を補償することを可能にし、この酸化物がドーピング元素の導入中に分解されると(図1Bと図2B)、HOの拡散に対するバリアの特性が低下する。結合酸化物層が劣化されないバリア特性を有すると、ドナー酸化物層によって形成されるものに等価な拡散バリアを形成する高い厚さを持つことは必要としない。0.5nm〜5nm又は10nm、例えば、1nmの結合酸化物層の厚さは、効率的な拡散バリアを形成するのに充分であり得る。この場合、ドナー酸化物層4を通して注入ステップ中に導入される全体のドーピング元素のドーズを制限することは有利であり得る。従って、3×1016原子/cm2未満までこの全体のドーズを制限することが可能である。
本発明に従って、結合酸化物層5より厚いドナー酸化物層を作成することによって、埋め込み酸化物層45の最終の厚さeを変えることなくドナー酸化物層4に由来する埋め込み酸化物層の部分のバリア効果を上げることが可能である。従って、埋め込み酸化物層45の最終の厚さを修正することなく最終の基板3の側にあるドナー酸化物層4と結合酸化物5に匹敵するバリア効果を得るように厚さが選ばれる。酸化物層のどれもがその製造中に劣化させられることはなく、他のプロセスステップにおいては、あれば注入ステップを通して保存している。特に、結合中、酸化物層のいずれもが活性化プラズマにかけられていない。
いかなる薄層化後にも、例えば、あるとすれば洗浄ステップから生じる、組み立てるべき層の厚さの間の分布は、以下の2つの間の水拡散バリア特性の差の関数として選ばれる:
・最終の基板3上に堆積され、接触した結合酸化物層5と、
・ドナー基板2におけるドーピング元素の導入によって潜在的に分解したドナー酸化物層4。
従って、相対厚さの選択は、用いられる注入ドーズ量と用いられる酸化物を含む材料に左右される。
本発明者らによって得られた実験の結果を図3に示し、シリコンと酸化シリコンに基づいてUTBOX型SOI構造の場合に、埋め込み酸化物層として知られる、最終の酸化物層を作るドナー酸化物及び/又は結合酸化物の層の相対厚さ(X軸)の関数として、結合とアニーリング後の最終の欠陥性(Y軸)が示されている。
「0」に等しい結合酸化物層の厚さと最終酸化物層の厚さの間の比率(このグラフでは下のX軸)は、基板の結合と組み立て前に、最終の酸化物層がドナー基板上に形成されるドナー酸化物に独自に由来する場合に対応する。
同じようにして、「1」に等しい結合酸化物層の厚さと最終酸化物層の厚さの間の比率は、最終酸化物層が結合酸化物層に全体に由来する場合に対応する。
これらの2つの極限値の間で、最終酸化物層の厚さに比較して結合酸化物層の相対厚さは増加する。
ドナー酸化物層の厚さと最終酸化物層の厚さの間の比率がグラフの最上部に表されている。この比率は、結合酸化物層の厚さと最終酸化物層の厚さ間の比率に対して逆に変動する。
結合酸化物層の厚さと最終酸化物層の厚さの間の比によって、ゾーンIとゾーンIIの間の限界が約20%にあり、ゾーンIIとゾーンIIIの間は約55%にある。
酸化物の厚さの比率の関数として結合後の欠陥は、3つの部分に分布され得る。パートIにおいて、最終の酸化物層は、主に、ドナー基板上に形成されるドナー酸化物から構成され、HO分子が容易に最終の基板の表面に拡散するとともに、アニーリング中に、埋め込み酸化物層として知られる、最終の基板と最終の酸化物層の間の接合部で致命的欠陥を大量に形成する。
パートIIIにおいて、結合酸化物層の厚さは、ドナー酸化物層の厚さより大きく、その効率はバリアとして元素導入ステップによって、例えば、イオン注入ステップ中に、すでに劣化されている。多量の欠陥が見られ、ドナー酸化物層4のバリア特性が結合酸化物層より非常に劣っており、そのときにあまりに多くのHOがドナー基板2に拡散させ、アニーリング中に数多くの“ブリスター“型欠陥を形成する。
最終の酸化物層の水の拡散に対するバリア特性は、図3のパートIとパートIIIによって示される2つの場合においては不充分である。
パートIIにおいて、結合前に組み立てられる酸化物層の厚さの分布は、ここでは結合酸化物の相対厚さ15%と50%の間、すなわち、それぞれ、ドナー酸化物層の相対厚さ95%と50%の間は、ドナー酸化物層4のバリア特性がより大きい相対厚さのために改善されるようなものである。結合酸化物層5は、このパートIIにおいて、最終の基板3の側にドナー基板の側に形成されるものと比較しうる効率のHOの拡散に対するバリアを形成するのに充分な厚さを有している。
従って、アニーリング後の欠陥に、ひいては絶縁体・絶縁体の結合の効率に、特に酸化物・酸化物の結合の場合に、組み立て中の埋め込み酸化物層に捕捉されるHO分子の拡散を阻止し、あるいは少なくとも制限する厚さの比率の重要な効果がある。
この図のデータは、例えば、酸化物の等しい厚さにおける酸化物・酸化物の結合、あるいはより詳しくは酸化物の厚さの比率が最適化された酸化物・酸化物の結合が、HOの拡散、特に「ブリスター」型の欠陥形成に関連する問題を解決させることが可能であることを明らかに示している。従って、本発明のこのような方法は、最終埋め込み酸化物層を備えるすべての酸化物がドナー酸化物層に由来する従来の技術の方法によって得られる構造の欠陥より受容可能な欠陥がより低いUTBOXのようなデバイスを形成することを可能にする。これらの実験結果を得るのに用いられる条件下で、有利な間隔は60%と85%の間のドナー酸化物の相対厚さ対して確認されている。
このような図のプロットは、本発明の方法の範囲内で、最終の酸化物45の所定の厚さeに対する酸化物の相対厚さと、所定の材料と、所定のイオン注入について最適性を図ることを可能にする。この最適性は、ここでは70%と80%の間のドナー酸化物、より詳しくはほぼ75%である。
プラズマ処理が、結合前に、結合すべき双方の酸化物層上に約33%と約53%の結合酸化物の厚さ/最終の酸化物の厚さの比率に対して適用されるときに得られる欠陥性のレベルも表されている。同じ結合酸化物の厚さ/最終の酸化物の厚さの比率に対して、プラズマ処理がほぼ100の倍率だけより多くの欠陥を持つ最終構造の非常に明確な悪化につながることがわかる。
本発明の効率は、シリコンと酸化シリコンに基づくSOIのようなあるいはUTBOXのような構造に対して得られる欠陥解析(図4)によって示され、酸化物・酸化物の結合による、特に酸化物厚さが同じ(曲線B)一体化方法が改善された信頼性を得ること、従って、既知の方法より薄いUTBOX構造を生じることを可能にすることが示されている。本発明によれば(曲線C)、前述の間隔内の分布で組み立てられる酸化物層の厚さの非対称性を含む一体化方法が用いられる場合には、埋め込み酸化物の層の寸法を小さくさせ更に/又はより少ない欠陥を得るようにすることがなお可能である。
特に、既知の方法に比較して得られる効果は、15nm未満の埋め込み酸化物層eの厚さが重要であり、10nm未満の埋め込み酸化物の厚さが著しい。
従って、埋め込み酸化物の最終の厚さが小さいほど、本発明の方法が従来の技術の方法に相対して効果を有する。
上記の本発明の技術は、非常に良質な品質の、例えば、10nm未満又は5nm未満の厚さの非常に薄い絶縁層、例えば、指定された厚さの酸化物層を有するSOIを得るために更に改善され得る。
これを目的にして、本発明の方法の構造が製造され、絶縁体が、例えば、10nm未満又は15nmと20nmの間の酸化物層である。
次に、この酸化物の部分的溶解がその厚さの最終要求値、10nm未満をもたらすように行われる。
溶解技術は、O. Kononchuck et al. Internal dissolution of Buried Oxide in SOI wafers, Solid State Phenomena, Vol.131-133, p.113-118の論文又はUS2005/00118789から既知である。
例えば、構造は、非常に低い酸素濃度(<1ppm)を有する、例えば、アルゴン及び/又は水素還元雰囲気を含む中性雰囲気中で、例えば、実質的に1100℃と1200℃の間の温度で数分間(例えば、2分間又は5分間又は10分間又は20分間又は30分間)と数時間(例えば、1時間又は2時間又は5時間又は10時間)の間、処理される。この熱処理中、埋め込み酸化物層に存在する酸素が半導体材料の薄膜を通して処理雰囲気中に溶解する。このものは、例えば、シリコンでできており、次に、溶解した酸化物層SiOが良好な品質のシリコンに変換される。
20nmの埋め込み酸化物を有し、本発明の技術の1つに従って得られるSOIの場合、最終の厚さが、例えば、5nmに選ばれた酸化物の薄層化を得ることができる。
有利には、中性雰囲気下で非常に低い酸素濃度でのこの熱処理は、少なくともドナー基板の側に形成される酸化物層の全体の厚さが溶解されるまで継続される。この具体的な処理は、実際に、約数nmの極端に薄い埋め込み酸化物層を持つ極めて一様な高い品質の結合基板(欠陥密度に関して)の形成を誘起することができる。更に、ドナー酸化物層に由来するすべての酸化物が溶解されている、埋め込み酸化物層における結合接合部の消失は、埋め込み酸化物層の高い電気的品質を確実にすることができる。残存する酸化物層は、結合酸化物層に由来する酸化物で構成されている。

Claims (8)

  1. 層半導体構造を製造する方法であって、
    a)ドナー基板(2)上に、水の拡散に対してバリアを形成するかあるいはこの拡散を制限することができる、ドナー酸化物層(4)を形成するステップと、
    b)前記ドナー酸化物層(4)の形成に続いて、前記ドナー基板に元素を導入し、弱くなった層(21)を形成するステップと、
    )第2の基板(3)上に、水の拡散に対してバリアを形成するかあるいはこの拡散を制限することができる、結合酸化物層(5)を形成するステップであって、該結合酸化物層が前記ドナー酸化物層(4)より薄い、前記ステップと、
    d)2つの前記基板を結合するステップであって、前記ドナー酸化物層(4)及び前記結合酸化物層(5)のいずれもがプラズマ処理にかけられてなく、前記ドナー酸化物層(4)及び前記結合酸化物層(5)が、接触されており、且つ、2つの前記基板の間に埋め込まれた埋め込み酸化物層(45)を一緒に形成し、前記結合中、前記ドナー酸化物層が前記結合酸化物層の厚さよりも厚い厚さを有
    前記埋め込み酸化物層の厚さ(e)が15nm未満である前記ステップと、
    を備え、
    前記ステップd)の直後において、前記ドナー酸化物層(4)が、前記埋め込み酸化物層と比較して、前記埋め込み酸化物層の前記厚さ(e)の70%と80%の間である相対厚さを有する、方法。
  2. 前記ドナー基板(2)が、半導体材料でできている、請求項1に記載の方法。
  3. 前記第2の基板(3)が、半導体材料でできている、請求項1または2に記載の方法。
  4. 結合後、最大温度が400℃であり、前記弱くなった層(21)で前記ドナー基板を破断するステップを含む方法に従って前記ドナー基板(2)を薄層化する請求項1〜3のいずれか一項に記載の方法。
  5. 熱処理が900℃と1200℃の間の温度を有し、10℃/秒より大きい温度上昇勾配が、前記結合後に適用される、請求項1〜4のいずれか一項に記載の方法。
  6. 堆積によってもしくは反応によって、又は自然酸化物の形成によって、前記ドナー酸化物層(4)及び前記結合酸化物層(5)の少なくとも1つを形成するステップが、結合前に、これらに水拡散バリア特性を与えるか又はこれらがこの拡散を制限することができるようにする高密度化アニーリングを含む、請求項1〜5のいずれか一項に記載の方法。
  7. 前記ドナー酸化物層(4)及び前記結合酸化物層(5)の形成と前記結合の間に、前記ドナー酸化物層(4)及び前記結合酸化物層(5)を変性することができる処理、ドーピング元素のいかなる導入の形での保存いかなる洗浄及びいかなる高密度化アニーリングを含まない、請求項1〜6のいずれか一項に記載の方法。
  8. 結合後に、1ppm未満の酸素濃度を有する雰囲気中で、且つ実質的に1100℃と1200℃の間の温度での処理により、前記埋め込み酸化物層を薄層化するステップを更に含む、請求項1〜7のいずれか一項に記載の方法。
JP2011533726A 2008-10-30 2009-10-29 半導体薄膜のスタックを製造する方法 Active JP5681975B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0857409A FR2938118B1 (fr) 2008-10-30 2008-10-30 Procede de fabrication d'un empilement de couches minces semi-conductrices
FR0857409 2008-10-30
PCT/EP2009/064307 WO2010049496A1 (en) 2008-10-30 2009-10-29 Method for producing a stack of semi-conductor thin films

Publications (2)

Publication Number Publication Date
JP2012507167A JP2012507167A (ja) 2012-03-22
JP5681975B2 true JP5681975B2 (ja) 2015-03-11

Family

ID=40671234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011533726A Active JP5681975B2 (ja) 2008-10-30 2009-10-29 半導体薄膜のスタックを製造する方法

Country Status (7)

Country Link
US (1) US8513092B2 (ja)
EP (1) EP2345067B1 (ja)
JP (1) JP5681975B2 (ja)
CN (1) CN102187451A (ja)
FR (1) FR2938118B1 (ja)
TW (1) TWI463564B (ja)
WO (1) WO2010049496A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
FR2989516B1 (fr) 2012-04-11 2014-04-18 Soitec Silicon On Insulator Procede de fabrication d'une structure soi mettant en oeuvre deux rta
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
US10068795B2 (en) * 2014-02-07 2018-09-04 Globalwafers Co., Ltd. Methods for preparing layered semiconductor structures
FR3057705B1 (fr) * 2016-10-13 2019-04-12 Soitec Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
CN117835790B (zh) * 2024-03-06 2024-06-04 四川科尔威光电科技有限公司 半导体致冷器基板金属化方法及半导体致冷器金属化基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
JP4407127B2 (ja) 2003-01-10 2010-02-03 信越半導体株式会社 Soiウエーハの製造方法
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Soiウェーハ及びその製造方法
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Sumco Soi基板の製造方法
US7560361B2 (en) * 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
JP2007173694A (ja) * 2005-12-26 2007-07-05 Canon Inc 半導体基板の作製方法
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
GB0612093D0 (en) * 2006-06-19 2006-07-26 Univ Belfast IC Substrate and Method of Manufacture of IC Substrate
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
FR2905801B1 (fr) * 2006-09-12 2008-12-05 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
FR2911431B1 (fr) * 2007-01-16 2009-05-15 Soitec Silicon On Insulator Procede de fabrication de structures soi a couche isolante d'epaisseur controlee
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
CN101636832B (zh) * 2007-03-19 2012-01-11 S.O.I.Tec绝缘体上硅技术公司 形成图案的薄soi

Also Published As

Publication number Publication date
TW201030841A (en) 2010-08-16
WO2010049496A1 (en) 2010-05-06
FR2938118B1 (fr) 2011-04-22
EP2345067B1 (en) 2014-09-17
FR2938118A1 (fr) 2010-05-07
TWI463564B (zh) 2014-12-01
CN102187451A (zh) 2011-09-14
US20110177673A1 (en) 2011-07-21
JP2012507167A (ja) 2012-03-22
EP2345067A1 (en) 2011-07-20
US8513092B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
JP5681975B2 (ja) 半導体薄膜のスタックを製造する方法
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
JP4407127B2 (ja) Soiウエーハの製造方法
TWI567825B (zh) 製造絕緣體上矽結構之方法
CN100530531C (zh) 复合基材的制造方法
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
US7632739B2 (en) Fabrication of hybrid substrate with defect trapping zone
KR101446977B1 (ko) 저온에서 반도체층들을 분리하는 방법
US20080064182A1 (en) Process for high temperature layer transfer
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
KR20100027947A (ko) 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
US8343850B2 (en) Process for fabricating a substrate comprising a deposited buried oxide layer
KR100944235B1 (ko) 이중 플라즈마 utbox
KR20090042139A (ko) 반도체 기판의 제조 방법
KR20070090251A (ko) SiGe 구조체 제조 및 처리방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141218

R150 Certificate of patent or registration of utility model

Ref document number: 5681975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250